JP7282048B2 - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7282048B2
JP7282048B2 JP2020021758A JP2020021758A JP7282048B2 JP 7282048 B2 JP7282048 B2 JP 7282048B2 JP 2020021758 A JP2020021758 A JP 2020021758A JP 2020021758 A JP2020021758 A JP 2020021758A JP 7282048 B2 JP7282048 B2 JP 7282048B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor device
power semiconductor
heat sink
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020021758A
Other languages
English (en)
Other versions
JP2021128988A (ja
Inventor
紀和 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020021758A priority Critical patent/JP7282048B2/ja
Priority to US17/077,854 priority patent/US11387352B2/en
Priority to DE102021100177.3A priority patent/DE102021100177A1/de
Priority to CN202110178885.4A priority patent/CN113257768A/zh
Publication of JP2021128988A publication Critical patent/JP2021128988A/ja
Application granted granted Critical
Publication of JP7282048B2 publication Critical patent/JP7282048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66992—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by the variation of applied heat
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本開示は、電力用半導体装置におけるヒケスの抑制に関する。
電力用半導体装置において、接合材のヒケスが問題となる。接合材に含まれる複数の元素の凝固点が異なる場合、最初に凝固した元素が後に凝固した金属に引っ張られてクラックが発生する。この現象をヒケスという。例えば、Ｓｎを主成分とする鉛フリーはんだでは、Ｓｎ単体部分が２３２℃で最初に固まり、次に添加元素の共晶部分が固まる。例えば、Ｓｎ－Ａｇ－Ｃｕは２１７℃で固まる。金属は固まるときに収縮するため、最初に固まったＳｎが引っ張られてクラックが発生する。ヒケスが発生すると、放熱性に影響する他、ヒケスが発生することでワイヤボンディング時にチップクラック等のワイヤボンディング不良が生じる。従って、ヒケスを抑制する必要がある。
特許文献１には、絶縁基板の裏面Ｃｕパターンにディンプル加工を施すことで、ヒケスの抑制を図る方法が開示されている。しかし、特許文献１の方法では、ディンプルによって空孔が生じるため、絶縁を担保できない。また、半導体素子（チップ）の配置の設計制約から、ディンプル上に半導体素子が配置される場合は、空孔によって半導体素子の放熱効果が低下する。従って、ヒケス抑制を目的とするディンプル加工を半導体素子の外周に設けることが出来ないという問題があった。また、半導体素子を絶縁基板の外周から遠ざける必要があり、設計の自由度が阻害されるという問題があった。
特許第５６６５７８６号公報
本開示は、上記の問題点を解決するためになされたものであり、電力用半導体装置において半導体素子のレイアウトまたは絶縁性能に影響を及ぼすことなく接合材のヒケスを抑制することを目的とする。
本開示の電力用半導体装置は、放熱板と、放熱板の上面の接合領域に、凝固点の異なる複数の元素を含有する接合材によって接合される絶縁基板と、絶縁基板の上面に搭載される半導体素子と、放熱板の上面の接合領域に、平面視において半導体素子を囲むように接合領域の外周の全辺に沿ってボンディングされた金属ワイヤと、を備える。
本開示の電力用半導体装置によれば、金属ワイヤで囲まれた領域内への接合材のヒケスの伸長が抑制される。従って、電力用半導体装置において半導体素子のレイアウトまたは絶縁性能に影響を及ぼすことなく接合材のヒケスが抑制される。
前提技術の電力用半導体装置の構成図である。 絶縁基板の下面金属パターンにディンプルを形成した前提技術の電力用半導体装置の断面図である。 実施の形態１の電力用半導体装置の断面図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 実施の形態１の電力用半導体装置の製造工程を示す図である。 放熱板の上面にワイヤボンディングが形成された状態を示す斜視図である。 ワイヤボンディングにおけるボンディング間隔とループの高さを示す図である。 放熱板の上面にはんだを形成した状態を示す断面図である。 はんだがループの下に流れ込んだ状態を示す断面図である。 図１４の要部拡大図である。 前提技術の電力用半導体装置においてはんだに生じる収縮力を示す図である。 ループの下におけるはんだの収縮力と張力の関係を示す図である。 実施の形態１の電力用半導体装置においてはんだに生じる収縮力を示す図である。 前提技術の電力用半導体装置においてはんだにクラックが生じた状態を示す図である。
＜Ａ．前提技術＞
図１は、第１の前提技術の電力用半導体装置１００Ａの構成を示している。図１（ａ）は、電力用半導体装置１００Ａの上面図であり、図１（ｂ）は電力用半導体装置１００Ａの断面図である。
電力用半導体装置１００Ａは、放熱板１、絶縁基板３および半導体素子５を備えて構成される。絶縁基板３は、下面金属パターン３１と上面金属パターン３３によって絶縁基材３２を挟んだ構成である。例えば、下面金属パターン３１および上面金属パターン３３はＣｕ、絶縁基材３２は窒化ケイ素からなる。絶縁基板３の下面金属パターン３１は、はんだ２により放熱板１の上面に接合される。上面金属パターン３３の上面には、はんだ４により複数の半導体素子５が接合される。はんだ２，４は、接合材の一例である。
半導体素子５の上面には、ワイヤボンディング６が形成される。ワイヤボンディング６は、ボンディング部６ｂとボンディング部６ｂ間のボンディングワイヤ６ｗとで構成される。半導体素子５は、電力を制御するスイッチング素子であり、放熱を要する。半導体素子５の半導体材料には、Ｓｉの他、ＳｉＣまたはＧａＮ等のワイドバンドギャップ半導体が用いられる。
はんだ２はＳｎを主成分とする。図１では、絶縁基板３の端部下においてはんだ２にヒケス７が生じている様子が示されている。半導体素子５の領域１０では、その直下にヒケス７があるためにワイヤボンド時の超音波振動が伝わらず、ワイヤボンディング６を上手く形成できないという問題があった。
図２は、第２の前提技術の電力用半導体装置１００Ｂの断面図である。図２において、はんだ４、半導体素子５、およびワイヤボンディング６は図示を省略している。電力用半導体装置１００Ｂは、絶縁基板３の下面金属パターン３１にディンプル３１１が形成されているという点で、第１の前提技術の電力用半導体装置１００Ａと異なる。
ディンプル３１１により、はんだ２におけるヒケス７の発生が抑制される。しかし、ディンプル３１１には、はんだ２が充填されず気泡がトラップされる未充填部３１２が生じる。そのため、上面金属パターン３３の端部上に半導体素子５が配置される場合には、放熱性の低下を避けるためディンプル３１１を形成することが出来ない。また、放熱性の条件をクリアしてディンプル３１１が形成されたとしても、未充填部３１２により絶縁性能が低下するため、高地絶縁性能が低下する。
そこで、以下に説明する実施の形態では、半導体素子５のレイアウトまたは絶縁性能に影響を及ぼすことなく、Ｓｎを主成分とするはんだ２のヒケスを抑制する。
＜Ｂ．実施の形態１＞
＜Ｂ－１．概要＞
図３は、実施の形態１の電力用半導体装置１０１の断面図である。電力用半導体装置１０１は、放熱板１の上面にワイヤボンディング８が形成されるという点で、第１の前提技術の電力用半導体装置１００Ａと異なる。
＜Ｂ－２．製造工程＞
以下、図４から図１０に沿って電力用半導体装置１０１の製造工程を説明する。図４から図１０において、（ａ）は上面図であり、（ｂ）は断面図である。
まず、図４に示すように、放熱板１を用意する。放熱板１の上面のうち、後工程ではんだ２が搭載される領域を接合領域１２と称する。放熱板１は、Ｃｕベース板から形成され、放熱板１の接合領域１２以外の領域１１にはレジストが塗布されている。一方、接合領域１２にはレジストが塗布されずＣｕ無垢材である。但し、接合領域１２にはＮｉめっきが施されていても良い。
次に、図５に示すように、放熱板１の上面の接合領域１２内に、接合領域１２の外周の各辺に沿ってワイヤボンディング８を形成する。
その後、図６に示すように、放熱板１の上面の接合領域１２にはんだ２を搭載する。
次に、図７に示すように、絶縁基板３がはんだ２によって放熱板１に接合される。
その後、図８に示すように、絶縁基板３の上面金属パターン３３の上面にはんだ４が搭載される。
次に、図９に示すように、複数の半導体素子５がはんだ４によって絶縁基板３の上面金属パターン３３に接合される。図６から図９は、はんだ２がまだワイヤボンディング８のボンディングワイヤに濡れていない状態を示している。
その後、図１０に示すように、はんだ２がワイヤボンディング８のボンディングワイヤに濡れて、ボンディングワイヤのループの下に入り込む。
＜Ｂ－３．ボンディングワイヤ＞
図１１は、放熱板１の上面にワイヤボンディング８が形成された状態を示す斜視図である。ワイヤボンディング８は、放熱板１の上面の接合領域１２内に、接合領域１２の外周の各辺に沿って形成される。
図１２に示すように、ワイヤボンディング８は、ボンディング部８ｂと、ボンディング部８ｂ間のボンディングワイヤ８ｗとで構成される。ボンディングワイヤ８ｗは、ＣｕまたはＡｇを主成分とする。ボンディングワイヤ８ｗは、Ｓｎを主成分とするはんだ２と反応し、金属間化合物を形成する。
ボンディングワイヤ８ｗの直径は、２００μｍ以上５００μｍ以下である。図１２（ａ）に示すボンディング部８ｂの間隔ａは、１．０ｍｍ以上である。図１２（ｂ）に示すボンディングワイヤ８ｗによるループの高さｂは、０．１ｍｍ以上である。これらの条件を満たすことにより、はんだ２がボンディングワイヤ８ｗのループの下に入り込むことが可能となる。
図１３は、放熱板１の上面にはんだ２を搭載した直後の状態を示す断面図である。溶融したはんだ２は、ＡｇまたはＣｕによって構成されたボンディングワイヤ８ｗに濡れることで、図１４に示すように、ボンディングワイヤ８ｗによるループの下に流れ込む。図１５は、一つのボンディングワイヤ８ｗのループについての図１４の拡大図である。
その後、はんだ２は冷却され凝固収縮しようとする。もし放熱板１の上面にワイヤボンディング８が形成されなければ、図１６において矢印で示すはんだ２の収縮力により、ヒケス７が伸長する。しかし、電力用半導体装置１０１においては、図１７において左方向の矢印で示すはんだ２の界面張力が、右方向の矢印で示すはんだ２の収縮力に対する反力となる。従って、図１８に示すように、ヒケス７がワイヤボンディング８より内側に伸長することが抑制される。
ワイヤボンディング８は、図５または図１１に示したように、放熱板１の上面の接合領域１２の外周に沿って形成される。従って、ワイヤボンディング８は、平面視において半導体素子５を囲むように形成される。上記のように、ヒケス７はワイヤボンディング８より内側には伸長しないため、結果として、半導体素子５の直下にヒケス７は伸長せず、半導体素子５の上面におけるワイヤボンディング６を適切に行うことが可能となる。
また、図１４に示すように、はんだ２がボンディングワイヤ８ｗのループの下に入り込むことによって、はんだ２の厚みはループの高さｂと等しくなる。従って、ループの高さｂを制御することにより、はんだ２の厚みを所望の厚みに制御することが可能となる。
絶縁基板３と放熱板１は、材質が異なるため線膨張係数が異なる。例えば、放熱板１の材質をＣｕとすると、放熱板１の線膨張係数は１６．２である。また、絶縁基材３２の材質を窒化ケイ素とし、下面金属パターン３１および上面金属パターン３３の材質をＣｕとすると、絶縁基板３全体の線膨張係数は６．２である。従って、温度サイクル試験の際に、はんだ２には絶縁基板３と放熱板１の膨張率の差に起因して応力が発生し、図１９に示すように水平方向にクラック９が発生する。クラック９は、はんだ２の端部から内側に向かって進展する。図１９において、クラック９が最も進展した位置を符号９ａで示している。
一方、実施の形態１の電力用半導体装置１０１では、放熱板１の絶縁基板３に対する接合領域１２の全辺に沿ってワイヤボンディング８が形成され、ボンディングワイヤ８ｗとはんだ２との間で金属間化合物が生成される。金属間化合物は、例えばＣｕ６Ｓｎ５、Ｃｕ３Ｓｎ、またはＡｇ３Ｓｎである。従って、温度サイクル試験において上述の絶縁基板３と放熱板１の膨張率の差に起因する応力に耐え、クラック９が抑制される。つまり、電力用半導体装置１０１は、温度サイクル試験におけるクラック耐性を有する。
＜Ｂ－４．効果＞
実施の形態１の電力用半導体装置１０１は、放熱板１と、放熱板１の上面の接合領域１２に、凝固点の異なる複数の元素を含有する接合材であるはんだ２によって接合される絶縁基板３と、絶縁基板３の上面に搭載される半導体素子５と、放熱板１の上面の接合領域１２に、平面視において半導体素子５を囲むようにボンディングされた金属ワイヤであるボンディングワイヤ８ｗと、を備える。従って、放熱板１およびボンディングワイヤ８ｗと接触したはんだ２に生じる界面張力が、ヒケス７を伸長させるはんだ２の収縮力と反対方向の力となり、ヒケス７の伸長を抑制する。これにより、半導体素子５の直下にヒケス７が伸長することが抑制され、半導体素子５の上面においてワイヤボンディング６を適切に形成することができる。また、絶縁基板３にディンプルが形成されないため、半導体素子のレイアウトの自由度または絶縁性能が阻害されない。
実施の形態１の電力用半導体装置１０１において、ボンディングワイヤ８ｗは、放熱板１の上面の接合領域１２の外周の全辺に沿ってボンディングされることが望ましい。これにより、半導体素子５の直下にヒケス７が伸長することが抑制され、半導体素子５の上面においてワイヤボンディング６を適切に形成することができる。
実施の形態１の電力用半導体装置１０１において、ボンディングワイヤ８ｗのボンディング間隔は１．０ｍｍ以上であり、ボンディングワイヤ８ｗのループの高さは０．１ｍｍ以上であることが望ましい。これにより、はんだ２がボンディングワイヤ８ｗのループの下にスムーズに流れ込むことが可能となる。
実施の形態１の電力用半導体装置１０１において、ボンディングワイヤ８ｗは、ＣｕまたはＡｇを主成分とし、接合材であるはんだ２はＳｎを主成分とする。これにより、はんだ２がボンディングワイヤ８ｗと反応して金属間化合物を生成する。従って、温度サイクル試験において、はんだ２は放熱板１と絶縁基板３の線膨張係数の差に起因して発生する応力に耐え、水平方向のクラック９が抑制される。
実施の形態１の電力用半導体装置の製造方法は、放熱板１の上面に金属ワイヤであるボンディングワイヤ８ｗをボンディングし、放熱板１の上面に、凝固点の異なる複数の元素を含有するはんだ２によって絶縁基板３を接合し、絶縁基板３の上面に搭載される半導体素子５を搭載し、ボンディングワイヤ８ｗは、放熱板１の上面の絶縁基板３が接合される接合領域において、平面視において半導体素子５を囲むようにボンディングされる。これにより、半導体素子５の直下にヒケス７が伸長することが抑制され、半導体素子５の上面においてワイヤボンディング６を適切に形成することができる。また、絶縁基板３にディンプルが形成されないため、半導体素子のレイアウトの自由度または絶縁性能が阻害されない。
なお、実施の形態を適宜、変形、省略したりすることが可能である。
１ 放熱板、２，４ はんだ、３ 絶縁基板、５ 半導体素子、６，８ ワイヤボンディング、６ｂ，８ｂ ボンディング部、６ｗ，８ｗ ボンディングワイヤ、７ ヒケス、９ クラック、１２ 接合領域、３１ 下面金属パターン、３２ 絶縁基材、３３ 上面金属パターン、１００Ａ，１００Ｂ，１０１ 電力用半導体装置、３１１ ディンプル、３１２ 未充填部。

Claims (4)

  1. 放熱板と、
    前記放熱板の上面の接合領域に、凝固点の異なる複数の元素を含有する接合材によって接合される絶縁基板と、
    前記絶縁基板の上面に搭載される半導体素子と、
    前記放熱板の上面の前記接合領域に、平面視において前記半導体素子を囲むように前記接合領域の外周の全辺に沿ってボンディングされた金属ワイヤと、を備える、
    電力用半導体装置。
  2. 前記金属ワイヤのボンディング間隔は１．０ｍｍ以上であり、
    前記金属ワイヤのループの高さは０．１ｍｍ以上である、
    請求項１に記載の電力用半導体装置。
  3. 前記金属ワイヤは、ＣｕまたはＡｇを主成分とし、
    前記接合材は、Ｓｎを主成分とする、
    請求項１または請求項２に記載の電力用半導体装置。
  4. 放熱板の上面に金属ワイヤをボンディングし、
    前記放熱板の上面に、凝固点の異なる複数の元素を含有する接合材によって絶縁基板を接合し、
    前記絶縁基板の上面に搭載される半導体素子を搭載する、
    電力用半導体装置の製造方法であって、
    前記金属ワイヤは、前記放熱板の上面の前記絶縁基板が接合される接合領域において、平面視において前記半導体素子を囲むように前記接合領域の外周の全辺に沿ってボンディングされる、
    電力用半導体装置の製造方法。
JP2020021758A 2020-02-12 2020-02-12 電力用半導体装置およびその製造方法 Active JP7282048B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020021758A JP7282048B2 (ja) 2020-02-12 2020-02-12 電力用半導体装置およびその製造方法
US17/077,854 US11387352B2 (en) 2020-02-12 2020-10-22 Power semiconductor device and manufacturing method thereof
DE102021100177.3A DE102021100177A1 (de) 2020-02-12 2021-01-08 Leistungshalbleitervorrichtung und Herstellungsverfahren für diese
CN202110178885.4A CN113257768A (zh) 2020-02-12 2021-02-07 电力用半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020021758A JP7282048B2 (ja) 2020-02-12 2020-02-12 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021128988A JP2021128988A (ja) 2021-09-02
JP7282048B2 true JP7282048B2 (ja) 2023-05-26

Family

ID=76968740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020021758A Active JP7282048B2 (ja) 2020-02-12 2020-02-12 電力用半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11387352B2 (ja)
JP (1) JP7282048B2 (ja)
CN (1) CN113257768A (ja)
DE (1) DE102021100177A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201289A (ja) 2012-03-26 2013-10-03 Mitsubishi Electric Corp 半導体装置
JP2014146645A (ja) 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置
WO2018220819A1 (ja) 2017-06-02 2018-12-06 三菱電機株式会社 半導体素子接合用基板、半導体装置および電力変換装置
JP2019110317A (ja) 2016-06-14 2019-07-04 三菱電機株式会社 電力用半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US9147665B2 (en) * 2007-11-06 2015-09-29 Fairchild Semiconductor Corporation High bond line thickness for semiconductor devices
KR20120026909A (ko) * 2010-09-10 2012-03-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP2014146644A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US10021790B2 (en) * 2016-02-26 2018-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with internal wire fence shielding
US10134686B2 (en) * 2016-09-30 2018-11-20 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
JP2018137305A (ja) * 2017-02-21 2018-08-30 富士通コンポーネント株式会社 電子装置及び電子装置の製造方法
JP6950757B2 (ja) * 2018-02-08 2021-10-13 株式会社村田製作所 高周波モジュール
US10879191B2 (en) * 2019-01-07 2020-12-29 Qualcomm Incorporated Conformal shielding for solder ball array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201289A (ja) 2012-03-26 2013-10-03 Mitsubishi Electric Corp 半導体装置
JP2014146645A (ja) 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置
JP2019110317A (ja) 2016-06-14 2019-07-04 三菱電機株式会社 電力用半導体装置
WO2018220819A1 (ja) 2017-06-02 2018-12-06 三菱電機株式会社 半導体素子接合用基板、半導体装置および電力変換装置
US20200135682A1 (en) 2017-06-02 2020-04-30 Mitsubishi Electric Corporation Semiconductor element bonding substrate, semiconductor device, and power conversion device

Also Published As

Publication number Publication date
US20210249526A1 (en) 2021-08-12
JP2021128988A (ja) 2021-09-02
DE102021100177A1 (de) 2021-08-12
CN113257768A (zh) 2021-08-13
US11387352B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
JP5211493B2 (ja) 配線基板及び半導体装置
JP6983187B2 (ja) 電力用半導体装置
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
TWI464833B (zh) 經熱增強之薄型半導體封裝件
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
US20040232560A1 (en) Flip chip assembly process and substrate used therewith
JP4730181B2 (ja) 半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP6094413B2 (ja) 半導体モジュール及びその製造方法
JP3347279B2 (ja) 半導体装置およびその製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP6008750B2 (ja) 半導体装置
JP7282048B2 (ja) 電力用半導体装置およびその製造方法
US11398447B2 (en) Semiconductor device and method for producing semiconductor device
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP6843503B2 (ja) 半導体装置及び移動体
JP2005236019A (ja) 半導体装置の製造方法
JP7200899B2 (ja) 半導体装置および半導体装置の製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
WO2020195847A1 (ja) 電子装置および電子装置の製造方法
JP4863836B2 (ja) 半導体装置
JP2008172120A (ja) パワーモジュール
JP2009252858A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230516

R150 Certificate of patent or registration of utility model

Ref document number: 7282048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150