KR20120026909A - 반도체 패키지 및 그의 제조 방법 - Google Patents

반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120026909A
KR20120026909A KR1020100089104A KR20100089104A KR20120026909A KR 20120026909 A KR20120026909 A KR 20120026909A KR 1020100089104 A KR1020100089104 A KR 1020100089104A KR 20100089104 A KR20100089104 A KR 20100089104A KR 20120026909 A KR20120026909 A KR 20120026909A
Authority
KR
South Korea
Prior art keywords
side wires
wiring board
ground pads
semiconductor package
semiconductor chip
Prior art date
Application number
KR1020100089104A
Other languages
English (en)
Inventor
송생섭
안상호
오준영
곽동옥
백준기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100089104A priority Critical patent/KR20120026909A/ko
Priority to US13/227,940 priority patent/US20120061816A1/en
Publication of KR20120026909A publication Critical patent/KR20120026909A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 기술적 사상에 따른 반도체 패키지는 배선 기판, 상기 배선 기판 상에 실장되는 반도체 칩, 상기 배선 기판 상에 본딩되며 상기 반도체 칩의 측면을 에워싸는 측면 와이어 및 상기 반도체 칩 상에 위치하며 상기 측면 와이어와 전기적으로 연결되는 금속층을 포함한다.

Description

반도체 패키지 및 그의 제조 방법{Semiconductor Package and Method of fabricating the same}
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것이다.
최근 휴대폰, 피디에이(Personal Digital Assistant; PDA), 스마트 폰 등의 휴대용 전자 기기에 다양한 기능이 접합된다. 이에 따라 상기 휴대용 전자 기기에 다양한 반도체 패키지가 사용된다.
본 발명이 해결하려는 과제는 반도체 패키지 및 그의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 반도체 패키지를 포함하는 반도체 모듈 및 전자 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제들은 앞서 언급한 과제로 한정되지 않는다. 여기서 언급되지 않은 다른 과제들은 아래의 기재로부터 당업자에게 명확히 이해될 것이다.
상기 해결하려는 과제를 달성하기 위한 본 발명의 기술적 사상에 의한 반도체 패키지는 배선 기판, 상기 배선 기판 상에 실장되는 반도체 칩, 상기 배선 기판 상에 본딩되며 상기 반도체 칩의 측면을 에워싸는 측면 와이어 및 상기 반도체 칩 상에 위치하며 상기 측면 와이어와 전기적으로 연결되는 금속층을 포함한다.
상기 측면 와이어는 상기 배선 기판의 가장 자리를 따라 형성되는 일정 높이의 루프를 가질 수 있다.
상기 측면 와이어는 다수의 열을 가질 수 있다.
상기 측면 와이어는 상기 다수의 열 중 인접한 두 열에서 서로 엇갈리게 본딩될 수 있다.
상기 반도체 칩의 측면과 상기 측면 와이어 사이 및 상기 반도체 칩의 상면과 상기 금속층 사이에 위치하는 몰딩 부재를 더 포함할 수 있다.
상기 해결하려는 과제를 달성하기 위한 본 발명의 기술적 사상에 의한 반도체 패키지는 배선 기판, 상기 배선 기판의 중앙 영역 상에 실장되는 반도체 칩, 상기 배선 기판의 외곽 영역 상에 형성되는 다수의 접지 패드들, 상기 반도체 칩을 덮는 몰딩 부재, 상기 몰딩 부재 상에 형성되는 금속층 및 상기 다수의 접지 패드들과 상기 금속층 사이를 전기적으로 연결하며 상기 반도체 칩의 측면을 에워싸는 다수의 측면 와이어들을 포함한다. 여기서, 상기 다수의 측면 와이어들은 상기 몰딩 부재의 상면으로 하나 또는 다수의 최고점이 노출된다.
상기 다수의 측면 와이어들은 상기 다수의 접지 패드들을 서로 전기적으로 연결할 수 있다.
상기 다수의 측면 와이어들 중 인접한 두 개의 측면 와이어들은 상기 배선 기판으로부터 상기 금속층 방향으로 갈수록 상이한 이격 거리를 가질 수 있다.
상기 다수의 측면 와이어들은 인접한 두 개의 측면 와이어들이 서로를 향해 휘어지는 형태가 반복될 수 있다.
상기 다수의 접지 패드들은 각각 서로 대향되는 방향으로 휘어지는 한 쌍의 측면 와이어들이 본딩될 수 있다.
상기 다수의 접지 패드들은 상기 배선 기판의 가장 자리를 따라 다수의 열로 형성될 수 있다.
상기 다수의 측면 와이어들은 상기 다수의 접지 패드들 중 동일 열의 접지 패드들을 전기적으로 연결할 수 있다.
상기 다수의 접지 패드들은 각각 상기 다수의 측면 와이어들에 의해 인접한 하나의 접지 패드와 직접 연결될 수 있다.
상기 몰딩 부재는 상기 하나 또는 다수의 최고점을 노출하는 하나 또는 다수의 홈이 형성될 수 있다.
상기 다수의 측면 와이어들은 상기 다수의 접지 패드들과 상기 금속층 사이를 최단 거리로 연결할 수 있다.
상기 몰딩 부재는 상기 다수의 측면 와이어들의 측면을 덮을 수 있다.
상기 해결하려는 과제를 달성하기 위한 본 발명의 기술적 사상에 의한 반도체 패키지는 제 1 영역 및 상기 제 1 영역의 외측에 위치하는 제 2 영역을 구비하는 배선 기판, 상기 배선 기판의 상기 제 1 영역 상에 실장되는 하나 또는 다수의 반도체 칩, 상기 배선 기판의 상기 제 2 영역 상에 상기 배선 기판의 가장 자리를 따라 형성되는 다수의 접지 패드들, 상기 하나 또는 다수의 반도체 칩의 측면 및 상면을 덮는 몰딩 부재, 상기 다수의 접지 패드들과 전기적으로 연결되며 상기 몰딩 부재의 상면으로 하나 또는 다수의 최고점이 노출되는 다수의 측면 와이어들 및 상기 몰딩 부재 상에 형성되며 상기 하나 또는 다수의 최고점과 전기적으로 연결되는 금속층을 포함한다. 여기서 상기 다수의 측면 와이어들은 상기 하나 또는 다수의 반도체 칩의 측면을 에워싼다.
상기 몰딩 부재는 상기 제 2 영역에 대응되는 영역이 상기 제 1 영역에 대응되는 영역과 비교하여 상대적으로 낮은 높이를 가질 수 있다.
상기 다수의 측면 와이어들은 인접한 두 개의 측면 와이어들이 아치(arch) 형태를 가질 수 있다.
상기 배선 기판 상에 형성되는 하나 또는 다수의 신호 패드 및 상기 하나 또는 다수의 신호 패드와 상기 하나 또는 다수의 반도체 칩을 전기적으로 연결하는 하나 또는 다수의 신호 와이어를 더 포함할 수 있다. 여기서, 상기 하나 또는 다수의 신호 패드는 상기 하나 또는 다수의 반도체 칩과 상기 다수의 접지 패드들 사이에 형성될 수 있다. 또한, 상기 하나 또는 다수의 신호 와이어는 상기 다수의 측면 와이어들과 동일 재질일 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지 및 그의 제조 방법은 반도체 패키지에 전자파 차폐 구조를 결합하여 형성한다. 이에 따라 상기 반도체 패키지 및 그의 제조 방법은 전체적인 체적의 변화 없이 반도체 칩의 클럭 주파수(clock frequency)에 의한 전자파 장애(electromagnetic interference; EMI)를 방지할 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 반도체 패키지를 나타낸 평면도이다.
도 2a는 도 1의 I-I'선을 따라 절단한 종단면도이다.
도 2b는 도 1의 II-II'선을 따라 절단한 종단면도이다.
도 3a는 본 발명의 제 2 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 3b는 도 3a의 III-III'선을 따라 절단한 종단면도이다.
도 4a는 본 발명의 제 3 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 4b는 도 4a의 IV-IV'선을 따라 절단한 종단면도이다.
도 5a는 본 발명의 제 4 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 5b는 도 5a의 V-V'선을 따라 절단한 종단면도이다.
도 6a는 본 발명의 제 5 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 6b는 도 6a의 VI-VI'선을 따라 절단한 종단면도이다.
도 7a는 본 발명의 제 6 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 7b는 도 7a의 VII-VII'선을 따라 절단한 종단면도이다.
도 8a는 본 발명의 제 7 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 8b는 도 8a의 VIII-VIII'선을 따라 절단한 종단면도이다.
도 9a는 본 발명의 제 8 및 제 9 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 9b는 도 9a의 IV-IV'선을 따라 절단한 본 발명의 제 8 실시 예에 따른 반도체 패키지의 종단면도이다.
도 9c는 도 9a의 IV-IV'선을 따라 절단한 본 발명의 제 9 실시 예에 따른 반도체 패키지의 종단면도이다.
도 10은 본 발명의 제 10 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 11a는 도 10의 X-X'선을 따라 절단한 종단면도이다.
도 11b는 도 10의 XI-XI'선을 따라 절단한 종단면도이다.
도 12a는 본 발명의 제 11 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 12b는 도 12a의 XII-XII'선을 따라 절단한 종단면도이다.
도 13a 내지 13c는 본 발명의 제 12 내지 제 14 실시 예에 따른 반도체 패키지를 나타낸 종단면도들이다.
도 14a는 본 발명의 제 15 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다.
도 14b는 도 14a의 XIII-XIII'선을 따라 절단한 종단면도이다.
도 15는 본 발명의 제 16 실시 예에 따른 반도체 패키지를 나타낸 종단면도이다.
도 16은 본 발명의 제 17 실시 예에 따른 반도체 패키지를 나타낸 종단면도이다.
도 17a 내지 17g는 본 발명의 제 18 내지 제 24 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도들이다.
도 18a 내지 23a는 도 1의 I-I'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법을 순차적으로 나타낸 종단면도들이다.
도 18b 내지 23b는 도 1의 II-II'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법을 순차적으로 나타낸 종단면도들이다.
도 24a 내지 26a는 도 10의 X-X'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법을 순차적으로 나타낸 종단면도들이다.
도 24b 내지 26b는 도 10의 XI-XI'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법을 순차적으로 나타낸 종단면도들이다.
도 27은 본 발명의 실시 예에 따른 반도체 패키지를 사용하는 반도체 모듈을 나타낸 구성도이다.
도 28은 본 발명의 실시 예에 따른 반도체 패키지를 채택하는 전자 시스템을 나타낸 구성도이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(제 1 실시 예)
도 1은 본 발명의 제 1 실시 예에 따른 반도체 패키지를 나타낸 평면도이다. 도 2a는 도 1의 I-I'선을 따라 절단한 종단면도이다. 도 2b는 도 1의 II-II'선을 따라 절단한 종단면도이다.
도 1, 2a 및 2b를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(ground pads, 111), 상기 반도체 칩(120)을 덮는 몰딩 부재(molding material, 130), 상기 몰딩 부재(130) 상에 형성되는 금속층(metal layer, 150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 반도체 칩(120)의 측면을 에워싸는 다수의 제 1 측면 와이어들(210)을 포함할 수 있다.
상기 배선 기판(110)은 인쇄회로기판(Printed Circuit Board; PCB), 리드 프레임(Lead Frame; LF), 테이프 배선, 세라믹 기판 또는 실리콘 기판일 수 있다. 여기서, 상기 인쇄회로기판(PCB)는 경성 인쇄회로기판(Rigid PCB), 연성 인쇄회로기판(Flexible PCB), 경연성 인쇄회로기판(Rigid Flexible PCB) 중 어느 하나일 수 있다.
상기 배선 기판(110)은 하면에 형성되는 다수의 전도성 랜드들(116) 및 상기 다수의 전도성 랜드들(116)에 부착되는 다수의 전도성 범프들(115)을 포함할 수 있다. 상기 다수의 전도성 랜드들(116) 및 상기 다수의 전도성 범프들(115)은 각각 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 주석(Sn), 납(Pb), 백금(Pt), 비스무스(Bi), 인듐(In) 또는 이들의 합금 중 어느 하나 또는 다수를 포함할 수 있다.
상기 다수의 전도성 범프들(115)은 본 발명의 제 1 실시 예에 따른 반도체 패키지를 모듈 보드(module board, 미도시) 또는 주회로 기판(main circuit board, 미도시)에 전기적으로 연결할 수 있다.
상기 다수의 접지 패드들(111)은 그라운드(ground) 특성을 가질 수 있다. 이를 위해 상기 다수의 전도성 범프들(115) 중 하나 또는 다수와 전기적으로 연결될 수 있다.
상기 다수의 접지 패드들(111)은 상기 다수의 제 1 측면 와이어들(210)이 본딩(bonding)될 수 있다. 이를 위해 상기 다수의 접지 패드들(111)은 제 1 직경(W1)을 가질 수 있다. 상기 제 1 직경(W1)은 상기 다수의 제 1 측면 와이어들(210)의 제 2 직경(W2)과 비교하여 상대적으로 큰 직경일 수 있다. 상기 제 1 직경(W1)은 상기 제 2 직경(W2)의 2배 내지 3배일 수 있다.
상기 다수의 접지 패드들(111)은 인접한 두 개의 접지 패드들(111) 사이가 일정한 제 1 이격 거리(d1)를 가질 수 있다. 상기 제 1 이격 거리(d1)는 상기 반도체 칩(120)에 의한 전자파를 차폐할 수 있는 거리일 수 있다. 구체적으로, 상기 제 1 이격 거리(d1)는 상기 반도체 칩(120)의 클럭 주파수(clock frequency)에 반비례할 수 있다. 예를 들면, 상기 제 1 이격 거리(d1)는 상기 반도체 칩(120)의 클럭 주파수에 의한 파장 λ의 1/10과 동일하거나 그 이하일 수 있다. 상기 제 1 이격 거리(d1)는 50㎛ 내지 100㎛일 수 있다.
상기 다수의 접지 패드들(111)은 전도성 물질로 형성될 수 있다. 예를 들면, 상기 다수의 접지 패드들(111)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 주석(Sn), 납(Pb), 백금(Pt), 비스무스(Bi), 인듐(In) 또는 이들의 합금 중 어느 하나 또는 다수를 포함할 수 있다.
상기 다수의 접지 패드들(111)은 상기 배선 기판(110)의 네 측면 중 일부에만 형성될 수 있다. 이에 따라 상기 다수의 접지 패드들(111)과 전기적으로 연결되는 상기 다수의 제 1 측면 와이어들(210)은 상기 반도체 칩(210)의 측면 중 일부만을 에워쌀 수 있다.
상기 반도체 칩(120)은 디램 칩(DRAM chip), 에스램 칩(SRAM chip), 플래시 메모리 칩(Flash memory chip), 상변화 메모리 칩(Phase change memory chip), 엠램 칩(manetic random access memory chip; MRAM chip), 저항성 메모리 칩(resistive memory chip) 또는 로직 칩(logic chip) 중 어느 하나를 포함할 수 있다. 상기 반도체 칩(120)은 트랜지스터 등을 포함하는 반도체 회로일 수 있다. 상기 반도체 칩(120)은 솔더 범프(solder bump, 125)를 이용한 플립 칩 기술에 의해 상기 배선 기판(110) 상에 실장될 수 있다.
상기 몰딩 부재(130)는 상기 반도체 칩(120)의 측면 및 상면을 덮을 수 있다. 이에 따라 상기 몰딩 부재(130)는 상기 반도체 칩(120)의 측면과 상기 다수의 제 1 측면 와이어들(210)이 직접적으로 연결되는 것을 방지할 수 있다. 또한, 상기 몰딩 부재(130)는 상기 반도체 칩(120)의 상면과 상기 금속층(150)이 직접적으로 연결되는 것을 방지할 수 있다.
상기 반도체 칩(120)의 측면과 상기 다수의 제 1 측면 와이어들(210) 사이는 상기 몰딩 부재(130)에 의해 빈틈 없이 채워질 수 있다. 또한, 상기 몰딩 부재(130)는 상기 다수의 제 1 측면 와이어들(210)의 측면을 감쌀 수 있다. 이에 따라 상기 다수의 제 1 측면 와이어들(210)이 상기 몰딩 부재(130)의 내부에 위치할 수 있다. 즉, 상기 다수의 제 1 측면 와이어들(210)은 상기 몰딩 부재(130)를 관통할 수 있다. 상기 몰딩 부재(130)는 이엠씨(Epoxy Molding Compound; EMC)일 수 있다.
상기 금속층(150)은 상기 다수의 제 1 측면 와이어들(210)에 의해 상기 다수의 접지 패드들(111)과 전기적으로 연결될 수 있다. 이에 따라 상기 금속층(150)은 그라운드(ground) 특성을 가질 수 있다. 따라서, 상기 금속층(150)은 상기 반도체 칩(120)에 의한 전자파(electromagnetic wave)가 상기 반도체 칩(120)의 상면 방향으로 방출되는 것을 방지할 수 있다. 또한, 상기 금속층(150)은 상기 반도체 칩(120)에 의한 열(heat)을 효과적으로 방출할 수 있다.
상기 금속층(150)은 상기 몰딩 부재(130) 상에 형성될 수 있다. 상기 금속층(150)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정, 물리 기상 증착(Physical Vapor Deposition; PVD) 공정, 원자층 증착(Atomic Layer Deposition; ALD) 공정, 스크린 프린팅(screen printing) 공정, 무전해 도금(electroless plating), 전해 도금, 금(Au) 또는 은(Ag) 페이스팅(pasting)으로 형성될 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 상기 다수의 접지 패드들(111)과 전기적으로 연결될 수 있다. 이에 따라 상기 다수의 제 1 측면 와이어들(210)은 그라운드(ground) 특성을 가질 수 있다. 또한, 상기 다수의 제 1 측면 와이어들(210)은 상기 반도체 칩(120)의 측면을 에워쌀 수 있다. 따라서, 상기 다수의 제 1 측면 와이어들(210)은 상기 반도체 칩(120)에 의한 전자파가 상기 반도체 칩(120)의 측면 방향으로 방출되는 것을 방지할 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 상기 반도체 칩(120)에 의해 발생되는 열을 상기 금속층(150)으로 전달할 수 있다. 이에 따라 상기 다수의 제 1 측면 와이어들(210)은 상기 반도체 칩(120)에 의해 발생되는 열의 방출을 효과적으로 보조할 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 전도성 물질로 형성될 수 있다. 예를 들면, 상기 다수의 제 1 측면 와이어들(210)은 금(Au), 구리(Cu), 알루미늄(Al) 또는 이들의 합금 중 하나 또는 다수를 포함할 수 있다. 상기 다수의 제 1 측면 와이어들(210)은 20㎛ 내지 100㎛의 제 2 직경(W2)을 가질 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 상기 몰딩 부재(130)를 관통할 수 있다. 이에 따라 상기 다수의 제 1 측면 와이어들(210)은 최고점(P1)이 상기 몰딩 부재(130)의 상면으로 노출될 수 있다. 상기 몰딩 부재(130)의 상면으로 노출된 상기 최고점(P1)은 상기 금속층(150)과 직접 접촉할 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 각각 상기 배선 기판(110)으로부터 상기 금속층(150) 방향으로 갈수록 휘어지는 형태를 가질 수 있다. 이에 따라, 상기 다수의 제 1 측면 와이어들(210) 중 인접한 두 개의 제 1 측면 와이어들(210) 사이는 상기 배선 기판(110)으로부터 상기 금속층(150) 방향으로 갈수록 상이한 거리를 가질 수 있다. 즉 상기 인접한 두 개의 제 1 측면 와이어들(210)은 상기 배선 기판(110)으로부터 상기 금속층(150) 방향으로 갈수록 서로 인접하거나 이격되는 형태를 가질 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 각 제 1 측면 와이어(210)의 휘어지는 방향이 주기적으로 반복될 수 있다. 이에 따라, 상기 다수의 제 1 측면 와이어들(210)은 인접한 두 개의 제 1 측면 와이어들(210)이 서로를 향해 휘어지는 형태 및 인접한 두 개의 제 1 측면 와이어들(210)이 서로 대향되는 방향으로 휘어지는 형태가 반복될 수 있다.
결과적으로, 본 발명의 제 1 실시 예에 따른 반도체 패키지는 반도체 칩의 측면이 다수의 제 1 측면 와이어들에 의해 에워싸일 수 있다. 또한, 상기 반도체 칩의 상면에 상기 다수의 제 1 측면 와이어들과 전기적으로 연결되는 금속층이 위치할 수 있다. 이에 따라 상기 반도체 패키지는 상기 다수의 제 1 측면 와이어들과 상기 금속층에 의해 상기 반도체 칩을 덮는 전자파 차폐 구조를 형성할 수 있다. 또한, 상기 반도체 패키지는 상기 다수의 제 1 측면 와이어들과 상기 금속층을 포함하는 방열 구조를 형성할 수 있다.
(제 2 실시 예)
도 3a는 본 발명의 제 2 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다. 도 3b는 도 3a의 III-III'선을 따라 절단한 종단면도이다.
도 3a 및 3b를 참조하면, 본 발명의 제 2 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 반도체 칩(120)의 측면을 에워싸는 다수의 제 2 측면 와이어들(220)을 포함할 수 있다. 여기서, 상기 다수의 접지 패드들(111)은 일정한 제 1 이격 거리(d1)로 배열될 수 있다.
본 발명의 제 2 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 2 측면 와이어들(220)은 본 발명의 제 1 실시 예에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
상기 다수의 제 2 측면 와이어들(220)은 인접한 두 개의 제 2 측면 와이어들(220)이 서로를 향해 휘어지는 형태가 중첩되며 반복될 수 있다. 이에 따라 상기 다수의 접지 패드들(111)은 각각 서로 대향되는 방향으로 휘어지는 한 쌍의 제 2 측면 와이어들(220)이 본딩될 수 있다.
(제 3 내지 제 7 실시 예)
도 4a 내지 8a는 본 발명의 제 3 내지 제 7 실시 예에 따른 반도체 패키지를 나타낸 부분 단면도들이다. 도 4b는 도 4a의 IV-IV'선을 따라 절단한 단면도이다. 도 5b는 도 5a의 V-V'선을 따라 절단한 단면도이다. 도 6b는 도 6a의 VI-VI'선을 따라 절단한 단면도이다. 도 7b는 도 7a의 VII-VII'선을 따라 절단한 단면도이다. 도 8b는 도 8a의 VIII-VIII'선을 따라 절단한 단면도이다.
도 4a 내지 8a및 4b내지 8b를 참조하면, 본 발명의 제 3 내지 제 7 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 반도체 칩(120)의 측면을 에워싸는 다수의 제 3 내지 제 5, 제 8 및 제11 측면 와이어들(230, 240, 250, 260, 270)을 포함할 수 있다.
상기 다수의 접지 패드들(111)은 상대적으로 넓은 제 2 이격 거리(d2) 및 상대적으로 좁은 제 3 이격 거리(d3)가 규칙적 또는 불규칙적으로 반복 배열될 수 있다. 여기서, 상기 제 2 이격 거리(d2)는 본 발명의 제 1 실시 예에 개시된 제 1 이격 거리(d1)과 동일한 이격 거리일 수 있다.
본 발명의 제 3 내지 제 7 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 3 내지 제 5, 제 8 및 제11 측면 와이어들(230, 240, 250, 260, 270)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
도 4b를 참조하면, 본 발명의 제 3 실시 예에 따른 반도체 패키지는 상기 제 2 이격 거리(d2)로 이격된 상기 다수의 접지 패드들(111)에 서로를 향해 휘어지는 상기 다수의 제 3 측면 와이어들(230)이 본딩될 수 있다. 이에 따라 상기 제 3 이격 거리(d3)로 이격된 상기 다수의 접지 패드들(111)은 서로 대향되는 방향으로 휘어지는 상기 다수의 제 3 측면 와이어들(230)이 본딩될 수 있다.
따라서, 상기 다수의 제 3 측면 와이어들(230)은 서로 상이한 이격 거리를 가지는 상기 다수의 접지 패드들(111)에 인접한 두 개의 제 3 측면 와이어들(230)이 서로를 향해 휘어지는 형태 및 인접한 두 개의 제 3 측면 와이어들(230)이 서로 대향되는 방향으로 휘어지는 형태가 반복되어 본딩될 수 있다.
도 5b를 참조하면, 본 발명의 제 4 실시 예에 따른 반도체 패키지는 상기 제 2 이격 거리(d2)를 갖는 인접한 두 개의 접지 패드들(111)이 상기 다수의 제 4 측면 와이어들(240)에 의해 직접 연결될 수 있다. 이에 따라 상기 다수의 제 4 측면 와이어들(240)은 상기 배선 기판(110)의 가장 자리를 따라 일정 높이의 루프(loop)를 가질 수 있다. 즉, 상기 다수의 제 4 측면 와이어들(240)은 아치(arch) 형태를 가질 수 있다.
상기 제 3 이격 거리(d3)를 갖는 인접한 두 개의 접지 패드들(111)은 각각 서로 대향되는 방향으로 휘어지는 상기 다수의 제 4 측면 와이어들(240)이 본딩될 수 있다. 이에 따라 상기 제 3 이격 거리(d3)를 갖는 인접한 두 개의 접지 패드들(111)은 상기 다수의 제 4 측면 와이어들(240)에 의해 직접 연결되지 않을 수 있다.
도 6b를 참조하면, 본 발명의 제 5 실시 예에 따른 반도체 패키지는 상기 다수의 제 5 측면 와이어들(250)이 상기 몰딩 부재(130)의 상면으로 최고점(P3)이 노출되는 하나 또는 다수의 제 6 측면 와이어(251) 및 상기 몰딩 부재(130)에 의해 최고점(P4)이 덮이는 하나 또는 다수의 제 7 측면 와이어(252)를 포함할 수 있다. 여기서, 상기 하나 또는 다수의 제 6 측면 와이어(251)는 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 직접 연결할 수 있다.
상기 하나 또는 다수의 제 6 측면 와이어(251)는 상기 제 2 이격 거리(d2)를 갖는 인접한 두 개의 접지 패드들(111)에서 서로를 향해 휘어지는 형태를 가질 수 있다. 상기 하나 또는 다수의 제 7 측면 와이어(252)는 상기 제 2 이격 거리(d2)를 갖는 인접한 두 개의 접지 패드들(111)을 직접 연결할 수 있다. 이에 따라 인접한 두 개의 상기 제 7 측면 와이어(252) 사이에는 서로를 향해 휘어지는 형태를 갖는 한 쌍의 제 6 측면 와이어(251)가 본딩될 수 있다.
상기 하나 또는 다수의 제 7 측면 와이어(252)는 상기 배선 기판(110)의 가장 자리를 따라 상기 하나 또는 다수의 제 6 측면 와이어(251)의 최고점(P3)의 제 1 높이(h1)와 비교하여 상대적으로 낮은 제 2 높이(h2)의 루프(loop)를 가질 수 있다. 즉, 상기 하나 또는 다수의 제 7 측면 와이어(252)는 상기 제 1 높이(h1)와 비교하여 상대적으로 낮은 상기 제 2 높이(h2)의 아치(arch) 형태를 가질 수 있다.
도 7b를 참조하면, 본 발명의 제 6 실시 예에 따른 반도체 패키지는 상기 다수의 상기 8 측면 와이어들(260)이 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 최단 거리로 연결하는 하나 또는 다수의 제 9 측면 와이어(261) 및 상기 제 2 이격 거리(d2)를 갖는 인접한 두 개의 접지 패드들(111)을 직접 연결하는 하나 또는 다수의 제 10 측면 와이어(262)를 포함할 수 있다.
상기 하나 또는 다수의 제 9 측면 와이어(261)는 상기 금속층(150)과 직접 접촉할 수 있다. 상기 하나 또는 다수의 제 9 측면 와이어(261)는 상기 하나 또는 다수의 제 10 측면 와이어(262)가 본딩된 상기 다수의 접지 패드들(111)과 상기 제 3 이격 거리(d3)를 가질 수 있다.
인접한 두 개의 상기 제 10 측면 와이어(262) 사이는 상기 제 3 이격 거리(d3)를 가질 수 있다. 상기 하나 또는 다수의 제 10 측면 와이어(262)는 상기 몰딩 부재(130)와 비교하여 상대적으로 낮은 높이의 루프를 가질 수 있다.
상기 하나 또는 다수의 제 9 측면 와이어(261)는 상기 배선 기판(110)의 모서리 영역에 배치될 수 있다. 이에 따라 인접한 두 개의 제 9 측면 와이어(261) 사이에는 다수의 제 10 측면 와이어(262)가 배치될 수 있다.
도 8b를 참조하면, 본 발명의 제 7 실시 예에 따른 반도체 패키지는 상기 다수의 상기 11 측면 와이어들(270)이 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 최단 거리로 연결하는 하나 또는 다수의 제 12 측면 와이어(271) 및 상기 제 3 이격 거리(d3)를 갖는 인접한 두 개의 접지 패드들(111)을 직접 연결하는 하나 또는 다수의 제 13 측면 와이어(272)를 포함할 수 있다.
상기 하나 또는 다수의 제 12 측면 와이어(271)는 상기 금속층(150)과 직접 접촉할 수 있다. 상기 하나 또는 다수의 제 12 측면 와이어(271)는 상기 하나 또는 다수의 제 13 측면 와이어(272)가 본딩된 상기 다수의 접지 패드들(111)과 상기 제 3 이격 거리(d3)를 가질 수 있다.
인접한 두 개의 상기 제 13 측면 와이어(272) 사이는 상기 제 2 이격 거리(d2)를 가질 수 있다. 상기 하나 또는 다수의 제 13 측면 와이어(272)는 상기 몰딩 부재(130)와 비교하여 상대적으로 낮은 높이의 루프를 가질 수 있다.
상기 하나 또는 다수의 제 12 측면 와이어(271)는 상기 배선 기판(110)의 모서리 영역에 배치될 수 있다. 이에 따라 인접한 두 개의 제 12 측면 와이어(271) 사이에는 다수의 제 13 측면 와이어(272)가 배치될 수 있다.
(제 8 및 제 9 실시 예)
도 9a는 본 발명의 제 8 및 제 9 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다. 도 9b는 도 9a의 IX-IX'선을 따라 절단한 본 발명의 제 8 실시 예에 따른 반도체 패키지의 종단면도이다. 도 9c는 도 9a의 IX-IX'선을 따라 절단한 본 발명의 제 9 실시 예에 따른 반도체 패키지의 종단면도이다.
도 9a 내지 9c를 참조하면, 본 발명의 제 8 및 제9 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 반도체 칩(120)의 측면을 에워싸는 다수의 제 14 측면 와이어들(280)을 포함할 수 있다. 여기서, 상기 다수의 접지 패드들(111)은 일정한 제 4 이격 거리(d4)로 배열될 수 있다.
본 발명의 제 8 및 제 9 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 14 측면 와이어들(280)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
도 9a 및 9b를 참조하면, 본 발명의 제 8 실시 예에 따른 반도체 패키지는 상기 다수의 제 14 측면 와이어들(280)이 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 최단 거리로 연결할 수 있다. 상기 다수의 제 14 측면 와이어들(280)은 상기 몰딩 부재(130)를 수직으로 관통할 수 있다. 예를 들면, 상기 다수의 제 14 측면 와이어들(280)은 기둥 형태일 수 있다. 이에 따라 상기 제 4 이격 거리(d4)는 본 발명의 제 1 실시 예에 기재된 제 1 이격 거리(d1)와 비교하여 상대적으로 짧은 거리일 수 있다.
도 9a 및 도 9c를 참조하면, 본 발명의 제 9 실시 예에 따른 반도체 패키지는 상기 다수의 제 14 측면 와이어들(280)의 표면에 위치하는 표면 와이어(281)을 더 포함할 수 있다. 상기 표면 와이어(281)는 상기 다수의 제 14 측면 와이어들(280)이 물리적으로 변형되는 것을 방지할 수 있다. 이에 따라 상기 다수의 제 14 측면 와이어들(280)은 물리적 안정성이 향상될 수 있다. 또한, 상기 다수의 제 14 측면 와이어들(280)은 전기적 안정성이 향상될 수 있다.
상기 표면 와이어(281)는 상기 다수의 제 14 측면 와이어들(280)과 동일한 재질일 수 있다. 상기 표면 와이어(281)는 상기 다수의 제 14 측면 와이어들(280)의 표면을 감싸는 도금층을 포함할 수 있다.
(제 10 실시 예)
도 10은 본 발명의 제 10 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다. 도 11a는 도 10의 X-X'선을 따라 절단한 종단면도이다. 도 11b는 도 10의 XI-XI'선을 따라 절단한 종단면도이다.
도 10, 11a 및 11b를 참조하면, 본 발명의 제 10 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 반도체 칩(120)의 측면을 에워싸는 다수의 제 15 측면 와이어들(290)을 포함할 수 있다.
본 발명의 제 10 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 15 측면 와이어들(290)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
본 발명의 제 10 실시 예에 따른 반도체 패키지는 상기 반도체 칩(120)이 와이어 본딩(wire bonding) 기술로 상기 배선 기판(110) 상에 실장될 수 있다. 이를 위해 본 발명의 제 10 실시 예에 따른 반도체 패키지는 상기 배선 기판(110) 상에 형성되는 신호 패드(112)를 포함할 수 있다. 또한, 상기 반도체 칩(120)은 상면에 칩 패드(122)가 형성될 수 있다.
상기 반도체 칩(120)은 접착층(123)을 이용하여 상기 배선 기판(110) 상에 부착될 수 있다. 상기 접착층(123)은 디에이에프(Die Attach Film; DAF)일 수 있다. 상기 디에이에프(DAF)는 액상 또는 필름 형태의 에폭시 수지(epoxy resin)를 이용하여 형성될 수 있다.
상기 신호 패드(112)는 전도성 물질로 형성될 수 있다. 예를 들면, 상기 신호 패드(112)는 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 주석(Sn), 납(Pb), 백금(Pt), 비스무스(Bi), 인듐(In) 또는 이들의 합금 중 어느 하나 또는 다수를 포함할 수 있다.
상기 신호 패드(112)는 상기 반도체 칩(120)과 상기 다수의 접지 패드들(111) 사이에 형성될 수 있다. 상기 신호 패드(112)는 신호 와이어(160)에 의해 상기 칩 패드(122)와 전기적으로 연결될 수 있다. 상기 신호 와이어(160)는 상기 다수의 제 15 측면 와이어들(290)과 동일 재질일 수 있다.
상기 칩 패드(122)는 상기 신호 패드(112)와 유사한 전도성 물질로 형성될 수 있다. 본 발명의 제 10 실시 예에 따른 반도체 패키지는 상기 칩 패드(122)가 상기 반도체 칩(120)의 상면 내에 매몰되는 것으로 도시된다. 그러나, 본 발명의 제 10 실시 예에 따른 반도체 패키지는 상기 칩 패드(122)의 일부 또는 전부가 상기 반도체 칩(120)의 상면으로부터 돌출되는 형태일 수 있다.
상기 다수의 제 15 측면 와이어들(290)은 상기 다수의 접지 패드들(111)을 각각 하나의 인접한 접지 패드(111)와 직접 연결할 수 있다. 이에 따라 상기 다수의 제 15 측면 와이어들(290)은 동일한 높이의 루프(loop)를 가질 수 있다. 여기서, 상기 다수의 제 15 측면 와이어들(290)은 상기 루프(loop)의 최고점(P5)이 상기 몰딩 부재(130)에 의해 덮일 수 있다.
상기 몰딩 부재(130)는 상기 다수의 제 15 측면 와이어들(290)의 최고점(P5)을 노출하는 다수의 제 1 홈들(131)이 형성될 수 있다. 여기서, 상기 다수의 제 1 홈들(131)에 의해 노출되는 상기 최고점(P5)은 상기 금속층(150)과 직접 접촉할 수 있다.
(제 11 실시 예)
도 12a는 본 발명의 제 11 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다. 도 12b는 도 12a의 XII-XII'선을 따라 절단한 종단면도이다.
도 12a 및 12b를 참조하면, 본 발명의 제 11 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 반도체 칩(120)의 측면을 에워싸는 다수의 제 16 측면 와이어들(300)을 포함할 수 있다.
본 발명의 제 11 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 16 측면 와이어들(300)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
상기 다수의 제 16 측면 와이어들(300)은 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 최단 거리로 연결할 수 있다. 본 발명의 제 11 실시 예에 따른 반도체 패키지는 상기 다수의 접지 패드들(111) 사이가 동일하거나 규칙적인 이격 거리를 가지는 것으로 도시하고 있다. 그러나, 본 발명의 제11 실시 예에 따른 반도체 패키지는 상기 다수의 접지 패드들(111) 사이가 다양한 이격 거리를 가질 수 있다. 예를 들면, 본 발명의 제 11 실시 예에 따른 반도체 패키지는 상기 다수의 접지 패드들 사이의 이격 거리가 상대적으로 좁은 이격 거리와 상대적으로 넓은 이격 거리를 반복해서 가질 수 있다.
상기 몰딩 부재(130)는 상기 다수의 제 16 측면 와이어들(300) 중 하나 또는 다수의 최고점(P6)을 노출하는 하나 또는 다수의 제 2 홈(132)이 형성될 수 있다. 즉, 상기 다수의 제 16 측면 와이어들(300)은 상기 하나 또는 다수의 제 2 홈(132)에 의해 최고점(P6)이 상기 몰딩 부재(130)의 상면으로 노출되는 하나 또는 다수의 제 17 측면 와이어(301) 및 최고점(P7)이 상기 몰딩 부재(130)에 의해 덮이는 하나 또는 다수의 제 18 측면 와이어(302)를 포함할 수 있다.
(제 12 내지 제 14 실시 예)
도 13a 내지 13c는 본 발명의 제 12 내지 제 14 실시 예에 따른 반도체 패키지를 나타낸 종단면도들이다.
도 13a 내지 13c를 참조하면, 본 발명의 제 12 내지 제 14 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 다수의 반도체 칩들(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 다수의 반도체 칩들(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 다수의 반도체 칩들(120)의 측면을 에워싸는 다수의 제 19 측면 와이어들(310)을 포함할 수 있다.
여기서, 상기 다수의 제 19 측면 와이어들(310)은 제 3 높이(h3)를 가질 수 있다. 상기 제 3 높이(h3)는 상기 다수의 반도체 칩(120)이 적층된 제 4 높이(h4)와 비교하여 상대적으로 낮은 높이일 수 있다.
본 발명의 제 12 내지 제 14 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 19 측면 와이어들(310)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
도 13a를 참조하면, 본 발명의 제 12 실시 예에 따른 반도체 패키지는 상기 다수의 반도체 칩들(120)이 접착층(123)을 이용하여 상기 배선 기판(110) 상에 적층될 수 있다. 상기 다수의 반도체 칩들(120)은 다수의 신호 와이어들(160)에 의해 상기 배선 기판(110)과 전기적으로 연결될 수 있다. 이를 위해 상기 배선 기판(110)은 신호 패드(112)를 포함할 수 있다. 또한, 상기 다수의 상기 다수의 반도체 칩들(120)은 각각 상면에 상기 다수의 신호 와이어들(160)에 의해 상기 신호 패드(112)와 연결되는 칩 패드(122)가 형성될 수 있다.
여기서, 본 발명의 제 12 실시 예에 따른 반도체 패키지의 상기 신호 패드(112), 상기 칩 패드(122) 및 상기 다수의 신호 와이어들(160)은 본 발명의 제 10 실시 예에 따른 반도체 패키지에 개시된 것과 동일 또는 유사한 구성 요소로 이해될 수 있다. 따라서, 이에 대한 설명은 본 발명의 제 10 실시 예에서 설명한 내용으로부터 이해될 수 있다.
덧붙여, 본 발명의 제 12 실시 예에 따른 반도체 패키지는 상기 배선 기판(110)이 하나의 신호 패드(112)를 포함하는 것으로 도시된다. 그러나, 본 발명의 제 12 실시 예에 따른 반도체 패키지는 상기 배선 기판(110)이 다수의 신호 패드들(112)을 포함할 수 있다.
상기 몰딩 부재(130)는 상기 다수의 제 19 측면 와이어들(310)의 최고점을 노출하는 하나 또는 다수의 제 3 홈(133)이 형성될 수 있다. 상기 하나 또는 다수의 제 3 홈(133)은 상기 몰딩 부재(130)의 상면과 상기 다수의 반도체 칩들(120)의 상면 사이의 거리와 비교하여 상대적으로 큰 제 5 높이(h5)를 가질 수 있다.
도 13b를 참조하면, 본 발명의 제 13 실시 예에 따른 반도체 패키지는 상기 몰딩 부재(130)에 형성된 상기 하나 또는 다수의 제 3 홈(133)의 일부를 채우는 솔더 물질(solder material, 170)을 더 포함할 수 있다. 상기 솔더 물질(170)은 상기 하나 또는 다수의 제 3 홈(133)의 제 5 높이(h5)와 비교하여 상대적으로 낮은 제 6 높이(h6)를 가질 수 있다.
도 13c를 참조하면, 본 발명의 제 14 실시 예에 따른 반도체 패키지는 상기 솔더 물질(170)이 상기 하나 또는 다수의 제 3 홈(133)을 완전히 채울 수 있다. 본 발명의 제 14 실시 예는 상기 솔더 물질(170)의 상면이 상기 몰딩 부재(130)의 상면과 동일한 것으로 도시된다. 그러나, 본 발명의 제 14 실시 예에 따른 반도체 패키지는 상기 솔더 물질(170)의 상면이 상기 몰딩 부재(130)의 상면보다 높을 수 있다.
(제 15 실시 예)
도 14a는 본 발명의 제 15 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도이다. 도 14b는 도 14a의 XIII-XIII'선을 따라 절단한 단면도이다.
도 14a 및 14b를 참조하면, 본 발명의 제 15 실시 예에 따른 반도체 패키지는 제 1 영역(CA) 및 상기 제 1 영역(CA)의 외측에 위치하는 제 2 영역(OA)을 구비하는 배선 기판(110), 상기 배선 기판(110)의 상기 제 1 영역(CA) 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 상기 제 2 영역(OA) 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 다수의 반도체 칩들(120)의 측면을 에워싸는 다수의 제 20 측면 와이어들(320)을 포함할 수 있다.
본 발명의 제 15 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 20 측면 와이어들(320)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
상기 몰딩 부재(130)는 상기 제 2 영역(OA)에 대응되는 영역의 제 7 높이(h7)가 상기 제 1 영역(CA)에 대응되는 영역의 제 8 높이(h8)와 비교하여 상대적으로 낮은 높이를 가질 수 있다. 상기 제 7 높이(h7)는 상기 다수의 제 20 측면 와이어들(320)의 최고점이 노출될 수 있는 높이일 수 있다. 이에 따라 상기 다수의 제 20 측면 와이어들(320)의 최고점은 상기 제 2 영역(OA)에서 상기 몰딩 부재(130)의 상면으로 노출될 수 있다.
(제 16 실시 예)
도 15는 본 발명의 제 16 실시 예에 따른 반도체 패키지를 나타낸 종단면도이다.
도 15를 참조하면, 본 발명의 제 16 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150), 상기 금속층(150) 상에 위치하는 방열 부재(151) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 다수의 반도체 칩들(120)의 측면을 에워싸는 다수의 제 21 측면 와이어들(330)을 포함할 수 있다.
본 발명의 제 16 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 21 측면 와이어들(330)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
상기 방열 부재(151)는 열을 효과적으로 방출할 수 있는 형태를 가질 수 있다. 예를 들면 상기 방열 부재(151)는 상면이 요철 형태를 가질 수 있다. 이에 따라 상기 방열 부재(151)는 상기 금속층(150)으로 전달되는 열을 용이하게 방출할 수 있다.
상기 방열 부재(151)는 상기 금속층(150)과 동일한 재질일 수 있다. 이에 따라 상기 방열 부재(151)는 상기 금속층(150)과 일체화하여 형성될 수 있다.
본 발명의 제 16 실시 예는 상기 방열 부재(151)가 상기 금속층(150) 상에 위치하는 것으로 도시된다. 그러나, 본 발명의 제 16 실시 예에 따른 반도체 패키지는 상기 금속층(150)과 상기 몰딩 부재(130) 사이에 상기 방열 부재(151)가 위치할 수 있다.
(제 17 실시 예)
도 16은 본 발명의 제 17 실시 예에 따른 반도체 패키지를 나타낸 종단면도이다.
도 16을 참조하면, 본 발명의 제 17 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(130), 상기 몰딩 부재(130) 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 다수의 반도체 칩들(120)의 측면을 에워싸는 다수의 제 22 측면 와이어들(340)을 포함할 수 있다.
본 발명의 제 17 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 22 측면 와이어들(340)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
상기 배선 기판(110)은 내측에 다수의 접지 비아홀들(113)이 형성될 수 있다. 상기 다수의 접지 비아홀들(113)은 상기 다수의 접지 패드들(111)과 전기적으로 연결될 수 있다. 이에 따라 상기 다수의 접지 비아홀들(113)은 그라운드(ground) 특성을 가질 수 있다. 따라서, 상기 다수의 접지 비아홀들(113)은 상기 배선 기판(110)의 측면 방향으로 방출되는 전자파를 방지할 수 있다. 또한, 상기 다수의 접지 비아홀들(113)은 상기 반도체 칩(120)으로부터 전달되는 열의 방출을 효과적으로 보조할 수 있다.
(제 18 내지 제 24 실시 예)
도 17a 내지 17g는 본 발명의 제 18 내지 제 24 실시 예에 따른 반도체 패키지를 나타낸 부분 평면도들이다.
도 17a 내지 17g를 참조하면, 본 발명의 제 18 내지 제 24 실시 예에 따른 반도체 패키지는 배선 기판(110), 상기 배선 기판(110)의 중앙 영역 상에 실장되는 반도체 칩(120), 상기 배선 기판(110)의 외곽 영역 상에 형성되는 다수의 접지 패드들(111), 상기 반도체 칩(120)을 덮는 몰딩 부재(미도시), 상기 몰딩 부재 상에 형성되는 금속층(150) 및 상기 다수의 접지 패드들(111)과 상기 금속층(150)을 전기적으로 연결하며 상기 다수의 반도체 칩들(120)의 측면을 에워싸는 다수의 제 23 내지 제 29 측면 와이어들(350a ~ 350g)을 포함할 수 있다.
본 발명의 제 18 내지 제 24 실시 예에 따른 반도체 패키지의 상기 배선 기판(110), 상기 다수의 접지 패드들(111), 상기 반도체 칩(120), 상기 몰딩 부재(130), 상기 금속층(150) 및 상기 다수의 제 23 내지 제 29 측면 와이어들(350a ~ 350g)은 본 발명의 다른 실시 예들에 개시된 바와 동일 또는 유사한 구성 요소로 이해될 수 있다. 이에 따라 각 구성 요소에 대한 구체적인 설명은 생략된다.
상기 다수의 접지 패드들(111)은 상기 배선 기판(110)의 가장 자리를 따라 다수의 열로 형성될 수 있다. 상기 다수의 접지 패드들(111)은 인접한 두 열에서 나란하게 형성될 수 있다. 예를 들면, 상기 다수의 접지 패드들(111)은 격자 형태로 형성될 수 있다. 이와 달리, 상기 다수의 접지 패드들(111)은 인접한 두 열에서 서로 엇갈리게 형성될 수 있다.
상기 다수의 제 23 내지 제 29 측면 와이어들(350a ~ 350g)은 상기 다수의 접지 패드들(111) 중 인접한 두 열의 접지 패드들(111)을 직접 연결할 수 있다.
도 17a를 참조하면, 본 발명의 제 18 실시 예에 따른 반도체 패키지는 상기 다수의 제 23 측면 와이어들(350a)이 인접한 두 열에서 서로 엇갈리게 형성되는 상기 다수의 접지 패드들(111)을 개별적으로 직접 연결할 수 있다. 이에 따라 상기 다수의 제 23 측면 와이어들(350a)은 상기 배선 기판(110)의 측면과 일정 경사각을 가질 수 있다.
도 17b를 참조하면, 본 발명의 제 19 실시 예에 따른 반도체 패키지는 상기 다수의 제 24 측면 와이어들(350b)이 동일 열에 배열된 상기 다수의 접지 패드들(111)을 연속적으로 직접 연결할 수 있다. 이에 따라 상기 다수의 제 24 측면 와이어들(350b)은 서로 다른 열에 배열된 상기 다수의 접지 패드들(111)을 평행하게 연결할 수 있다.
도 17c를 참조하면, 본 발명의 제 20 실시 예에 따른 반도체 패키지는 상기 다수의 제 25 측면 와이어들(350c)이 동일 열에 배열된 상기 다수의 접지 패드들(111)을 불연속적으로 직접 연결할 수 있다.
여기서, 상기 다수의 접지 패드들(111)은 서로 불규칙한 이격 거리를 가질 수 있다. 예를 들면, 상기 다수의 접지 패드들(111)은 상대적으로 넓은 이격 거리와 상대적으로 좁은 이격 거리가 규칙적 또는 불규칙적으로 반복 배열될 수 있다. 상기 상대적으로 좁은 이격 거리를 갖는 두 개의 접지 패드들은 인접한 열에 상대적으로 넓은 이격 거리를 갖는 두 개의 접지 패드들 사이에 위치할 수 있다.
도 17d를 참조하면, 본 발명의 제 21 실시 예에 따른 반도체 패키지는 상기 다수의 제 26 측면 와이어들(350d)이 동일 열에 배열된 상기 다수의 접지 패드들(111)을 불연속적으로 직접 연결할 수 있다. 여기서, 상기 다수의 접지 패드들(111)은 격자 형태로 배열될 수 있다.
이에 따라 인접한 두 개의 접지 패드들(111)을 직접 연결하는 상기 다수의 제 26 측면 와이어들(350d)은 인접한 두 열에서 엇갈리게 위치할 수 있다.
도 17e를 참조하면, 본 발명의 제 22 실시 예에 따른 반도체 패키지는 상기 다수의 제 27 측면 와이어들(350e)이 인접한 두 열의 접지 패드들(111)을 메쉬(mesh) 또는 크로스(cross) 형태로 직접 연결할 수 있다.
도 17f를 참조하면, 본 발명의 제 23 실시 예에 따른 반도체 패키지는 상기 다수의 제 28 측면 와이어들(350f)이 인접한 두 열의 접지 패드들(111)을 지그재그(zigzag) 형태로 직접 연결할 수 있다.
도 17g를 참조하면, 본 발명의 제 24 실시 예에 따른 반도체 패키지는 상기 다수의 제 29 측면 와이어들(350g)은 상기 다수의 열 중 인접한 두 열에서 상기 다수의 접지 패드들(111)을 각각 상이한 형태로 연결할 수 있다. 상기 다수의 제 29 측면 와이어들(350g)은 상기 다수의 접지 패드들(111)을 본 발명의 실시 예에 예시된 방법들을 조합하여 다양한 형태로 연결할 수 있다.
여기서, 상기 다수의 접지 패드들(111)은 상기 다수의 열에서 서로 상이한 방식으로 배열될 수 있다. 예를 들면, 상기 다수의 열 중 인접한 두 열에서 상기 다수의 접지 패드들(111)은 나란하게 배열되고, 상기 인접한 두 열의 내측에 위치하는 열의 접지 패드들(111)은 상기 인접한 두 열의 다수의 접지 패드들(111)과 서로 엇갈리게 배열될 수 있다.
(제 1 방법 실시 예)
도 18a 내지 23a는 도 1의 I-I'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법을 순차적으로 나타낸 종단면도들이다. 도 18b 내지 23b는 도 1의 II-II'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법을 순차적으로 나타낸 종단면도들이다.
도 18a 내지 23a 및 18b 내지 23b를 참조하여 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법이 설명된다. 먼저, 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법은 도 18a 및 18b에 도시된 바와 같이, 외곽 영역 상에 다수의 접지 패드들(111)이 형성된 배선 기판(110)을 준비하는 공정을 포함할 수 있다. 여기서, 상기 다수의 접지 패드들(111)은 상기 배선 기판(110)의 가장 자리를 따라 상기 배선 기판(110)의 중앙 영역을 에워싸도록 형성될 수 있다.
상기 배선 기판(110)은 인쇄회로기판(Printed Circuit Board; PCB), 리드 프레임(Lead Frame; LF), 테이프 배선, 또는 세라믹 기판을 포함할 수 있다. 상기 배선 기판(110)은 하면에 다수의 전도성 랜드들(116) 및 상기 다수의 전도성 랜드들(116)에 부착되는 다수의 전도성 범프들(115)을 포함할 수 있다.
상기 다수의 전도성 랜드들(116) 및 상기 다수의 전도성 범프들(115)은 본 발명의 실시 예에 따른 반도체 패키지를 모듈 보드(module board, 미도시) 또는 주회로 기판(main circuit board, 미도시)에 전기적으로 연결할 수 있다. 상기 다수의 전도성 랜드들(116) 및 상기 다수의 전도성 범프들(115)은 각각 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 주석(Sn), 납(Pb), 백금(Pt), 비스무스(Bi), 인듐(In) 또는 이들의 합금 중 하나 또는 다수를 포함할 수 있다. 여기서, 상기 다수의 전도성 범프들(115)은 솔더 물질을 포함할 수 있다. 상기 솔더 물질은 주석일 수 있다.
상기 다수의 접지 패드들(111)은 인접한 두 개의 접지 패드들(111)이 일정한 제 1 이격 거리(d1)를 가지도록 형성될 수 있다. 상기 제 1 이격 거리(d1)는 상기 반도체 칩(120)에 의한 전자파를 차폐할 수 있는 이격 거리일 수 있다. 예를 들면, 상기 제 1 이격 거리(d1)는 50㎛ 내지 100㎛일 수 있다.
상기 다수의 접지 패드들(111)은 전도성 물질로 형성될 수 있다. 예를 들면, 상기 다수의 접지 패드들(111)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 주석(Sn), 납(Pb), 백금(Pt), 비스무스(Bi), 인듐(In) 또는 이들의 합금 중 하나 또는 다수를 포함할 수 있다.
이어서, 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법은 도 19a 및 19b에 도시된 바와 같이, 상기 배선 기판(110) 상에 반도체 칩(120)을 실장하는 공정을 포함할 수 있다. 상기 반도체 칩(120)은 다양한 기술에 의해 상기 배선 기판(110) 상에 실장될 수 있다. 예를 들어, 상기 반도체 칩(120)은 솔더 범프(solder bump, 125)를 이용한 플립 칩 기술로 상기 배선 기판(110) 상에 실장될 수 있다.
다음으로, 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법은 도 20a 및 20b에 도시된 바와 같이, 상기 다수의 접지 패드들(111) 상에 다수의 제 1 측면 와이어들(210)을 본딩(bonding)하는 공정을 포함할 수 있다. 상기 다수의 제 1 측면 와이어들(210)은 20㎛ 내지 100㎛의 제 2 직경(W2)을 갖는 금(Au), 구리(Cu), 알루미늄(Al) 및 이들의 합금 중 하나 또는 다수를 포함할 수 있다.
상기 다수의 제 1 측면 와이어들(210)은 상기 배선 기판(110)의 가장 자리를 따라 일정 높이의 루프(loop)를 가질 수 있다. 상기 다수의 제 1 측면 와이어들(210)은 상기 다수의 접지 패드들(111)을 각각 하나의 인접한 기판 패드(111)와 직접적으로 연결할 수 있다. 이에 따라 상기 다수의 제 1 측면 와이어들(210)은 상기 반도체 칩(120)의 측면을 에워싸게 될 수 있다.
계속해서, 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법은 도 21a 및 21b에 도시된 바와 같이, 상기 반도체 칩(120) 및 상기 다수의 제 1 측면 와이어들(210)을 덮는 몰딩 부재(130)를 형성하는 공정을 포함할 수 있다.
상기 몰딩 부재(130)는 상기 다수의 제 1 측면 와이어들(210)과 상기 반도체 칩(120)의 측면 사이를 채울 수 있다. 또한, 상기 몰딩 부재(130)는 상기 다수의 제 1 측면 와이어들(210)의 측면을 감쌀 수 있다. 상기 몰딩 부재(130)는 이엠씨(Epoxy Molding Compound; EMC)일 수 있다.
이어서, 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법은 도 22a 및 22b에 도시된 바와 같이, 상기 몰딩 부재(130)를 그라인딩(grinding) 또는 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 이용하여 평탄화하는 공정을 포함할 수 있다. 상기 몰딩 부재(130)의 평탄화 공정은 상기 다수의 제 1 측면 와이어들(210)의 최고점(P1)이 상기 몰딩 부재(130)의 상면으로 노출될 때까지 수행될 수 있다.
다음으로, 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법은 도 23a 및 23b에 도시된 바와 같이, 상기 몰딩 부재(130) 상에 금속층(150)을 형성하는 공정을 포함할 수 있다. 이에 따라 상기 금속층(150)은 상기 다수의 제 1 측면 와이어들(210)의 최고점(P1)과 직접 접촉할 수 있다.
상기 금속층(150)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정, 물리 기상 증착(Physical Vapor Deposition; PVD) 공정, 원자층 증착(Atomic Layer Deposition; ALD) 공정, 무전해 도금(electroless plating), 스크린 프린팅(Screen Printing), 금(Au) 또는 은(Ag) 페이스팅(pasting) 등을 이용하여 형성될 수 있다.
(제 2 방법 실시 예)
도 24a 내지 26a는 도 10의 X-X'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법을 순차적으로 나타낸 종단면도들이다. 도 24b 내지 26b는 도 10의 XI-XI'선을 따라 절단한 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법을 순차적으로 나타낸 종단면도들이다.
이하에서는 본 발명의 실시 예에 따른 반도체 패키지의 제 1 제조 방법과 상이한 점만을 간략히 설명한다.
먼저, 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법은 도 24a 및 24b에 도시된 바와 같이, 배선 기판(110)의 다수의 접지 패드들(111) 상에 다수의 제 15 측면 와이어들(290)을 본딩(bonding)하는 공정을 포함할 수 있다. 여기서, 상기 다수의 제 15 측면 와이어들(290)은 상기 배선 기판(110) 상에 실장된 반도체 칩(120)의 측면을 에워싸게 될 수 있다.
계속해서, 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법은 상기 반도체 칩(120) 및 상기 다수의 제 15 측면 와이어들(290)을 덮는 몰딩 부재(130)을 형성하는 공정을 포함할 수 있다.
이어서, 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법은 도 25a 및 25b에 도시된 바와 같이, 상기 몰딩 부재(130)에 상기 다수의 제 15 측면 와이어들(290)의 최고점(P5)을 노출하는 다수의 제 1 홈들(131)을 형성하는 공정을 포함할 수 있다. 상기 다수의 제 1 홈들(131)은 레이저 드릴링 공정(Lase Drilling Process; LDP)으로 형성할 수 있다.
본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법은 상기 다수의 제 1 홈들(131)에 의해 상기 다수의 제 15 측면 와이어들(290)의 모든 최고점(P5)이 노출되는 것으로 도시된다. 그러나, 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법은 본 발명의 제 11 실시 예에서 설명한 바와 같이, 다수의 제 16 측면 와이어들(300) 중 일부의 최고점(P6)을 노출하는 하나 또는 다수의 제 2 홈(132)을 형성할 수 있다.
다음으로, 본 발명의 실시 예에 따른 반도체 패키지의 제 2 제조 방법은 도 26a 및 26b에 도시된 바와 같이, 상기 몰딩 부재(130) 상에 금속층(150)을 형성하는 공정을 포함할 수 있다. 이에 따라 상기 금속층(150)은 상기 다수의 제 1 홈들(131)에 의해 노출된 상기 다수의 제 15 측면 와이어들(290)의 최고점(P5)과 직접 접촉할 수 있다.
(응용 실시 예)
도 27은 본 발명의 실시 예에 따른 반도체 패키지를 사용하는 반도체 모듈을 나타낸 구성도이다.
도 27을 참조하면, 본 발명의 실시 예에 따른 반도체 패키지를 사용하는 반도체 모듈(400)은 모듈 보드(module board, 410), 상기 모듈 보드(410) 상에 실장된 다수의 반도체 소자들(420) 및 상기 모듈 보드의 일면에 형성되는 다수의 컨택 터미널(430)을 포함할 수 있다.
상기 다수의 반도체 소자들(420) 중 적어도 하나는 본 발명의 실시 예에 따른 반도체 패키지를 포함할 수 있다. 상기 모듈 보드(410)는 인쇄회로기판(PCB)일 수 있다. 상기 다수의 컨택 터미널들(430)은 상기 다수의 반도체 소자들(420)과 각각 전기적으로 연결될 수 있다.
도 28은 본 발명의 실시 예에 따른 반도체 패키지를 채택하는 전자 시스템을 나타낸 구성도이다.
도 28을 참조하면, 본 발명의 실시 예에 따른 반도체 패키지를 채택하는 전자시스템(500)은 컨트롤러(510), 입출력장치(520), 기억 장치(530), 인터페이스(540), 및 버스 구조체(550)를 구비할 수 있다. 상기 기억 장치(530)는 본 발명의 실시 예에 따른 반도체 패키지를 포함할 수 있다. 상기 버스 구조체(550)는 상기 컨트롤러(510), 상기 입출력장치(520), 상기 기억 장치(530), 및 상기 인터페이스(540) 상호 간에 데이터들이 이동하는 통로를 제공하는 역할을 할 수 있다.
상기 컨트롤러(510)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 입출력장치(520)는 키 패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(530)는 데이터 및/또는 컨트롤러(510)에 의해 실행되는 명령어 등을 저장하는 역할을 할 수 있다.
상기 기억 장치(530)는 디램(dynamic random access memory; DRAM) 및 에스램(static random access memory; SRAM)과 같은 휘발성 메모리 칩, 플래시메모리(flash memory), 상변화메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM)과 같은 비휘발성 메모리 칩 및 이들의 조합으로 이루어진 그룹에서 선택된 하나를 구비하는 반도체 패키지를 포함할 수 있다.
상기 인터페이스(540)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 역할을 할 수 있다. 상기 인터페이스(640)는 유무선 형태일 수 있다. 예를 들어, 상기 인터페이스(640)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 상기 전자 시스템(600)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor; CIS), 그리고 입출력 장치 등이 더 제공될 수 있다.
상기 전자 시스템(500)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템(logic system) 등으로 구현될 수 있다. 예컨대, 상기 모바일 시스템은 피디에이(PDA), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 전자 시스템(500)이 무선 통신을 수행할 수 있는 장비인 경우에, 상기 전자 시스템(500)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDAM(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
110 : 배선 기판 120 : 반도체 칩
130 : 몰딩 부재 150 : 금속층
210 ~ 350 : 측면 와이어

Claims (10)

  1. 배선 기판;
    상기 배선 기판 상에 실장되는 반도체 칩;
    상기 배선 기판 상에 본딩되며, 상기 반도체 칩의 측면을 에워싸는 측면 와이어; 및
    상기 반도체 칩 상에 위치하며, 상기 측면 와이어와 전기적으로 연결되는 금속층을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 측면 와이어는 다수의 열을 갖는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 측면 와이어는 상기 다수의 열 중 인접한 두 열에서 서로 엇갈리게 본딩되는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 반도체 칩의 측면과 상기 측면 와이어 사이 및 상기 반도체 칩의 상면과 상기 금속층 사이에 위치하는 몰딩 부재를 더 포함하는 반도체 패키지.
  5. 배선 기판;
    상기 배선 기판의 중앙 영역 상에 실장되는 반도체 칩;
    상기 배선 기판의 외곽 영역 상에 형성되는 다수의 접지 패드들;
    상기 반도체 칩을 덮는 몰딩 부재;
    상기 몰딩 부재 상에 형성되는 금속층; 및
    상기 다수의 접지 패드들과 상기 금속층 사이를 전기적으로 연결하며, 상기 반도체 칩의 측면을 에워싸는 다수의 측면 와이어들을 포함하되,
    상기 다수의 측면 와이어들은 상기 몰딩 부재의 상면으로 하나 또는 다수의 최고점이 노출되는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 다수의 측면 와이어들 중 인접한 두 개의 측면 와이어들은 상기 배선 기판으로부터 상기 금속층 방향으로 갈수록 상이한 이격 거리를 갖는 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 다수의 측면 와이어들은 인접한 두 개의 측면 와이어들이 서로를 향해 휘어지는 형태가 반복되는 반도체 패키지.
  8. 제 5 항에 있어서,
    상기 다수의 접지 패드들은 상기 배선 기판의 가장 자리를 따라 다수의 열로 형성되는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 다수의 측면 와이어들은 상기 다수의 접지 패드들 중 동일 열의 접지 패드들을 전기적으로 연결하는 반도체 패키지.
  10. 제 1 영역 및 상기 제 1 영역의 외측에 위치하는 제 2 영역을 구비하는 배선 기판;
    상기 배선 기판의 상기 제 1 영역 상에 실장되는 하나 또는 다수의 반도체 칩;
    상기 배선 기판의 상기 제 2 영역 상에 상기 배선 기판의 가장 자리를 따라 형성되는 다수의 접지 패드들;
    상기 하나 또는 다수의 반도체 칩의 측면 및 상면을 덮는 몰딩 부재;
    상기 다수의 접지 패드들과 전기적으로 연결되며, 상기 몰딩 부재의 상면으로 하나 또는 다수의 최고점이 노출되는 다수의 측면 와이어들; 및
    상기 몰딩 부재 상에 형성되며, 상기 하나 또는 다수의 최고점과 전기적으로 연결되는 금속층을 포함하되,
    상기 다수의 측면 와이어들은 상기 하나 또는 다수의 반도체 칩의 측면을 에워싸는 반도체 패키지.
KR1020100089104A 2010-09-10 2010-09-10 반도체 패키지 및 그의 제조 방법 KR20120026909A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100089104A KR20120026909A (ko) 2010-09-10 2010-09-10 반도체 패키지 및 그의 제조 방법
US13/227,940 US20120061816A1 (en) 2010-09-10 2011-09-08 Semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089104A KR20120026909A (ko) 2010-09-10 2010-09-10 반도체 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120026909A true KR20120026909A (ko) 2012-03-20

Family

ID=45805842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089104A KR20120026909A (ko) 2010-09-10 2010-09-10 반도체 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US20120061816A1 (ko)
KR (1) KR20120026909A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
TWI495066B (zh) * 2012-08-31 2015-08-01 Chipmos Technologies Inc 晶圓級封裝結構及其製造方法
EP2991085B1 (en) * 2014-08-28 2020-08-26 Ampleon Netherlands B.V. Transformer
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10163808B2 (en) * 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US20170118877A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with bond wires to provide internal shielding between electronic components
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
DE102015118664A1 (de) * 2015-10-30 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
CN111699552B (zh) * 2018-02-08 2023-08-15 株式会社村田制作所 高频模块
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2021074980A1 (ja) * 2019-10-16 2021-04-22 三菱電機株式会社 パワーモジュール
US11437306B2 (en) * 2020-02-04 2022-09-06 Stmicroelectronics (Grenoble 2) Sas Electronics unit with integrated metallic pattern
JP7282048B2 (ja) * 2020-02-12 2023-05-26 三菱電機株式会社 電力用半導体装置およびその製造方法
US11488925B2 (en) * 2020-03-06 2022-11-01 Sj Semiconductor (Jiangyin) Corporation Semiconductor package structure with heat sink and method preparing the same
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
KR20220045684A (ko) * 2020-10-06 2022-04-13 에스케이하이닉스 주식회사 지그재그 모양의 와이어를 포함하는 반도체 패키지
CN112563247B (zh) * 2021-02-24 2022-04-22 甬矽电子(宁波)股份有限公司 一种电磁屏蔽封装结构和电磁屏蔽封装方法
JP2023061539A (ja) * 2021-10-20 2023-05-02 株式会社日立製作所 冷却装置及び冷却装置の製造方法
EP4184566A1 (en) * 2021-11-19 2023-05-24 Nexperia B.V. A semiconductor device and a method of manufacturing such semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067757A1 (en) * 2001-10-05 2003-04-10 Richardson Patrick J. Apparatus and method for shielding a device
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7898066B1 (en) * 2007-05-25 2011-03-01 Amkor Technology, Inc. Semiconductor device having EMI shielding and method therefor
US8012868B1 (en) * 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor

Also Published As

Publication number Publication date
US20120061816A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
KR20120026909A (ko) 반도체 패키지 및 그의 제조 방법
US10847435B2 (en) Semiconductor package structure and fabrication method thereof
KR102245770B1 (ko) 반도체 패키지 장치
US9449941B2 (en) Connecting function chips to a package to form package-on-package
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
KR20120131530A (ko) 반도체 장치 및 그 제조 방법
US20170154868A1 (en) Semiconductor packages
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
KR20120088013A (ko) 디커플링 반도체 커패시터를 포함하는 반도체 패키지
CN104637915A (zh) 半导体器件、其制造方法、包括其的存储卡和电子系统
KR20170001238A (ko) 계단형 기판을 포함하는 반도체 패키지
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
CN107240761B (zh) 电子封装件
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
CN112466835B (zh) 半导体封装及其制造方法
CN112466866B (zh) 包括电磁干扰屏蔽层的半导体封装
KR20130019249A (ko) 반도체 장치 및 그 제조 방법
KR102108087B1 (ko) 반도체 패키지
KR20130123720A (ko) 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
US20140145315A1 (en) Semiconductor device and method of fabricating the same
CN107622981B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid