JP6790684B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6790684B2
JP6790684B2 JP2016192672A JP2016192672A JP6790684B2 JP 6790684 B2 JP6790684 B2 JP 6790684B2 JP 2016192672 A JP2016192672 A JP 2016192672A JP 2016192672 A JP2016192672 A JP 2016192672A JP 6790684 B2 JP6790684 B2 JP 6790684B2
Authority
JP
Japan
Prior art keywords
case
semiconductor element
semiconductor device
insulating plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016192672A
Other languages
English (en)
Other versions
JP2018056437A (ja
Inventor
直樹 三枝
直樹 三枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016192672A priority Critical patent/JP6790684B2/ja
Priority to US15/666,545 priority patent/US10229884B2/en
Publication of JP2018056437A publication Critical patent/JP2018056437A/ja
Application granted granted Critical
Publication of JP6790684B2 publication Critical patent/JP6790684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、パワー半導体素子と、回路パターン及び絶縁板が積層された積層基板とを有している。半導体装置では、回路パターン上にパワー半導体素子と共に、サーミスタ等の感温素子が配置されて、感温素子は外部接続端子に電気的に接続されている。感温素子は、パワー半導体素子の温度を検知して、動作に伴って発熱するパワー半導体素子の温度の監視を行う。
特開２００６−０９３２５５号公報
しかし、このような半導体装置では、積層基板上に感温素子を配置するための回路パターンの領域、感温素子と接続するための外部接続端子の領域がそれぞれ必要となり、半導体装置の製造コストが嵩んでしまう。
本発明は、このような点に鑑みてなされたものであり、小型化が実現される半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、絶縁板と、前記絶縁板のおもて面に設けられ、前記半導体素子が配置される回路板と、を備える積層基板と、前記半導体素子が内側に配置されるように前記積層基板と接合されるケースと、一端部が前記ケースの外側に配置され、他端部が前記ケースの内側の前記絶縁板の前記おもて面の上方であって、前記半導体素子の近傍に配置されて前記ケースに形成され、板状のリードフレームである外部接続端子と、前記絶縁板の前記おもて面に対向する、前記外部接続端子の前記他端部の一方の面に配置され、前記半導体素子の側部近傍に配置される感温素子と、を有する半導体装置が提供される。
また、本発明の一観点によれば、第１半導体素子及び第２半導体素子と、絶縁板と、前記絶縁板のおもて面に設けられ、前記第１半導体素子及び前記第２半導体素子が配置される回路板と、を備える積層基板と、前記第１半導体素子及び前記第２半導体素子が内側に配置されるように前記積層基板に接合されるケースと、一端部が前記ケースの外側に配置され、他端部が前記ケースの内側の前記絶縁板のおもて面の上方であって、前記第１半導体素子と前記第２半導体素子との間に配置されて前記ケースに形成される外部接続端子と、前記外部接続端子の前記他端部の一方の面上に配置され、前記第１半導体素子と前記第２半導体素子との間に位置する感温素子と、を備え、前記絶縁板の前記おもて面と前記外部接続端子の前記他端部の前記一方の面は対向している、半導体装置が提供される。
開示の技術によれば、半導体装置の小型化を図ることができる。
第１の実施の形態の半導体装置の上面図である。 第１の実施の形態の半導体装置の断面図（その１）である。 第１の実施の形態の半導体装置の断面図（その２）である。 第１の実施の形態の半導体装置の拡大図である。 第１の実施の形態の半導体装置の製造プロセスを示す図（その１）である。 第１の実施の形態の半導体装置の製造プロセスを示す図（その２）である。 第１の実施の形態の半導体装置の製造プロセスを示す図（その３）である。 参考例の半導体装置の上面図である。 第２の実施の形態の半導体装置の上面図である。 第２の実施の形態の半導体装置の断面図である。 第３の実施の形態の半導体装置の上面図である。 第３の実施の形態の半導体装置の断面図である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
半導体装置について図１〜図４を用いて説明する。
図１は、第１の実施の形態の半導体装置の上面図であり、図２及び図３は、第１の実施の形態の半導体装置の断面図であり、図４は、第１の実施の形態の半導体装置の拡大図である。
なお、図２は、図１の一点鎖線Ｘ−Ｘにおける断面図を、図３は、図１の一点鎖線Ｙ−Ｙにおける断面図を、図４は、図１の一点鎖線Ｚ部の拡大図をそれぞれ表している。また、図３は、ワイヤの図示を省略している。
半導体装置１は、半導体素子１０ａ，１０ｂと、積層基板２０と、感温素子６０と、半導体素子１０ａ，１０ｂが配置される積層基板２０が接合され、リードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６が一体成形されるケース４０と、を有している。さらに、半導体装置１は、ケース４０内のこれらの構成を封止する封止樹脂８０を有している。リードフレームは外部接続端子を示す。
半導体素子１０ａ，１０ｂは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等である。
積層基板２０は、絶縁板２１と、絶縁板２１のおもて面に設けられ、半導体素子１０ａ，１０ｂが配置される回路板２２と、絶縁板２１の裏面に設けられた金属板２３とを有している。このような積層基板２０の厚さは、０．５ｍｍ以上、２．５ｍｍ以下である。
絶縁板２１は、電気的に絶縁性を有する材料により構成されている。このような材料として、例えば、酸化アルミニウム、窒化ケイ素等が挙げられる。
回路板２２は、導電性に優れた銅等の金属により構成されており、複数の回路パターン２２ａ，２２ｂ，２２ｃを有している。第１の実施の形態では、図１に示されるように、半導体素子１０ａは、回路パターン２２ａの配置領域２２ａ１に導電性接合材１１ａを介して配置されている。半導体素子１０ｂは、回路パターン２２ａの配置領域２２ａ２に導電性接合材１１ｂを介して配置されている。
第１の実施の形態では、導電性接合材１１ａ，１１ｂをはんだとする。なお、導電性接合材１１ａ，１１ｂは銀ペースト等の導電性接着剤としてもよい。
金属板２３は、絶縁板２１の裏面全面に配置されており、熱伝導率が高いアルミニウム、鉄、銀、銅、または、これらを含む合金等により構成されている。このような金属板２３の厚さは、０．５ｍｍ以上、２ｍｍ以下であって、例えば、１．５ｍｍ程度である。
ケース４０は、上面視で、枠状を成し、対向する一対の辺にリードフレーム５１，５２，５３ａ，５３ｂと、リードフレーム５４，５５，５６と、がそれぞれ一体成形されている。
なお、積層基板２０は、金属板２３の下面と接合される金属板２３より厚さが厚い放熱板をさらに含んでもよい（図示を省略）。また、積層基板２０は、金属板２３の代わりに金属板２３より厚さが厚い放熱板を用いてもよい。放熱板は、板状でもよく、放熱用のフィンを備えてもよい。
また、ケース４０は図１に示すおもて面（上面）から裏面に向かう深さ方向に開口が設けられた枠状で、開口の内側の中間部に突出する凸部４０ａが形成されている。図１に示すおもて面は、絶縁板２１のおもて面と平行な面である。
おもて面（上面）に平行な凸部４０ａの側面において、おもて面側の側面には、おもて面側の側面に垂直な枠部４０ｂを備える。また、裏面側の側面には、裏面側の側面に垂直な枠部４０ｃを備える。ケース４０は、凸部４０ａの裏面側の側面と裏面側の側面に垂直な枠部４０ｃとに接着剤３０により積層基板２０が接合されている。
このようなケース４０は、例えば、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、ポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）、ポリアミド樹脂（ＰＡ樹脂）またはアクリロニトリルブタジエンスチレン樹脂（ＡＢＳ樹脂）等の樹脂で構成されている。
なお、ケース４０と放熱板を有する積層基板２０を接合する場合は、接着剤による接合ではなく、ケース４０に貫通孔を設けて、積層基板２０の放熱板にネジ止めしてもよい（図示を省略）。
また、ケース４０に接合された、半導体素子１０ａ，１０ｂが配置された積層基板２０では、半導体素子１０ａ，１０ｂのそれぞれのおもて面の主電極とリードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６は適宜、ワイヤ７１〜７７により電気的に接続される。例えば、ワイヤ７１は、半導体素子１０ｂのおもて面の主電極と、リードフレーム５１とを電気的に接続している。ワイヤ７２は、半導体素子１０ａのおもて面の主電極と、リードフレーム５２とを電気的に接続している。ワイヤ７３は、半導体素子１０ａの主電極と、積層基板２０の回路板２２を構成する回路パターン２２ｂとを電気的に接続している。ワイヤ７４は、積層基板２０の回路板２２を構成する回路パターン２２ｂとリードフレーム５６とを電気的に接続している。ワイヤ７５は、積層基板２０の回路板２２を構成する回路パターン２２ｃとリードフレーム５５とを電気的に接続している。ワイヤ７６は、積層基板２０の回路板２２を構成する回路パターン２２ａとリードフレーム５４とを電気的に接続している。ワイヤ７７は、半導体素子１０ｂの主電極と、積層基板２０の回路板２２を構成する回路パターン２２ｃとを電気的に接続している。
ケース４０に一体成形されたリードフレーム５３ａは、一直線の板状を成しており、同様に一体成形されたリードフレーム５３ｂは、長辺の長さが異なる２つの長方形が直角を成すＬ字型の板状を成している。リードフレーム５３ａの一端部がケース４０の外側に配置され、他端部がケース４０の内側の積層基板２０の上方であって、半導体素子１０ａの近傍に配置されている。リードフレーム５３ｂの一直線を成す側の端部がケース４０の外側に配置され、直角を有する側の端部（先端部）がケース４０の内側の積層基板２０の上方であって、半導体素子１０ａの近傍に配置されている。
リードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６のおもて面側の面は、ケース４０の凸部４０ａのおもて面側の側面と同一平面となるように配置されている。また、ケース４０内においてリードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６の固定のため、ケース４０の凸部４０ａのおもて面側の側面から隣り合うリードフレームのおもて面上にまたがるようにケース４０と同じ樹脂で突起（図示を省略）を適宜、備えてもよい。
なお、これらのリードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６は、導電性に優れた銅等の金属等により構成されており、それらの厚さは、０．３ｍｍ以上、０．８ｍｍ以下であって、例えば、０．５ｍｍ程度である。また、リードフレーム５３ａ，５３ｂの幅は、例えば、１ｍｍ程度である。
感温素子６０は、温度によって抵抗値が変化する抵抗特性を有し、ケース４０の内部（半導体素子１０ａ，１０ｂ）の温度を検出するサーミスタ等である。感温素子６０は、例えば、長さが１ｍｍ程度、幅が０．５ｍｍ程度、厚さが０．５ｍｍ程度の直方体状を成す。感温素子６０は、図１に示されるように上面視で、半導体素子１０ａの側部近傍に設置されている。また、感温素子６０は、図３に示す断面視で、半導体素子１０ａと略同じ高さに位置するように配置されている。感温素子６０は、リードフレーム５３ａの積層基板２０の回路板２２と対向する面の先端部と、リードフレーム５３ｂの積層基板２０の回路板２２と対向する面で、且つリードフレーム５３ａの積層基板２０の回路板２２と対向する面の先端部と隣り合う端部とにそれぞれ導電性接着剤１２ａ，１２ｂを介して接合されている。よって、感温素子６０は、図１に示すリードフレーム５３ａ，５３ｂのおもて面上ではなく、リードフレーム５３ａ，５３ｂの裏面上に導電性接合材１２ａ，１２ｂを介して接合されている。
第１の実施の形態では、導電性接合材１２ａ，１２ｂを銀ペーストとする。なお、導電性接合材１２ａ，１２ｂははんだ、または銀ペースト以外の導電性接着剤を用いてもよい。
リードフレーム５３ａ，５３ｂは、図４の拡大図に示すように、半導体素子１０ａの側部６３と対向するリードフレーム５３ａの長手方向の端部６１、及びリードフレーム５３ｂの先端部６２が、ワイヤ７２，７３等をボンディングするボンディングツール（図示を省略）により干渉されない程度に半導体素子１０ａの主電極のワイヤボンディング位置から離れている。例えば、リードフレーム５３ａの長手方向の端部６１、及びリードフレーム５３ｂの先端部６２から半導体素子１０ａに対するワイヤ７２，７３のワイヤボンディング位置までの距離Ｌは、少なくとも３ｍｍ以上は離しておく必要がある。ここで、ワイヤボンディング位置とは、ワイヤ７２，７３が半導体素子１０ａの主電極と接合したワイヤ接合部７２ａ，７３ａの幅方向Ｗの中心位置である。なお、この距離Ｌは、ワイヤボンディングを行う箇所すべてに必要である。
第１の実施の形態では、ワイヤを用いずにリードフレーム５３ａ，５３ｂと感温素子６０との間を接続することで、後述するようにケース４０の凸部４０ａのおもて面側の側面に垂直な枠部４０ｂ、リードフレーム５３ａ，５３ｂ、及び半導体素子１０ａの側部６３のそれぞれの間において、ワイヤのボンディングツールの干渉を防ぐためのスペースが不要となる。これにより、半導体装置１の小型化が可能となる。
さらに、半導体素子１０ａが配置されている回路板２２が設けられている絶縁板２１のおもて面と、リードフレーム５３ａ，５３ｂの感温素子６０が搭載されている面が対向するように配置される。よって、ワイヤのボンディングツールの干渉を防ぐためのスペースが不要となるため、半導体素子１０ａと感温素子６０との間の距離を近くすることが可能となる。これにより、感温素子６０の温度検出精度を向上することができる。
次に、このような半導体装置１の製造プロセスについて、図１〜図４並びに図５〜図７を用いて説明する。
図５〜図７は、第１の実施の形態の半導体装置の製造プロセスを示す図である。
なお、図５〜図７は、図１の一点鎖線Ｘ−Ｘに対応する箇所における断面図をそれぞれ表している。
まず、絶縁板２１と、絶縁板２１のおもて面に形成された回路板２２と、絶縁板２１の裏面に形成された金属板２３とを有している積層基板２０を用意する。
図５に示されるように、このような積層基板２０の回路板２２に含まれる回路パターン２２ａの配置領域２２ａ１に導電性接合材１１ａを介して半導体素子１０ａを配置する。また、図５には図示していないものの、回路板２２に含まれる回路パターン２２ａの配置領域２２ａ２に導電性接合材１１ｂを介して半導体素子１０ｂを配置する。
次いで、図６に示されるように、リードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６（図６では、リードフレーム５３ａ，５３ｂ，５６を表示）が一体成形されたケース４０を用意する。なお、ケース４０は、おもて面を下側に、裏面を上側にして用意する。
また、感温素子６０は、リードフレーム５３ａの裏面の先端部とリードフレーム５３ｂの裏面のリードフレーム５３ａの裏面の先端部と隣り合う端部に導電性接合材１２ａ，１２ｂを介して接合する。
そして、ケース４０の凸部４０ａの裏面側の側面と凸部４０ａの裏面側の側面に垂直な枠部４０ｃ（図６中上側）に沿って接着剤３０が塗布される。
次いで、ケース４０の凸部４０ａの裏面側の側面と凸部４０ａの裏面側の側面に垂直な枠部４０ｃ（図７中上側）に接着剤３０を介して積層基板２０が取り付けられる。この際、図７に示されるように、感温素子６０は、半導体素子１０ａの側部近傍に配置される。
そして、感温素子６０とリードフレーム５３ａ，５３ｂとを接合する導電性接合材１２ａ，１２ｂと、ケース４０と積層基板２０とを接合する接着剤３０とが固化する。
次いで、積層基板２０が取り付けられたケース４０において裏面を下側に、おもて面を上側にして、半導体素子１０ａ，１０ｂの主電極と、リードフレーム５１，５２，５４〜５６のおもて面と、回路板２２との間が適宜、ワイヤ７１〜７７で電気的に接続される。
ケース４０内の積層基板２０の回路板２２と、半導体素子１０ａ，１０ｂと、リードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６と、感温素子６０とが封止樹脂８０で封止される。
以上により、図１〜図４に示される半導体装置１を構成することができる。
ここで、半導体装置１に対する参考例としての半導体装置について、図８を用いて説明する。
図８は、参考例の半導体装置の上面図である。
なお、図８において、半導体装置２は、半導体装置１と同様の構成には同様の符号を付している。
半導体装置２は、半導体装置１０ａ，１０ｂと、積層基板２０と、感温素子６０と、半導体素子１０ａ，１０ｂが配置された積層基板２０が接合され、リードフレーム５１，５２，５４〜５８が一体成形されたケース４０とを有している。さらに、半導体装置２は、ケース４０内のこれらの構成を封止する封止樹脂８０（図示を省略）を有している。
なお、半導体装置２では、積層基板２０の絶縁板２１上に形成された回路板２２は、回路パターン２２ａ〜２２ｃに加えて、回路パターン２２ｄ，２２ｅを有している。また、半導体装置２では、感温素子６０は、回路パターン２２ｄと回路パターン２２ｅの間（図８中の右端部）に配置されている。
ケース４０には、半導体装置１と同様に、リードフレーム５１，５２，５４〜５６が一体成形されていると共に、新たに、リードフレーム５７，５８が図８に示されるように一体成形されている。また、ケース４０は、上面視で、枠状を成している。
そして、ワイヤ７８は、リードフレーム５７と、積層基板２０の回路板２２を構成する回路パターン２２ｄとを電気的に接続している。ワイヤ７９は、リードフレーム５８と、積層基板２０の回路板２２を構成する回路パターン２２ｅとを電気的に接続している。
このような構成を有する半導体装置２において、半導体素子１０ａの温度を適切に検出するために、感温素子６０は、半導体素子１０ａに隣接するように回路パターン２２ｄ，２２ｅに配置することが望まれる。しかし、リードフレーム５７，５８と回路パターン２２ｄ，２２ｅとをワイヤ７８，７９により接続するためには、ケース４０の凸部４０ａの底部（ケース４０の開口の最も内側）と回路パターン２２ｅのワイヤボンディング位置との間と、回路パターン２２ｅのワイヤボンディング位置と回路パターン２２ｄのワイヤボンディング位置との間と、及び回路パターン２２ｄのワイヤボンディング位置と半導体素子１０ａの側部６３との間とにワイヤのボンディングツールが干渉しないように距離Ｌが必要となる。このため、感温素子６０は、半導体素子１０ａに隣接するように回路パターン２２ｄ，２２ｅに配置することができず、半導体素子１０ａと離れた位置の回路パターン２２ｄ，２２ｅ上（図８中の右端部）に配置する必要がある。したがって、半導体装置２では、感温素子６０により半導体素子１０ａの温度を適切に検出することができなくなる。
仮に、感温素子６０を、半導体素子１０ａに隣接するように回路パターン２２ｄ，２２ｅに配置する場合には、必然的に、ワイヤ７８，７９のループを高くしてワイヤボンディングしなくてはならなくなり、半導体装置２の厚さが増加してしまう。
また、半導体装置２は、ケース４０の凸部４０ａの底部（ケース４０の開口の最も内側）と回路パターン２２ｅのワイヤボンディング位置との間と、回路パターン２２ｅのワイヤボンディング位置と回路パターン２２ｄのワイヤボンディング位置との間と、回路パターン２２ｄのワイヤボンディング位置と半導体素子１０ａの側部６３との間とに距離Ｌを要し、小型化の妨げとなる。なお、距離Ｌは、既述のとおり３ｍｍ以上必要である。
一方、半導体装置１では、半導体素子１０ａと、絶縁板２１及び、絶縁板２１のおもて面に設けられ、半導体素子１０ａが配置される回路板２２を備える積層基板２０と、半導体素子１０ａが内側に配置されるように積層基板２０と接合されるケース４０と、を有している。半導体装置１は、一端部がケース４０の外側に配置され、他端部がケース４０の内側の絶縁板２１のおもて面の上方であって、半導体素子１０ａの近傍に配置されてケース４０に形成されるリードフレーム５３ａ，５３ｂを有している。さらに、半導体装置１は、リードフレーム５３ａ，５３ｂの他端部に配置され、半導体素子１０ａの側部６３近傍に配置される感温素子６０を有している。このため、前述のとおり、半導体装置１では、半導体素子１０ａの主電極のワイヤボンディング位置と半導体素子１０ａの側部６３に対向するリードフレーム５３ａの長手方向の端部６１、及びリードフレーム５３ｂの先端部６２との間のみに距離Ｌが必要となる。また、半導体素子１０ａの主電極のワイヤボンディング位置は、半導体素子１０ａの側部６３より半導体素子１０ａの内側にあり、半導体素子１０ａの側部６３と半導体素子１０ａの側部６３に対向する感温素子６０の側面の間をより近づけることが可能となる。
これにより、半導体装置１では、感温素子６０の半導体素子１０ａと対向する側面を半導体素子１０ａの側部６３近傍に配置することができるため、半導体素子１０ａの温度を適切に検出することができる。
半導体素子１０ａの側部６３から半導体素子１０ａの側部６３と対向する感温素子６０の側面までの間は、図１に示す半導体装置１で１．２５ｍｍ程度まで近づけることができる。このような場合において、周囲の温度が２５℃の下、半導体素子１０ａが発熱して５６．２℃となった際をシミュレーションした結果、感温素子６０の表面の温度は３０℃であった。一方、半導体装置２では、半導体素子１０ａの側部６３から半導体素子１０ａの側部６３と対向する感温素子６０の側面までの間は２．２５ｍｍ程度で、感温素子６０の表面の温度は２６．４℃であった。すなわち、半導体装置１の場合の方が、半導体装置２の場合と比較して、半導体素子１０ａの発熱を適切かつ迅速に検出することができる。
また、半導体装置１は、感温素子６０を、リードフレーム５３ａ，５３ｂの他端部に配置して、半導体素子１０ａの側部近傍に位置している。このため、半導体装置２の図８中の縦方向の長さが例えば５５ｍｍである場合、半導体装置１の図１中の縦方向の長さは、５２ｍｍと３ｍｍ程度短くすることができる。これにより、半導体装置１の厚さが増加することなく、５％程度半導体装置１を小型化できる。さらに、半導体装置１の小型化を図ることにより製造コストを低減化することができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の半導体装置１よりもさらに小型化が図られた半導体装置について、図９及び図１０を用いて説明する。
図９は、第２の実施の形態の半導体装置の上面図であり、図１０は、第２の実施の形態の半導体装置の断面図である。
なお、図１０は、図９の一点鎖線Ｙ−Ｙにおける断面図を表している。
また、図９及び図１０では、半導体装置１と同様の構成には、同様の符号を付している。
半導体装置３は、半導体装置１０ａ，１０ｂと、積層基板２０と、感温素子６０と、半導体素子１０ａ，１０ｂが配置された積層基板２０が接合され、リードフレーム５１，５２，５３ａ，５３ｂ，５４〜５６が一体成形されたケース４１と、を有している。さらに、半導体装置３は、ケース４１内のこれらの構成を封止する封止樹脂８０を有している。
半導体装置３は、半導体装置１と同様の構成を成している。但し、リードフレーム５３ｂは、ケース４１の凸部４１ａのおもて側の側面側にリードフレーム５３ｂのおもて面がケース４１の凸部４１ａのおもて側の側面と同一平面になるように配置されている（図１０）。また、リードフレーム５３ａの長手方向に平行なリードフレーム５３ｂのケース４１側の端部は、ケース４１のケース凸部４１ａのおもて面側の側面に垂直な枠部４１ｂに近接して設けられている。これにより、半導体装置３では、ケース４１は、半導体装置１のケース４０に対して、図９中の縦方向の長さを短くすることができる。
これにより、半導体装置３は、半導体装置１よりも小型化を図ることができる。また、小型化を図ることにより製造コストを低減化することができる。
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の半導体装置１において、感温素子の位置を異ならせた半導体装置について、図１１及び図１２を用いて説明する。
図１１は、第３の実施の形態の半導体装置の上面図であり、図１２は、第３の実施の形態の半導体装置の断面図である。
なお、図１２は、図１１の一点鎖線Ｙ−Ｙにおける断面図を表している。
また、図１１及び図１２では、半導体装置１と同様の構成には、同様の符号を付している。
半導体装置４は、半導体装置１０ａ，１０ｂと、積層基板２０と、感温素子６０と、半導体素子１０ａ，１０ｂが配置された積層基板２０が接合され、リードフレーム５１，５２，１５３ａ，１５３ｂ，５４〜５６が一体成形されたケース４０と、を有している。さらに、半導体装置４は、ケース４０内のこれらの構成を封止する封止樹脂８０を有している。
積層基板２０は、絶縁板２１と、絶縁板２１のおもて面に設けられ、半導体素子１０ａ，１０ｂが配置領域１２２ａ１，１２２ａ２に配置される回路板１２２と、絶縁板２１の裏面に設けられた金属板２３とを有している。
回路板１２２は、導電性に優れた銅等の金属等により構成されており、複数の回路パターン１２２ａ，２２ｂ，２２ｃを有している。回路パターン１２２ａは、その形状が第１の実施の形態の回路パターン２２ａと異なっている。回路パターン１２２ａは、半導体素子１０ａ，１０ｂが配置される配置領域１２２ａ１，１２２ａ２の間が、半導体装置１の回路パターン２２ａの配置領域２２ａ１，２２ａ２の間よりも広がった形状を成している。半導体素子１０ａは、回路パターン１２２ａの配置領域１２２ａ１に導電性接合材１１ａを介して配置されている。半導体素子１０ｂは、回路パターン１２２ａの配置領域１２２ａ２に導電性接合材１１ｂを介して配置されている。導電性接合材１１ａ，１１ｂははんだとする。なお、導電性接合材１１ａ，１１ｂは銀ペースト等の導電性接着剤としてもよい。
ケース４０は、第１の実施の形態と同様に、上面視で、枠状を成し、図１１中の縦方向の長さは５５ｍｍ程度、図１１中の横方向の長さは３５ｍｍ程度である。このようなケース４０では、対向する一対の辺にリードフレーム５１，１５３ａ，１５３ｂ，５２と、リードフレーム５４，５５，５６とがそれぞれ一体成形されている。
なお、これらのリードフレーム５１，５２，１５３ａ，１５３ｂ，５４〜５６も、第１の実施の形態と同様に、導電性に優れた銅等の金属等により構成されており、それらの厚さは、０．３ｍｍ以上、０．８ｍｍ以下であって、例えば、０．５ｍｍ程度である。また、リードフレーム１５３ａ，１５３ｂの幅は、例えば、１ｍｍ程度である。
リードフレーム１５３ａ，１５３ｂは、それぞれ、一直線の板状を成している。また、ケース４０には図１１に示すおもて面（上面）から裏面に向かう深さ方向に開口が設けられ、開口の内側の中間部に凸部４０ａが形成されている。おもて面（上面）に平行な凸部４０ａの側面において、おもて面側の側面には、おもて面側の側面に垂直な枠部４０ｂを備える。また、裏面側の側面には、裏面側の側面に垂直な枠部４０ｃを備える。ケース４０は、凸部４０ａの裏面側の側面と裏面側の側面に垂直な枠部４０ｃとに接着剤３０により積層基板２０が接合されている。なお、この場合のリードフレーム１５３ａ，１５３ｂも、第１の実施の形態と同様に、リードフレーム１５３ａの長手方向の半導体素子１０ｂ側の端部とワイヤ７１のワイヤボンディング位置との間と、リードフレーム１５３ｂの長手方向の半導体素子１０ａ側の端部とワイヤ７２のワイヤボンディング位置との間の距離Ｌは、ワイヤのボンディングツールの干渉を防ぐため３ｍｍ以上は離しておく必要がある。
ケース４０に積層基板２０を取り付けると、リードフレーム１５３ａ，１５３ｂの（ケース４０内側の）先端部はケース４０内の積層基板２０の上方であって、上面視で半導体素子１０ｂ，１０ａの間にそれぞれ配置されている。
感温素子６０は、このようなリードフレーム１５３ａ，１５３ｂの先端部の積層基板２０の絶縁板２１のおもて面に対向する側に配置されて、半導体素子１０ａ，１０ｂの間に位置する（図１２）。
そして、ワイヤ７１〜７７が、半導体素子１０ａ，１０ｂと、リードフレーム５１，５２，５４〜５６と、回路板２２との間を適宜、電気的に接続する。
このような半導体装置４は、半導体装置１と同様に、半導体素子１０ａ，１０ｂと、絶縁板２１及び、絶縁板２１のおもて面に設けられ、半導体素子１０ａ、１０ｂが配置される回路板１２２を備える積層基板２０と、積層基板２０が接合されたケース４０と、を有している。半導体装置３は、一端部がケース４０の外側に配置され、他端部がケース４０の内側の積層基板２０の上方であって、半導体素子１０ａ，１０ｂの近傍に配置されてケース４０に形成されるリードフレーム１５３ａ，１５３ｂを有している。さらに、半導体装置３は、リードフレーム１５３ａ，１５３ｂの他端部の積層基板２０に対向する側に配置され、半導体素子１０ａ，１０ｂの間であって、側部近傍に配置される感温素子６０を有している。
これにより、半導体装置４でも、感温素子６０を半導体素子１０ａ，１０ｂの側部近傍に配置することができるため、半導体素子１０ａ，１０ｂの温度を適切に検出することができる。
また、半導体装置４は、半導体装置１と同様に、図１１中の縦方向の長さを、半導体装置２の図８中の縦方向の長さに対して、短くすることができ、小型化を図ることができる。これにより、製造コストを低減化することができる。
１ 半導体装置
１０ａ，１０ｂ 半導体素子
１１ａ，１１ｂ，１２ａ，１２ｂ 導電性接合材
２０ 積層基板
２１ 絶縁板
２２ 回路板
２２ａ，２２ｂ，２２ｃ 回路パターン
２２ａ１，２２ａ２ 配置領域
２３ 金属板
３０ 接着剤
４０ ケース
４０ａ 凸部
４０ｂ，４０ｃ 枠部
４２ 底部
５１，５２，５３ａ，５３ｂ，５４〜５６ リードフレーム
６０ 感温素子
６１ 端部
６２ 先端部
６３ 側部
７１〜７７ ワイヤ
７２ａ，７３ａ ワイヤ接合部
８０ 封止樹脂

Claims (7)

  1. 半導体素子と、
    絶縁板と、前記絶縁板のおもて面に設けられ、前記半導体素子が配置される回路板と、を備える積層基板と、
    前記半導体素子が内側に配置されるように前記積層基板と接合されるケースと、
    一端部が前記ケースの外側に配置され、他端部が前記ケースの内側の前記絶縁板の前記おもて面の上方であって、前記半導体素子の近傍に配置されて前記ケースに形成され、板状のリードフレームである外部接続端子と、
    前記絶縁板の前記おもて面に対向する、前記外部接続端子の前記他端部の一方の面に配置され、前記半導体素子の側部近傍に配置される感温素子と、
    を有する半導体装置。
  2. 前記感温素子は、直方体状である、
    請求項１に記載の半導体装置。
  3. 前記半導体素子の主電極に電気的に接続されたワイヤをさらに有し、
    前記外部接続端子の長手方向の前記半導体素子に隣接する端部は、前記ワイヤの接続箇所の中心から所定距離以上離れて配置される、
    請求項１に記載の半導体装置。
  4. 前記ケースは枠状であって、開口部と、前記開口部の中間部に設けられた前記開口部の内側に突出する凸部と、を備え、
    前記凸部は、前記開口部の内側に前記絶縁板の前記おもて面に平行であって、前記絶縁板の前記おもて面に対向する面の反対側の側面と、前記絶縁板の前記おもて面に垂直な底部とを有し、
    前記外部接続端子の前記他端部の前記絶縁板の前記おもて面に対向する面の反対側の面は、前記反対側の側面と同一平面に配置される、
    請求項１に記載の半導体装置。
  5. 前記積層基板は、前記ケースの凸部の前記絶縁板の前記おもて面に対向する面に接合される、
    請求項１に記載の半導体装置。
  6. 第１半導体素子及び第２半導体素子と、
    絶縁板と、前記絶縁板のおもて面に設けられ、前記第１半導体素子及び前記第２半導体素子が配置される回路板と、を備える積層基板と、
    前記第１半導体素子及び前記第２半導体素子が内側に配置されるように前記積層基板に接合されるケースと、
    一端部が前記ケースの外側に配置され、他端部が前記ケースの内側の前記絶縁板のおもて面の上方であって、前記第１半導体素子と前記第２半導体素子との間に配置されて前記ケースに形成される外部接続端子と、
    前記外部接続端子の前記他端部の一方の面上に配置され、前記第１半導体素子と前記第２半導体素子との間に位置する感温素子と、を備え、
    前記絶縁板の前記おもて面と前記外部接続端子の前記他端部の前記一方の面は対向している、半導体装置。
  7. 前記外部接続端子は板状のリードフレームで、
    前記感温素子は、直方体状である、
    請求項６に記載の半導体装置。
JP2016192672A 2016-09-30 2016-09-30 半導体装置 Active JP6790684B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016192672A JP6790684B2 (ja) 2016-09-30 2016-09-30 半導体装置
US15/666,545 US10229884B2 (en) 2016-09-30 2017-08-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016192672A JP6790684B2 (ja) 2016-09-30 2016-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2018056437A JP2018056437A (ja) 2018-04-05
JP6790684B2 true JP6790684B2 (ja) 2020-11-25

Family

ID=61758831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016192672A Active JP6790684B2 (ja) 2016-09-30 2016-09-30 半導体装置

Country Status (2)

Country Link
US (1) US10229884B2 (ja)
JP (1) JP6790684B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
NL2022759B1 (en) * 2019-03-18 2020-09-25 Ampleon Netherlands Bv Electronic package, electronic device, and lead frame
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR20240076530A (ko) 2022-11-22 2024-05-30 주식회사 블루캡슐 메타버스 기반 사물인터넷 관리장치
KR20240076524A (ko) 2022-11-22 2024-05-30 주식회사 블루캡슐 메타버스를 이용한 IoT 컨트롤 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4048439B2 (ja) 2004-03-25 2008-02-20 株式会社デンソー ヒートシンクを有する電子回路装置
JP4453498B2 (ja) 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP2011044452A (ja) 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
JP5106519B2 (ja) * 2009-11-19 2012-12-26 Ｎｅｃアクセステクニカ株式会社 熱伝導基板及びその電子部品実装方法
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP5582040B2 (ja) 2011-01-12 2014-09-03 富士電機株式会社 半導体装置の製造方法、半導体装置およびイグナイタ装置
JP2014007345A (ja) 2012-06-26 2014-01-16 Denso Corp 集積回路
US9673118B2 (en) * 2013-11-26 2017-06-06 Mitsubishi Electric Corporation Power module and method of manufacturing power module

Also Published As

Publication number Publication date
US10229884B2 (en) 2019-03-12
US20180096937A1 (en) 2018-04-05
JP2018056437A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6790684B2 (ja) 半導体装置
JP7441287B2 (ja) 半導体装置
JP6451747B2 (ja) 半導体装置
CN108292656B (zh) 半导体模块
CN103872036A (zh) 半导体模块及其制造方法
WO2016024445A1 (ja) 半導体装置
JP6226068B2 (ja) 半導体装置
JP2017017109A (ja) 半導体装置
KR101734712B1 (ko) 파워모듈
JP6277292B1 (ja) 半導体装置及びリードフレーム
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP2005142189A (ja) 半導体装置
JP2005129826A (ja) パワー半導体装置
JP6362800B2 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
CN103681552B (zh) 功率半导体模块和用于制造功率半导体模块的方法
US10692801B2 (en) Bond pad and clip configuration for packaged semiconductor device
JP5544767B2 (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
JP6292066B2 (ja) 電力用半導体装置
WO2015053002A1 (ja) 半導体モジュール
JP4810898B2 (ja) 半導体装置
JP2005354118A (ja) 混成集積回路装置
JP2015149363A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190809

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6790684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250