JP2012151163A - 半導体モジュール - Google Patents

Abstract

【課題】信頼性が高い小型の半導体モジュールを得る。
【解決手段】リードフレーム２３、２４は、面実装基板５０が接合される箇所で下側に厚くなっており、その上面側から面実装基板５０が接合される。この際、面実装基板５０は、面実装基板５０の下面（一方の主面）とリードフレーム２３、２４の一方の主面（上面）とが当接するように、厚くされたリードフレーム２３、２４の間に搭載される。これらの間の接合は、下面電極５３、５４がそれぞれリードフレーム２３、２４とはんだで接合されることによって行われる。これにより、センサパッケージ５２と接続された下面電極（第１の電極）５３、５４はそれぞれリードフレーム２３、２４と電気的に接続される。この半導体モジュールにおいては、パワー半導体チップはリードフレームの上面側に搭載されている。
【選択図】図３

Description

本発明は、半導体チップと、これを制御する制御用の素子が同一モールド層内に封入された構成を具備する半導体モジュールの構造に関する。

パワー半導体素子（例えばパワーＭＯＳＦＥＴ、ＩＧＢＴ等）を内蔵するパワー半導体モジュールとして、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）が知られている。ＩＰＭにおいては、パワー半導体素子が形成されたパワー半導体チップと、これを直接制御するための制御用ＩＣチップが同一のパッケージ中に封入されている。制御用ＩＣチップは、例えばパワー半導体チップの温度を測定して、これに応じた制御を行うことにより、適正な動作を行う。あるいは、これ以外にも、パワー半導体素子のより高度な制御を行うことができる。

こうした形態の半導体モジュールにおいては、大電力で動作を行うために発熱量が大きなパワー半導体チップと、その制御を行う制御用ＩＣチップとを高密度で同一パッケージ中に封入することが必要になる。この際、これらの半導体チップは樹脂で構成されたモールド層中に封入されることによって、電気的・機械的に保護される。この場合に上記の要求を満たすための構造が各種提案されている。

例えば、特許文献１には、銅で形成されたリードフレーム中に窪みを設け、各種の半導体チップが両方の主面に搭載された両面実装基板がこの窪みの中に収容されて固定された構成の半導体基板が記載されている。両面実装基板の基体は絶縁物で構成され、その中に金属で構成されたパターンが形成されることにより、両面に搭載された半導体チップを用いた回路が形成される。この構成においては、両面実装基板の両面に適宜半導体チップが配置されるため、設計の自由度が高くなり、全体の面積を小さくすることが可能である。

また、特許文献２には、半導体チップを搭載した回路基板が、銅で構成されたリードフレームに搭載された構成の半導体モジュールが記載されている。この構成においても、回路基板上の配線パターンとリードフレームのパターンとを適宜設定することにより、設計の自由度を高くすることが可能である。

実開平５−７３９５７号公報 特開２０００−３５３７０９号公報

特許文献１に記載の技術においては、全体の面積を小さくすることが可能であるものの、放熱の点では問題がある。例えば、パワー半導体チップと制御用ＩＣチップをそれぞれ両面実装基板の異なる側の面に搭載した場合、パワー半導体チップの発熱が制御用ＩＣチップに伝わりやすくなる。また、こうした両面実装基板の両面に高密度に半導体チップを搭載した場合には、実装基板の両面において空隙なくモールド材を充填してモールド層を形成することが必要になる。一般に、こうした構造をモールド材中に封入するためには、液状あるいは軟化したモールド樹脂中にこの構造を設置した後にモールド樹脂を固化させる。この際、各面における半導体チップの構成が均等でないと、モールド材の充填が不均一になり、一方の面側に空隙が形成されやすくなる。また、この点からも放熱性が劣化する。また、空隙が形成された側では半導体チップ間の絶縁性も劣化する。すなわち、この半導体モジュールの信頼性を高くすることは困難であった。

特許文献２に記載の技術においては、こうした問題は生じないが、リードフレームにおける同一の面側に回路基板、半導体チップが順次積層される。このため、半導体モジュール全体の高さが増大する。このため、半導体モジュールを薄型化（小型化）することは困難である。

従って、信頼性が高い小型の半導体モジュールを得ることは困難であった。

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、半導体チップと、その制御を行い前記半導体チップよりも厚い制御用パッケージとが同一モールド層内に封止された構成を具備する半導体モジュールであって、前記制御用パッケージが絶縁性の基板の一方の主面に搭載され、前記制御用パッケージにおける一部の入出力端子と接続された第１の電極を前記一方の主面上に、かつ前記制御用パッケージにおける前記一部の入出力端子以外の出力端子と接続された第２の電極を前記基板の他方の主面上にそれぞれ設けた構成を具備する面実装基板と、一方の主面側が略同一平面をなすように配置された複数のリードフレームからなるリードフレーム群と、を具備し、前記リードフレーム群の一領域において前記複数のリードフレームは、他方の主面側において厚くなるように構成され、前記半導体チップは、前記リードフレーム群の前記一領域以外において一方の主面側に搭載され、前記面実装基板は、前記面実装基板の一方の主面が前記リードフレーム群の一方の主面と当接するように、前記一領域において厚くされた２つのリードフレーム間に搭載され、かつ前記第１の電極が前記２つのリードフレームに電気的に接続され、前記制御用パッケージの頂面は、前記２つのリードフレームの他方の主面側が厚くされた箇所から突出しない構成とされたことを特徴とする。
本発明の半導体モジュールは、前記リードフレーム群の側面から複数のリードが突出した構成とされ、前記リードフレーム群の一領域は前記リードが突出する方向における前記リードフレーム群の中央部であることを特徴とする。
本発明の半導体モジュールは、前記面実装基板において、前記制御用パッケージにおける前記一部の入出力端子以外の出力端子と前記第２の電極は前記基板内の内部配線を介して接続されたことを特徴とする。
本発明の半導体モジュールにおいて、前記制御用パッケージには、前記半導体チップに流れる電流を検出する素子が形成されたことを特徴とする。

本発明は以上のように構成されているので、信頼性が高い小型の半導体モジュールを得ることができる。

本発明の実施の形態に係る半導体モジュールの上面図（ａ）、断面図（ｂ）、下面図（ｃ）、側面図（ｄ）である。 本発明の実施の形態に係る半導体モジュールにおいて用いられる面実装基板の下面図（ａ）、上面図（ｂ）、下面側からの斜視図（ｃ）、上面側からの斜視図（ｄ）である。 本発明の実施の形態に係る半導体モジュールにおける面実装基板搭載箇所の上面側からの斜視図（ａ）、下面側からの斜視図（ｂ）である。

以下、本発明の実施の形態となる半導体モジュールについて説明する。この半導体モジュールはＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）であり、この半導体モジュールにおける主たる動作である大電流のスイッチング動作を行うパワー半導体チップ（半導体チップ）と、このパワー半導体チップに流れる電流や温度を検出し、その制御を行うセンサパッケージ（制御用パッケージ）を具備する。これらのチップがリードフレーム上に搭載された構造がモールド層中に封入されている。各リードフレームからはリードが取り出され、このリードがモールド層の両側において複数突出したＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）となっている。

図１は、この半導体モジュール１０の上面図（ａ）、そのＡ−Ａ方向の断面図（ｂ）下面図（ｃ）、側面図（ｄ）を示す。ここで、この半導体モジュール１０においては、図中の破線で示されるようにモールド層１００が形成されるが、図１は、モールド層１００の内部の構成を示している。

この半導体モジュール１０においては、リードフレーム２１〜３７が配列されてリードフレーム群を形成している。リードフレーム２１からリード２１１、２１２が、リードフレーム２２からリード２２１が、リードフレーム２３からリード２３１が、リードフレーム２４からリード２４１が、リードフレーム２５からリード２５１が、リードフレーム２６からリード２６１が、リードフレーム２７からリード２７１が、リードフレーム２８からリード２８１が、それぞれ図１（ａ）（ｃ）中上側に突出した形態とされる。同様に、リードフレーム２９からリード２９１が、リードフレーム３０からリード３０１が、リードフレーム３１からリード３１１が、リードフレーム３２からリード３２１が、リードフレーム３３からリード３３１が、リードフレーム３４からリード３４１が、リードフレーム３５からリード３５１が、リードフレーム３６からリード３６１が、リードフレーム３７からリード３７１が、それぞれ下側に突出した形態とされる。各リードフレーム（リード）は銅あるいは銅合金で構成される。また、図１は、この半導体モジュール１０が製造後の形態であり、実際には各リードフレームは図１（ａ）（ｃ）のおける上下の記載範囲外で接続されて一体化され、製造後にこの接続部分が切断分離されて図１の形態とされる。

このリードフレーム群においては、図１（ｄ）に示されるように、上面（一方の主面）側においては、各リードフレームの表面が略同一平面となるように設置される。一方、他方の主面側においては、リードフレーム群を構成するリードフレームは、図１（ｄ）の上下方向（リードが突出する方向）の中央部において部分的に厚く設定されている。このため、このリードフレーム群における他方の主面側の面は同一平面を構成しない。また、この半導体モジュール１０が使用される際に、各リードは折り曲げて使用されるため、側面図（図１（ｄ））に示されるように、どのリードフレームにおいても、リードを構成する部分の厚さは一様に薄くされる。

上面図（図１（ａ））に示されるように、この半導体モジュール１０においては、パワー半導体チップ（半導体チップ）４１〜４４はリードフレーム２１に、パワー半導体チップ（半導体チップ）４５、４６はリードフレーム２６に、パワー半導体チップ（半導体チップ）４７、４８はリードフレーム２７の上面側にそれぞれ搭載されている。これらの半導体チップは、これらのリードフレームにおける前記の厚くされた箇所において、例えばはんだによって各リードフレームに接合される。この際、各パワー半導体チップの１つの電極と各リードフレームともこれによって電気的に接続される。

パワー半導体チップ４１〜４８の上面側（リードフレーム群における一方の主面側）にも電極が形成されている。図１（ａ）に示されるように、この電極にボンディングワイヤ７０が接続されることによって、パワー半導体チップとリードフレーム間、パワー半導体チップ間等が接続される。

一方、上記のリードフレーム群において、リードフレーム２３、２４の厚くされた箇所を跨いで、面実装基板５０が搭載される。図２は、この面実装基板５０の下面図（ａ）、上面図（ｂ）、下面側からの斜視図（ｃ）、上面側からの斜視図（ｄ）である。この面実装基板５０においては、絶縁性の基板５１の下面（一方の主面）にセンサパッケージ（制御用パッケージ）５２が搭載されている。

センサパッケージ５２中においては、各パワー半導体チップの電流をモニターする素子、温度を検出する素子、パワー半導体チップの制御を行う制御用チップ等が、モールド層１００とは別のモールド層中に設けられている。このモールド層の両側面から４つずつの入出力端子が突出した形態とされている。

図２（ａ）（ｃ）に示されるように、センサパッケージ５２の下面において図２（ａ）中の下側から左右それぞれの側にわたり下面電極（第１の電極）５３、５４が形成され、それぞれセンサパッケージ５２の入出力端子（図２（ａ）中の下側の４つの端子）の左右２つずつと接続されている。また、下面における図２（ａ）中の上側には下面端子電極５５〜５８が形成され、それぞれがセンサパッケージ５２の４つの入出力端子（図２（ａ）中の上側の４つの端子）と接続されている。下面電極５３、５４、下面端子電極５５〜５８は、それぞれが基板５１の表面に形成された金属パターンである。センサパッケージ５２と基板５１とは絶縁性の接着剤で固定されていてもよいが、上記の各端子が下面電極５３、５４、下面端子電極５５〜５８とはんだで固定されることによって固定されていてもよい。すなわち、センサパッケージ５２がこの基板５１に面実装されて面実装基板５０となっている。

また、図２（ｂ）（ｄ）に示されるように、基板５１の上面（他方の主面）には、上面電極（第２の電極）５９〜６２が形成されている。上面電極５９〜６２も、基板５１の表面に形成された金属パターンである。上面電極５９〜６２は、基板５１の内部に形成された内部配線によって、それぞれ下面端子電極５５〜５８と接続されている。なお、下面電極（第１の電極）５３、５４は上面側とは接続されていない。基板５１の材料としては、絶縁性であり、上記のとおりのその表面に金属パターンを形成することができ、かつその内部に内部配線が形成できる材料を使用することができる。具体的には、例えばガラスエポキシやアルミナ等を使用することができる。

図３（ａ）（ｂ）は、この半導体モジュール１０における面実装基板５０周辺のリードフレーム群の上面側からの斜視図（ａ）、下面側からの斜視図（ｂ）である。図１（ｄ）に示されるように、リードフレーム２３、２４は、面実装基板５０が接合される箇所で下側に厚くなっており、その上面側から面実装基板５０が接合される。この際、面実装基板５０は、面実装基板５０の下面（一方の主面）とリードフレーム２３、２４の一方の主面（上面）とが当接するように、厚くされたリードフレーム２３、２４の間に搭載される。これらの間の接合は、下面電極５３、５４がそれぞれリードフレーム２３、２４とはんだで接合されることによって行われる。これにより、センサパッケージ５２と接続された下面電極（第１の電極）５３、５４はそれぞれリードフレーム２３、２４と電気的に接続される。

この際、面実装基板５０に搭載されたセンサパッケージ５２の下面（図２（ａ）に示された側の面：頂面）が、リードフレーム２３、２４の厚くされた箇所から突出しない構成とされる。また、図１（ｄ）の断面図に示されるように、パワー半導体チップ４１〜４８を搭載するリードフレーム２１、２６、２７も同様に厚くされている。

図３（ａ）に示されるように、リードフレーム群の上面側においては、面実装基板５０における上面電極（第２の電極）５９〜６２とパワー半導体チップ又はリードフレーム間もボンディングワイヤ７０により接続される。一方、図３（ｂ）に示されるように、下面側にはセンサパッケージ５２が存在し、ボンディングワイヤ７０は存在しない。

なお、パワー半導体チップや面実装基板５０が搭載されないリードフレーム２２、２５、２８〜３７の厚さは一様であり、前記のリードの部分と同様の厚さとなっている。

ここで、パワー半導体チップ４１〜４８においては、パワーＭＯＳＦＥＴやＩＧＢＴ等が形成されており、大電流のスイッチング動作が行われる。この電流が流れる端子としては、パワー半導体チップ４１〜４８の裏面に形成された電極（図１（ｂ）中の下側の面）が用いられ、これがはんだによってリードフレーム２１、２６、２７に接合されることによって、これらのリードフレームを電流経路として用いることができると共に、各半導体チップが各リードフレーム上に固定される。

センサパッケージ５２中には、パワー半導体チップに流れる電流を検出する電流検出素子や、各パワー半導体チップの制御を行う制御用ＩＣチップが設けられている。これらがモールド樹脂中で封止されて図２に示されるような形態とされている。すなわち、センサパッケージ５２は、これ自体で半導体モジュールと同様の形態をなしており、これが基板５１に面実装されて面実装基板５０となっている。このため、センサパッケージ５２は、面実装用の半導体モジュールとして別途製造される。また、基板５１も上記の構成をもつ配線基板として別途製造される。これらの構造や製造方法については、一般的に知られるものと同様である。

センサパッケージ５２は、上記の多数の機能をもち、多数の素子やチップで構成されるため、パワー半導体チップ４１〜４８よりも大型となり、その高さも高くなる。また、基板５１は、センサパッケージ５２よりも薄く、その厚さはパワー半導体チップ４１〜４８と同程度である。このため、この半導体モジュール１０の側面図は図１（ｄ）、断面図が図１（ｂ）に示されるとおりとなる。

また、パワー半導体チップ４１〜４８の電流を検出するために、これらの電流の入力端子が設けられるが、この入力端子は、図２における下面電極（第１の電極）５３、５４と接続される側の端子とする。一方、前記の制御用ＩＣチップに接続された制御用の入出力端子は、図２における下面端子電極５５〜５８と接続される側（上面電極（第２の電極）５９〜６２と接続される側）の端子とする。こうした構成とすることにより、パワー半導体チップ４１〜４８の電流を、ボンディングワイヤ７０ではなく、厚いために低抵抗となったリードフレーム側に流すことができる。

上記の構成により、この半導体モジュール１０においては、パワー半導体チップ４１〜４８、センサパッケージ５２が、リードフレーム２１〜３７、ボンディングワイヤ７０を用いて接続されることにより、電気回路が構成され、ＩＰＭとして機能する。各リードは、このＩＰＭの入出力端子として機能する。

この半導体モジュール１０においては、パワー半導体チップ４１〜４８は、厚いリードフレーム２１、２６、２７に搭載される。このため、熱伝導率の高い材料で厚く構成されたリードフレーム２１、２６、２７によってパワー半導体チップ４１〜４８からの放熱は効率的になされる。また、センサパッケージ５２と比べて薄いパワー半導体チップ４１〜４８は、いずれもこれらのリードフレームの上面側に搭載される。

一方、面実装基板５０もリードフレーム２３、２４の上面側に搭載されるが、センサパッケージ５２を下側にした形態で搭載される。この際、センサパッケージ５２はパワー半導体チップ４１〜４８と比べて厚いものの、図１（ｄ）に示されるように、センサパッケージ５２の下面がリードフレーム２３、２４の下面よりも突出しない形態となる。リードフレーム２３、２４が面実装基板５０を搭載する箇所は厚くされるため、面実装基板５０（センサパッケージ５２）の放熱特性にも寄与する。また、リードフレーム２３、２４は電流の経路となるためにその電気抵抗が低いことが好ましいが、特にその中央部が厚くされているため、その電気抵抗は低い。

このため、この半導体モジュール１０においては、パワー半導体チップ４１〜４８の放熱を効率的に行うことができ、ＩＰＭとしての動作も良好に行うことができる。

更に、薄いパワー半導体チップ４１〜４８を上面側に搭載し、厚いセンサパッケージ５２を面実装基板５０を用いてこれらと逆向きに搭載している。センサパッケージ５２は厚いが、放熱特性を向上させるために厚くされたリードフレーム群の一領域よりは薄いため、上記の構成により、センサパッケージ５２の下面がリードフレーム２１等の下面よりも突出しない。このため、半導体モジュール１０の高さを抑制し、パワー半導体チップやセンサパッケージ等を高密度に配置することができる。すなわち、この半導体パッケージ１０を小型化することができる。

この半導体モジュール１０においてモールド層１００を形成する際には、液状化したモールド樹脂を図１の（ａ）（ｃ）の構成における左右方向に流した後にこれを成形して固化する。この際、モールド樹脂の左右方向の流れを阻害する構成物が存在した場合には、固化後のモールド層に空隙が発生することがある。これに対して、上記の構成によれば、上面側では薄いパワー半導体チップが左右方向に別れて存在する構成のため、パワー半導体チップによってはこの流れは阻害されない。また、上面側にのみ存在するボンディングワイヤ７０は細いため、この流れを阻害しない。一方、下面側では、図１（ａ）（ｃ）における上下方向の中央部（一領域）のみに局所的に厚い領域が存在するため、やはりその流れは阻害されにくい。

このため、モールド層１００においては空隙が形成されにくくなる。すなわち、信頼性の高い半導体モジュールとなる。

なお、パワー半導体チップ４１〜４８を搭載するリードフレーム２１、２６、２７においては、パワー半導体チップを搭載する箇所を、リードフレーム２３、２４と同様に厚くする構成としたが、これは、パワー半導体チップの放熱効率の向上のためである。従って、この厚さは必ずしもリードフレーム２３、２４と等しくする必要はなく、放熱効率が充分でる限りにおいて、この箇所をリードフレーム２３、２４の厚くされた箇所よりも薄くしてもよい。この場合には、前記のモールド層の形成がより容易となるため、モールド層中の空隙がより形成されにくくなる。

また、上記の例では、リードフレーム群においてリードフレームを厚くする領域（一領域）を図１（ａ）（ｃ）でリードが突出する方向における中央部としたが、この領域は、リードフレーム群における一領域であればよい。この一領域において上記のように面実装基板を搭載し、かつこの一領域以外の領域に半導体チップを上記のように搭載すれば、同様の効果を奏する。

また、上記の例では、面実装基板の構成を図２のとおりとしたが、センサパッケージ（制御用パッケージ）からの入出力端子を両面から取り出せる形態であれば、その構成は任意である。

また、上記の構成においては、パワー半導体チップとセンサパッケージを用いた例について記載したが、パワー半導体チップの代わりに薄い半導体チップを用い、この半導体チップと接続して用いられる厚い制御用パッケージをセンサパッケージの代わりに用いた場合においても、同様の効果を奏することは明らかである。

また、上記の例では、この半導体モジュールをＤＩＰとしたが、これ以外の構造であっても、面実装基板と半導体チップのリードフレーム群への搭載を同様に行うことができ、同様の効果を奏することは明らかである。

１０ 半導体モジュール
２１〜３７ リードフレーム
４１〜４８ パワー半導体チップ（半導体チップ）
５０ 面実装基板
５１ 基板
５２ センサパッケージ（制御用パッケージ）
５３、５４ 下面電極（第１の電極）
５５〜５８ 下面端子電極
５９〜６２ 上面電極（第２の電極）
７０ ボンディングワイヤ
１００ モールド層
２１１、２１２、２２１、２３１、２４１、２５１、２６１、２７１、２８１、２９１、３０１、３１１、３２１、３３１、３４１、３５１、３６１、３７１ リード

Claims (4)

1. 半導体チップと、その制御を行い前記半導体チップよりも厚い制御用パッケージとが同一モールド層内に封止された構成を具備する半導体モジュールであって、
   前記制御用パッケージが絶縁性の基板の一方の主面に搭載され、前記制御用パッケージにおける一部の入出力端子と接続された第１の電極を前記一方の主面上に、かつ前記制御用パッケージにおける前記一部の入出力端子以外の出力端子と接続された第２の電極を前記基板の他方の主面上にそれぞれ設けた構成を具備する面実装基板と、
   一方の主面側が略同一平面をなすように配置された複数のリードフレームからなるリードフレーム群と、
   を具備し、
   前記リードフレーム群の一領域において前記複数のリードフレームは、他方の主面側において厚くなるように構成され、
   前記半導体チップは、前記リードフレーム群の前記一領域以外において一方の主面側に搭載され、
   前記面実装基板は、前記面実装基板の一方の主面が前記リードフレーム群の一方の主面と当接するように、前記一領域において厚くされた２つのリードフレーム間に搭載され、かつ前記第１の電極が前記２つのリードフレームに電気的に接続され、前記制御用パッケージの頂面は、前記２つのリードフレームの他方の主面側が厚くされた箇所から突出しない構成とされたことを特徴とする半導体モジュール。
2. 前記リードフレーム群の側面から複数のリードが突出した構成とされ、前記リードフレーム群の一領域は前記リードが突出する方向における前記リードフレーム群の中央部であることを特徴とする請求項１に記載の半導体モジュール。
3. 前記面実装基板において、前記制御用パッケージにおける前記一部の入出力端子以外の出力端子と前記第２の電極は前記基板内の内部配線を介して接続されたことを特徴とする請求項１又は２に記載の半導体モジュール。
4. 前記制御用パッケージには、前記半導体チップに流れる電流を検出する素子が形成されたことを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体モジュール。

Images