WO2017163481A1 - Ｄｃ－ｄｃコンバータ - Google Patents

Ｄｃ－ｄｃコンバータ Download PDF

Info

Publication number
WO2017163481A1
WO2017163481A1 PCT/JP2016/083513 JP2016083513W WO2017163481A1 WO 2017163481 A1 WO2017163481 A1 WO 2017163481A1 JP 2016083513 W JP2016083513 W JP 2016083513W WO 2017163481 A1 WO2017163481 A1 WO 2017163481A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
inductor
connection point
semiconductor element
inductance value
Prior art date
Application number
PCT/JP2016/083513
Other languages
English (en)
French (fr)
Inventor
高大 片桐
一真 藤原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2017508590A priority Critical patent/JP6241568B1/ja
Publication of WO2017163481A1 publication Critical patent/WO2017163481A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a DC-DC converter that converts a DC power having an arbitrary voltage into a predetermined voltage and outputs it as a DC power.
  • the DC-DC converter is composed of a semiconductor element that is a switching element, a current / voltage smoothing capacitor (smoothing capacitor), and a reactor. Further, a noise filter composed of an inductor and a capacitor is often inserted for the purpose of reducing high frequency noise.
  • the inductor attenuates noise
  • the capacitor including the smoothing capacitor serves to bypass the noise.
  • a closed circuit loop formed by a semiconductor element that is a noise source and a smoothing capacitor becomes an antenna, and high-frequency noise generated from the semiconductor element leaks into this closed circuit loop, There is a problem that radiation noise emitted from the closed circuit loop to the outside is generated.
  • an inductor is connected in series with a smoothing capacitor to attenuate high-frequency noise leaking to the closed circuit loop.
  • the inductance value of the inductor connected in series with the smoothing capacitor is set to a small value so that only the high-frequency noise is suppressed without affecting the ripple included in the DC component.
  • the conventional DC-DC converter in which the inductor is connected in series with the smoothing capacitor cannot reduce the noise leaked from the secondary side (output side), so that there is a problem that a sufficient high frequency noise reduction effect cannot be obtained. .
  • the present invention has been made to solve the above-described problems, and attenuates high-frequency noise leaking to a closed circuit loop related to smoothing capacitors on both the high voltage side and the low voltage side of the DC-DC converter. For the purpose.
  • the first voltage positive terminal and the first voltage negative terminal which are input / output terminal pairs for the DC power of the first voltage, and the DC power of the second voltage lower than the first voltage.
  • a second voltage positive terminal and a second voltage negative terminal which are input / output terminal pairs, a positive voltage path connecting the first voltage positive terminal and the second voltage positive terminal, and a first voltage negative terminal;
  • a first inductor is connected between the first voltage positive terminal and the first connection point, a first semiconductor element is connected between the first connection point and the second connection point, and a second connection.
  • the reactor and the second inductor are connected in series in this order
  • a first capacitor and a third inductor are connected in series between the first connection point and the negative voltage path, and a second semiconductor element is connected between the second connection point and the negative voltage path.
  • the second capacitor is connected between the third connection point and the negative voltage path, the inductance value of the second inductor is smaller than the inductance value of the reactor, and the inductance value of the third inductor is set to the first value. This is smaller than the inductance value of the inductor.
  • the third inductor is connected not between the first connection point and the negative voltage path but between the first connection point and the second connection point. is there.
  • the inductance value of the second inductor is set smaller than the inductance value of the reactor, and the inductance value of the third inductor is set smaller than the inductance value of the first inductor. Therefore, it is possible to attenuate high-frequency noise leaking to the closed circuit loop related to the smoothing capacitors on both the high voltage side and the low voltage side of the DC-DC converter.
  • FIG. 1 is a schematic diagram of a DC-DC converter showing Embodiment 1 of the present invention.
  • FIG. It is a schematic diagram of the closed circuit loop of the DC-DC converter of Embodiment 1 of this invention. It is a schematic diagram of the voltage waveform of the surge voltage in Embodiment 1 of this invention.
  • 1 is a schematic diagram of a step-down converter showing a first embodiment of the present invention.
  • 1 is a schematic diagram of a boost converter showing a first embodiment of the present invention. It is a characteristic view which shows the noise reduction effect of Embodiment 1 of this invention. It is a characteristic view which shows the noise reduction effect of Embodiment 1 of this invention. It is a schematic diagram of a DC-DC converter showing Embodiment 2 of the present invention.
  • FIG. 1 is a schematic diagram of a DC-DC converter according to Embodiment 1 for carrying out the present invention.
  • the DC-DC converter is a DC-DC converter having a function of converting DC power having an arbitrary voltage into DC power having a predetermined voltage. The higher voltage is the high voltage V HIGH , and the low voltage V LOW is lower than the high voltage V HIGH .
  • the high voltage V HIGH side is the input side and the low voltage V LOW side is the output side
  • it is a step-down DC-DC converter that steps down the DC voltage.
  • the low voltage side is the input side and the high voltage side is the output side
  • a DC-DC converter 1 serves as a first voltage positive terminal 6a and a first voltage negative terminal 6b which are input / output terminal pairs for a high voltage V HIGH and an input / output terminal pair for a low voltage V LOW .
  • a second voltage positive terminal 7a and a second voltage negative terminal 7b are provided.
  • the DC-DC converter 1 includes a positive voltage path 9a that connects the first voltage positive terminal 6a and the second voltage positive terminal 7a, and a first voltage negative terminal 6b and a second voltage negative terminal 7b. And a negative voltage path 9b to be connected.
  • the positive voltage path 9a includes a first connection point 8a, a second connection point 8b, and a third connection point 8c in order from the first voltage positive terminal 6a side.
  • the negative voltage path 9b includes a fourth connection point 8d, a fifth connection point 8e, and a sixth connection point 8f in order from the first voltage negative terminal 6b side.
  • a first inductor 5a is connected between the first voltage positive terminal 6a and the first connection point 8a, and a first semiconductor element 2a is connected between the first connection point 8a and the second connection point 8b.
  • the reactor 4 and the second inductor 5b are connected in series in this order between the second connection point 8b and the third connection point 8c. That is, the second inductor 5 b is connected to the lower voltage side than the reactor 4.
  • the first capacitor 3a and the third inductor 5c are connected in series between the first connection point 8a and the fourth connection point 8d, and the second connection point 8b and the fifth connection point 8e are connected between the first connection point 8a and the fourth connection point 8d.
  • Two semiconductor elements 2b are connected, and a second capacitor 3b is connected between the third connection point 8c and the sixth connection point 8f.
  • connection point 8d, the fifth connection point 8e, and the sixth connection point 8f are sequentially provided in the negative voltage path 9b from the first voltage negative terminal 6b side to the second voltage negative terminal 7b side. These connection points may be anywhere provided in the negative voltage path 9b.
  • the basic configuration as a DC-DC converter is a first semiconductor element 2a, a second semiconductor element 2b, a reactor 4, a first capacitor 3a, a second capacitor 3b, and a reactor 4.
  • the DC-DC converter 1 of the present embodiment is obtained by adding a first inductor 5a, a second inductor 5b, and a third inductor 5c for removing high-frequency noise to the basic configuration.
  • the 1st inductor 5a, the 2nd inductor 5b, and the 3rd inductor 5c are comprised with the coil.
  • the first capacitor 3a is a high voltage side smoothing capacitor
  • the second capacitor 3b is a low voltage side smoothing capacitor.
  • the first semiconductor element 2a and the second semiconductor element 2b serve as a switching element and a rectifying element depending on whether the DC-DC converter is used for boosting or used for stepping down, respectively.
  • the inductance value of the second inductor 5b for removing high-frequency noise is set to a value that is sufficiently smaller than the inductance value of the reactor 4 and does not affect the operation of the DC component.
  • the inductance value of the second inductor 5b is preferably set to 30% or less of the inductance value of the reactor 4.
  • the inductance value of the third inductor 5c for removing high frequency noise is preferably set to a value smaller than the inductance value of the second inductor 5b for removing high frequency noise.
  • the inductance value of the third inductor 5c is preferably set to 10% or less of the inductance value of the first inductor 5a.
  • FIG. 2 is a schematic diagram showing a closed circuit loop related to the smoothing capacitor in the DC-DC converter 1 of the present embodiment.
  • the DC-DC converter 1 includes a series circuit of a first semiconductor element 2a, a first capacitor 3a, a third inductor 5c, a second capacitor 3b, a second inductor 5b, and a reactor 4 as indicated by arrows in FIG.
  • a second closed circuit loop 10b formed of a series circuit of a first semiconductor element 2a, a first capacitor 3a, a third inductor 5c, and a second semiconductor element 2b;
  • High frequency noise generated in the first semiconductor element 2a is superimposed on the first closed circuit loop 10a.
  • High-frequency noise generated in the first semiconductor element 2a and the second semiconductor element 2b is superimposed on the second closed circuit loop 10b.
  • High-frequency noise generated in the second semiconductor element 2b is superimposed on the third closed circuit loop 10c.
  • the first inductor 5a for removing high frequency noise can suppress high frequency noise leaking to the outside from the first closed circuit loop 10a and the second closed circuit loop 10b via the first voltage positive terminal 6a.
  • the second inductor 5b for removing high-frequency noise has an inductance value that is sufficiently smaller than the inductance value of the reactor 4, and is set so as not to affect the operation of the DC component.
  • the high frequency noise generated in the first semiconductor element 2a and the second semiconductor element 2b superimposed on the three closed circuit loop 10c can be attenuated.
  • the second inductor 5b can suppress high-frequency noise leaking from the first closed circuit loop 10a and the third closed circuit loop 10c to the outside via the second voltage positive terminal 7a.
  • the inductance value of the third inductor 5c for removing high-frequency noise is smaller than the inductance value of the first inductor 5a, the first semiconductor element 2a superimposed on the first closed circuit loop 10a and the second closed circuit loop 10b and High frequency noise generated in the second semiconductor element 2b can be attenuated.
  • the inductance value of the first inductor 5a is preferably a value for reducing noise in the frequency region of 150 kHz to 100 MHz.
  • the inductance value of the second inductor 5b is preferably a value for reducing noise in a frequency region of 10 MHz or higher.
  • the inductance value of the third inductor 5c is preferably a value for reducing noise in a frequency region of 70 MHz or higher.
  • the high frequency noise superimposed on the internal closed circuit loop can be attenuated, and the high frequency leaked to the outside via the high voltage side or low voltage side terminal. Noise can be suppressed.
  • electronic devices can be arranged at a higher density in the vicinity of the DC-DC converter, so that electronic components are mounted at a higher density. It can be suitably used in the case of an electronic circuit or an in-vehicle electronic device where electronic devices are densely packed.
  • the three closed circuit loops 10a, 10b, and 10c described above can be regarded as a series circuit of an inductance component (L) and a capacitance component (C) existing in each closed circuit loop.
  • a surge voltage due to LC resonance is generated with respect to the switching operation of the semiconductor element.
  • FIG. 3 is a schematic diagram of the voltage waveform of this surge voltage. If this surge voltage exceeds the withstand voltage of the semiconductor element, it may cause a failure. Therefore, the inductance values of the first inductor, the second inductor, and the third inductor are set so that the surge voltage does not exceed the withstand voltage of the semiconductor element. It is preferable to do.
  • the first semiconductor element 2a functions as a switching element
  • the second semiconductor element 2b functions as a rectifier element
  • the first semiconductor element 2a functions as a rectifying element
  • the second semiconductor element 2b functions as a switching element.
  • FIG. 4 is a schematic diagram of the step-down converter in the present embodiment.
  • a MOSFET is used as a switching element in the first semiconductor element 2a
  • a diode is used as a rectifying element in the second semiconductor element 2b.
  • FIG. 5 is a schematic diagram of the boost converter in the present embodiment.
  • a diode is used as the rectifying element in the first semiconductor element 2a
  • a MOSFET is used as the switching element in the second semiconductor element 2b.
  • switching element other switching elements such as IGBT and thyristor can be used in addition to the MOSFET.
  • FIG. 6 and 7 are characteristic diagrams for explaining the noise reduction effect in the present embodiment.
  • the high voltage V HIGH is 12 V
  • the low voltage V LOW is 5 V
  • the inductance value of the first inductor 5 a is 3 ⁇ H
  • the inductance value of the reactor 4 is 33 ⁇ H
  • the first capacitor 3 a and
  • the capacitance of the second capacitor 3b is set to several tens of ⁇ F.
  • FIG. 6 shows a calculation result of a noise current reduction effect of 100 MHz to 1 GHz flowing through the first capacitor 3a
  • FIG. 7 shows a calculation result of a noise current reduction effect of 100 MHz to 1 GHz flowing through the second capacitor 3b.
  • the vertical axis of FIGS. 6 and 7 represents the reduction rate (NR) with respect to the noise current value in the conventional DC-DC converter that does not include the first inductor, the second inductor, and the third inductor in the circuit diagram shown in FIG. Is shown in dB. 6 and 7 indicate the ratio (R1) of the inductance value of the third inductor to the inductance value of the first inductor and the ratio (R2) of the inductance value of the second inductor to the inductance value of the reactor, respectively. .
  • the inductance value of the third inductor 5c is preferably set to 50% or less of the inductance value of the first inductor 5a. In order not to affect the operation of the direct current component, the inductance value of the third inductor 5c is more preferably set to 10% or less of the inductance value of the first inductor 5a.
  • the inductance value of the second inductor 5 b is preferably set to 30% or less of the inductance value of the reactor 4. In order not to affect the operation of the direct current component, it is more preferable that the inductance value of the second inductor 5 b is 10% or less of the inductance value of the reactor 4.
  • FIG. FIG. 8 is a schematic diagram of a DC-DC converter according to Embodiment 2 for carrying out the present invention.
  • the basic configuration of the DC-DC converter in the present embodiment is the same as that of the DC-DC converter described in the first embodiment, but the position where the third inductor 5c is provided is different.
  • the third inductor 5c is connected in series with the first capacitor 3a between the first connection point 8a and the fourth connection point 8d, but in the present embodiment, the third inductor 5c is connected. As shown in FIG. 8, 5c is connected in series with the first semiconductor element 2a between the first connection point 8a and the second connection point 8b.
  • the high-frequency noise superimposed on the internal closed circuit loop can be attenuated and the terminal on the high voltage side or the low voltage side can be connected as in the first embodiment. It is possible to suppress high frequency noise leaking to the outside.
  • the third inductor 5c is provided in the positive voltage path 9a, there is also an effect that it contributes to suppression of high frequency noise leaking to the outside via the second voltage positive terminal 7a.
  • FIG. FIG. 9 is a schematic diagram of a DC-DC converter according to Embodiment 3 for carrying out the present invention.
  • the DC-DC converter in the present embodiment has the same basic configuration as the DC-DC converter described in the first embodiment, but uses a parasitic inductance of wiring as the third inductor 5c.
  • the third inductor 5c is constituted by a coil.
  • the third inductor 5c includes the first connection point 8a and the fourth connection point as shown in FIG.
  • the wiring between 8d is formed in a zigzag shape, and the parasitic inductance resulting from the zigzag wiring is used.
  • there are methods such as making the wiring longer and making the wiring thinner in addition to the zigzag shape.
  • the high-frequency noise superimposed on the internal closed circuit loop can be attenuated and the terminal on the high voltage side or the low voltage side can be connected as in the first embodiment. It is possible to suppress high frequency noise leaking to the outside.
  • the parasitic inductance of the wiring is used as the third inductor 5c, the number of parts can be reduced.
  • the parasitic inductance of the wiring between the first connection point 8a and the fourth connection point 8d is used as the third inductor 5c, but as described in the second embodiment.
  • the third inductor 5c is provided between the first connection point 8a and the second connection point 8b
  • the parasitic inductance of the wiring between the first connection point 8a and the second connection point 8b is used. You can also.
  • FIG. FIG. 10 is a schematic diagram of a DC-DC converter according to Embodiment 4 for carrying out the present invention.
  • the basic configuration of the DC-DC converter includes the first semiconductor element 2a, the second semiconductor element 2b, the reactor 4, the first capacitor 3a, the second capacitor 3b, and the reactor 4. In this embodiment, it is configured using three or more semiconductor elements.
  • the DC-DC converter of the present embodiment is the same as the DC-DC converter described in FIG. 1 of the first embodiment except that a third semiconductor element 2c and a fourth semiconductor element 2d are added as shown in FIG. It is.
  • the third semiconductor element 2c is connected in series with the reactor 4 and the second inductor 5b between the second connection point 8b and the third connection point 8c.
  • the fourth semiconductor element 2d is connected between the low voltage side of the reactor 4 and the negative voltage path 9b.
  • the high-frequency noise superimposed on the internal closed circuit loop can be attenuated and the terminal on the high voltage side or the low voltage side can be connected as in the first embodiment. It is possible to suppress high frequency noise leaking to the outside.
  • any one of the first inductor 5a, the second inductor 5b, and the third inductor 5c can attenuate high-frequency noise generated in the semiconductor element, and the first voltage positive terminal 6a or the second voltage positive terminal 7a can be It is possible to suppress high frequency noise leaking to the outside.
  • the third inductor 5c is provided between the first connection point 8a and the fourth connection point 8d as in the first embodiment, but as in the second embodiment, You may provide between the 1st connection point 8a and the 2nd connection point 8b. Furthermore, as in the third embodiment, a parasitic inductance of wiring may be used as the third inductor 5c.
  • Embodiment 5 FIG.
  • a surge voltage due to LC resonance is generated with respect to the switching operation of the semiconductor element.
  • a DC-DC converter capable of reducing this surge voltage will be described.
  • FIG. 11 is a schematic diagram of a DC-DC converter according to Embodiment 5 for carrying out the present invention.
  • the DC-DC converter in the present embodiment has the same basic configuration as the DC-DC converter described in the first embodiment, but has an LC resonance absorption circuit connected in parallel with the semiconductor element.
  • the DC-DC converter 1 has an RC snubber circuit 11a connected in parallel to the first semiconductor element 2a in the DC-DC converter shown in FIG. 1 of the first embodiment. Further, an RC snubber circuit 11b is connected in parallel with the second semiconductor element 2b. These RC snubber circuits 11a and 11b function as LC resonance absorption circuits.
  • the high-frequency noise superimposed on the internal closed circuit loop can be attenuated and the terminal on the high voltage side or the low voltage side can be connected as in the first embodiment. It is possible to suppress high frequency noise leaking to the outside.
  • an RC snubber circuit is connected in parallel with the semiconductor element, it is possible to suppress LC resonance that occurs in a closed circuit loop formed by a semiconductor element, a capacitor, and the like, thereby reducing surge voltage generated by LC resonance. can do.
  • C snubber circuit comprised by the capacitor other than RC snubber circuit, RCD snubber circuit which combined resistance, a capacitor, and a diode, etc. may be used. it can.
  • FIG. 12 is a schematic diagram of another DC-DC converter according to the present embodiment. As shown in FIG. 12, this DC-DC converter may include C snubber circuits 12a and 12b instead of the RC snubber circuit as an LC resonance absorption circuit connected in parallel with the semiconductor element.
  • the LC resonance absorption circuit is connected in parallel to both the first semiconductor element 2a and the second semiconductor element, but the same is true even if only one of the semiconductor elements is connected. effective.
  • an LC resonance absorption circuit may be connected in parallel with the semiconductor elements. Even in such a case, the LC resonance absorption circuit can suppress LC resonance that occurs in a closed circuit loop formed of a semiconductor element, a capacitor, or the like, so that a surge voltage generated by LC resonance can be reduced.
  • 1 DC-DC converter 2a first semiconductor element, 2b second semiconductor element 2c third semiconductor element, 2d fourth semiconductor element 3a first capacitor, 3b second capacitor, 4 reactor 5a first inductor, 5b second inductor, 5c third inductor 6a first voltage positive terminal, 6b first voltage negative terminal 7a second voltage positive terminal, 7b second voltage negative terminal 8a to 8e first to sixth connection point 9a positive voltage path, 9b negative voltage path 10a 1st closed circuit loop, 10b 2nd closed circuit loop 10c 3rd closed circuit loop 11a, 11b RC snubber circuit 12a, 12b C snubber circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

高電圧側の第１電圧正端子（６ａ）および第１電圧負端子（６ｂ）、低電圧側の第２電圧正端子（７ａ）および第２電圧負端子（７ｂ）、電圧正端子間をつなぐ正電圧経路（９ａ）、並びに電圧負端子間をつなぐ負電圧経路（９ｂ）を備えており、正電圧経路（９ａ）の第１電圧正端子（６ａ）と第１接続点（８ａ）との間には第１インダクタ（５ａ）が接続されており、第２接続点（８ｂ）と第３接続点（８ｃ）との間にはリアクトル（４）および第２インダクタ（５ｂ）がこの順に直列に接続されており、第１接続点（８ａ）と負電圧経路（９ｂ）との間には第１コンデンサ（３ａ）および第３インダクタ（５ｃ）が直列に接続されており、第２インダクタ（５ｂ）のインダクタンス値をリアクトル（４）のインダクタンス値より小さく、第３インダクタ（５ｃ）のインダクタンス値を第１インダクタ（５ａ）のインダクタンス値より小さくしたものである。

Description

ＤＣ－ＤＣコンバータ
　この発明は、任意の電圧の直流電力の入力に対して所定の電圧に変換して直流電力として出力するＤＣ－ＤＣコンバータに関する。
　ＤＣ－ＤＣコンバータは、スイッチング素子である半導体素子と電流・電圧平滑用のコンデンサ（平滑コンデンサ）とリアクトルとで構成されている。また、高周波ノイズの低減を目的として、インダクタとキャパシタからなるノイズフィルタがしばしば挿入されている。このように構成されたＤＣ－ＤＣコンバータでは、インダクタはノイズを減衰させ、平滑コンデンサを含むキャパシタはノイズをバイパスする役割がある。しかしながら、数百ＭＨｚ以上の高周波帯域では、ノイズ源である半導体素子と平滑コンデンサとにより形成される閉回路ループがアンテナとなり、この閉回路ループに半導体素子から発生する高周波ノイズが漏洩することで、この閉回路ループから外部へ放出される放射ノイズを発生させてしまうという問題がある。
　このような問題に対して、従来のＤＣ－ＤＣコンバータでは、平滑コンデンサに直列にインダクタを接続して閉回路ループに漏洩する高周波ノイズを減衰させていた。この場合、平滑コンデンサに直列に接続されたインダクタのインダクタンス値は、直流成分に含まれるリップルには作用せず、高周波ノイズのみ通過を抑制するように小さな値に設定されている。
特開平９－２７１１６５号公報（３－４頁、図１）
　しかしながら、平滑コンデンサに直列にインダクタを接続した従来のＤＣ－ＤＣコンバータでは、２次側（出力側）から漏洩するノイズを低減できないため、十分な高周波ノイズ低減効果が得られないという問題があった。
　この発明は、上述のような課題を解決するためになされたもので、ＤＣ－ＤＣコンバータの高電圧側および低電圧側の両方の平滑コンデンサに関係した閉回路ループに漏洩する高周波ノイズを減衰させることを目的とする。
　この発明に係るＤＣ－ＤＣコンバータにおいては、第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子おび第２電圧負端子とを備えており、第１電圧正端子と第２電圧正端子との間をつなぐ正電圧経路を備え、第１電圧負端子と第２電圧負端子との間をつなぐ負電圧経路を備え、正電圧経路には、第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、第１電圧正端子と第１接続点との間には第１インダクタが接続されており、第１接続点と第２接続点との間には第１半導体素子が接続されており、第２接続点と第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、第１接続点と負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、第２接続点と負電圧経路との間には第２半導体素子が接続されており、第３接続点と負電圧経路との間には第２コンデンサが接続されており、第２インダクタのインダクタンス値をリアクトルのインダクタンス値より小さく、第３インダクタのインダクタンス値を第１インダクタのインダクタンス値より小さくしたものである。
　この発明に係る別のＤＣ－ＤＣコンバータにおいては、上記第３インダクタが第１接続点と負電圧経路との間ではなく、第１接続点と第２接続点との間に接続されたものである。
　この発明は、第２インダクタのインダクタンス値をリアクトルのインダクタンス値より小さく設定し、第３インダクタのインダクタンス値を前記第１インダクタのインダクタンス値より小さく設定しているので、直流成分の動作に影響を与えずにＤＣ－ＤＣコンバータの高電圧側および低電圧側の両方の平滑コンデンサに関係した閉回路ループに漏洩する高周波ノイズを減衰させることができる。
この発明の実施の形態１を示すＤＣ－ＤＣコンバータの模式図である。 この発明の実施の形態１のＤＣ－ＤＣコンバータの閉回路ループの模式図である。 この発明の実施の形態１におけるサージ電圧の電圧波形の模式図である。 この発明の実施の形態１を示す降圧コンバータの模式図である。 この発明の実施の形態１を示す昇圧コンバータの模式図である。 この発明の実施の形態１のノイズ低減効果を示す特性図である。 この発明の実施の形態１のノイズ低減効果を示す特性図である。 この発明の実施の形態２を示すＤＣ－ＤＣコンバータの模式図である。 この発明の実施の形態３を示すＤＣ－ＤＣコンバータの模式図である。 この発明の実施の形態４を示すＤＣ－ＤＣコンバータの模式図である。 この発明の実施の形態５を示すＤＣ－ＤＣコンバータの模式図である。 この発明の実施の形態５を示すＤＣ－ＤＣコンバータの模式図である。
実施の形態１．
　図１は、この発明を実施するための実施の形態１に係るＤＣ－ＤＣコンバータの模式図である。ここで、ＤＣ－ＤＣコンバータとは、任意の電圧の直流電力から所定の電圧の直流電力に変換する機能を有する直流－直流変換器である。電圧の高い方を高電圧ＶＨＩＧＨとし、低電圧ＶＬＯＷは高電圧ＶＨＩＧＨより低い電圧とする。高電圧ＶＨＩＧＨ側を入力側、低電圧ＶＬＯＷ側を出力側とした場合は直流電圧を降圧させる降圧ＤＣ－ＤＣコンバータとして、低電圧側を入力側、高電圧側を出力側とした場合は直流電圧を昇圧させる昇圧ＤＣ－ＤＣコンバータとして機能する。
　図１に示すＤＣ－ＤＣコンバータ１においては、第１電圧として高電圧ＶＨＩＧＨとし、第２電圧として低電圧ＶＬＯＷとしている。図１において、ＤＣ－ＤＣコンバータ１は、高電圧ＶＨＩＧＨに対する入出力の端子対となる第１電圧正端子６ａと第１電圧負端子６ｂ、および低電圧ＶＬＯＷに対する入出力の端子対となる第２電圧正端子７ａと第２電圧負端子７ｂを備えている。さらに、ＤＣ－ＤＣコンバータ１は、第１電圧正端子６ａと第２電圧正端子７ａとの間をつなぐ正電圧経路９ａと、第１電圧負端子６ｂと第２電圧負端子７ｂとの間をつなぐ負電圧経路９ｂとを備えている。
　正電圧経路９ａには、第１電圧正端子６ａ側から順に第１接続点８ａ、第２接続点８ｂおよび第３接続点８ｃが備えられている。負電圧経路９ｂには、第１電圧負端子６ｂ側から順に第４接続点８ｄ、第５接続点８ｅおよび第６接続点８ｆが備えられている。
　第１電圧正端子６ａと第１接続点８ａとの間には第１インダクタ５ａが接続されており、第１接続点８ａと第２接続点８ｂとの間には第１半導体素子２ａが接続されており、第２接続点８ｂと第３接続点８ｃとの間にはリアクトル４および第２インダクタ５ｂがこの順に直列に接続されている。つまり、第２インダクタ５ｂは、リアクトル４より低電圧側に接続されている。
　第１接続点８ａと第４接続点８ｄとの間には第１コンデンサ３ａおよび第３インダクタ５ｃが直列に接続されており、第２接続点８ｂと第５接続点８ｅとの間には第２半導体素子２ｂが接続されており、第３接続点８ｃと第６接続点８ｆとの間には第２コンデンサ３ｂが接続されている。
　なお、第４接続点８ｄ、第５接続点８ｅおよび第６接続点８ｆは、第１電圧負端子６ｂ側から第２電圧負端子７ｂ側に向かう負電圧経路９ｂに順に備えられているが、これらの接続点は負電圧経路９ｂに備えられていればどこでもよい。
　ＤＣ－ＤＣコンバータとしての基本構成は、第１半導体素子２ａ、第２半導体素子２ｂ、リアクトル４、第１コンデンサ３ａ、第２コンデンサ３ｂおよびリアクトル４である。本実施の形態のＤＣ－ＤＣコンバータ１は、その基本構成に高周波ノイズ除去用の第１インダクタ５ａ、第２インダクタ５ｂおよび第３インダクタ５ｃが追加されたものである。なお、第１インダクタ５ａ、第２インダクタ５ｂおよび第３インダクタ５ｃはコイルで構成されている。第１コンデンサ３ａは、高電圧側の平滑コンデンサであり、第２コンデンサ３ｂは、低電圧側の平滑コンデンサである。後述するように、第１半導体素子２ａおよび第２半導体素子２ｂは、このＤＣ－ＤＣコンバータが昇圧用として用いられる場合と降圧用として用いられる場合とによって、それぞれスイッチング素子および整流素子となる。
　高周波ノイズ除去用の第２インダクタ５ｂのインダクタンス値は、リアクトル４のインダクタンス値よりも十分小さく、直流成分の動作に影響を与えない値に設定されていることが好ましい。例えば、第２インダクタ５ｂのインダクタンス値は、リアクトル４のインダクタンス値の３０％以下に設定されていることが好ましい。また、高周波ノイズ除去用の第３インダクタ５ｃのインダクタンス値は、高周波ノイズ除去用の第２インダクタ５ｂのインダクタンス値よりも小さい値に設定されていることが好ましい。例えば、第３インダクタ５ｃのインダクタンス値は、第１インダクタ５ａのインダクタンス値の１０％以下に設定されていることが好ましい。
　このように構成されたＤＣ－ＤＣコンバータ１の作用について説明する。
　図２は、本実施の形態のＤＣ－ＤＣコンバータ１における平滑コンデンサに関係した閉回路ループを示した模式図である。このＤＣ－ＤＣコンバータ１には、図２において矢印で示したように、第１半導体素子２ａ、第１コンデンサ３ａ、第３インダクタ５ｃ、第２コンデンサ３ｂ、第２インダクタ５ｂおよびリアクトル４の直列回路で形成される第１閉回路ループ１０ａと、第１半導体素子２ａ、第１コンデンサ３ａ、第３インダクタ５ｃおよび第２半導体素子２ｂの直列回路で形成される第２閉回路ループ１０ｂと、第２半導体素子２ｂ、第２コンデンサ３ｂ、第２インダクタ５ｂおよびリアクトル４の直列回路で形成される第３閉回路ループ１０ｃとの３種類の閉回路ループが存在する。
　第１閉回路ループ１０ａには、第１半導体素子２ａで発生する高周波ノイズが重畳される。第２閉回路ループ１０ｂには、第１半導体素子２ａおよび第２半導体素子２ｂで発生する高周波ノイズが重畳される。第３閉回路ループ１０ｃには、第２半導体素子２ｂで発生する高周波ノイズが重畳される。
　高周波ノイズ除去用の第１インダクタ５ａは、第１閉回路ループ１０ａおよび第２閉回路ループ１０ｂから第１電圧正端子６ａを経由して外部へ漏洩する高周波ノイズを抑制することができる。
　高周波ノイズ除去用の第２インダクタ５ｂは、そのインダクタンス値がリアクトル４のインダクタンス値よりも十分小さく、直流成分の動作に影響を与えないように設定されているので、第１閉回路ループ１０ａおよび第３閉回路ループ１０ｃに重畳される第１半導体素子２ａおよび第２半導体素子２ｂで発生する高周波ノイズを減衰させることができる。また、この第２インダクタ５ｂは、第１閉回路ループ１０ａおよび第３閉回路ループ１０ｃから第２電圧正端子７ａを経由して外部へ漏洩する高周波ノイズを抑制することができる。
　高周波ノイズ除去用の第３インダクタ５ｃは、そのインダクタンス値が第１インダクタ５ａのインダクタンス値よりも小さいので、第１閉回路ループ１０ａおよび第２閉回路ループ１０ｂに重畳される第１半導体素子２ａおよび第２半導体素子２ｂで発生する高周波ノイズを減衰させることができる。
　例えば、第１インダクタ５ａのインダクタンス値は、１５０ｋＨｚ～１００ＭＨｚの周波数領域のノイズを低減するための値であることが好ましい。また、第２インダクタ５ｂのインダクタンス値は、１０ＭＨｚ以上の周波数領域のノイズを低減するための値であることが好ましい。第３インダクタ５ｃのインダクタンス値は、７０ＭＨｚ以上の周波数領域のノイズを低減するための値であることが好ましい。
　このように構成されたＤＣ－ＤＣコンバータにおいては、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
　また、閉回路ループから外部へ放出される放射ノイズを低減できることから、このＤＣ－ＤＣコンバータの近傍に、より高密度に電子機器を配置することができるため、電子部品が高密度実装されている電子回路や、電子機器が密集する車載電子機器のような場合に好適に使用できる。
　なお、上述の３つの閉回路ループ１０ａ、１０ｂ、１０ｃにはそれぞれの閉回路ループに存在するインダクタンス成分（Ｌ）とキャパシタンス成分（Ｃ）との直列回路と見なすことができ、各閉回路ループにおいて、半導体素子のスイッチング動作に対してＬＣ共振によるサージ電圧が発生する。
　図３は、このサージ電圧の電圧波形の模式図である。このサージ電圧が半導体素子の耐電圧を超えると故障の原因となるため、このサージ電圧が半導体素子の耐電圧を超えないように、第１インダクタ、第２インダクタおよび第３インダクタのインダクタンス値を設定することが好ましい。
　また、本実施の形態で説明したＤＣ－ＤＣコンバータを降圧コンバータとして機能させる場合は、第１半導体素子２ａをスイッチング素子、第２半導体素子２ｂを整流素子として機能させ、昇圧コンバータとして機能させる場合は、第１半導体素子２ａを整流素子、第２半導体素子２ｂをスイッチング素子として機能させる。
　図４は、本実施の形態における降圧コンバータの模式図である。図４において、このＤＣ－ＤＣコンバータを降圧コンバータとして機能させるために、第１半導体素子２ａにスイッチング素子としてＭＯＳＦＥＴを用いており、第２半導体素子２ｂに整流素子としてダイオードを用いている。また、図５は、本実施の形態における昇圧コンバータの模式図である。図５において、このＤＣ－ＤＣコンバータを昇圧コンバータとして機能させるために、第１半導体素子２ａに整流素子としてダイオードを用いており、第２半導体素子２ｂにスイッチング素子としてＭＯＳＦＥＴを用いている。
　なお、スイッチング素子としては、ＭＯＳＦＥＴ以外に、ＩＧＢＴやサイリスタなど別のスイッチング素子を用いることもできる。
　次に、本実施の形態におけるノイズ低減効果をより具体的に説明する。図６および図７は、本実施の形態におけるノイズ低減効果を説明する特性図である。図５に示したＤＣ－ＤＣコンバータにおいて、高電圧ＶＨＩＧＨを１２Ｖ、低電圧ＶＬＯＷを５Ｖとし、第１インダクタ５ａのインダクタンス値を３μＨ、リアクトル４のインダクタンス値を３３μＨとし、第１コンデンサ３ａおよび第２コンデンサ３ｂの静電容量を数十μＦとする。図６は、第１コンデンサ３ａを流れる１００ＭＨｚ～１ＧＨｚのノイズ電流の低減効果、図７は第２コンデンサ３ｂを流れる１００ＭＨｚ～１ＧＨｚのノイズ電流の低減効果を計算により算出したものである。図６および図７の縦軸は、図５に示す回路図において、第１インダクタ、第２インダクタおよび第３インダクタを備えていない従来のＤＣ－ＤＣコンバータでのノイズ電流値に対する低減率（ＮＲ）をｄＢで示している。図６および図７の横軸は、第３インダクタのインダクタンス値の第１インダクタのインダクタンス値に対する割合（Ｒ１）、第２インダクタのインダクタンス値のリアクトルのインダクタンス値に対する割合（Ｒ２）をそれぞれ示している。
　図６からわかるように、第３インダクタ５ｃのインダクタンス値は、第１インダクタ５ａのインダクタンス値の５０％以下に設定されていることが好ましい。直流成分の動作に影響を与えないためには、第３インダクタ５ｃのインダクタンス値を、第１インダクタ５ａのインダクタンス値の１０％以下とすることがより好ましい。
　また、図７からわかるように、ノイズ低減効果を得るためには、第２インダクタ５ｂのインダクタンス値は、リアクトル４のインダクタンス値の３０％以下に設定されていることが好ましい。直流成分の動作に影響を与えないためには、第２インダクタ５ｂのインダクタンス値を、リアクトル４のインダクタンス値の１０％以下とすることがより好ましい。
実施の形態２．
　図８は、この発明を実施するための実施の形態２に係るＤＣ－ＤＣコンバータの模式図である。本実施の形態におけるＤＣ－ＤＣコンバータは、実施の形態１で説明したＤＣ－ＤＣコンバータと基本構成は同じであるが、第３インダクタ５ｃが設けられる位置が異なるものである。
　実施の形態１においては、第３インダクタ５ｃは第１接続点８ａと第４接続点８ｄとの間に第１コンデンサ３ａと直列に接続されていたが、本実施の形態においては、第３インダクタ５ｃは、図８に示すように、第１接続点８ａと第２接続点８ｂとの間に第１半導体素子２ａと直列に接続されている。
　このように構成されたＤＣ－ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
　また、第３インダクタ５ｃが正電圧経路９ａに設けられているので、第２電圧正端子７ａを経由して外部へ漏洩する高周波ノイズの抑制にも寄与するという効果もある。
実施の形態３．
　図９は、この発明を実施するための実施の形態３に係るＤＣ－ＤＣコンバータの模式図である。本実施の形態におけるＤＣ－ＤＣコンバータは、実施の形態１で説明したＤＣ－ＤＣコンバータと基本構成は同じであるが、第３インダクタ５ｃとして配線の寄生インダクタンスを利用したものである。
　実施の形態１においては、第３インダクタ５ｃはコイルで構成されていたが、本実施の形態においては、第３インダクタ５ｃは、図９に示すように、第１接続点８ａと第４接続点８ｄとの間の配線をジグザグ形状とし、このジグザグ形状の配線に起因する寄生インダクタンスを利用している。配線の寄生インダクタンスに第３インダクタ５ｃとして必要なインダクタンス値をもたせるためには、ジグザグ形状のほかに例えば配線を長くする、配線を細くするなどの方法がある。
　このように構成されたＤＣ－ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
　また、配線の寄生インダクタンスを第３インダクタ５ｃとして利用しているので、部品点数を減らすことができる。
　なお、本実施の形態においては、第３インダクタ５ｃとして、第１接続点８ａと第４接続点８ｄとの間の配線の寄生インダクタンスを利用しているが、実施の形態２で説明したように、第３インダクタ５ｃを第１接続点８ａと第２接続点８ｂとの間に設けた場合には、第１接続点８ａと第２接続点８ｂとの間の配線の寄生インダクタンスを利用することもできる。
実施の形態４．
　図１０は、この発明を実施するための実施の形態４に係るＤＣ－ＤＣコンバータの模式図である。実施の形態１においては、ＤＣ－ＤＣコンバータの基本構成として、第１半導体素子２ａ、第２半導体素子２ｂ、リアクトル４、第１コンデンサ３ａ、第２コンデンサ３ｂおよびリアクトル４で構成したが、本実施の形態においては、３個以上の半導体素子を用いて構成したものである。
　本実施の形態のＤＣ－ＤＣコンバータは、実施の形態１の図１で説明したＤＣ－ＤＣコンバータにおいて、図１０に示すように、第３半導体素子２ｃおよび第４半導体素子２ｄが追加されたものである。第３半導体素子２ｃは、第２接続点８ｂと第３接続点８ｃとの間で、リアクトル４および第２インダクタ５ｂに直列に接続されている。第４半導体素子２ｄは、リアクトル４の低電圧側と負電圧経路９ｂとの間に接続されている。
　　このように構成されたＤＣ－ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
　本実施の形態のＤＣ－ＤＣコンバータでは、図１０からわかるように内部に形成される平滑コンデンサに関係する閉回路ループは３種類以上あるが、本実施の形態においては、全ての閉回路ループに対して、第１インダクタ５ａ、第２インダクタ５ｂおよび第３インダクタ５ｃのいずれかが半導体素子で発生する高周波ノイズを減衰させることができると共に、第１電圧正端子６ａあるいは第２電圧正端子７ａを経由して外部へ漏洩する高周波ノイズを抑制することができる。
　また、スイッチング素子と整流素子としてそれぞれ機能する２つの半導体素子の組を２組備えているので、高電圧側と低電圧側双方に電流を流すことができる。
　なお、本実施の形態においては、実施の形態１と同様に、第３インダクタ５ｃを第１接続点８ａと第４接続点８ｄとの間に設けているが、実施の形態２と同様に、第１接続点８ａと第２接続点８ｂとの間に設けてもよい。さらには、実施の形態３と同様に、第３インダクタ５ｃとして配線の寄生インダクタンスを利用してもよい。
実施の形態５．
　実施の形態１においては、図２に示したように、３つの閉回路ループのそれぞれの閉回路ループにおいて、半導体素子のスイッチング動作に対してＬＣ共振によるサージ電圧が発生する。実施の形態５においては、このサージ電圧を低減することができるＤＣ－ＤＣコンバータについて説明する。
　図１１は、この発明を実施するための実施の形態５に係るＤＣ－ＤＣコンバータの模式図である。本実施の形態におけるＤＣ－ＤＣコンバータは、実施の形態１で説明したＤＣ－ＤＣコンバータと基本構成は同じであるが、半導体素子と並列にＬＣ共振吸収回路を接続したものである。
　図１１に示すように、本実施の形態におけるＤＣ－ＤＣコンバータ１は、実施の形態１の図１に示したＤＣ－ＤＣコンバータにおいて、第１半導体素子２ａと並列にＲＣスナバ回路１１ａを接続し、さらに第２半導体素子２ｂと並列にＲＣスナバ回路１１ｂを接続したものである。これらのＲＣスナバ回路１１ａ、１１ｂはＬＣ共振吸収回路として機能する。
　このように構成されたＤＣ－ＤＣコンバータにおいては、実施の形態１と同様に、内部の閉回路ループに重畳される高周波ノイズを減衰させることができると共に、高電圧側あるいは低電圧側の端子を経由して外部へ漏洩する高周波ノイズを抑制することができる。
　また、半導体素子と並列にＲＣスナバ回路が接続されているので、半導体素子やコンデンサなどで形成される閉回路ループで生じるＬＣ共振を抑制することができるので、ＬＣ共振で発生するサージ電圧を低減することができる。
　なお、ＬＣ共振吸収回路としてＲＣスナバ回路を用いる例を示したが、ＲＣスナバ回路以外に、コンデンサで構成されたＣスナバ回路、抵抗とコンデンサとダイオードとを組み合わせたＲＣＤスナバ回路などを用いることもできる。
　図１２は、本実施の形態に係る別のＤＣ－ＤＣコンバータの模式図である。図１２に示すように、このＤＣ－ＤＣコンバータは、半導体素子と並列に接続するＬＣ共振吸収回路として、ＲＣスナバ回路に替えてＣスナバ回路１２ａ、１２ｂを備えてもよい。
　なお、本実施の形態においては、第１半導体素子２ａおよび第２半導体素子の両方にそれぞれ並列にＬＣ共振吸収回路を接続しているが、どちらか一方の半導体素子にのみ接続しても同様な効果がある。
　さらに、実施の形態４で説明した、２つの半導体素子の組を２組以上備えたＤＣ－ＤＣコンバータにおいても、半導体素子と並列にＬＣ共振吸収回路を接続してもよい。その場合でも、ＬＣ共振吸収回路が半導体素子やコンデンサなどで形成される閉回路ループで生じるＬＣ共振を抑制することができるので、ＬＣ共振で発生するサージ電圧を低減することができる。
１　ＤＣ－ＤＣコンバータ、　２ａ　第１半導体素子、　２ｂ　第２半導体素子
２ｃ　第３半導体素子、　２ｄ　第４半導体素子
３ａ　第１コンデンサ、　３ｂ　第２コンデンサ、　４　リアクトル
５ａ　第１インダクタ、　５ｂ　第２インダクタ、　５ｃ　第３インダクタ
６ａ　第１電圧正端子、　６ｂ　第１電圧負端子
７ａ　第２電圧正端子、　７ｂ　第２電圧負端子
８ａ～８ｅ　第１～第６接続点
９ａ　正電圧経路、　９ｂ　負電圧経路
１０ａ　第１閉回路ループ、　１０ｂ　第２閉回路ループ
１０ｃ　第３閉回路ループ
１１ａ、１１ｂ　ＲＣスナバ回路
１２ａ、１２ｂ　Ｃスナバ回路

Claims (9)

  1. 第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
    前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子および第２電圧負端子と
    を備えたＤＣ－ＤＣコンバータであって、
    前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
    前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
    前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
    前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
    前記第１接続点と前記第２接続点との間には第１半導体素子が接続されており、
    前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
    前記第１接続点と前記負電圧経路との間には第１コンデンサおよび第３インダクタが直列に接続されており、
    前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
    前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
    前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
    前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さい
    ことを特徴とするＤＣ－ＤＣコンバータ。
  2. 前記第１接続点と前記負電圧経路との間の配線の形状に起因する寄生インダクのインダクタンス値を前記第３インダクタに必要なインダクタンス値と一致させ、前記第３インダクタを前記配線に生じる寄生インダクタとする
    ことを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。
  3. 第１電圧の直流電力に対する入出力の端子対となる第１電圧正端子および第１電圧負端子と、
    前記第１電圧より低い第２電圧の直流電力に対する入出力の端子対となる第２電圧正端子および第２電圧負端子と
    を備えたＤＣ－ＤＣコンバータであって、
    前記第１電圧正端子と前記第２電圧正端子との間をつなぐ正電圧経路を備え、
    前記第１電圧負端子と前記第２電圧負端子との間をつなぐ負電圧経路を備え、
    前記正電圧経路には、前記第１電圧正端子側から順に第１接続点、第２接続点および第３接続点を備え、
    前記第１電圧正端子と前記第１接続点との間には第１インダクタが接続されており、
    前記第１接続点と前記第２接続点との間には第１半導体素子および第３インダクタが直列に接続されており、
    前記第２接続点と前記第３接続点との間にはリアクトルおよび第２インダクタがこの順に直列に接続されており、
    前記第１接続点と前記負電圧経路との間には第１コンデンサが接続されており、
    前記第２接続点と前記負電圧経路との間には第２半導体素子が接続されており、
    前記第３接続点と前記負電圧経路との間には第２コンデンサが接続されており、
    前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値より小さく、
    前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値より小さい
    ことを特徴とするＤＣ－ＤＣコンバータ。
  4. 前記第３インダクタは、
    前記第１接続点と前記第２接続点との間の配線に生じる寄生インダクタである
    ことを特徴とする請求項３に記載のＤＣ－ＤＣコンバータ。
  5. 前記第２インダクタのインダクタンス値は、前記リアクトルのインダクタンス値の３０％以下である
    ことを特徴とする請求項１～４のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  6. 前記第３インダクタのインダクタンス値は、前記第１インダクタのインダクタンス値の５０％以下である
    ことを特徴とする請求項１～５のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  7. 前記第１半導体素子、前記第２半導体素子、前記リアクトル、前記第１コンデンサ、前記第２コンデンサおよび前記負電圧経路で形成される閉回路ループで生じるサージ電圧が、
    前記半導体素子の耐電圧を超えないように、
    前記第１インダクタのインダクタンス値および前記第３インダクタのインダクタンス値が設定されている
    ことを特徴とする請求項１～６のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  8. 前記リアクトルと前記第２インダクタとの間に第３半導体素子が接続されており、
    前記リアクトルと前記第３半導体素子との間の前記正電圧経路と前記負電圧経路との間に第４半導体素子が接続されている
    ことを特徴とする請求項１～７のいずれか１項に記載のＤＣ－ＤＣコンバータ。
  9. 前記第１半導体素子、前記第２半導体素子、前記第３半導体素子および前記第４半導体素子の少なくとも１つの半導体素子に、当該半導体素子と並列にＬＣ共振吸収回路が接続されている
    ことを特徴とする請求項１～８のいずれか１項に記載のＤＣ－ＤＣコンバータ。
PCT/JP2016/083513 2016-03-23 2016-11-11 Ｄｃ－ｄｃコンバータ WO2017163481A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017508590A JP6241568B1 (ja) 2016-03-23 2016-11-11 Ｄｃ−ｄｃコンバータ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016058526 2016-03-23
JP2016-058526 2016-03-23

Publications (1)

Publication Number Publication Date
WO2017163481A1 true WO2017163481A1 (ja) 2017-09-28

Family

ID=59901026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/083513 WO2017163481A1 (ja) 2016-03-23 2016-11-11 Ｄｃ－ｄｃコンバータ

Country Status (2)

Country Link
JP (1) JP6241568B1 (ja)
WO (1) WO2017163481A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208173A1 (ja) * 2018-04-26 2019-10-31 株式会社村田製作所 無線通信モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004357493A (ja) * 2003-05-07 2004-12-16 Toshiba Lighting & Technology Corp 電源装置及び放電灯点灯装置並びに照明装置
JP2013027198A (ja) * 2011-07-22 2013-02-04 Minebea Co Ltd Ｄｃ−ｄｃコンバータ
WO2015182192A1 (ja) * 2014-05-29 2015-12-03 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004357493A (ja) * 2003-05-07 2004-12-16 Toshiba Lighting & Technology Corp 電源装置及び放電灯点灯装置並びに照明装置
JP2013027198A (ja) * 2011-07-22 2013-02-04 Minebea Co Ltd Ｄｃ−ｄｃコンバータ
WO2015182192A1 (ja) * 2014-05-29 2015-12-03 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208173A1 (ja) * 2018-04-26 2019-10-31 株式会社村田製作所 無線通信モジュール
US11601055B2 (en) 2018-04-26 2023-03-07 Murata Manufacturing Co., Ltd. Wireless communication module

Also Published As

Publication number Publication date
JP6241568B1 (ja) 2017-12-06
JPWO2017163481A1 (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
US10615699B2 (en) Voltage converter and voltage conversion method for reducing common mode noise
JP6945147B2 (ja) スイッチング回路装置及び電力変換装置
JP6207751B2 (ja) 電力変換装置
US20160315552A1 (en) Power source circuit
JP2006136058A (ja) ノイズフィルタ
WO2018137314A1 (zh) 一种dc-dc变换器的滤波方法、装置和终端、存储介质
US10141103B2 (en) Power supply circuit
JP6241568B1 (ja) Ｄｃ−ｄｃコンバータ
Danilovic et al. Size and weight dependence of the single stage input EMI filter on switching frequency for low voltage bus aircraft applications
US10873255B2 (en) Power supply device
US8929105B2 (en) Power source circuit
JP2009095183A (ja) スイッチング電源装置
WO2020017091A1 (ja) 電力変換装置
JP5916390B2 (ja) 電源ユニット及びそれを用いたｌｅｄ照明装置
JP2015180139A (ja) スイッチング電源装置
RU108243U1 (ru) Выходная цепь импульсного преобразователя напряжения, импульсный преобразователь напряжения и импульсный источник питания (варианты)
JP5387021B2 (ja) フィルタ回路
Xu et al. A tunable common mode inductor with an auxiliary winding network
JP2020014348A (ja) 電力変換装置
US20230327546A1 (en) Switching power supply device
CN203339943U (zh) 最小化输出纹波的二次电源变换器
JP6366777B1 (ja) 電力変換装置
Sun et al. Novel techniques to suppress the common mode EMI noise in class II off-line SMPS applications
Jha et al. Comparison of EMI generated by fly–back converter with other single switch isolated converters
Pedersen et al. EMC investigation of a Very High Frequency self-oscillating resonant power converter

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017508590

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16895504

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16895504

Country of ref document: EP

Kind code of ref document: A1