JP6945147B2 - スイッチング回路装置及び電力変換装置 - Google Patents

スイッチング回路装置及び電力変換装置 Download PDF

Info

Publication number
JP6945147B2
JP6945147B2 JP2018530410A JP2018530410A JP6945147B2 JP 6945147 B2 JP6945147 B2 JP 6945147B2 JP 2018530410 A JP2018530410 A JP 2018530410A JP 2018530410 A JP2018530410 A JP 2018530410A JP 6945147 B2 JP6945147 B2 JP 6945147B2
Authority
JP
Japan
Prior art keywords
terminal
switching circuit
inductor
port
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018530410A
Other languages
English (en)
Other versions
JPWO2018021510A1 (ja
Inventor
太樹 西本
太樹 西本
瞳 嶺岸
瞳 嶺岸
山本　温
山本　　温
正拓 山岡
正拓 山岡
徹 松嶋
徹 松嶋
修己 和田
修己 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2018021510A1 publication Critical patent/JPWO2018021510A1/ja
Application granted granted Critical
Publication of JP6945147B2 publication Critical patent/JP6945147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/16—Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters
    • H02M3/18—Conversion of dc power input into dc power output without intermediate conversion into ac by dynamic converters using capacitors or batteries which are alternately charged and discharged, e.g. charged in parallel and discharged in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

本開示は、スイッチング回路装置及び電力変換装置に関する。
近年のパワーエレクトロニクス回路では、半導体デバイスのスイッチングにより電力変換を実現している。この方式は高い電力変換効率を特長とするが、動作原理上、電圧及び／又は電流が急峻に変化するので、大きな電磁ノイズが発生する。回路から伝播するノイズを抑制するために大型のノイズフィルタが必要とされることがあり、機器の小型化を妨げる要因となっている。
従来、ノイズフィルタには、コモンモードノイズを抑制する対策部品として、コモンモードチョークコイル及びＹキャパシタ（Ｙコンデンサ）が使われる。しかし、パワーエレクトロニクス回路では、漏洩電流に対する規制によりＹキャパシタの容量が制限されるとともに、磁気飽和の回避及び銅損の低減のためにコモンモードチョークコイルが大型化するという問題がある。
ノイズフィルタを小型化するためには、フィルタの最適化では限界があるので、ノイズ源となる回路内において、ノイズの発生量を抑えることが重要となっている。特に、パワーエレクトロニクス回路では、１ＭＨｚ以上の帯域でコモンモードノイズが支配的となるので、例えば１ＭＨｚ〜１００ＭＨｚの帯域（以下、「ＭＨｚ帯」という）のコモンモードノイズを低減することが重要である。
コモンモードノイズを低減するための回路として、例えば、特許文献１及び２に係る発明がある。
特許文献１によれば、ノイズ源となるスイッチング素子の２つの端子が、インダクタンスを有する基板の配線を介してそれぞれ電源に接続され、さらに、配線と金属製の筐体との間に発生する寄生容量を介してそれぞれ筐体に接続される。これらのノイズ源、インダクタンス、及び寄生容量によりブリッジ回路が構成される。インダクタンス及び寄生容量が所定の関係を満たすように基板を構成することにより、コモンモードノイズの発生を抑えることが開示されている。
また、特許文献２は、絶縁型の降圧ＤＣ−ＤＣコンバータである電源回路の一部を特許文献１のブリッジ回路と同様に構成することにより、電源回路から流れ出るノイズを低減することを開示している。
特開２０１３−１４９７５５号公報 特許第５８２６０２４号公報
しかしながら、特許文献１及び２に係る発明は、フルブリッジ回路、絶縁型の降圧ＤＣ−ＤＣコンバータ回路などのように、正極母線を含む回路部分と負極母線を含む回路部分との対称性が高い回路を前提としている。従って、特許文献１及び２に係る発明は、非絶縁型の昇圧ＤＣ−ＤＣコンバータ回路などのように、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強い回路には適用できず、このような回路では、コモンモードノイズの発生を抑えることができない。
本開示の目的は、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強くてもコモンモードノイズの発生量を低減することができるスイッチング回路装置を提供することにある。本開示の目的はさらに、そのようなスイッチング回路装置を備えた電力変換装置を提供することにある。
本開示の一態様に係るスイッチング回路装置は、
第１及び第２のポート端子と、
第１のインダクタと、
少なくとも１つのスイッチング素子を含むスイッチング回路部と、
導体部とを備えたスイッチング回路装置において、
前記スイッチング回路部は少なくとも第１及び第２の端子を備え、前記第１の端子は前記第１のインダクタを介して前記第１のポート端子に接続され、前記第２の端子は前記第２のポート端子に接続され、
前記スイッチング回路装置は、
前記第１のポート端子及び前記第１の端子の間に設けられる第１の容量と、
前記第１の端子及び前記導体部の間に設けられる第２の容量と、
前記第２のポート端子及び前記第２の端子の間に設けられる第１のインダクタンスとを有し、
前記スイッチング回路装置は、
前記第１及び第２のポート端子の間に接続された第１のキャパシタと、
前記第２の端子と前記導体部との間に接続された第２のインダクタとをさらに備える。
本開示の一態様に係るスイッチング回路装置によれば、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強くてもコモンモードノイズの発生量を低減することができる。
実施形態１に係るスイッチング回路装置の構成を示す回路図である。 図１のスイッチング回路部１の構成を示す回路図である。 図１のスイッチング回路装置において、第１の実施例に係るスイッチング回路部１ａの構成を示す回路図である。 図１のスイッチング回路装置において、第２の実施例に係るスイッチング回路部１ｂの構成を示す回路図である。 図３のスイッチング回路部１ａを備える図１のスイッチング回路装置において、トランジスタＴ１がオンであるときの電流経路を示す回路図である。 図３のスイッチング回路部１ａを備える図１のスイッチング回路装置において、トランジスタＴ１がオフであるときの電流経路を示す回路図である。 図１のスイッチング回路装置の等価回路図である。 図１のインダクタＬ１のインピーダンスＺ１１の周波数特性を示すグラフである。 実施形態１の第１の変形例に係るスイッチング回路装置の構成を示す回路図である。 図９のスイッチング回路装置の等価回路図である。 実施形態１の第２の変形例に係るスイッチング回路装置の構成を示す回路図である。 図１１のスイッチング回路装置の等価回路図である。 実施形態１の第３の変形例に係るスイッチング回路装置の構成を示す回路図である。 図１３のスイッチング回路装置の等価回路図である。 実施形態１の第４の変形例に係るスイッチング回路装置の構成を示す回路図である。 比較例に係るスイッチング回路装置の構成を示す回路図である。 図１６のスイッチング回路装置の等価回路図である。 実施形態２に係るスイッチング回路装置の構成を示す回路図である。 図１８のスイッチング回路装置の等価回路図である。 図１６のスイッチング回路装置の電圧伝達係数の周波数特性を示すグラフである。 図１８のスイッチング回路装置の電圧伝達係数の周波数特性を示すグラフである。 実施形態３に係る電力変換システムの構成を示すブロック図である。
＜本開示に至った経緯＞
まず、本発明者の着眼点を下記で説明する。
前述のように、従来技術に係るコモンモードノイズを低減するための回路は、フルブリッジ回路、絶縁型に限定される降圧ＤＣ−ＤＣコンバータ回路などのように、正極母線を含む回路部分と負極母線を含む回路部分との対称性が高い回路を前提としている。
例えば、最も基本的な非絶縁型の昇圧コンバータ回路では、正極母線において入力端子とスイッチング素子との間にインダクタが挿入されるのに対し、負極母線の入力端子及び出力端子は低インダクタンスで短絡される。インダクタは、例えば１０μＨ〜１ｍＨなどの大きなインダクタンスを有する。また、例えば１０Ａなどの大きな電流容量を持つインダクタの場合、太い巻線が使用されるので、巻線間に１０ｐＦ程度の寄生容量（線間容量）が生じる可能性がある。従って、インダクタは、それ自体のインダクタンスと線間容量とにより、例えば数ＭＨｚの周波数（自己共振周波数）において自己共振し、自己共振周波数より高い周波数では、正極母線のインピーダンスは誘導性ではなくなる。従って、従来技術では、非絶縁型の昇圧コンバータ回路などのように、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強い回路のコモンモードノイズを十分に低減することができない。
従って、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強くてもコモンモードノイズの発生量を低減することができるスイッチング回路装置が求められる。
本発明者は、以上の着眼点に基づいて、本開示の回路構成を創作するに至った。
以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
＜実施形態１＞
図１は、実施形態１に係るスイッチング回路装置の構成を示す回路図である。図１のスイッチング回路装置は、ポート端子Ｎ１〜Ｎ４と、インダクタＬ１，Ｌ２と、キャパシタＣ１，Ｃ２と、スイッチング回路部１と、導体部Ｇ１とを備える。図１のスイッチング回路装置は、例えば、非絶縁型の昇圧コンバータとして動作する。
ポート端子Ｎ１，Ｎ２はスイッチング回路装置の第１のポートＰ１を構成し、ポート端子Ｎ３，Ｎ４はスイッチング回路装置の第２のポートＰ２を構成する。ポートＰ１は例えば電源装置に接続され、ポートＰ２は例えば負荷装置に接続される。この場合、ポート端子Ｎ１，Ｎ２は電源装置の正極及び負極にそれぞれ接続され、ポート端子Ｎ１，Ｎ３の間の配線は正極母線を構成し、ポート端子Ｎ２，Ｎ４の間の配線は負極母線を構成する。スイッチング回路装置は、ポートＰ１から入力された直流電力を昇圧してポートＰ２から出力する。本明細書では、ポート端子Ｎ１，Ｎ２を「第１及び第２のポート端子」ともいい、ポート端子Ｎ３，Ｎ４を「第３及び第４のポート端子」ともいう。
インダクタＬ１は、昇圧のために、ポートＰ１から入力された直流電力のエネルギーを一時的に蓄える。インダクタＬ１は、例えば１０μＨ〜１ｍＨのインダクタンスを有する。本明細書では、インダクタＬ１を「第１のインダクタ」ともいう。
スイッチング回路部１は、少なくとも１つのスイッチング素子を内部に含み、さらに、端子Ｎ５〜Ｎ７を備える。端子Ｎ５はインダクタＬ１を介してポート端子Ｎ１に接続される。端子Ｎ６はポート端子Ｎ２，Ｎ４に接続される。端子Ｎ７はポート端子Ｎ３に接続される。端子Ｎ５，Ｎ６はスイッチング回路部１の一次側の端子であり、端子Ｎ６，Ｎ７はスイッチング回路部１の二次側の端子である。本明細書では、端子Ｎ５〜Ｎ７を「第１〜第３の端子」ともいう。
図２は、図１のスイッチング回路部１の構成を示す回路図である。スイッチング回路部１は、端子Ｎ５，Ｎ６の間に接続された第１のスイッチング素子Ｓ１と、端子Ｎ５及び端子Ｎ７の間に接続された第２のスイッチング素子Ｓ２とを含む。図１のスイッチング回路装置は図２に示すような制御回路２をさらに備える。スイッチング素子Ｓ１，Ｓ２は、制御回路２の制御下で、例えば４ｋＨｚ〜２００ｋＨｚのスイッチング周波数で駆動される。
図３は、図１のスイッチング回路装置において、第１の実施例に係るスイッチング回路部１ａの構成を示す回路図である。図２のスイッチング素子Ｓ１，Ｓ２は、トランジスタＴ１及びダイオードＤ１の組み合わせであってもよい。この場合、トランジスタＴ１のみが制御回路２ａの制御下で駆動される。トランジスタＴ１は例えばＭＯＳＦＥＴである。
図４は、図１のスイッチング回路装置において、第２の実施例に係るスイッチング回路部１ｂの構成を示す回路図である。図２のスイッチング素子Ｓ１，Ｓ２は、トランジスタＴ１，Ｔ２であってもよい。この場合、トランジスタＴ１，Ｔ２の両方が制御回路２ｂの制御下で駆動される。トランジスタＴ１，Ｔ２は例えばＭＯＳＦＥＴである。
再び図１を参照すると、キャパシタＣ１はポート端子Ｎ１，Ｎ２の間に接続される。キャパシタＣ１はスイッチング回路装置の入力キャパシタであり、例えば１μＦの容量を有する。キャパシタＣ２は端子Ｎ６，Ｎ７の間に接続される。キャパシタＣ２は平滑キャパシタであり、例えば１００μＦの容量を有する。本明細書では、キャパシタＣ１を「第１のキャパシタ」ともいい、キャパシタＣ２を「第２のキャパシタ」ともいう。
導体部Ｇ１は、例えば、スイッチング回路装置の金属筐体又はヒートシンクであってもよく、あるいは、プリント配線基板上の接地導体であってもよい。
インダクタＬ２は、端子Ｎ６と導体部Ｇ１との間に接続される。本明細書では、インダクタＬ２を「第２のインダクタ」ともいう。
次に、図５及び図６を参照して、図１のスイッチング回路装置の昇圧コンバータとしての動作について説明する。図５は、図３のスイッチング回路部１ａを備える図１のスイッチング回路装置において、トランジスタＴ１がオンであるときの電流経路を示す回路図である。図６は、図３のスイッチング回路部１ａを備える図１のスイッチング回路装置において、トランジスタＴ１がオフであるときの電流経路を示す回路図である。ポートＰ１に入力電圧が印加される。トランジスタＴ１がオンであるとき、図５に示す経路で電流が流れ、インダクタＬ１に磁気エネルギーが蓄積される（動作モード１）。トランジスタＴ２がオフであるとき、図６に示す経路で電流が流れ、インダクタＬ１に蓄積された磁気エネルギーが、スイッチング回路部１の二次側に放出される（動作モード２）。これにより、ポートＰ２において、キャパシタＣ２によって平滑化された出力電圧が生じる。図３の制御回路２ａにより動作モード１及び２を繰り返し、動作モード１及び２の時間割合（デューティ比）を調整することにより、所望の出力電圧を得ることができる。
次に、図１のスイッチング回路装置におけるコモンモードノイズの低減について説明する。
図１のスイッチング回路装置は、さらに、ポート端子Ｎ１及び端子Ｎ５の間に設けられる容量Ｃ１１と、端子Ｎ５及び導体部Ｇ１の間に設けられる容量Ｃ１２と、ポート端子Ｎ２及び端子Ｎ６の間に設けられるインダクタンスＬ１１とを有する。本明細書では、容量Ｃ１１を「第１の容量」ともいい、容量Ｃ１２を「第２の容量」ともいい、インダクタンスＬ１１を「第１のインダクタンス」ともいう。容量Ｃ１１は、例えば、インダクタＬ１の巻線に生じる寄生容量である（以下、寄生容量Ｃ１１ともいう）。容量Ｃ１２は、例えば、スイッチング素子の導体部分と導体部Ｇ１との間に形成される寄生容量である（以下、寄生容量Ｃ１２ともいう）。インダクタンスＬ１１は、例えば、ポート端子Ｎ２と端子Ｎ６との間の配線の寄生インダクタンスである（以下、寄生インダクタンスＬ１１ともいう）。図１及び他の図面では、括弧でくくられた符号により、寄生容量及び寄生インダクタンスを示す。
図１のスイッチング回路装置は、正極母線を含む回路部分のみにインダクタＬ１を有する。寄生インダクタンスＬ１１の大きさは例えば１００ｎＨである。従って、寄生インダクタンスＬ１１の大きさは、前述のように例えば１０μＨ〜１ｍＨであるインダクタＬ１のインダクタンスと比べて非常に小さい。また、インダクタＬ１及び寄生容量Ｃ１１を含む並列回路部分の共振周波数以上の帯域では、ポート端子Ｎ１及び端子Ｎ５の間のインピーダンスは容量性になる。以上の理由から、図１のスイッチング回路装置は、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強いといえる。
図７は、図１のスイッチング回路装置の等価回路図である。図７及び他の等価回路図は、コモンモードノイズの周波数（ＭＨｚ帯）におけるスイッチング回路装置を等価的に示す。ＭＨｚ帯ではキャパシタＣ１のインピーダンスが小さい（例えば１Ω以下になる）ので、ポート端子Ｎ１及びＮ２は同一節点と見なすことができる。ＭＨｚ帯ではキャパシタＣ２のインピーダンスが小さい（例えば１Ω以下になる）ので、端子Ｎ６及びＮ７も同一節点と見なすことができる。スイッチング回路部１は、その動作に伴って端子Ｎ５及びＮ６の間に電圧Ｖｓｗを有するスイッチングノイズを発生するノイズ源である。端子Ｎ６及びＮ７を同一節点と見なすことができる場合、図２〜図４に示すようにスイッチング回路部１が２つのスイッチング素子を備えていても、これらのスイッチング素子を単一のノイズ源として表すことができる。スイッチング回路部１で発生したスイッチングノイズがポート端子Ｎ１及びＮ２に到達すると、ポート端子Ｎ１及びＮ２から前段の回路にコモンモードノイズとして伝播する可能性がある。スイッチング回路装置のポート端子Ｎ１及びＮ２からその前段の回路に伝播するコモンモードノイズは、回路外でのモード変換を無視すれば、導体部Ｇ１の電位に対するポート端子Ｎ１及びＮ２の電圧Ｖｃｍに由来する。
インダクタＬ１及び寄生容量Ｃ１１を含む並列回路部分の共振周波数以上の周波数ωでは、コモンモードノイズの電圧Ｖｃｍとスイッチングノイズの電圧Ｖｓｗとの比は、以下の式（１）により表される。
Figure 0006945147
従って、スイッチング回路部１からポートＰ１への電圧伝達係数Ｖｃｍ／Ｖｓｗをゼロにするには、Ｃ１１・Ｌ１１＝Ｃ１２・Ｌ２とすればよい。すなわち、寄生インダクタンスＬ１１に対するインダクタＬ２のインダクタンスの比が、寄生容量Ｃ１２に対する寄生容量Ｃ１１の比に等しくなる（Ｌ２／Ｌ１１＝Ｃ１１／Ｃ１２）ようなインダクタＬ２を、端子Ｎ６と導体部Ｇ１との間に接続する。このとき、スイッチング回路部１からポートＰ１への電圧伝達係数Ｖｃｍ／Ｖｓｗがゼロになるので、ポートＰ１から前段の回路に伝播するコモンモードノイズを低減する効果がある。
前述の条件Ｃ１１・Ｌ１１＝Ｃ１２・Ｌ２は、寄生インダクタンスＬ１１のインピーダンスに対する寄生容量Ｃ１１のインピーダンスの比が、インダクタＬ２のインピーダンスに対する寄生容量Ｃ１２のインピーダンスの比に等しい場合に相当する。図７のスイッチング回路装置はホイートストンブリッジの構成を有するので、前述のように、スイッチング回路部１からポートＰ１への電圧伝達係数Ｖｃｍ／Ｖｓｗがゼロになる。
以上の実施形態において、寄生容量Ｃ１１，Ｃ１２及び寄生インダクタンスＬ１１の値を正確に把握することが重要である。寄生容量Ｃ１１，Ｃ１２及び寄生インダクタンスＬ１１の値を決定する方法について説明する。
まず、寄生容量Ｃ１１は以下のように決定される。インダクタＬ１は二端子部品であるので、ネットワークアナライザあるいはインピーダンスアナライザを用いて、端子間をポートとする１ポート測定を行う。図８は、図１のインダクタＬ１のインピーダンスＺ１１の周波数特性を示すグラフである。例えば、インダクタＬ１のインダクタンスが４００μＨであり、その巻線に生じる寄生容量Ｃ１１の大きさが１０ｐＦであるとき、図８に示すような周波数特性を有するインピーダンスＺ１１が測定される。インダクタＬ１は反共振周波数ｆｃを有し、インダクタＬ１のインピーダンスは、反共振周波数ｆｃより低い周波数帯域ａでは誘導性になり、反共振周波数ｆｃより高い周波数帯域ｂでは容量性になる。従って、寄生容量Ｃ１１の大きさは、周波数帯域ｂにおける周波数ｆと、そのときのインピーダンスＺ１１の値とに基づいて、Ｃ１１＝−１／｛２πｆ・ｉｍｇ（Ｚ１１）｝により算出できる。ここで、ｉｍｇ（Ｚ１１）はインピーダンスＺ１１の虚部である。
また、寄生容量Ｃ１１の大きさは、インダクタＬ１のインダクタンスと反共振周波数ｆｃとから算出してもよい。インダクタＬ１のインダクタンスは、周波数帯域ａにおける周波数ｆと、そのときのインピーダンスＺ１１の値とに基づいて、Ｌ１＝ｉｍｇ（Ｚ１１）／（２πｆ）で求められる。寄生容量Ｃ１１の大きさは、これを用いて、Ｃ１１＝１／｛Ｌ１（２πｆｃ）２｝により算出できる。
次に、寄生インダクタンスＬ１１は以下のように決定される。寄生インダクタンスＬ１１は、主に配線の寄生インダクタンスである。従って、モーメント法などによるシミュレーションにより、寄生インダクタンスＬ１１を決定することができる。
次に、寄生容量Ｃ１２は以下のように決定される。寄生容量Ｃ１２は、主にスイッチング素子の導体部分と導体部Ｇ１との間に形成される寄生容量である。例えば、ＴＯ−２４７パッケージのＭＯＳＦＥＴではドレイン端子が背面の電極板（放熱極板）と短絡されているので、放熱シートを挟んでパッケージを導体部Ｇ１にネジなどにより固定すると、端子Ｎ５と導体部Ｇ１との間に寄生容量が生じる。従って、スイッチング素子のパッケージ単体を導体部Ｇ１に固定した状態で、ＬＣＲメータを用いて、ドレイン端子と導体部Ｇ１との間に形成される寄生容量Ｃ１２を測定することができる。寄生容量Ｃ１２を測定するために、ネットワークアナライザ又はインピーダンスアナライザを用いてもよい。
インダクタＬ２は、端子Ｎ６と導体部Ｇ１との間にインダクタ部品を実装することにより、実現できる。この場合、寄生インダクタンスＬ１１に対するインダクタＬ２のインダクタンスの比を設計しやすくなるので、ノイズの低減が容易になるという効果がある。それに変わって、インダクタＬ２は、プリント配線基板上に形成されたミアンダ配線であってもよい。この場合、インダクタＬ２に部品を要しないので、部品点数及びコストを削減する効果がある。インダクタＬ２には大きな電流が流れないので、ミアンダ配線の幅は細くてもよく、ミアンダ配線を小さい面積で形成することができる。
従って、実施形態１に係るスイッチング回路装置によれば、正極母線を含む回路部分と負極母線を含む回路部分との非対称性が強くてもコモンモードノイズの発生量を低減することができる。これにより、ノイズを遮断するためのノイズ対策部品を削減し、スイッチング回路装置のサイズ及びコストを削減する効果がある。
以上の説明では、容量Ｃ１１，Ｃ１２はそれぞれ寄生容量であるとしたが、容量Ｃ１１，Ｃ１２はそれぞれ、寄生容量ではないキャパシタの容量を含んでもよい。容量Ｃ１１は、インダクタＬ１と並列に接続されたキャパシタの容量を含んでもよい。容量Ｃ１２は、端子Ｎ５と導体部Ｇ１との間に接続されたキャパシタの容量を含んでもよい。容量Ｃ１１，Ｃ１２の少なくとも一方の少なくとも一部を寄生容量ではないキャパシタの容量にすることにより、容量Ｃ１２に対する容量Ｃ１１の比を設計しやすくなるので、ノイズの低減が容易になるという効果がある。
一方、前述のように容量Ｃ１１がインダクタＬ１の巻線に生じる寄生容量である場合、寄生容量Ｃ１１はインダクタＬ１と一体であるので、部品点数、実装面積、及びコストを削減する効果がある。また、前述のように容量Ｃ１２がスイッチング素子の導体部分と導体部Ｇ１との間に形成される寄生容量である場合、寄生容量Ｃ１２に部品を要しないので、部品点数及びコストを削減する効果がある。
また、容量Ｃ１１，Ｃ１２の少なくとも一方は、寄生容量と、寄生容量ではないキャパシタの容量との組み合わせであってもよい。
同様に、以上の説明では、インダクタンスＬ１１は寄生インダクタンスであるとしたが、インダクタンスＬ１１は、寄生インダクタンスではないインダクタのインダクタンスを含んでもよい。インダクタンスＬ１１は、ポート端子Ｎ２と端子Ｎ６との間に接続されたインダクタのインダクタンスを含んでもよい。この場合、寄生インダクタンスＬ１１に対するインダクタＬ２のインダクタンスの比を設計しやすくなるので、ノイズの低減が容易になるという効果がある。
一方、前述のようにインダクタンスＬ１１がポート端子Ｎ２と端子Ｎ６との間の配線の寄生インダクタンスである場合、寄生インダクタンスＬ１１には部品を要しないので、部品点数及びコストを削減する効果がある。
また、インダクタンスＬ１１は、寄生インダクタンスと、寄生インダクタンスではないインダクタのインダクタンスとの組み合わせであってもよい。
実施形態１は、昇圧コンバータに限定されず、スイッチングノイズを発生するノイズ源（すなわち、潜在的なコモンモードノイズのノイズ源）を備える任意のスイッチング回路装置に適用可能である。図１を参照してこのようなスイッチング回路装置の構成について説明すると、スイッチング回路装置は、ポート端子Ｎ１，Ｎ２と、インダクタＬ１と、少なくとも１つのスイッチング素子を含むスイッチング回路部１と、導体部Ｇ１とを備える。スイッチング回路部１は少なくとも端子Ｎ５，Ｎ６を備え、端子Ｎ５はインダクタＬ１を介してポート端子Ｎ１に接続され、端子Ｎ６はポート端子Ｎ２に接続される。スイッチング回路装置は、ポート端子Ｎ１及び端子Ｎ５の間に設けられる容量Ｃ１１と、端子Ｎ５及び導体部Ｇ１の間に設けられる容量Ｃ１２と、ポート端子Ｎ２及び端子Ｎ６の間に設けられるインダクタンスＬ１１とを有する。スイッチング回路装置は、ポート端子Ｎ１，Ｎ２の間に接続されたキャパシタＣ１と、端子Ｎ６と導体部Ｇ１との間に接続されたインダクタＬ２とをさらに備える。インダクタＬ２は、インダクタンスＬ１１に対するインダクタＬ２のインダクタンスの比が、容量Ｃ１２に対する容量Ｃ１１の比に等しくなるようなインダクタンスを有する。これにより、ポート端子Ｎ１，Ｎ２に接続された回路にスイッチング回路装置から伝播するコモンモードノイズを低減することができる。
次に、図９及び図１０を参照して、実施形態１の第１の変形例に係るスイッチング回路装置について説明する。
図９は、実施形態１の第１の変形例に係るスイッチング回路装置の構成を示す回路図である。図９のスイッチング回路装置は、図１のスイッチング回路装置の各構成要素に加えて、端子Ｎ６と導体部Ｇ１との間においてインダクタＬ２と直列に接続されたキャパシタＣ３をさらに備える。図１のスイッチング回路装置は、負極母線と導体部Ｇ１がインダクタＬ２により接続されているので、負極母線と導体部Ｇ１との絶縁が必要な機器には使用することができない。一方、図９のスイッチング回路装置は、キャパシタＣ３により負極母線と導体部Ｇ１とを絶縁している。本明細書では、キャパシタＣ３を「第３のキャパシタ」ともいう。
図１０は、図９のスイッチング回路装置の等価回路図である。インダクタＬ２及びキャパシタＣ３を含む直列回路部分の共振周波数以上の帯域では、端子Ｎ６及び導体部Ｇ１の間のインピーダンスは誘導性になる。従って、図１のスイッチング回路装置と同様に、寄生インダクタンスＬ１１に対するインダクタＬ２のインダクタンスの比を、寄生容量Ｃ１２に対する寄生容量Ｃ１１の比に等しくする。このとき、インダクタＬ２及びキャパシタＣ３を含む直列回路部分の共振周波数以上の帯域でコモンモードノイズを低減する効果がある。これにより、負極母線と導体部Ｇ１との絶縁を確保した上で、ノイズを遮断するためのノイズ対策部品を削減することができ、スイッチング回路装置のサイズ及びコストを削減する効果がある。
キャパシタＣ３により負極母線と導体部Ｇ１とを絶縁している場合、インダクタＬ２には大きな電流が流れないので、小さな定格電流を有する小型のインダクタ部品を使用可能である。
インダクタＬ２及びキャパシタＣ３を含む直列回路部分の共振周波数は、インダクタＬ１のインダクタンス及び寄生容量Ｃ１１によって決まる、インダクタＬ１を含む並列回路部分の共振周波数に等しくされてもよい。この場合、インダクタＬ１及び寄生容量Ｃ１１を含む並列回路部分の共振周波数以上の帯域だけでなく、この共振周波数未満の帯域においても、コモンモードノイズを低減する効果がある。
次に、図１１及び図１２を参照して、実施形態１の第２の変形例に係るスイッチング回路装置について説明する。
図１１は、実施形態１の第２の変形例に係るスイッチング回路装置の構成を示す回路図である。図１１のスイッチング回路装置は、図１のスイッチング回路装置の各構成要素に加えて、Ｙキャパシタを構成するキャパシタＣ３ａ，Ｃ３ｂをさらに備える。キャパシタＣ３ａ，Ｃ３ｂはポート端子Ｎ３，Ｎ４の間に直列接続され、キャパシタＣ３ａ，Ｃ３ｂの接続点はインダクタＬ２を介して導体部Ｇ１に接続される。キャパシタＣ３ａは、図９のキャパシタＣ３に対応する。言い換えると、キャパシタＣ３ａは、端子Ｎ６と導体部Ｇ１との間においてインダクタＬ２と直列に接続され、インダクタＬ２はキャパシタＣ３ａを介して端子Ｎ６に接続される。インダクタＬ２及びキャパシタＣ３ａの接続点は、キャパシタＣ３ｂを介して端子Ｎ７に接続される。本明細書では、キャパシタＣ３ａ，Ｃ３ｂを「第３及び第４のキャパシタ」ともいう。
図１２は、図１１のスイッチング回路装置の等価回路図である。図１２のスイッチング回路装置は、図１０のキャパシタＣ３に代えて互いに並列接続されたキャパシタＣ３ａ，Ｃ３ｂを備えたことのほかは、図１０のスイッチング回路装置と同様に構成される。従って、図１１のスイッチング回路装置は、式（１）と同様の原理によりコモンモードノイズを低減する効果がある。
インダクタＬ２及びキャパシタＣ３ａ，Ｃ３ｂを含む直列回路部分の共振周波数は、インダクタＬ１のインダクタンス及び寄生容量Ｃ１１によって決まる、インダクタＬ１を含む並列回路部分の共振周波数に等しくされてもよい。この場合、インダクタＬ１及び寄生容量Ｃ１１を含む並列回路部分の共振周波数以上の帯域だけでなく、この共振周波数未満の帯域においても、コモンモードノイズを低減する効果がある。
次に、図１３及び図１４を参照して、実施形態１の第３の変形例に係るスイッチング回路装置について説明する。
図１３は、実施形態１の第３の変形例に係るスイッチング回路装置の構成を示す回路図である。図１３のスイッチング回路装置では、図１のインダクタＬ２が、端子Ｎ６と導体部Ｇ１との間に接続されたインダクタＬ２ａと、端子Ｎ７と導体部Ｇ１との間に接続されたインダクタＬ２ｂとに分離されている。図１３のスイッチング回路装置は、端子Ｎ６と導体部Ｇ１との間においてインダクタＬ２ａと直列に接続されたキャパシタＣ３ａと、端子Ｎ７と導体部Ｇ１との間においてインダクタＬ２ｂと直列に接続されたキャパシタＣ３ｂとをさらに備える。図１３のインダクタＬ２ａ，Ｌ２ｂを互いに並列に接続したときの合成インダクタンスは、図１のインダクタＬ２のインダクタンスに等しい。本明細書では、インダクタＬ２ａ，Ｌ２ｂを「第３及び第４のインダクタ」ともいう。
図１４は、図１３のスイッチング回路装置の等価回路図である。インダクタＬ２ａ及びキャパシタＣ３ａを含む直列回路部分の共振周波数以上で、かつ、インダクタＬ２ｂ及びキャパシタＣ３ｂを含む直列回路部分の共振周波数以上の帯域では、端子Ｎ６及びＮ７と導体部Ｇ１との間のインピーダンスは誘導性になる。従って、寄生インダクタンスＬ１１に対するインダクタＬ２ａ，Ｌ２ｂを互いに並列に接続したときの合成インダクタンスの比を、寄生容量Ｃ１２に対する寄生容量Ｃ１１の比に等しくする。このとき、キャパシタＣ３ａとインダクタＬ２ａを含む直列回路部分の共振周波数以上で、かつ、キャパシタＣ３ｂとインダクタＬ２ｂを含む直列回路部分の共振周波数以上の帯域では、コモンモードノイズを低減する効果がある。これにより、正極母線及び負極母線と導体部Ｇ１との絶縁を確保した上で、ノイズを遮断するためのノイズ対策部品を削減することができ、スイッチング回路装置のサイズ及びコストを削減する効果がある。
インダクタＬ２ａ，Ｌ２ｂ及びキャパシタＣ３ａ，Ｃ３ｂを含む直列回路部分の共振周波数は、インダクタＬ１のインダクタンス及び寄生容量Ｃ１１によって決まる、インダクタＬ１を含む並列回路部分の共振周波数に等しくされてもよい。この場合、インダクタＬ１及び寄生容量Ｃ１１を含む並列回路部分の共振周波数以上の帯域だけでなく、この共振周波数未満の帯域においても、コモンモードノイズを低減する効果がある。
図１１及び図１３のスイッチング回路装置を比較すると、図１１のスイッチング回路装置のほうが図１３のスイッチング回路装置よりも部品点数が少ない。また、インダクタＬ２のインダクタンスは、インダクタＬ２ａ，Ｌ２ｂのそれぞれのインダクタンスよりも小さい。例えば、Ｌ２＝Ｌ２ａ／２＝Ｌ２ｂ／２である。従って、図１１のスイッチング回路装置は、図１３のスイッチング回路装置に比べて小さな実装面積を有し、コストを削減できるという効果がある。一方、図１１のスイッチング回路装置では、キャパシタＣ２，Ｃ３ａ，Ｃ３ｂが１０ｎＨ程度の寄生インダクタンスを持つので、１０ＭＨｚ帯において並列共振が発生する場合がある。並列共振周波数では端子Ｎ６及びＮ７が同一節点と見なせなくなるので、ノイズを低減できなくなる。従って、図１３のスイッチング回路装置のほうが、図１１のスイッチング回路装置よりも、１０ＭＨｚ帯において安定してノイズを低減する効果がある。
次に、図１５を参照して、実施形態１の第４の変形例に係るスイッチング回路装置について説明する。
図１５は、実施形態１の第４の変形例に係るスイッチング回路装置の構成を示す回路図である。図１５のスイッチング回路装置は、図１３のスイッチング回路装置と同様の構成要素を備える。ここで、インダクタＬ２ａ，Ｌ２ｂは、端子Ｎ６，Ｎ７からインダクタＬ２ａ，Ｌ２ｂを介して導体部Ｇ１に電流がそれぞれ流れるとき、磁束を強め合うように互いに電磁的に結合される。前述のように、図１３のインダクタＬ２ａ及びＬ２ｂのサイズは図１１のインダクタＬ２のサイズよりも大きい。図１５のようにインダクタＬ２ａ及びＬ２ｂを互いに電磁的に結合させることにより、各インダクタＬ２ａ及びＬ２ｂのインダクタンスを下げられるという効果がある。従って、図１５のスイッチング回路装置では、図１３のスイッチング回路装置に比べて、スイッチング回路装置のサイズを削減する効果がある。
＜実施形態２＞
実施形態１のスイッチング回路装置の配線レイアウトを設計する際においては、特に注意すべき事項がある。スイッチング回路装置が図３のスイッチング回路部１ａを備える場合を例として、以下でその理由を説明する。
図１６は、比較例に係るスイッチング回路装置の構成を示す回路図である。図１６のスイッチング回路装置は、図１３のスイッチング回路部１として、図２のスイッチング回路部１ａを備える。実施形態１の説明において、ＭＨｚ帯ではキャパシタＣ２のインピーダンスが小さいので、端子Ｎ６及びＮ７は同一節点と見なすことができると述べた。しかしながら、配線のレイアウトによっては、図１６に示すように、スイッチング回路部１ａの端子Ｎ６ａとキャパシタの負極の端子Ｎ６ｂとを接続する配線部分に有意な大きさの寄生インダクタンスＬ１２が生じることがある。
図１７は、図１６のスイッチング回路装置の等価回路図である。スイッチング回路装置が寄生インダクタンスＬ１２を有する場合、端子Ｎ６ａ，Ｎ６ｂ，Ｎ７を同一節点と見なすことができなくなる。このとき、トランジスタＴ１及びダイオードＤ１を単一のノイズ源として表すこともできなくなり、コモンモードノイズを低減するための実施形態１で説明した原理があてはまらなくなる。
図１６のスイッチング回路装置においても、以下の両方の関係を満たすことができれば、重ね合わせの原理により、トランジスタＴ１及びダイオードＤ１の両方に由来するコモンモードノイズを低減することができる。
（１）トランジスタＴ１のドレイン端子及びダイオードＤ１のアノード端子の間のインピーダンスと寄生インダクタンスＬ１２のインピーダンスとの比が、寄生容量Ｃ１１のインピーダンスと寄生インダクタンスＬ１１のインピーダンスとの比に一致すること。
（２）トランジスタＴ１のドレイン端子及びダイオードＤ１のアノード端子の間のインピーダンスと寄生インダクタンスＬ１２のインピーダンスとの比が、寄生容量Ｃ１２のインピーダンスとインダクタＬ２ａ及びＬ２ｂの合成インダクタンスのインピーダンスとの比に一致すること。
しかし、寄生容量Ｃ１１のインピーダンスと寄生インダクタンスＬ１１のインピーダンスとは、容量性及び誘導性の組み合わせである。同様に、寄生容量Ｃ１２のインピーダンスとインダクタＬ２ａ及びＬ２ｂの合成インダクタンスのインピーダンスとは、容量性及び誘導性の組み合わせである。一方、トランジスタＴ１のドレイン端子及びダイオードＤ１のアノード端子間のインピーダンスと寄生インダクタンスＬ１２のインピーダンスとは、両方とも誘導性である。従って、図１６のスイッチング回路装置では、コモンモードノイズを低減するようなインピーダンスの一致を広い周波数範囲で実現することは困難である。
これに対し、図１８及び図１９を参照して、寄生インダクタンスＬ１２の影響を受けにくくするような配線のレイアウトについて説明する。
図１８は、実施形態２に係るスイッチング回路装置の構成を示す回路図である。ポート端子Ｎ２と端子Ｎ６ａとの間の配線は、端子Ｎ６ａとキャパシタＣ２との間の配線に含まれる第１の配線部分と、端子Ｎ６ａとキャパシタＣ２との間の配線において端子Ｎ６ａよりもキャパシタＣ２の一端に近接する分岐点から分岐してポート端子Ｎ２に至る第２の配線部分とを含む。分岐点は、可能な限り、キャパシタＣ２に近接するように設けられる。
図１９は、図１８のスイッチング回路装置の等価回路図である。寄生インダクタンスＬ１２はトランジスタＴ１と同じ枝に含まれる。トランジスタＴ１の枝とダイオードＤ１の枝は並列に接続されているので、トランジスタＴ１及びダイオードＤ１は、寄生インダクタンスＬ１２を内部インピーダンスとして考慮した単一の等価電圧源で表現することができる。従って、コモンモードノイズを低減する効果が寄生インダクタンスＬ１２により劣化することを防ぐことができる。
図２０は、図１６のスイッチング回路装置の電圧伝達係数の周波数特性を示すグラフである。図２１は、図１８のスイッチング回路装置の電圧伝達係数の周波数特性を示すグラフである。
図２０及び図２１の回路シミュレーションには、以下の表に示す容量及びインダクタンスを設定した。
――――――――――――――――――
素子 容量、インダクタンス
――――――――――――――――――
Ｃ１ １μＦ
Ｃ２ １ｍＦ
Ｌ１ ４００μＨ
Ｌ２ａ，Ｌ２ｂ ０ｎＨ又は１４２０ｎＨ
Ｃ３ａ，Ｃ３ｂ ４７００ｐＦ
Ｃ１１ ２２０ｐＦ
Ｃ１２ ３５ｐＦ
Ｌ１１ １１０ｎＨ
Ｌ１２ １０ｎＨ
――――――――――――――――――
図２０及び図２１は、インダクタＬ２ａ及びＬ２ｂのインダクタンスを変化させたときの、スイッチング回路部１ａからポートＰ１への電圧伝達係数Ｖｃｍ／Ｖｓｗを示す。点線は０ｎＨの場合を示し、実線は１４２０ｎＨの場合を示す。スイッチングノイズの電圧Ｖｓｗは、トランジスタＴ１の動作に伴って端子Ｎ５及びＮ６ａの間に発生する。ダイオードＤ１は、アノード−カソード間の容量を想定して、１ｎＦのキャパシタで置換した。また、キャパシタＣ１及びＣ２にそれぞれ１０ｎＨの直列寄生インダクタンスを追加した。
図２０を参照すると、１４２０ｎＨのインダクタＬ２ａ及びＬ２ｂを装荷しても、コモンモードノイズを低減する効果が十分に得られていないことがわかる。一方、図２１を参照すると、１４２０ｎＨのインダクタＬ２ａ及びＬ２ｂを装荷することにより、３ＭＨｚ〜３０ＭＨｚの帯域でコモンモードノイズが大幅に低減していることがわかる。
＜実施形態３＞
図２２は、実施形態３に係る電力変換システムの構成を示すブロック図である。図２２の電力変換システムは、電源装置１１、ノイズフィルタ１２、スイッチング回路装置１３、及び負荷装置１４を備える。これらの構成要素は、正極母線、負極母線、及び接地線により互いに接続される。
スイッチング回路装置１３は、実施形態１及び２のスイッチング回路装置と同様に構成される。本明細書では、スイッチング回路装置１３を「電力変換装置」ともいう。前述のように、実施形態１及び２のスイッチング回路装置は、例えば、昇圧コンバータとして動作する。スイッチング回路装置１３のポート端子Ｎ１，Ｎ２はノイズフィルタ１２を介して電源装置１１に接続され、スイッチング回路装置１３のポート端子Ｎ３，Ｎ４は負荷装置１４に接続される。実施形態１及び２のスイッチング回路装置は、ポート端子Ｎ１，Ｎ２から電源装置１１に伝播するコモンモードノイズを低減するが、ノーマルモードノイズを抑制できない。従って、図２２の電力変換システムでは、ノイズフィルタ１２によりノーマルモードノイズを低減する。図２２の電力変換システムは、コモンモードノイズ及びノーマルモードノイズの両方を効率良く低減できる効果がある。
本開示の態様に係るスイッチング回路装置及び電力変換装置は、以下の構成を備える。
第１の態様に係るスイッチング回路装置は、
第１及び第２のポート端子と、
第１のインダクタと、
少なくとも１つのスイッチング素子を含むスイッチング回路部と、
導体部とを備えたスイッチング回路装置において、
前記スイッチング回路部は少なくとも第１及び第２の端子を備え、前記第１の端子は前記第１のインダクタを介して前記第１のポート端子に接続され、前記第２の端子は前記第２のポート端子に接続され、
前記スイッチング回路装置は、
前記第１のポート端子及び前記第１の端子の間に設けられる第１の容量と、
前記第１の端子及び前記導体部の間に設けられる第２の容量と、
前記第２のポート端子及び前記第２の端子の間に設けられる第１のインダクタンスとを有し、
前記スイッチング回路装置は、
前記第１及び第２のポート端子の間に接続された第１のキャパシタと、
前記第２の端子と前記導体部との間に接続された第２のインダクタとをさらに備える。
第２の態様に係るスイッチング回路装置は、第１の態様に係るスイッチング回路装置において、
前記第２のインダクタは、前記第１のインダクタンスに対する前記第２のインダクタのインダクタンスの比が、前記第２の容量に対する前記第１の容量の比に等しくなるようなインダクタンスを有する。
第３の態様に係るスイッチング回路装置は、第１又は第２の態様に係るスイッチング回路装置において、
前記第１の容量は、第１のインダクタの巻線に生じる寄生容量である。
第４の態様に係るスイッチング回路装置は、第１又は第２の態様に係るスイッチング回路装置において、
前記第１の容量は、前記第１のインダクタと並列に接続されたキャパシタの容量を含む。
第５の態様に係るスイッチング回路装置は、第１〜第４のうちの１つの態様に係るスイッチング回路装置において、
前記第２の容量は、前記スイッチング素子の導体部分と前記導体部との間に形成される寄生容量である。
第６の態様に係るスイッチング回路装置は、第１〜第４のうちの１つの態様に係るスイッチング回路装置において、
前記第２の容量は、前記第１の端子と前記導体部との間に接続されたキャパシタの容量を含む。
第７の態様に係るスイッチング回路装置は、第１〜第６のうちの１つの態様に係るスイッチング回路装置において、
前記第１のインダクタンスは、前記第２のポート端子と前記第２の端子との間の配線の寄生インダクタンスである。
第８の態様に係るスイッチング回路装置は、第１〜第６のうちの１つの態様に係るスイッチング回路装置において、
前記第１のインダクタンスは、前記第２のポート端子と前記第２の端子との間に接続されたインダクタのインダクタンスを含む。
第９の態様に係るスイッチング回路装置は、第１〜第８のうちの１つの態様に係るスイッチング回路装置において、
前記第２のインダクタは、プリント配線基板上に形成されたミアンダ配線である。
第１０の態様に係るスイッチング回路装置は、第１〜第９のうちの１つの態様に係るスイッチング回路装置において、
前記スイッチング回路装置は第３及び第４のポート端子をさらに備え、
前記スイッチング回路部は第３の端子をさらに備え、前記第３の端子は前記第３のポート端子に接続され、前記第２の端子は前記第４のポート端子にさらに接続され、
前記スイッチング回路装置は、前記第２及び第３の端子の間に接続された第２のキャパシタをさらに備え、
前記スイッチング回路部は、
前記第１及び第２の端子の間に接続された第１のスイッチング素子と、
前記第１及び第３の端子の間に接続された第２のスイッチング素子とを含む。
第１１の態様に係るスイッチング回路装置は、第１０の態様に係るスイッチング回路装置において、
前記スイッチング回路装置は、前記第２の端子と前記導体部との間において、前記第２のインダクタと直列に接続された第３のキャパシタをさらに備える。
第１２の態様に係るスイッチング回路装置は、第１１の態様に係るスイッチング回路装置において、
前記第２のインダクタ及び前記第３のキャパシタを含む回路部分の共振周波数は、前記第１のインダクタのインダクタンス及び前記第１の容量によって決まる、前記第１のインダクタを含む回路部分の共振周波数に等しい。
第１３の態様に係るスイッチング回路装置は、第１１の態様に係るスイッチング回路装置において、
前記第２のインダクタは前記第３のキャパシタを介して前記第２の端子に接続され、
前記スイッチング回路装置は第４のキャパシタをさらに備え、
前記第２のインダクタ及び前記第３のキャパシタの接続点は、前記第４のキャパシタを介して前記第３の端子に接続される。
第１４の態様に係るスイッチング回路装置は、第１３の態様に係るスイッチング回路装置において、
前記第２のインダクタ及び前記第３及び第４のキャパシタを含む回路部分の共振周波数は、前記第１のインダクタのインダクタンス及び前記第１の容量によって決まる、前記第１のインダクタを含む回路部分の共振周波数に等しい。
第１５の態様に係るスイッチング回路装置は、第１０の態様に係るスイッチング回路装置において、
前記第２のインダクタは、前記第２の端子と前記導体部との間に接続された第３のインダクタと、前記第３の端子と前記導体部との間に接続された第４のインダクタとを含み、
前記スイッチング回路装置は、
前記第２の端子と前記導体部との間において前記第３のインダクタと直列に接続された第３のキャパシタと、
前記第３の端子と前記導体部との間において前記第４のインダクタと直列に接続された第４のキャパシタとをさらに備え、
前記第２のインダクタのインダクタンスは、前記第３及び第４のインダクタを互いに並列に接続したときの合成インダクタンスに等しい。
第１６の態様に係るスイッチング回路装置は、第１５の態様に係るスイッチング回路装置において、
前記第３及び第４のインダクタ及び前記第３及び第４のキャパシタを含む回路部分の共振周波数は、前記第１のインダクタのインダクタンス及び前記第１の容量によって決まる、前記第１のインダクタを含む回路部分の共振周波数に等しい。
第１７の態様に係るスイッチング回路装置は、第１５又は第１６の態様に係るスイッチング回路装置において、
前記第３及び第４のインダクタは、前記第２及び第３の端子から前記第３及び第４のインダクタを介して前記導体部に電流がそれぞれ流れるとき、磁束を強め合うように互いに電磁的に結合される。
第１８の態様に係るスイッチング回路装置は、第１０〜第１７のうちの１つの態様に係るスイッチング回路装置において、
前記第２のポート端子と前記第２の端子との間の配線は、
前記第２の端子と前記第２のキャパシタとの間の配線に含まれる第１の配線部分と、
前記第２の端子と前記第２のキャパシタとの間の配線において前記第２の端子よりも前記第２のキャパシタの一端に近接する分岐点から分岐して前記第２のポート端子に至る第２の配線部分とを含む。
第１９の態様に係る電力変換装置は、第１０〜第１８のうちの１つの態様に係るスイッチング回路装置を備える電力変換装置であって、
前記第１及び第２のポート端子は電源装置に接続され、
前記第３及び第４のポート端子は負荷装置に接続され、
前記スイッチング回路装置は昇圧コンバータとして動作する。
第２０の態様に係る電力変換装置は、第１９の態様に係る電力変換装置において、
前記第１及び第２のポート端子と前記電源装置との間に挿入されるノイズフィルタをさらに備える。
本開示に係るスイッチング回路装置は、産業用のスイッチング電源装置などに用いられるスイッチング回路装置を、低ノイズ、小型、かつ低コストで実現することに有用である。
１，１ａ，１ｂ…スイッチング回路部、
２，２ａ，２ｂ…制御回路、
１１…電源装置、
１２…ノイズフィルタ、
１３…スイッチング回路装置、
１４…負荷装置、
Ｃ１，Ｃ２，Ｃ３，Ｃ３ａ，Ｃ３ｂ…キャパシタ、
Ｃ１１，Ｃ１２…寄生容量、
Ｄ１…ダイオード、
Ｇ１…導体部、
Ｌ１，Ｌ２，Ｌ２ａ，Ｌ２ｂ…インダクタ、
Ｌ１１，Ｌ１２…寄生インダクタンス、
Ｎ１〜Ｎ４…ポート端子、
Ｎ５〜Ｎ７…端子、
Ｐ１，Ｐ２…ポート、
Ｓ１，Ｓ２…スイッチング素子、
Ｔ１，Ｔ２…トランジスタ。

Claims (18)

  1. 第１及び第２のポート端子と、
    第１のインダクタと、
    少なくとも１つのスイッチング素子を含むスイッチング回路部と、
    導体部とを備えたスイッチング回路装置において、
    前記スイッチング回路部は少なくとも第１及び第２の端子を備え、前記第１の端子は前記第１のインダクタを介して前記第１のポート端子に接続され、前記第２の端子は前記第２のポート端子に接続され、
    前記スイッチング回路装置は、
    前記第１のポート端子及び前記第１の端子の間に設けられる第１の容量と、
    前記第１の端子及び前記導体部の間に設けられる第２の容量と、
    前記第２のポート端子及び前記第２の端子の間に設けられる第１のインダクタンスとを有し、
    前記スイッチング回路装置は、
    前記第１及び第２のポート端子の間に接続された第１のキャパシタと、
    前記第２の端子と前記導体部との間に接続された第２のインダクタとをさらに備え、
    前記第２のインダクタは、前記第１のインダクタンスに対する前記第２のインダクタのインダクタンスの比が、前記第２の容量に対する前記第１の容量の比に等しくなるようなインダクタンスを有する、
    スイッチング回路装置。
  2. 前記第１の容量は、第１のインダクタの巻線に生じる寄生容量である、
    請求項１記載のスイッチング回路装置。
  3. 前記第１の容量は、前記第１のインダクタと並列に接続されたキャパシタの容量を含む、
    請求項１記載のスイッチング回路装置。
  4. 前記第２の容量は、前記スイッチング素子の導体部分と前記導体部との間に形成される寄生容量である、
    請求項１〜３のうちの１つに記載のスイッチング回路装置。
  5. 前記第２の容量は、前記第１の端子と前記導体部との間に接続されたキャパシタの容量を含む、
    請求項１〜３のうちの１つに記載のスイッチング回路装置。
  6. 前記第１のインダクタンスは、前記第２のポート端子と前記第２の端子との間の配線の寄生インダクタンスである、
    請求項１〜５のうちの１つに記載のスイッチング回路装置。
  7. 前記第１のインダクタンスは、前記第２のポート端子と前記第２の端子との間に接続されたインダクタのインダクタンスを含む、
    請求項１〜５のうちの１つに記載のスイッチング回路装置。
  8. 第１及び第２のポート端子と、
    第１のインダクタと、
    少なくとも１つのスイッチング素子を含むスイッチング回路部と、
    導体部とを備えたスイッチング回路装置において、
    前記スイッチング回路部は少なくとも第１及び第２の端子を備え、前記第１の端子は前記第１のインダクタを介して前記第１のポート端子に接続され、前記第２の端子は前記第２のポート端子に接続され、
    前記スイッチング回路装置は、
    前記第１のポート端子及び前記第１の端子の間に設けられる第１の容量と、
    前記第１の端子及び前記導体部の間に設けられる第２の容量と、
    前記第２のポート端子及び前記第２の端子の間に設けられる第１のインダクタンスとを有し、
    前記スイッチング回路装置は、
    前記第１及び第２のポート端子の間に接続された第１のキャパシタと、
    前記第２の端子と前記導体部との間に接続された第２のインダクタとをさらに備え、
    前記第２のインダクタは、プリント配線基板上に形成されたミアンダ配線である、
    スイッチング回路装置。
  9. 第１及び第２のポート端子と、
    第１のインダクタと、
    少なくとも１つのスイッチング素子を含むスイッチング回路部と、
    導体部とを備えたスイッチング回路装置において、
    前記スイッチング回路部は少なくとも第１及び第２の端子を備え、前記第１の端子は前記第１のインダクタを介して前記第１のポート端子に接続され、前記第２の端子は前記第２のポート端子に接続され、
    前記スイッチング回路装置は、
    前記第１のポート端子及び前記第１の端子の間に設けられる第１の容量と、
    前記第１の端子及び前記導体部の間に設けられる第２の容量と、
    前記第２のポート端子及び前記第２の端子の間に設けられる第１のインダクタンスとを有し、
    前記スイッチング回路装置は、
    前記第１及び第２のポート端子の間に接続された第１のキャパシタと、
    前記第２の端子と前記導体部との間に接続された第２のインダクタと、
    第３及び第４のポート端子とをさらに備え、
    前記スイッチング回路部は第３の端子をさらに備え、前記第３の端子は前記第３のポート端子に接続され、前記第２の端子は前記第４のポート端子にさらに接続され、
    前記スイッチング回路装置は、前記第２及び第３の端子の間に接続された第２のキャパシタをさらに備え、
    前記スイッチング回路部は、
    前記第１及び第２の端子の間に接続された第１のスイッチング素子と、
    前記第１及び第３の端子の間に接続された第２のスイッチング素子とを含み、
    前記スイッチング回路装置は、前記第２の端子と前記導体部との間において、前記第２のインダクタと直列に接続された第３のキャパシタをさらに備える、
    スイッチング回路装置。
  10. 前記第２のインダクタ及び前記第３のキャパシタを含む回路部分の共振周波数は、前記第１のインダクタのインダクタンス及び前記第１の容量によって決まる、前記第１のインダクタを含む回路部分の共振周波数に等しい、
    請求項９記載のスイッチング回路装置。
  11. 前記第２のインダクタは前記第３のキャパシタを介して前記第２の端子に接続され、
    前記スイッチング回路装置は第４のキャパシタをさらに備え、
    前記第２のインダクタ及び前記第３のキャパシタの接続点は、前記第４のキャパシタを介して前記第３の端子に接続される、
    請求項９記載のスイッチング回路装置。
  12. 前記第２のインダクタ及び前記第３及び第４のキャパシタを含む回路部分の共振周波数は、前記第１のインダクタのインダクタンス及び前記第１の容量によって決まる、前記第１のインダクタを含む回路部分の共振周波数に等しい、
    請求項１１記載のスイッチング回路装置。
  13. 第１及び第２のポート端子と、
    第１のインダクタと、
    少なくとも１つのスイッチング素子を含むスイッチング回路部と、
    導体部とを備えたスイッチング回路装置において、
    前記スイッチング回路部は少なくとも第１及び第２の端子を備え、前記第１の端子は前記第１のインダクタを介して前記第１のポート端子に接続され、前記第２の端子は前記第２のポート端子に接続され、
    前記スイッチング回路装置は、
    前記第１のポート端子及び前記第１の端子の間に設けられる第１の容量と、
    前記第１の端子及び前記導体部の間に設けられる第２の容量と、
    前記第２のポート端子及び前記第２の端子の間に設けられる第１のインダクタンスとを有し、
    前記スイッチング回路装置は、
    前記第１及び第２のポート端子の間に接続された第１のキャパシタと、
    前記第２の端子と前記導体部との間に接続された第２のインダクタと、
    第３及び第４のポート端子とをさらに備え、
    前記スイッチング回路部は第３の端子をさらに備え、前記第３の端子は前記第３のポート端子に接続され、前記第２の端子は前記第４のポート端子にさらに接続され、
    前記スイッチング回路装置は、前記第２及び第３の端子の間に接続された第２のキャパシタをさらに備え、
    前記スイッチング回路部は、
    前記第１及び第２の端子の間に接続された第１のスイッチング素子と、
    前記第１及び第３の端子の間に接続された第２のスイッチング素子とを含み、
    前記第２のインダクタは、前記第２の端子と前記導体部との間に接続された第３のインダクタと、前記第３の端子と前記導体部との間に接続された第４のインダクタとを含み、
    前記スイッチング回路装置は、
    前記第２の端子と前記導体部との間において前記第３のインダクタと直列に接続された第３のキャパシタと、
    前記第３の端子と前記導体部との間において前記第４のインダクタと直列に接続された第４のキャパシタとをさらに備え、
    前記第２のインダクタのインダクタンスは、前記第３及び第４のインダクタを互いに並列に接続したときの合成インダクタンスに等しい、
    スイッチング回路装置。
  14. 前記第３及び第４のインダクタ及び前記第３及び第４のキャパシタを含む回路部分の共振周波数は、前記第１のインダクタのインダクタンス及び前記第１の容量によって決まる、前記第１のインダクタを含む回路部分の共振周波数に等しい、
    請求項１３記載のスイッチング回路装置。
  15. 前記第３及び第４のインダクタは、前記第２及び第３の端子から前記第３及び第４のインダクタを介して前記導体部に電流がそれぞれ流れるとき、磁束を強め合うように互いに電磁的に結合される、
    請求項１３又は１４記載のスイッチング回路装置。
  16. 前記第２のポート端子と前記第２の端子との間の配線は、
    前記第２の端子と前記第２のキャパシタとの間の配線に含まれる第１の配線部分と、
    前記第２の端子と前記第２のキャパシタとの間の配線において前記第２の端子よりも前記第２のキャパシタの一端に近接する分岐点から分岐して前記第２のポート端子に至る第２の配線部分とを含む、
    請求項９〜１５のうちの１つに記載のスイッチング回路装置。
  17. 請求項９〜１６のうちの１つに記載のスイッチング回路装置を備える電力変換装置であって、
    前記第１及び第２のポート端子は電源装置に接続され、
    前記第３及び第４のポート端子は負荷装置に接続され、
    前記スイッチング回路装置は昇圧コンバータとして動作する、
    電力変換装置。
  18. 前記第１及び第２のポート端子と前記電源装置との間に挿入されるノイズフィルタをさらに備える、
    請求項１７記載の電力変換装置。
JP2018530410A 2016-07-29 2017-07-28 スイッチング回路装置及び電力変換装置 Active JP6945147B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016150447 2016-07-29
JP2016150447 2016-07-29
PCT/JP2017/027360 WO2018021510A1 (ja) 2016-07-29 2017-07-28 スイッチング回路装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018021510A1 JPWO2018021510A1 (ja) 2019-05-23
JP6945147B2 true JP6945147B2 (ja) 2021-10-06

Family

ID=61017472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018530410A Active JP6945147B2 (ja) 2016-07-29 2017-07-28 スイッチング回路装置及び電力変換装置

Country Status (5)

Country Link
US (1) US10498218B2 (ja)
JP (1) JP6945147B2 (ja)
CN (1) CN109565238B (ja)
DE (1) DE112017003805T5 (ja)
WO (1) WO2018021510A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018235452A1 (ja) * 2017-06-19 2018-12-27 株式会社村田製作所 ノイズ除去回路およびノイズ除去素子
JP6835901B2 (ja) 2019-04-11 2021-02-24 株式会社京三製作所 直流パルス電源装置、及び直流パルス電源装置のデューティー制御方法
JP6835900B2 (ja) 2019-04-11 2021-02-24 株式会社京三製作所 直流パルス電源装置、及び直流パルス電源装置の磁気飽和リセット方法
JP6858805B2 (ja) * 2019-04-11 2021-04-14 株式会社京三製作所 直流パルス電源装置、及び直流パルス電源装置の周波数制御方法
CN112636578B (zh) * 2020-12-03 2022-06-21 佛山市顺德区美的电子科技有限公司 Pfc电路及降噪电路
WO2023189490A1 (ja) * 2022-03-29 2023-10-05 株式会社村田製作所 ノイズ低減機能部品を備えたスイッチング電源装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826024B2 (ja) 1977-10-15 1983-05-31 キヤノン株式会社 像保持部材
JPH05121182A (ja) 1991-10-25 1993-05-18 Hitachi Ltd 放電灯点灯装置
JP2004023825A (ja) * 2002-06-13 2004-01-22 Tdk Corp 電力変換回路
US7804281B2 (en) * 2006-09-13 2010-09-28 Virginia Tech Intellectual Properties, Inc. Reducing common mode noise of power factor correction converters using general balance concept
CN101728389B (zh) * 2008-10-29 2014-01-29 飞思卡尔半导体公司 Buck降压转换器衬底噪声的被动消除方法
JP5423589B2 (ja) * 2010-06-09 2014-02-19 株式会社デンソー 半導体装置
CN201766505U (zh) * 2010-09-09 2011-03-16 中兴智能交通系统（北京）有限公司 一种电源控制装置
JP5480182B2 (ja) * 2011-02-28 2014-04-23 本田技研工業株式会社 燃料噴射弁駆動装置
JP5708268B2 (ja) * 2011-06-03 2015-04-30 株式会社デンソー 昇圧型コンバータ
CN102545560B (zh) * 2011-12-15 2014-09-03 无锡中星微电子有限公司 一种功率开关驱动器、ic芯片及直流-直流转换器
JP5826024B2 (ja) 2011-12-28 2015-12-02 株式会社豊田中央研究所 ノイズ低減回路
JP2013149755A (ja) 2012-01-18 2013-08-01 Toyota Motor Corp スイッチング素子装置
JP5472354B2 (ja) * 2012-03-28 2014-04-16 株式会社村田製作所 スイッチング電源装置
JP5870827B2 (ja) * 2012-04-12 2016-03-01 株式会社デンソー 回路基板及び回路基板の製造方法
JP6172088B2 (ja) 2014-08-19 2017-08-02 株式会社デンソー 共振電流制限装置

Also Published As

Publication number Publication date
DE112017003805T5 (de) 2019-05-09
JPWO2018021510A1 (ja) 2019-05-23
US10498218B2 (en) 2019-12-03
CN109565238A (zh) 2019-04-02
WO2018021510A1 (ja) 2018-02-01
US20190165666A1 (en) 2019-05-30
CN109565238B (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
JP6945147B2 (ja) スイッチング回路装置及び電力変換装置
US7602159B2 (en) Common mode noise reduction using parasitic capacitance cancellation
US7791906B2 (en) DC to DC converter module
US7804281B2 (en) Reducing common mode noise of power factor correction converters using general balance concept
Neugebauer et al. Filters and components with inductance cancellation
Huang et al. A novel integrated multi-elements resonant converter
US20080018425A1 (en) Transforming device of power source and transformer thereof
US20180205314A1 (en) High Power Density Inverter (II)
Kam et al. EMC guideline for synchronous buck converter design
JP6787071B2 (ja) 電力変換装置
US20220270816A1 (en) Transformer and switching power supply apparatus for reducing common mode noise due to line-to-ground capacitances
WO2020017091A1 (ja) 電力変換装置
US10432110B2 (en) Power converter having resonant frequencies around two and four times the switching frequency
JP2012029404A (ja) 電源回路
Kandeel et al. Optimum phase count in a 5.4-W multiphase buck converter based on output filter component energies
Praglin et al. Inductance cancellation in RF resonant power converters
WO2020017090A1 (ja) 電力変換装置
JP6241568B1 (ja) Ｄｃ−ｄｃコンバータ
JP2021153356A (ja) 力率改善装置及び電力変換装置
CN112803755A (zh) 一种dc-dc变换器隔离型定频的共模谐振抑制方法
US20230327546A1 (en) Switching power supply device
Ouyang et al. Fully integrated planar magnetics for primary-parallel isolated boost converter
US11632041B2 (en) Power semiconductor module
JP2018182880A (ja) 電力変換装置
Ahmad et al. FEA based Model for High-Frequency Design Optimization of a Three-Winding Coupled Inductor for HSU Converters

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210826

R151 Written notification of patent or utility model registration

Ref document number: 6945147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151