WO2018235452A1 - ノイズ除去回路およびノイズ除去素子 - Google Patents

ノイズ除去回路およびノイズ除去素子 Download PDF

Info

Publication number
WO2018235452A1
WO2018235452A1 PCT/JP2018/018387 JP2018018387W WO2018235452A1 WO 2018235452 A1 WO2018235452 A1 WO 2018235452A1 JP 2018018387 W JP2018018387 W JP 2018018387W WO 2018235452 A1 WO2018235452 A1 WO 2018235452A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
inductor
ground
noise removal
line
Prior art date
Application number
PCT/JP2018/018387
Other languages
English (en)
French (fr)
Inventor
矢▲崎▼浩和
土屋貴紀
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2019512323A priority Critical patent/JP6531880B2/ja
Publication of WO2018235452A1 publication Critical patent/WO2018235452A1/ja
Priority to US16/446,695 priority patent/US11165341B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters

Definitions

  • the present invention relates to a noise removal circuit and a noise removal element, and in particular, is connected between at least one of an input line and an output line of a DC-DC converter, a ground, and a ground terminal of a switching control IC.
  • the present invention relates to a noise removal circuit and a noise removal element.
  • DC-DC converter that includes a switching element and an inductor, and boosts or steps down an input voltage and outputs it.
  • FIG. 6 of Patent Document 1 a DC-DC converter module in which noise is suppressed by arranging an inductor in series between the smoothing capacitor provided on the output line and the ground is described. .
  • An object of the present invention is to solve the above-mentioned problems, and an object thereof is to provide a noise removal circuit and a noise removal element capable of effectively suppressing noise in a low frequency band as well as noise in a high frequency band.
  • the noise removal circuit of the present invention is A noise removal circuit connected between at least one of an input line and an output line of a DC-DC converter, a ground, and a ground terminal of a switching control IC included in the DC-DC converter, A first capacitor connected between the at least one line and the ground terminal; A second capacitor connected between the at least one line and the ground; A first inductor connected between the ground terminal and the ground; And the like.
  • the capacitance of the second capacitor may be equal to or greater than the capacitance of the first capacitor.
  • the first capacitor is connected between the output line and the ground terminal,
  • the second capacitor is connected between the output line and the ground,
  • a third capacitor connected between the input line and the ground terminal;
  • a fourth capacitor connected between the input line and the ground; May be further provided.
  • the capacitance of the fourth capacitor may be equal to or greater than the capacitance of the third capacitor.
  • the first inductor includes an input inductor and an output inductor,
  • the input-side inductor may be connected to the ground via an input-side ground line
  • the output-side inductor may be connected to the ground via an output-side ground line.
  • It may further comprise a second inductor connected between the at least one line and the first capacitor.
  • the noise removal element of the present invention is A noise removal element connected between at least one of an input line and an output line of a DC-DC converter, a ground, and a ground terminal of a switching control IC included in the DC-DC converter, Ferrite laminated substrate, A first capacitor mounted on the ferrite multilayer substrate, one end connected to the at least one line, and the other end connected to the ground terminal; An inductor provided by internal wiring in the ferrite multilayer substrate, wherein one end is connected to the first capacitor, and the other end is connected to a second capacitor different from the first capacitor. With the inductor, Front surface wiring provided on the surface of the ferrite multilayer substrate and connecting the first capacitor and the ground terminal; And the like.
  • the second capacitor may be mounted on the ferrite multilayer substrate, one end connected to the at least one line, and the other end connected to the ground.
  • the capacitance of the second capacitor may be equal to or greater than the capacitance of the first capacitor.
  • the one end of the first capacitor is connected to the output line
  • One end of the second capacitor is connected to the output line
  • a third capacitor mounted on the ferrite multilayer substrate, one end connected to the input line, and the other end connected to the ground terminal
  • a fourth capacitor mounted on the ferrite multilayer substrate, one end connected to the input line, and the other end connected to the ground; May be further provided.
  • the capacitance of the fourth capacitor may be equal to or greater than the capacitance of the third capacitor.
  • the first inductor includes an input inductor and an output inductor
  • the surface wiring includes an input ground surface wiring for connecting the input side inductor and the ground, and an output side ground surface wiring for connecting the output side inductor and the ground.
  • the noise removal element is an inductor provided by internal wiring in the ferrite multilayer substrate, and one end is connected to the at least one line, and the other end is connected to the first capacitor. It may further comprise an inductor.
  • the ferrite substrate includes a nonmagnetic layer and a magnetic layer having a magnetic permeability higher than that of the nonmagnetic layer.
  • the first inductor and the second inductor may be disposed in the magnetic layer.
  • the nonmagnetic layer may be disposed to sandwich the magnetic layer.
  • the pulse current in the high frequency band is suppressed by passing through the line in which the first capacitor and the first inductor are provided, and the low frequency band noise is suppressed in the second capacitor. It is suppressed by passing through.
  • noise in the low frequency band can be effectively suppressed together with noise in the high frequency band.
  • the pulse current in the high frequency band is suppressed through the first capacitor and the internal wiring functioning as the first inductor, and the noise in the low frequency band is the second It is suppressed through the capacitor.
  • noise in the low frequency band can be effectively suppressed together with noise in the high frequency band.
  • FIG. 2 is a diagram illustrating an example of a step-down DC-DC converter circuit. It is a figure which shows the noise removal circuit in the 1st Embodiment of this invention. It is a perspective view showing the appearance of the noise removal element which materialized the noise removal circuit in a 1st embodiment. It is a top view of the noise removal element shown in FIG. (A) is a figure which shows a cut surface when the noise removal element shown in FIG. 3 is cut
  • FIG. 7 It is a perspective view which shows another structural example of the noise removal element in 1st Embodiment.
  • A is a perspective view showing still another structural example of the noise removal element according to the first embodiment
  • (b) is a plan view
  • (c) is a cut along line VIIC-VIIC in FIG. 7
  • A is a figure which shows the cut surface of the time.
  • A) is a top view of the noise removal element which embodied the noise removal circuit in a 2nd embodiment
  • (b) is a top view showing another example of composition of a noise removal element in a 2nd embodiment.
  • FIG. 13 is a plan view of a noise removal element that embodies the circuit of the DC-DC converter including the noise removal circuit in the third embodiment.
  • FIG. 14 is a cross-sectional view of the noise removal element shown in FIG. 13 taken along line XIV-XIV. It is a top view which shows each layer of the ferrite laminated substrate which comprises a noise removal element.
  • (A) is a figure which shows another structural example of the noise removal element in 3rd Embodiment
  • (b) is a case where the noise removal element shown to Fig.16 (a) is cut
  • FIG. 1 is a diagram showing an example of a circuit of a step-down DC-DC converter 100.
  • the DC-DC converter 100 includes a switching control IC 101, a main inductor 102, an input-side capacitor 103, and an output-side capacitor 104.
  • the DC-DC converter 100 is a non-insulated DC-DC converter.
  • the switching control IC 101 at least includes a switching element and a control circuit that controls on / off of the switching element.
  • the switching control IC 101 may have another function, for example, a communication control function.
  • the input terminal 101 a of the switching control IC 101 is connected to the input line 105.
  • An input-side capacitor 103 is provided between the input line 105 and the ground.
  • One end of the main inductor 102 is connected to the output terminal 101 b of the switching control IC 101, and the other end of the main inductor 102 is connected to the output line 106.
  • An output side capacitor 104 is provided between the output line 106 and the ground.
  • the ground terminal 101c of the switching control IC 101 is connected to the ground (ground potential) which is a reference potential.
  • the DC-DC converter 100 having the above-described configuration steps down the input voltage Vin input to the input line 105 under switching control by the switching control IC 101, and outputs the output voltage Vout from the output line 106.
  • the DC-DC converter performs switching by the switching element, and noise in a low frequency band according to the switching frequency or pulse current in a high frequency band than the switching frequency is generated.
  • FIG. 2 is a diagram showing a noise removal circuit in the first embodiment of the present invention.
  • the same parts as those of the circuit of the DC-DC converter shown in FIG. 1 will be assigned the same reference numerals and detailed explanations thereof will be omitted.
  • the noise removal circuit 10 in the first embodiment includes a first capacitor 11, a second capacitor 12, and an inductor (first inductor) 13.
  • the noise removal circuit 10 is connected between the output line 106 of the DC-DC converter 100, the ground, and the ground terminal 101c of the switching control IC 101.
  • the first capacitor 11 is connected between the output line 106 and the ground terminal 101 c of the switching control IC 101.
  • the second capacitor 12 is connected between the output line 106 and the ground.
  • the second capacitor 12 corresponds to the output-side capacitor 104 shown in FIG. That is, the second capacitor 12 is also an output-side capacitor that constitutes the DC-DC converter 100.
  • the capacitance of the second capacitor 12 is larger than the capacitance of the first capacitor 11.
  • the capacitance of the second capacitor 12 may be the same as the capacitance of the first capacitor 11.
  • the inductor 13 is connected between the ground terminal 101 c of the switching control IC 101 and the ground.
  • the pulse current in the high frequency band flowing through the output line 106 flows toward the first capacitor 11 and the inductor 13 and is suppressed. Also, low frequency band noise passing through the output line 106 is suppressed through the second capacitor 12.
  • the capacitance of the second capacitor 12 becomes low, so noise in the low frequency band toward the second capacitor 12 It is possible to suppress it effectively.
  • the capacitance of the second capacitor 12 and the capacitance of the first capacitor 11 are the same, since the inductor 13 is connected in series to the first capacitor 11, the impedance is high and the same effect is exhibited. Do.
  • noise in the low frequency band can be effectively suppressed along with noise in the high frequency band.
  • an output voltage Vout can be output from the output line 106 in which noise in the high frequency band and the low frequency band is suppressed.
  • FIG. 3 is a perspective view showing the appearance of a noise removal element 30 embodying the noise removal circuit in the first embodiment.
  • FIG. 4 is a plan view of the noise removal element 30 shown in FIG. 5 (a) is a view showing a cut surface when the noise removing element 30 shown in FIG. 3 is cut along the line VV
  • FIG. 5 (b) is a perspective view showing the position of the internal wiring
  • FIG. 5 (c) is a perspective view in the case where a coil is provided instead of the via hole conductor.
  • a part of the surface wiring 32, a part of the land electrode 34, and the first capacitor 11 and the second capacitor 12 are omitted.
  • the noise removal element 30 includes a ferrite multilayer substrate 31, a first capacitor 11 mounted on the ferrite multilayer substrate 31, a second capacitor 12 mounted on the ferrite multilayer substrate 31, and the ferrite multilayer substrate 31.
  • An internal wire 33 provided to function as an inductor, a surface wire 32 provided on the surface of the ferrite laminate substrate 31, and a land electrode 34 provided on the surface of the ferrite laminate substrate 31 are provided.
  • the first capacitor 11 is mounted in such a manner that the pair of outer electrodes 11 a and 11 b is located on the land electrode 34.
  • the second capacitor 12 is mounted in such a manner that the pair of external electrodes 12 a and 12 b are located on the land electrode 34.
  • the ferrite laminate substrate 31 has a structure in which a first nonmagnetic layer 31a, a magnetic layer 31b, and a second nonmagnetic layer 31c are sequentially stacked.
  • the first nonmagnetic material layer is arranged such that the magnetic material layer 31b having higher permeability than the nonmagnetic material layers 31a and 31c is sandwiched between the first nonmagnetic material layer 31a and the second nonmagnetic material layer 31c.
  • 31a, a magnetic layer 31b, and a second nonmagnetic layer 31c are disposed.
  • Each of the first nonmagnetic layer 31a, the magnetic layer 31b, and the second nonmagnetic layer 31c has a structure in which a plurality of ceramic insulator layers are stacked.
  • the noise removal element 30 is connected between the output line of the DC-DC converter, the ground, and the ground terminal of the switching control IC.
  • the external electrode 11 a located on one end side of the first capacitor 11 is connected to the output line of the DC-DC converter via the surface wiring 32, and the external electrode 11 b located on the other end side is connected via the surface wiring 32.
  • the external electrode 12 a located on one end side of the second capacitor 12 is connected to the output line of the DC-DC converter via the surface wiring 32, and the external electrode 12 b located on the other end side is connected via the surface wiring 32. Connected to ground.
  • One end of the internal wiring 33 is connected to the first capacitor 11 via the surface wiring 32, and the other end is connected to the second capacitor 12 via the surface wiring 32. More specifically, one end of the internal wiring 33 is connected to the external electrode 11 b of the first capacitor 11 through the surface wiring 32. Further, the other end of the internal wiring 33 is connected to the external electrode 12 b of the second capacitor 12 through the surface wiring 32.
  • the internal wiring 33 includes a first wiring 33b provided at the interface between the magnetic layer 31b and the second nonmagnetic layer 31c. And a via hole conductor 33a penetrating the nonmagnetic layer 31a and the magnetic layer 31b.
  • the via hole conductor 33 a connects the surface wiring 32 provided on the surface of the ferrite laminated substrate 31 and the wiring 33 b.
  • the via hole conductor 33 a mainly functions as the inductor 13 among the via hole conductor 33 a and the wiring 33 b.
  • a coil 35 having a winding axis in the stacking direction may be provided as the inductor 13 instead of the via hole conductor 33a.
  • the surface wiring 32 is between the first capacitor 11 and the ground terminal of the switching control IC, the output line of the first capacitor 11 and the second capacitor 12 and the DC-DC converter. And between the second capacitor 12 and the ground.
  • FIG. 6 (a) is a perspective view showing another configuration example of the noise removal element in the first embodiment
  • FIG. 6 (b) is a plan view.
  • the noise removal element 30A shown in FIG. 6 further includes a switching control IC 101 and a main inductor 102 mounted on the ferrite multilayer substrate 31 in addition to the configuration of the noise removal element 30 shown in FIG.
  • the surface wiring 32 is between the external electrode 11b of the first capacitor 11 and the ground terminal of the switching control IC 101, the external electrode 11a of the first capacitor 11 and the second capacitor 12 Between the external electrode 12a of the second capacitor 12 and the ground, the switching control IC 101 and the input line 105 (see FIG. 2), the switching control IC 101. And the main inductor 102 (see FIG. 2).
  • One end of the internal wiring 33 is connected to the external electrode 11 b of the first capacitor 11 via the land electrode 34, and the other end is connected to the external electrode 12 b of the second capacitor 12 via the land electrode 34. (Refer FIG. 4, FIG. 5 (a), (b)).
  • FIG. 7 (a) is a perspective view showing still another configuration example of the noise removal element in the first embodiment
  • FIG. 7 (b) is a plan view
  • FIG. 7 (c) is a view showing a cut surface when cut along the line VIIC-VIIC in FIG. 7 (b).
  • part of the surface wiring and the main inductor 102 are omitted.
  • the second capacitor 12 is not on the ferrite multilayer substrate 31 but the ferrite multilayer substrate 31 is different from the configuration of the noise removing element 30A shown in FIG. It is provided on the mounted mother substrate 40.
  • connection relationship between the first capacitor 11 and the switching control IC 101 and between the first capacitor 11 and the second capacitor 12 is the same as that of the noise removal element 30A shown in FIG.
  • the second capacitor 12 is mounted not on the ferrite multilayer substrate 31 but on the mother substrate 40, as shown in FIG. 7C, the external electrode 11b of the first capacitor 11 and the second The external wire 12 b of the capacitor 12 is connected by an internal wire 33 functioning as an inductor and a surface wire 41 provided on the mother substrate 40.
  • FIG. 8 is a diagram showing a noise removal circuit in the second embodiment. The same parts as those in the noise removal circuit shown in FIG.
  • the noise removal circuit 10 in the first embodiment is configured to suppress noise on the output side of the DC-DC converter 100.
  • the noise removal circuit 10A in the second embodiment effectively suppresses noise on each of the input side and the output side of the DC-DC converter 100.
  • the noise removal circuit 10A in the second embodiment further includes a third capacitor 51 and a fourth capacitor 52 in addition to the configuration of the noise removal circuit 10 in the first embodiment.
  • the third capacitor 51 is connected between the input line 105 and the ground terminal 101 c of the switching control IC 101.
  • the fourth capacitor 52 is connected between the input line 105 and the ground.
  • the fourth capacitor 52 corresponds to the input-side capacitor 103 shown in FIG. That is, the fourth capacitor 52 is also an input-side capacitor that constitutes the DC-DC converter 100.
  • the capacitance of the fourth capacitor 52 is larger than the capacitance of the third capacitor 51.
  • the capacitance of the fourth capacitor 52 may be the same as the capacitance of the third capacitor 51.
  • high frequency band and low frequency band noise can be suppressed not only on the output side but also on the input side. That is, noise in the high frequency band on the input line 105 flows to the third capacitor 51 and the inductor 13 and is suppressed, and noise in the low frequency band flows to the fourth capacitor 52 and is suppressed.
  • the capacitance of the fourth capacitor 52 is made larger than the capacitance of the third capacitor 51, so noise in the low frequency band toward the fourth capacitor 52 can be obtained. It is possible to suppress it effectively.
  • the capacitance of the fourth capacitor 52 and the capacitance of the third capacitor 51 are the same, since the inductor 13 is connected in series to the third capacitor 51, the impedance is high and the same effect is exhibited. Do.
  • FIG. 9A is a plan view of a noise removal element 30C that embodies the noise removal circuit according to the second embodiment.
  • FIG. 9B is a plan view showing another configuration example of the noise removal element in the second embodiment.
  • the noise removal element 30C is connected between the input line of the DC-DC converter, the output line, the ground, and the ground terminal of the switching control IC.
  • the noise removal element 30C is provided in the ferrite multilayer substrate 31 and the first capacitor 11, the second capacitor 12, the third capacitor 51, and the fourth capacitor 52 mounted on the ferrite multilayer substrate 31.
  • Internal wiring 33 which functions as an inductor, and surface wiring 32 provided on the surface of the ferrite laminated substrate 31.
  • the external electrode 11a located on one end side of the first capacitor 11 is connected to the output line of the DC-DC converter, and the external electrode 11b located on the other end side is connected to the ground terminal of the switching control IC.
  • the external electrode 12a located on one end side of the second capacitor 12 is connected to the output line of the DC-DC converter, and the external electrode 12b located on the other end side is connected to the ground.
  • the external electrode 51a located on one end side of the third capacitor 51 is connected to the input line of the DC-DC converter, and the external electrode 51b located on the other end side is connected to the ground terminal of the switching control IC.
  • the external electrode 52a located on one end side of the fourth capacitor 52 is connected to the input line of the DC-DC converter, and the external electrode 52b located on the other end side is connected to the ground.
  • the first capacitor 11 and the second capacitor 12 are connected by the internal wiring 33 (see FIGS. 5A and 5B) functioning as the inductor 13. It is done.
  • the third capacitor 51 and the fourth capacitor 52 are similarly connected by the internal wiring 33 functioning as the inductor 13.
  • the internal wiring 33 may not be provided between the first capacitor 11 and the second capacitor 12 and between the third capacitor 51 and the fourth capacitor 52, as shown in FIG. 9B.
  • one internal wiring 33 may be shared. In this configuration, since only one inductor 13 may be formed by the internal wiring 33, the inductance value can be increased by miniaturizing the element and increasing the winding radius of the internal wiring 33.
  • the surface wiring 32 is between the first capacitor 11 and the third capacitor 51 and the ground terminal of the switching control IC, and between the first capacitor 11 and the second capacitor 12 and the output line of the DC-DC converter, The second capacitor 12 and the fourth capacitor 52 are connected to the ground, and the third capacitor 51 and the fourth capacitor 52 are connected to the input line of the DC-DC converter.
  • FIG. 10 is a view showing a modified configuration example of the noise removal circuit in the second embodiment. The same parts as those in the noise removal circuit shown in FIG.
  • an input-side inductor 13a and an output-side inductor 13b are provided instead of the inductor (first inductor) 13 shown in FIG.
  • the input inductor 13a and the output inductor 13b constitute a first inductor in the present invention.
  • the input-side inductor 13 a is provided between the third capacitor 51 and the fourth capacitor 52. One end of the input-side inductor 13 a connected to the fourth capacitor 52 is connected to the ground via the input-side ground line 61.
  • the output inductor 13 b is provided between the first capacitor 11 and the second capacitor 12. One end of the output inductor 13 b connected to the second capacitor 12 is connected to the ground via the output ground line 62.
  • the input side inductor 13a is connected to the ground via the input side ground line 61
  • the output side inductor 13b is connected to the ground via the output side ground line 62, whereby the input side and the output are obtained. Since the transmission of noise between the side and the side can be suppressed, the noise can be suppressed more effectively.
  • FIG. 11 is a plan view of a noise removal element 30D in which the noise removal circuit in the modification of the second embodiment shown in FIG. 10 is embodied.
  • the same components as in the noise removal element 30C shown in FIG. 9A will be assigned the same reference numerals and detailed explanations thereof will be omitted.
  • the external electrode 12b of the second capacitor 12 and the external electrode 52b of the fourth capacitor 52 are connected by the surface wiring 32, and the surface wiring 32 is further connected to the ground And connected.
  • the surface wiring 32 includes the input ground surface wiring 321 for connecting the input side inductor 13a and the ground, and the output inductor 13b and the ground. And an output-side ground surface wiring 322 for the purpose.
  • the external electrode 52b of the fourth capacitor 52 is connected to the ground through the input-side ground surface wiring 321
  • the external electrode 12b of the second capacitor 12 is connected through the output-side ground surface wiring 322.
  • the input-side ground surface wiring 321 is a line corresponding to the input-side ground line 61 shown in FIG. 10
  • the output-side ground surface wiring 322 is a line corresponding to the output-side ground line 62 shown in FIG.
  • the inductor 13 formed by the internal wiring 33 connecting the first capacitor 11 and the second capacitor 12, the third capacitor 51, and the fourth capacitor There is an inductor 13 formed by an internal wire 33 connecting between 52.
  • the second wiring 12 and the fourth capacitor 52 are connected by the surface wiring 32, noise may be transmitted between the input side and the output side.
  • FIG. 12 is a diagram showing the noise removal circuit 10D in the third embodiment. The same parts as those of the noise removal circuit 10 shown in FIG.
  • the noise removal circuit 10D in the third embodiment further includes an inductor 120 with respect to the configuration of the noise removal circuit 10 shown in FIG.
  • the inductor 13 is referred to as a first inductor 13 and the inductor 120 is referred to as a second inductor 120 in order to distinguish the respective inductors.
  • the second inductor 120 is connected between the output line 106 and the first capacitor 11.
  • the pulse current of the high frequency band flowing through the output line 106 is the second inductor 120, the first capacitor 11, and It flows towards the first inductor 13 and is suppressed, and low frequency band noise is suppressed through the second capacitor 12.
  • a spike noise flowing through the output line 106 can be effectively reduced by the filter constituted by the second inductor 120 and the first capacitor 11 connected in series.
  • FIG. 13 is a plan view of the noise removal element 130 embodying the circuit of the DC-DC converter including the noise removal circuit 10D in the third embodiment.
  • FIG. 14 is a cross-sectional view of the noise removal element 130 shown in FIG. 13 taken along line XIV-XIV.
  • FIG. 15 is a plan view showing each layer of the ferrite multilayer substrate 131 which constitutes the noise removal element 130.
  • the noise removal element 130 is a surface wiring provided on the surface of the ferrite multilayer substrate 131, the first capacitor 11, the second capacitor 12, the third capacitor 132, the switching control IC 101, and the ferrite multilayer substrate 131. 32, internal wirings 33 (33 f, 33 g) provided in the ferrite laminated substrate 131 and functioning as an inductor, and land electrodes 34 provided on the surface of the ferrite laminated substrate 31.
  • the first capacitor 11 is mounted in such a manner that the pair of outer electrodes 11 a and 11 b is located on the land electrode 34.
  • the second capacitor 12 is mounted in such a manner that the pair of outer electrodes 12 a and 12 b are located on the land electrode 34.
  • the third capacitor 132 is mounted in such a manner that the pair of outer electrodes 132 a and 132 b are located on the land electrode 34.
  • the third capacitor 132 corresponds to the input-side capacitor 103 shown in FIG.
  • the ferrite multilayer substrate 131 includes the first nonmagnetic layer 131a, the first magnetic layer 131b, the second magnetic layer 131c, the third magnetic layer 131d, and the like.
  • the second nonmagnetic material layer 131e is sequentially stacked. That is, the first magnetic layer 131b and the second magnetic layer 131c have higher magnetic permeability than the nonmagnetic layers 131a and 131e by the first nonmagnetic layer 131a and the second nonmagnetic layer 131e.
  • the third magnetic layer 131d Thereby, it can suppress that magnetic flux leaks outside.
  • the first nonmagnetic layer 131a, the first magnetic layer 131b, the second magnetic layer 131c, and the third magnetic layer 131d are views as viewed from above in the stacking direction.
  • the second nonmagnetic layer 131e is shown as viewed from below in the stacking direction.
  • An input electrode 141, an output electrode 142, and two ground electrodes 143 and 144 are provided in the second nonmagnetic layer 131e.
  • the input electrode 141 is connected to the input terminal of the switching control IC 101 via the surface wiring 32.
  • the surface wiring 32 connecting the input electrode 141 and the input terminal of the switching control IC 101 is provided not only on the first nonmagnetic layer 131 a but also on the side surface of the ferrite multilayer substrate 131.
  • the output electrode 142 is connected to the land electrode 34 (see FIG. 13) on which the external electrode 12b of the second capacitor 12 is mounted via the surface wiring 32.
  • the surface wiring 32 connecting the output electrode 142 and the land electrode 34 on which the external electrode 12 b of the second capacitor 12 is mounted is not only on the first nonmagnetic layer 131 a but also on the side surface of the ferrite multilayer substrate 131 It is also provided.
  • the two ground electrodes 143 and 144 are connected to the ground.
  • the internal wires 33f provided in the first magnetic layer 131b, the second magnetic layer 131c, and the third magnetic layer 131d are connected by a via hole conductor 135 to form the main inductor 102.
  • the internal wiring 33 g disposed in the first magnetic layer 131 b constitutes a second inductor 120.
  • One end of the internal wiring 33g is connected to the internal wiring 33f disposed in the first magnetic layer 131b, and the other end is mounted with the external electrode 11b of the first capacitor 11 via the via hole conductor 135. Connected to the land electrode 34.
  • the first inductor 13 shown in FIG. 12 is composed of the via hole conductor 135a shown in FIG.
  • One end of the first inductor 13 configured by the via hole conductor 135 a is connected to the ground terminal of the switching control IC 101, and the other end is connected to the ground electrode 143.
  • the switching control IC 101, the main inductor 102, and the third capacitor 132 in the noise removal element 130 described above may be provided outside the ferrite multilayer substrate 131.
  • FIG. 16A is a plan view of the noise removal element 130A in the case where the switching control IC 101, the main inductor 102, and the third capacitor 132 are provided outside the ferrite multilayer substrate 131.
  • FIG. FIG. 16B is a view showing a cut surface when the noise removal element 130A shown in FIG. 16A is cut along the XVIB-XVIB line.
  • the noise removing element 130A shown in FIG. 16 is different from the noise removing element 30 shown in FIG. 4 in that the external electrode 11b of the first capacitor 11 is connected to the output line of the DC-DC converter via the internal wiring 33k and the surface wiring 32. It is to be connected with.
  • the internal wiring 33k constitutes a second inductor 120 shown in FIG. Also in such a configuration, spike noise flowing through the output line can be effectively reduced. In addition, since spike noise can be suppressed from flowing to the ground through the inductor 13, it is possible to effectively suppress the mixing of spike noise into the noise removal element 130 through the ground.
  • noise removal circuit 10 in the first embodiment has been described as being provided on the output side of the DC-DC converter, it may be provided on the input side.
  • FIG. 17 is a diagram showing the configuration of the noise removal circuit 10C provided on the input side.
  • the same parts as those of the circuit of DC-DC converter 100 shown in FIG. 1 and FIG. 2 will be assigned the same reference numerals and detailed explanations thereof will be omitted.
  • the noise removal circuit 10C shown in FIG. 17 includes a first capacitor 171, a second capacitor 172, and an inductor 13.
  • the first capacitor 171 is connected between the input line 105 and the ground terminal 101 c of the switching control IC 101.
  • the second capacitor 172 is connected between the input line 105 and the ground.
  • the second capacitor 172 corresponds to the input-side capacitor 103 shown in FIG.
  • first capacitor 171 and the second capacitor 172 correspond to the input-side capacitor 103 of FIG.
  • the second capacitor 172 or the first capacitor 171 and the second capacitor 172 are also input-side capacitors constituting the DC-DC converter 100.
  • the capacitance of the second capacitor 172 is larger than the capacitance of the first capacitor 171. However, the capacitance of the second capacitor 172 may be the same as the capacitance of the first capacitor 171.
  • the inductor 13 is connected between the ground terminal 101 c of the switching control IC 101 and the ground.
  • the pulse current in the high frequency band flowing through the input line 105 flows toward the first capacitor 171 and the inductor 13 and is suppressed. Also, low frequency band noise passing through the input line 105 is suppressed through the second capacitor 172.
  • the noise removal circuit 10A in the second embodiment shown in FIG. 8 has a third capacitor 51 and a fourth capacitor 52 in addition to the configuration of the noise removal circuit 10 in the first embodiment shown in FIG. Equipped with Similarly, in addition to the configuration of the noise removal circuit 10D in the third embodiment shown in FIG. 12, a third capacitor 51 and a fourth capacitor 52 may be further included. The configuration of such a noise removal circuit 10E is shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Filters And Equalizers (AREA)

Abstract

ＤＣ－ＤＣコンバータの入力ライン１０５および出力ライン１０６のうちの少なくとも一方のラインと、グランドと、ＤＣ－ＤＣコンバータに含まれるスイッチング制御ＩＣ１０１のグランド端子との間に接続されるノイズ除去回路１０は、上記少なくとも一方のラインとグランド端子との間に接続される第１のキャパシタ１１と、上記少なくとも一方のラインとグランドとの間に接続される第２のキャパシタ１２と、グランド端子とグランドとの間に接続されるインダクタ１３とを備える。

Description

ノイズ除去回路およびノイズ除去素子
　本発明は、ノイズ除去回路およびノイズ除去素子に関し、特に、ＤＣ－ＤＣコンバータの入力ラインおよび出力ラインのうちの少なくとも一方のラインと、グランドと、スイッチング制御ＩＣのグランド端子との間に接続されるノイズ除去回路およびノイズ除去素子に関する。
　スイッチング素子およびインダクタを備え、入力電圧を昇圧または降圧させて出力するＤＣ－ＤＣコンバータが知られている。
　特許文献１の図６等には、出力ラインに設けられた平滑コンデンサとグランドとの間に直列にインダクタを配置することによって、ノイズを抑制するようにしたＤＣ－ＤＣコンバータモジュールが記載されている。
特許第４３２５７４７号公報
　しかしながら、特許文献１に記載のＤＣ－ＤＣコンバータモジュールでは、平滑コンデンサとグランドとの間に直列に配置されたインダクタによって高周波帯のパルス電流を抑制することはできるが、当該インダクタの値によっては低周波帯のリプル電圧などのノイズを十分に抑制することができないという問題があった。
　本発明は、上記課題を解決するものであり、高周波帯のノイズとともに低周波帯のノイズを効果的に抑制することが可能なノイズ除去回路およびノイズ除去素子を提供することを目的とする。
　本発明のノイズ除去回路は、
　ＤＣ－ＤＣコンバータの入力ラインおよび出力ラインのうちの少なくとも一方のラインと、グランドと、前記ＤＣ－ＤＣコンバータに含まれるスイッチング制御ＩＣのグランド端子との間に接続されるノイズ除去回路であって、
　前記少なくとも一方のラインと前記グランド端子との間に接続される第１のキャパシタと、
　前記少なくとも一方のラインと前記グランドとの間に接続される第２のキャパシタと、
　前記グランド端子と前記グランドとの間に接続される第１のインダクタと、
を備えることを特徴とする。
　前記第２のキャパシタの容量は、前記第１のキャパシタの容量以上であってもよい。
　前記第１のキャパシタは、前記出力ラインと前記グランド端子との間に接続され、
　前記第２のキャパシタは、前記出力ラインと前記グランドとの間に接続され、
　前記入力ラインと前記グランド端子との間に接続される第３のキャパシタと、
　前記入力ラインと前記グランドとの間に接続される第４のキャパシタと、
をさらに備えていてもよい。
　前記第４のキャパシタの容量は、前記第３のキャパシタの容量以上であってもよい。
　前記第１のインダクタには、入力側インダクタと出力側インダクタが含まれており、
　前記入力側インダクタは入力側グランド線を介して前記グランドと接続され、前記出力側インダクタは出力側グランド線を介して前記グランドと接続されていてもよい。
　前記少なくとも一方のラインと前記第１のキャパシタとの間に接続される第２のインダクタをさらに備えていてもよい。
　本発明のノイズ除去素子は、
　ＤＣ－ＤＣコンバータの入力ラインおよび出力ラインのうちの少なくとも一方のラインと、グランドと、前記ＤＣ－ＤＣコンバータに含まれるスイッチング制御ＩＣのグランド端子との間に接続されるノイズ除去素子であって、
　フェライト積層基板と、
　前記フェライト積層基板上に実装され、一端が前記少なくとも一方のラインと接続され、他端が前記グランド端子と接続される第１のキャパシタと、
　前記フェライト積層基板内に内部配線により設けられるインダクタであって、一端が前記第１のキャパシタと接続されており、他端が前記第１のキャパシタとは異なる第２のキャパシタと接続される第１のインダクタと、
　前記フェライト積層基板の表面に設けられ、前記第１のキャパシタと前記グランド端子との間を接続する表面配線と、
を備えることを特徴とする。
　前記第２のキャパシタは、前記フェライト積層基板上に実装され、一端が前記少なくとも一方のラインと接続され、他端が前記グランドと接続されるように構成されていてもよい。
　前記第２のキャパシタの容量は、前記第１のキャパシタの容量以上であってもよい。
　上記ノイズ除去素子において、前記第１のキャパシタの前記一端は、前記出力ラインと接続され、
　前記第２のキャパシタの一端は、前記出力ラインと接続され、
　前記フェライト積層基板上に実装され、一端が前記入力ラインと接続され、他端が前記グランド端子と接続される第３のキャパシタと、
　前記フェライト積層基板上に実装され、一端が前記入力ラインと接続され、他端が前記グランドと接続される第４のキャパシタと、
をさらに備えていてもよい。
　上記ノイズ除去素子において、前記第４のキャパシタの容量は、前記第３のキャパシタの容量以上であってもよい。
　上記ノイズ除去素子において、前記第１のインダクタには、入力側インダクタと出力側インダクタが含まれており、
　前記表面配線には、前記入力側インダクタと前記グランドとを接続するための入力側グランド用表面配線と、前記出力側インダクタと前記グランドとを接続するための出力側グランド用表面配線が含まれていてもよい。
　上記ノイズ除去素子は、前記フェライト積層基板内に内部配線により設けられるインダクタであって、一端が前記少なくとも一方のラインと接続されており、他端が前記第１のキャパシタと接続される第２のインダクタをさらに備えていてもよい。
　前記フェライト基板は、非磁性体層と、前記非磁性体層に比べて透磁率が大きい磁性体層とを備え、
　前記第１のインダクタおよび前記第２のインダクタは、前記磁性体層に配置されていてもよい。
　前記非磁性体層は、前記磁性体層を挟むように配置されていてもよい。
　本発明のノイズ除去回路によれば、高周波帯のパルス電流は、第１のキャパシタおよび第１のインダクタが設けられているラインを通ることによって抑制され、低周波帯のノイズは、第２のキャパシタを通ることにより抑制される。これにより、高周波帯のノイズとともに、低周波帯のノイズを効果的に抑制することができる。
　また、本発明のノイズ除去素子によれば、高周波帯のパルス電流は、第１のキャパシタ、および第１のインダクタとして機能する内部配線を通って抑制され、低周波帯のノイズは、第２のキャパシタを通って抑制される。これにより、高周波帯のノイズとともに、低周波帯のノイズを効果的に抑制することができる。
降圧型のＤＣ－ＤＣコンバータの回路の一例を示す図である。 本発明の第１の実施形態におけるノイズ除去回路を示す図である。 第１の実施形態におけるノイズ除去回路を具現化したノイズ除去素子の外観を示す斜視図である。 図３に示すノイズ除去素子の平面図である。 （ａ）は、図３に示すノイズ除去素子をＶ－Ｖ線で切断したときの切断面を示す図、（ｂ）は、内部配線の位置を示す斜視図、（ｃ）は、ビアホール導体の代わりにコイルを設けた場合の斜視図である。 第１の実施形態におけるノイズ除去素子の別の構成例を示す斜視図である。 （ａ）は、第１の実施形態におけるノイズ除去素子のさらに別の構成例を示す斜視図、（ｂ）は平面図、（ｃ）は、図７（ａ）のＶＩＩＣ－ＶＩＩＣ線で切断したときの切断面を示す図である。 第２の実施形態におけるノイズ除去回路を示す図である。 （ａ）は、第２の実施形態におけるノイズ除去回路を具現化したノイズ除去素子の平面図、（ｂ）は、第２の実施形態におけるノイズ除去素子の別の構成例を示す平面図である。 第２の実施形態におけるノイズ除去回路の変形構成例を示す図である。 図１０に示す第２の実施形態の変形例におけるノイズ除去回路を具現化したノイズ除去素子の平面図である。 第３の実施形態におけるノイズ除去回路を示す図である。 第３の実施形態におけるノイズ除去回路を含むＤＣ－ＤＣコンバータの回路を具現化したノイズ除去素子の平面図である。 図１３に示すノイズ除去素子をＸＩＶ－ＸＩＶ線で切断したときの断面図である。 ノイズ除去素子を構成するフェライト積層基板の各層を示す平面図である。 （ａ）は、第３の実施形態におけるノイズ除去素子の別の構成例を示す図であり、（ｂ）は、図１６（ａ）に示すノイズ除去素子をＸＶＩＢ－ＸＶＩＢ線で切断したときの切断面を示す図である。 ＤＣ－ＤＣコンバータの入力側に設けられたノイズ除去回路の構成を示す図である。 第３の実施形態におけるノイズ除去回路に、第３のキャパシタと第４のキャパシタを追加した構成のノイズ除去回路を示す図である。
　以下に本発明の実施形態を示して、本発明の特徴とするところをさらに具体的に説明する。
　まず初めに、ＤＣ－ＤＣコンバータの回路について説明し、その後に、本発明のノイズ除去回路について説明する。
　＜ＤＣ－ＤＣコンバータ＞
　図１は、降圧型のＤＣ－ＤＣコンバータ１００の回路の一例を示す図である。ＤＣ－ＤＣコンバータ１００は、スイッチング制御ＩＣ１０１と、メインインダクタ１０２と、入力側キャパシタ１０３と、出力側キャパシタ１０４とを備える。このＤＣ－ＤＣコンバータ１００は、非絶縁型のＤＣ－ＤＣコンバータである。
　スイッチング制御ＩＣ１０１は、スイッチング素子と、スイッチング素子のオン／オフを制御する制御回路とを少なくとも備える。スイッチング制御ＩＣ１０１は、他の機能、例えば、通信制御機能を有していてもよい。
　スイッチング制御ＩＣ１０１の入力端子１０１ａは、入力ライン１０５と接続されている。入力ライン１０５とグランドとの間には、入力側キャパシタ１０３が設けられている。
　スイッチング制御ＩＣ１０１の出力端子１０１ｂには、メインインダクタ１０２の一端が接続されており、当該メインインダクタ１０２の他端は、出力ライン１０６と接続されている。出力ライン１０６とグランドとの間には、出力側キャパシタ１０４が設けられている。
　スイッチング制御ＩＣ１０１のグランド端子１０１ｃは、基準電位であるグランド（接地電位）と接続されている。
　上述した構成を備えたＤＣ－ＤＣコンバータ１００は、スイッチング制御ＩＣ１０１によるスイッチング制御により、入力ライン１０５に入力される入力電圧Ｖｉｎを降圧し、出力ライン１０６から出力電圧Ｖｏｕｔを出力する。
　このとき、ＤＣ－ＤＣコンバータは、スイッチング素子によるスイッチングを行っており、スイッチング周波数に準じた低周波帯のノイズやスイッチング周波数よりも高周波帯のパルス電流などが発生する。
　＜第１の実施形態＞
　図２は、本発明の第１の実施形態におけるノイズ除去回路を示す図である。なお、図１に示すＤＣ－ＤＣコンバータの回路と同じ部分については、同一の符号を付して詳しい説明は省略する。
　第１の実施形態におけるノイズ除去回路１０は、第１のキャパシタ１１と、第２のキャパシタ１２と、インダクタ（第１のインダクタ）１３とを備える。このノイズ除去回路１０は、ＤＣ－ＤＣコンバータ１００の出力ライン１０６と、グランドと、スイッチング制御ＩＣ１０１のグランド端子１０１ｃとの間に接続されている。
　第１のキャパシタ１１は、出力ライン１０６と、スイッチング制御ＩＣ１０１のグランド端子１０１ｃとの間に接続されている。
　第２のキャパシタ１２は、出力ライン１０６と、グランドとの間に接続されている。この第２のキャパシタ１２は、図１に示す出力側キャパシタ１０４に対応するものである。すなわち、第２のキャパシタ１２は、ＤＣ－ＤＣコンバータ１００を構成する出力側キャパシタでもある。
　本実施形態において、第２のキャパシタ１２の容量は、第１のキャパシタ１１の容量よりも大きい。ただし、第２のキャパシタ１２の容量は、第１のキャパシタ１１の容量と同じであってもよい。
　インダクタ１３は、スイッチング制御ＩＣ１０１のグランド端子１０１ｃとグランドとの間に接続されている。
　上述した構成により、出力ライン１０６を流れる高周波帯のパルス電流は、第１のキャパシタ１１およびインダクタ１３の方に流れて抑制される。また、出力ライン１０６を通る低周波帯のノイズは、第２のキャパシタ１２を通って抑制される。
　特に、第２のキャパシタ１２の容量を第１のキャパシタ１１の容量よりも大きくすることにより、第２のキャパシタ１２のインピーダンスが低くなるので、低周波帯のノイズを第２のキャパシタ１２の方に流して、効果的に抑制することができる。ただし、第２のキャパシタ１２の容量と第１のキャパシタ１１の容量が同じであっても、第１のキャパシタ１１に直列にインダクタ１３が接続されているため、インピーダンスが高くなり同様の効果を発揮する。
　すなわち、本実施形態におけるノイズ除去回路１０によれば、高周波帯のノイズとともに、低周波帯のノイズを効果的に抑制することができる。これにより、出力ライン１０６から、高周波帯および低周波帯のノイズが抑制された出力電圧Ｖｏｕｔを出力することができる。
　（ノイズ除去素子）
　図３は、第１の実施形態におけるノイズ除去回路を具現化したノイズ除去素子３０の外観を示す斜視図である。図４は、図３に示すノイズ除去素子３０の平面図である。また、図５（ａ）は、図３に示すノイズ除去素子３０をＶ－Ｖ線で切断したときの切断面を示す図、図５（ｂ）は、内部配線の位置を示す斜視図、図５（ｃ）は、ビアホール導体の代わりにコイルを設けた場合の斜視図である。ただし、図５（ｂ）および（ｃ）では、表面配線３２の一部およびランド電極３４の一部と、第１のキャパシタ１１および第２のキャパシタ１２とを省略している。
　ノイズ除去素子３０は、フェライト積層基板３１と、フェライト積層基板３１上に実装された第１のキャパシタ１１と、フェライト積層基板３１上に実装された第２のキャパシタ１２と、フェライト積層基板３１内に設けられてインダクタとして機能する内部配線３３と、フェライト積層基板３１の表面に設けられた表面配線３２と、フェライト積層基板３１の表面に設けられたランド電極３４とを備える。
　第１のキャパシタ１１は、一対の外部電極１１ａ、１１ｂがランド電極３４上に位置するような態様で実装されている。また、第２のキャパシタ１２は、一対の外部電極１２ａ、１２ｂがランド電極３４上に位置するような態様で実装されている。
　図５（ａ）および（ｂ）に示すように、フェライト積層基板３１は、第１の非磁性体層３１ａ、磁性体層３１ｂ、および、第２の非磁性体層３１ｃが順に積層された構造を有する。すなわち、第１の非磁性体層３１ａと第２の非磁性体層３１ｃによって、非磁性体層３１ａ、３１ｃよりも透磁率が高い磁性体層３１ｂを挟むように、第１の非磁性体層３１ａ、磁性体層３１ｂ、および、第２の非磁性体層３１ｃが配置されている。第１の非磁性体層３１ａ、磁性体層３１ｂ、および、第２の非磁性体層３１ｃはいずれも、複数のセラミック絶縁体層が積層された構造を有する。
　図４に示すように、ノイズ除去素子３０は、ＤＣ－ＤＣコンバータの出力ラインと、グランドと、スイッチング制御ＩＣのグランド端子との間に接続される。
　第１のキャパシタ１１の一端側に位置する外部電極１１ａは、表面配線３２を介して、ＤＣ－ＤＣコンバータの出力ラインと接続され、他端側に位置する外部電極１１ｂは、表面配線３２を介して、スイッチング制御ＩＣのグランド端子と接続される。
　第２のキャパシタ１２の一端側に位置する外部電極１２ａは、表面配線３２を介して、ＤＣ－ＤＣコンバータの出力ラインと接続され、他端側に位置する外部電極１２ｂは、表面配線３２を介して、グランドと接続される。
　内部配線３３は、その一端が表面配線３２を介して第１のキャパシタ１１と接続され、他端が表面配線３２を介して第２のキャパシタ１２と接続されている。より詳しくは、内部配線３３の一端は、表面配線３２を介して、第１のキャパシタ１１の外部電極１１ｂと接続されている。また、内部配線３３の他端は、表面配線３２を介して、第２のキャパシタ１２の外部電極１２ｂと接続されている。
　ここで、図５（ａ）および（ｂ）に示すように、内部配線３３は、磁性体層３１ｂと第２の非磁性体層３１ｃとの界面に設けられている配線３３ｂと、第１の非磁性体層３１ａおよび磁性体層３１ｂを貫通するビアホール導体３３ａとを含む。ビアホール導体３３ａは、フェライト積層基板３１の表面に設けられている表面配線３２と、配線３３ｂとを接続している。ビアホール導体３３ａと配線３３ｂのうち、主にビアホール導体３３ａがインダクタ１３として機能する。
　なお、図５（ｃ）に示すように、ビアホール導体３３ａの代わりに、積層方向に巻回軸を有するコイル３５をインダクタ１３として設けてもよい。
　図３および図４に示すように、表面配線３２は、第１のキャパシタ１１とスイッチング制御ＩＣのグランド端子との間、第１のキャパシタ１１および第２のキャパシタ１２とＤＣ－ＤＣコンバータの出力ラインとの間、および、第２のキャパシタ１２とグランドとの間を接続する。これらの接続を表面配線３２で行うことにより、意図しないインダクタが形成されることを防ぐことができる。
　（ノイズ除去素子の別の構成例１）
　図６（ａ）は、第１の実施形態におけるノイズ除去素子の別の構成例を示す斜視図であり、図６（ｂ）は、平面図である。図６に示すノイズ除去素子３０Ａは、図３に示すノイズ除去素子３０の構成に対して、さらに、フェライト積層基板３１上に実装されたスイッチング制御ＩＣ１０１およびメインインダクタ１０２を備える。
　図６に示すノイズ除去素子３０Ａにおいて、表面配線３２は、第１のキャパシタ１１の外部電極１１ｂとスイッチング制御ＩＣ１０１のグランド端子との間、第１のキャパシタ１１の外部電極１１ａおよび第２のキャパシタ１２の外部電極１２ａとＤＣ－ＤＣコンバータの出力ラインとの間、第２のキャパシタ１２の外部電極１２ｂとグランドとの間、スイッチング制御ＩＣ１０１と入力ライン１０５（図２参照）との間、スイッチング制御ＩＣ１０１とメインインダクタ１０２（図２参照）との間を接続する。
　内部配線３３は、その一端がランド電極３４を介して第１のキャパシタ１１の外部電極１１ｂと接続され、他端がランド電極３４を介して第２のキャパシタ１２の外部電極１２ｂと接続されている (図４、図５（ａ）、（ｂ）参照)。
　（ノイズ除去素子の別の構成例２）
　図７（ａ）は、第１の実施形態におけるノイズ除去素子のさらに別の構成例を示す斜視図であり、図７（ｂ）は、平面図である。また、図７（ｃ）は、図７（ｂ）のＶＩＩＣ－ＶＩＩＣ線で切断したときの切断面を示す図である。なお、図７（ａ）～（ｃ）では、表面配線の一部およびメインインダクタ１０２を省略している。
　図７（ａ）～（ｃ）に示すノイズ除去素子３０Ｂは、図６に示すノイズ除去素子３０Ａの構成に対して、第２のキャパシタ１２がフェライト積層基板３１上ではなく、フェライト積層基板３１が実装されたマザー基板４０上に設けられている。
　なお、第１のキャパシタ１１とスイッチング制御ＩＣ１０１との間、および、第１のキャパシタ１１と第２のキャパシタ１２との間の接続関係は、図６に示すノイズ除去素子３０Ａと同じである。ただし、第２のキャパシタ１２がフェライト積層基板３１上ではなく、マザー基板４０上に実装されているため、図７（ｃ）に示すように、第１のキャパシタ１１の外部電極１１ｂと第２のキャパシタ１２の外部電極１２ｂとの間は、インダクタとして機能する内部配線３３と、マザー基板４０上に設けられている表面配線４１とにより接続されている。
　＜第２の実施形態＞
　図８は、第２の実施形態におけるノイズ除去回路を示す図である。なお、図２に示すノイズ除去回路と同じ部分については、同一の符号を付して詳しい説明は省略する。
　第１の実施形態におけるノイズ除去回路１０は、ＤＣ－ＤＣコンバータ１００の出力側におけるノイズを抑制する構成であった。第２の実施形態におけるノイズ除去回路１０Ａは、ＤＣ－ＤＣコンバータ１００の入力側と出力側のそれぞれでノイズを効果的に抑制する。
　第２の実施形態におけるノイズ除去回路１０Ａは、第１の実施形態におけるノイズ除去回路１０の構成に加えてさらに、第３のキャパシタ５１と、第４のキャパシタ５２とを備える。
　第３のキャパシタ５１は、入力ライン１０５とスイッチング制御ＩＣ１０１のグランド端子１０１ｃとの間に接続されている。
　第４のキャパシタ５２は、入力ライン１０５とグランドとの間に接続されている。この第４のキャパシタ５２は、図１に示す入力側キャパシタ１０３に対応している。すなわち、第４のキャパシタ５２は、ＤＣ－ＤＣコンバータ１００を構成する入力側キャパシタでもある。
　本実施形態において、第４のキャパシタ５２の容量は、第３のキャパシタ５１の容量よりも大きい。ただし、第４のキャパシタ５２の容量は、第３のキャパシタ５１の容量と同じであってもよい。
　上述した構成により、出力側だけでなく、入力側においても、高周波帯および低周波帯のノイズを抑制することができる。すなわち、入力ライン１０５上の高周波帯のノイズは、第３のキャパシタ５１およびインダクタ１３の方に流れて抑制され、低周波帯のノイズは、第４のキャパシタ５２の方に流れて抑制される。
　特に、第４のキャパシタ５２の容量を第３のキャパシタ５１の容量よりも大きくすることにより、第４のキャパシタ５２のインピーダンスが低くなるので、低周波帯のノイズを第４のキャパシタ５２の方に流して、効果的に抑制することができる。ただし、第４のキャパシタ５２の容量と第３のキャパシタ５１の容量が同じであっても、第３のキャパシタ５１に直列にインダクタ１３が接続されているため、インピーダンスが高くなり同様の効果を発揮する。
　（ノイズ除去素子）
　図９（ａ）は、第２の実施形態におけるノイズ除去回路を具現化したノイズ除去素子３０Ｃの平面図である。また、図９（ｂ）は、第２の実施形態におけるノイズ除去素子の別の構成例を示す平面図である。図９（ａ）および（ｂ）において、図４に示すノイズ除去素子３０と同じ構成部分については、同一の符号を付して、詳しい説明は省略する。
　図９（ａ）に示すように、ノイズ除去素子３０Ｃは、ＤＣ－ＤＣコンバータの入力ラインと、出力ラインと、グランドと、スイッチング制御ＩＣのグランド端子との間に接続される。
　ノイズ除去素子３０Ｃは、フェライト積層基板３１上に実装された第１のキャパシタ１１、第２のキャパシタ１２、第３のキャパシタ５１、および、第４のキャパシタ５２と、フェライト積層基板３１内に設けられてインダクタとして機能する内部配線３３と、フェライト積層基板３１の表面に設けられた表面配線３２とを備える。
　第１のキャパシタ１１の一端側に位置する外部電極１１ａは、ＤＣ－ＤＣコンバータの出力ラインと接続され、他端側に位置する外部電極１１ｂはスイッチング制御ＩＣのグランド端子と接続される。
　第２のキャパシタ１２の一端側に位置する外部電極１２ａは、ＤＣ－ＤＣコンバータの出力ラインと接続され、他端側に位置する外部電極１２ｂはグランドと接続される。
　第３のキャパシタ５１の一端側に位置する外部電極５１ａは、ＤＣ－ＤＣコンバータの入力ラインと接続され、他端側に位置する外部電極５１ｂはスイッチング制御ＩＣのグランド端子と接続される。
　第４のキャパシタ５２の一端側に位置する外部電極５２ａは、ＤＣ－ＤＣコンバータの入力ラインと接続され、他端側に位置する外部電極５２ｂは、グランドと接続される。
　図４に示すノイズ除去素子３０と同様に、第１のキャパシタ１１と第２のキャパシタ１２との間は、インダクタ１３として機能する内部配線３３（図５（ａ）、（ｂ）参照）により接続されている。また、第３のキャパシタ５１と第４のキャパシタ５２との間も同様に、インダクタ１３として機能する内部配線３３により接続されている。
　なお、内部配線３３は、第１のキャパシタ１１と第２のキャパシタ１２の間、および第３のキャパシタ５１と第４のキャパシタ５２の間にそれぞれ設けなくともよく、図９(ｂ)に示すように、１つの内部配線３３を共有してもよい。この構成の場合、内部配線３３により構成されるインダクタ１３が１つでよいため、素子の小型化や内部配線３３の巻回半径を大きくすることでインダクタンス値を増加させることができる。
　表面配線３２は、第１のキャパシタ１１および第３のキャパシタ５１とスイッチング制御ＩＣのグランド端子との間、第１のキャパシタ１１および第２のキャパシタ１２とＤＣ－ＤＣコンバータの出力ラインとの間、第２のキャパシタ１２および第４のキャパシタ５２とグランドとの間、および、第３のキャパシタ５１および第４のキャパシタ５２とＤＣ－ＤＣコンバータの入力ラインとの間を接続する。これらの接続を表面配線３２で行うことにより、意図しないインダクタが形成されることを防ぐことができる。
　＜第２の実施形態の変形例＞
　図１０は、第２の実施形態におけるノイズ除去回路の変形構成例を示す図である。なお、図８に示すノイズ除去回路と同じ部分については、同一の符号を付して詳しい説明は省略する。
　図１０に示すノイズ除去回路１０Ｂでは、図８に示すインダクタ（第１のインダクタ）１３の代わりに、入力側インダクタ１３ａと出力側インダクタ１３ｂが設けられている。なお、入力側インダクタ１３ａおよび出力側インダクタ１３ｂは、本発明における第１のインダクタを構成している。
　入力側インダクタ１３ａは、第３のキャパシタ５１と第４のキャパシタ５２との間に設けられている。入力側インダクタ１３ａの、第４のキャパシタ５２と接続されている側の一端は、入力側グランド線６１を介してグランドと接続されている。
　出力側インダクタ１３ｂは、第１のキャパシタ１１と第２のキャパシタ１２との間に設けられている。出力側インダクタ１３ｂの、第２のキャパシタ１２と接続されている側の一端は、出力側グランド線６２を介してグランドと接続されている。
　このように、入力側インダクタ１３ａが入力側グランド線６１を介してグランドと接続され、出力側インダクタ１３ｂが出力側グランド線６２を介してグランドと接続される構成とすることにより、入力側と出力側との間でのノイズの伝達を抑制することができるので、より効果的にノイズを抑制することができる。
　（ノイズ除去素子）
　図１１は、図１０に示す第２の実施形態の変形例におけるノイズ除去回路を具現化したノイズ除去素子３０Ｄの平面図である。図１１において、図９（ａ）に示すノイズ除去素子３０Ｃと同じ構成部分については、同一の符号を付して、詳しい説明は省略する。
　図９（ａ）に示すノイズ除去素子３０Ｃでは、第２のキャパシタ１２の外部電極１２ｂと第４のキャパシタ５２の外部電極５２ｂとの間が表面配線３２で接続され、さらにその表面配線３２がグランドと接続されている。
　これに対して、図１１に示すノイズ除去素子３０Ｄでは、表面配線３２に、入力側インダクタ１３ａとグランドとを接続するための入力側グランド用表面配線３２１と、出力側インダクタ１３ｂとグランドとを接続するための出力側グランド用表面配線３２２とが含まれている。これにより、第４のキャパシタ５２の外部電極５２ｂは、入力側グランド用表面配線３２１を介してグランドと接続され、第２のキャパシタ１２の外部電極１２ｂは、出力側グランド用表面配線３２２を介してグランドと接続される。入力側グランド用表面配線３２１は、図１０に示す入力側グランド線６１に対応する線であり、出力側グランド用表面配線３２２は、図１０に示す出力側グランド線６２に対応する線である。
　なお、図９に示すノイズ除去素子３０Ｃでも、第１のキャパシタ１１と第２のキャパシタ１２との間を接続する内部配線３３により形成されるインダクタ１３と、第３のキャパシタ５１と第４のキャパシタ５２との間を接続する内部配線３３により形成されるインダクタ１３が存在する。ただし、第２のキャパシタ１２と第４のキャパシタ５２との間が表面配線３２で接続されているため、入力側と出力側との間でノイズが伝達する可能性がある。
　これに対して、図１１に示すノイズ除去素子３０Ｄでは、入力側インダクタ１３ａは、入力側グランド用表面配線３２１を介してグランドと接続され、出力側インダクタ１３ｂは、出力側グランド用表面配線３２２を介してグランドと接続される。すなわち、第２のキャパシタ１２と第４のキャパシタ５２との間は接続されていないので、入力側と出力側との間でのノイズの伝達を抑制することができる。
　＜第３の実施形態＞
　図１２は、第３の実施形態におけるノイズ除去回路１０Ｄを示す図である。なお、図２に示すノイズ除去回路１０と同じ部分については、同一の符号を付して詳しい説明は省略する。
　第３の実施形態におけるノイズ除去回路１０Ｄは、図２に示すノイズ除去回路１０の構成に対して、さらにインダクタ１２０を備える。ここでは、各インダクタを区別するため、インダクタ１３を第１のインダクタ１３、インダクタ１２０を第２のインダクタ１２０と呼ぶ。
　第２のインダクタ１２０は、出力ライン１０６と第１のキャパシタ１１との間に接続されている。
　第１の実施形態におけるノイズ除去回路１０と同様に、第３の実施形態におけるノイズ除去回路１０Ｄでも、出力ライン１０６を流れる高周波帯のパルス電流は、第２のインダクタ１２０、第１のキャパシタ１１および第１のインダクタ１３の方に流れて抑制され、低周波帯のノイズは、第２のキャパシタ１２を通って抑制される。
　また、直列に接続された第２のインダクタ１２０と第１のキャパシタ１１によって構成されるフィルタによって、出力ライン１０６を流れるスパイクノイズを効果的に低減することができる。
　（ノイズ除去素子）
　図１３は、第３の実施形態におけるノイズ除去回路１０Ｄを含むＤＣ－ＤＣコンバータの回路を具現化したノイズ除去素子１３０の平面図である。図１４は、図１３に示すノイズ除去素子１３０をＸＩＶ－ＸＩＶ線で切断したときの断面図である。また、図１５は、ノイズ除去素子１３０を構成するフェライト積層基板１３１の各層を示す平面図である。
　ノイズ除去素子１３０は、フェライト積層基板１３１と、第１のキャパシタ１１と、第２のキャパシタ１２と、第３のキャパシタ１３２と、スイッチング制御ＩＣ１０１と、フェライト積層基板１３１の表面に設けられた表面配線３２と、フェライト積層基板１３１内に設けられてインダクタとして機能する内部配線３３（３３ｆ、３３ｇ）と、フェライト積層基板３１の表面に設けられたランド電極３４とを備える。
　第１のキャパシタ１１は、一対の外部電極１１ａ、１１ｂがランド電極３４上に位置するような態様で実装されている。第２のキャパシタ１２は、一対の外部電極１２ａ、１２ｂがランド電極３４上に位置するような態様で実装されている。
　第３のキャパシタ１３２は、一対の外部電極１３２ａ、１３２ｂがランド電極３４上に位置するような態様で実装されている。第３のキャパシタ１３２は、図１に示す入力側キャパシタ１０３に対応するものである。
　図１４および図１５に示すように、フェライト積層基板１３１は、第１の非磁性体層１３１ａ、第１の磁性体層１３１ｂ、第２の磁性体層１３１ｃ、第３の磁性体層１３１ｄ、および、第２の非磁性体層１３１ｅが順に積層された構造を有する。すなわち、第１の非磁性体層１３１ａと第２の非磁性体層１３１ｅによって、非磁性体層１３１ａ、１３１ｅよりも透磁率が高い、第１の磁性体層１３１ｂ、第２の磁性体層１３１ｃおよび第３の磁性体層１３１ｄを挟むように配置されている。これにより、外部に磁束が漏れることを抑制することができる。
　なお、図１５において、第１の非磁性体層１３１ａ、第１の磁性体層１３１ｂ、第２の磁性体層１３１ｃ、および、第３の磁性体層１３１ｄは、積層方向の上方から見た図であり、第２の非磁性体層１３１ｅは、積層方向の下方から見た図を示している。
　第２の非磁性体層１３１ｅには、入力電極１４１と、出力電極１４２と、２つのグランド電極１４３、１４４が設けられている。
　入力電極１４１は、表面配線３２を介して、スイッチング制御ＩＣ１０１の入力端子と接続されている。入力電極１４１とスイッチング制御ＩＣ１０１の入力端子とを接続する表面配線３２は、第１の非磁性体層１３１ａの上だけでなく、フェライト積層基板１３１の側面にも設けられている。入力電極１４１とスイッチング制御ＩＣ１０１の入力端子とを、フェライト積層基板１３１の内部の配線ではなく、表面や側面の表面配線３２で接続することにより、意図しないインダクタが形成されることを防ぐことができる。
　出力電極１４２は、表面配線３２を介して、第２のキャパシタ１２の外部電極１２ｂが実装されるランド電極３４（図１３参照）と接続されている。出力電極１４２と、第２のキャパシタ１２の外部電極１２ｂが実装されるランド電極３４とを接続する表面配線３２は、第１の非磁性体層１３１ａの上だけでなく、フェライト積層基板１３１の側面にも設けられている。出力電極１４２と第２のキャパシタ１２の外部電極とを、フェライト積層基板１３１の内部の配線ではなく、表面や側面の表面配線３２で接続することにより、意図しないインダクタが形成されることを防ぐことができる。
　２つのグランド電極１４３、１４４は、グランドと接続される。
　第１の磁性体層１３１ｂ、第２の磁性体層１３１ｃおよび第３の磁性体層１３１ｄにそれぞれ設けられている内部配線３３ｆは、ビアホール導体１３５によって接続されて、メインインダクタ１０２を構成する。
　第１の磁性体層１３１ｂに配置されている内部配線３３ｇは、第２のインダクタ１２０を構成する。内部配線３３ｇの一端は、第１の磁性体層１３１ｂに配置されている内部配線３３ｆと接続されており、他端は、ビアホール導体１３５を介して、第１のキャパシタ１１の外部電極１１ｂが実装されるランド電極３４と接続されている。
　図１２に示す第１のインダクタ１３は、図１５に示すビアホール導体１３５ａによって構成されている。ビアホール導体１３５ａによって構成される第１のインダクタ１３の一端は、スイッチング制御ＩＣ１０１のグランド端子と接続され、他端は、グランド電極１４３と接続されている。
　（ノイズ除去素子の別の構成例）
　上述したノイズ除去素子１３０のうち、スイッチング制御ＩＣ１０１、メインインダクタ１０２、および、第３のキャパシタ１３２を、フェライト積層基板１３１の外部に設けるように構成してもよい。
　図１６（ａ）は、スイッチング制御ＩＣ１０１、メインインダクタ１０２、および、第３のキャパシタ１３２を、フェライト積層基板１３１の外部に設ける構成とした場合のノイズ除去素子１３０Ａの平面図である。また、図１６（ｂ）は、図１６（ａ）に示すノイズ除去素子１３０ＡをＸＶＩＢ－ＸＶＩＢ線で切断したときの切断面を示す図である。
　図１６に示すノイズ除去素子１３０Ａが図４に示すノイズ除去素子３０と異なるのは、第１のキャパシタ１１の外部電極１１ｂが内部配線３３ｋおよび表面配線３２を介して、ＤＣ－ＤＣコンバータの出力ラインと接続されることである。内部配線３３ｋは、図１２に示す第２のインダクタ１２０を構成する。このような構成でも同様に、出力ラインを流れるスパイクノイズを効果的に低減することができる。また、スパイクノイズがインダクタ１３を介してグランドに流れることを抑制することができるので、グランドを介してノイズ除去素子１３０内にスパイクノイズが混入することを効果的に抑制することができる。
　本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
　例えば、第１の実施形態におけるノイズ除去回路１０は、ＤＣ－ＤＣコンバータの出力側に設けられるものとして説明したが、入力側に設けられてもよい。
　図１７は、入力側に設けられたノイズ除去回路１０Ｃの構成を示す図である。図１７において、図１および図２に示すＤＣ－ＤＣコンバータ１００の回路と同じ部分については、同一の符号を付して、詳しい説明は省略する。
　図１７に示すノイズ除去回路１０Ｃは、第１のキャパシタ１７１と、第２のキャパシタ１７２と、インダクタ１３とを備える。
　第１のキャパシタ１７１は、入力ライン１０５と、スイッチング制御ＩＣ１０１のグランド端子１０１ｃとの間に接続されている。
　第２のキャパシタ１７２は、入力ライン１０５と、グランドとの間に接続されている。この第２のキャパシタ１７２は、図１に示す入力側キャパシタ１０３に対応している。
　なお、第１のキャパシタ１７１および第２のキャパシタ１７２が図１の入力側キャパシタ１０３に対応しているととらえることもできる。
　すなわち、第２のキャパシタ１７２、または、第１のキャパシタ１７１と第２のキャパシタ１７２は、ＤＣ－ＤＣコンバータ１００を構成する入力側キャパシタでもある。
　第２のキャパシタ１７２の容量は、第１のキャパシタ１７１の容量よりも大きい。ただし、第２のキャパシタ１７２の容量は、第１のキャパシタ１７１の容量と同じであってもよい。
　インダクタ１３は、スイッチング制御ＩＣ１０１のグランド端子１０１ｃとグランドとの間に接続されている。
　上述した構成により、入力ライン１０５を流れる高周波帯のパルス電流は、第１のキャパシタ１７１およびインダクタ１３の方に流れて抑制される。また、入力ライン１０５を通る低周波帯のノイズは、第２のキャパシタ１７２を通って抑制される。
　図８に示す第２の実施形態におけるノイズ除去回路１０Ａは、図２に示す第１の実施形態におけるノイズ除去回路１０の構成に加えてさらに、第３のキャパシタ５１と、第４のキャパシタ５２とを備える。同様に、図１２に示す第３の実施形態におけるノイズ除去回路１０Ｄの構成に加えてさらに、第３のキャパシタ５１と、第４のキャパシタ５２とを備える構成としてもよい。そのようなノイズ除去回路１０Ｅの構成を図１８に示す。
　また、図示は省略するが、図１８に示すノイズ除去回路１０Ｅを具現化したノイズ除去素子を作製することもできる。
　上述した説明では、降圧型のＤＣ－ＤＣコンバータにノイズ除去回路またはノイズ除去素子を設ける例について説明したが、昇圧型のＤＣ－ＤＣコンバータ、および、昇降圧型のＤＣ－ＤＣコンバータに設けることもできる。
１０　　第１の実施形態におけるノイズ除去回路
１０Ａ　第２の実施形態におけるノイズ除去回路
１０Ｂ　第２の実施形態の変形構成例におけるノイズ除去回路
１０Ｃ　入力側に設ける場合のノイズ除去回路
１０Ｄ　第３の実施形態におけるノイズ除去回路
１０Ｅ　第３の実施形態におけるノイズ除去回路に、第３のキャパシタと第４のキャパシタを追加した構成のノイズ除去回路
１１　　第１のキャパシタ
１２　　第２のキャパシタ
１３　　インダクタ（第１のインダクタ）
１３ａ　入力側インダクタ
１３ｂ　出力側インダクタ
３０，３０Ａ，３０Ｂ　第１の実施形態におけるノイズ除去素子
３０Ｃ　第２の実施形態におけるノイズ除去素子
３０Ｄ　第２の実施形態の変形例におけるノイズ除去素子
３１　　フェライト積層基板
３２　　表面配線
３３　　内部配線
３４　　ランド電極
３５　　コイル
４０　　マザー基板
５１　　第３のキャパシタ
５２　　第４のキャパシタ
６１　　入力側グランド線
６２　　出力側グランド線
１００　ＤＣ－ＤＣコンバータ
１０１　スイッチング制御ＩＣ
１０１ａ　入力端子
１０１ｂ　出力端子
１０１ｃ　グランド端子
１０２　メインインダクタ
１０３　入力側キャパシタ
１０４　出力側キャパシタ
１０５　入力ライン
１０６　出力ライン
１２０　第２のインダクタ
１３０　第３の実施形態におけるノイズ除去素子
１３１　フェライト積層基板
１３１ａ　第１の非磁性体層
１３１ｂ　第１の磁性体層
１３１ｃ　第２の磁性体層
１３１ｄ　第３の磁性体層
１３１ｅ　第２の非磁性体層
１３２　第３のキャパシタ
１４１　入力電極
１４２　出力電極
１４３　グランド電極
１４４　グランド電極
１７１　第１のキャパシタ
１７２　第２のキャパシタ
３２１　入力側グランド用表面配線
３２２　出力側グランド用表面配線

Claims (15)

  1. 　ＤＣ－ＤＣコンバータの入力ラインおよび出力ラインのうちの少なくとも一方のラインと、グランドと、前記ＤＣ－ＤＣコンバータに含まれるスイッチング制御ＩＣのグランド端子との間に接続されるノイズ除去回路であって、
    　前記少なくとも一方のラインと前記グランド端子との間に接続される第１のキャパシタと、
    　前記少なくとも一方のラインと前記グランドとの間に接続される第２のキャパシタと、
    　前記グランド端子と前記グランドとの間に接続される第１のインダクタと、
    を備えることを特徴とするノイズ除去回路。
  2. 　前記第２のキャパシタの容量は、前記第１のキャパシタの容量以上であることを特徴とする請求項１に記載のノイズ除去回路。
  3. 　前記第１のキャパシタは、前記出力ラインと前記グランド端子との間に接続され、
    　前記第２のキャパシタは、前記出力ラインと前記グランドとの間に接続され、
    　前記入力ラインと前記グランド端子との間に接続される第３のキャパシタと、
    　前記入力ラインと前記グランドとの間に接続される第４のキャパシタと、
    をさらに備えることを特徴とする請求項１または２に記載のノイズ除去回路。
  4. 　前記第４のキャパシタの容量は、前記第３のキャパシタの容量以上であることを特徴とする請求項３に記載のノイズ除去回路。
  5. 　前記第１のインダクタには、入力側インダクタと出力側インダクタが含まれており、
    　前記入力側インダクタは入力側グランド線を介して前記グランドと接続され、前記出力側インダクタは出力側グランド線を介して前記グランドと接続されていることを特徴とする請求項３または４に記載のノイズ除去回路。
  6. 　前記少なくとも一方のラインと前記第１のキャパシタとの間に接続される第２のインダクタをさらに備えることを特徴とする請求項１～５のいずれかに記載のノイズ除去回路。
  7. 　ＤＣ－ＤＣコンバータの入力ラインおよび出力ラインのうちの少なくとも一方のラインと、グランドと、前記ＤＣ－ＤＣコンバータに含まれるスイッチング制御ＩＣのグランド端子との間に接続されるノイズ除去素子であって、
    　フェライト積層基板と、
    　前記フェライト積層基板上に実装され、一端が前記少なくとも一方のラインと接続され、他端が前記グランド端子と接続される第１のキャパシタと、
    　前記フェライト積層基板内に内部配線により設けられるインダクタであって、一端が前記第１のキャパシタと接続されており、他端が前記第１のキャパシタとは異なる第２のキャパシタと接続される第１のインダクタと、
    　前記フェライト積層基板の表面に設けられ、前記第１のキャパシタと前記グランド端子との間を接続する表面配線と、
    を備えることを特徴とするノイズ除去素子。
  8. 　前記第２のキャパシタは、前記フェライト積層基板上に実装され、一端が前記少なくとも一方のラインと接続され、他端が前記グランドと接続されることを特徴とする請求項７に記載のノイズ除去素子。
  9. 　前記第２のキャパシタの容量は、前記第１のキャパシタの容量以上であることを特徴とする請求項８に記載のノイズ除去素子。
  10. 　前記第１のキャパシタの前記一端は、前記出力ラインと接続され、
    　前記第２のキャパシタの一端は、前記出力ラインと接続され、
    　前記フェライト積層基板上に実装され、一端が前記入力ラインと接続され、他端が前記グランド端子と接続される第３のキャパシタと、
    　前記フェライト積層基板上に実装され、一端が前記入力ラインと接続され、他端が前記グランドと接続される第４のキャパシタと、
    をさらに備えることを特徴とする請求項７～９のいずれかに記載のノイズ除去素子。
  11. 　前記第４のキャパシタの容量は、前記第３のキャパシタの容量以上であることを特徴とする請求項１０に記載のノイズ除去素子。
  12. 　前記第１のインダクタには、入力側インダクタと出力側インダクタが含まれており、
    　前記表面配線には、前記入力側インダクタと前記グランドとを接続するための入力側グランド用表面配線と、前記出力側インダクタと前記グランドとを接続するための出力側グランド用表面配線が含まれることを特徴とする請求項１０または１１に記載のノイズ除去素子。
  13. 　前記フェライト積層基板内に内部配線により設けられるインダクタであって、一端が前記少なくとも一方のラインと接続されており、他端が前記第１のキャパシタと接続される第２のインダクタをさらに備えることを特徴とする請求項７～１２のいずれかに記載のノイズ除去素子。
  14. 　前記フェライト基板は、非磁性体層と、前記非磁性体層に比べて透磁率が高い磁性体層とを備え、
    　前記第１のインダクタおよび前記第２のインダクタは、前記磁性体層に配置されていることを特徴とする請求項１３に記載のノイズ除去素子。
  15. 　前記非磁性体層は、前記磁性体層を挟むように配置されていることを特徴とする請求項１４に記載のノイズ除去素子。
PCT/JP2018/018387 2017-06-19 2018-05-11 ノイズ除去回路およびノイズ除去素子 WO2018235452A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019512323A JP6531880B2 (ja) 2017-06-19 2018-05-11 ノイズ除去回路およびノイズ除去素子
US16/446,695 US11165341B2 (en) 2017-06-19 2019-06-20 Noise reduction circuit and noise reduction element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017119497 2017-06-19
JP2017-119497 2017-06-19
JP2018022076 2018-02-09
JP2018-022076 2018-02-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/446,695 Continuation US11165341B2 (en) 2017-06-19 2019-06-20 Noise reduction circuit and noise reduction element

Publications (1)

Publication Number Publication Date
WO2018235452A1 true WO2018235452A1 (ja) 2018-12-27

Family

ID=64737184

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/018387 WO2018235452A1 (ja) 2017-06-19 2018-05-11 ノイズ除去回路およびノイズ除去素子

Country Status (3)

Country Link
US (1) US11165341B2 (ja)
JP (1) JP6531880B2 (ja)
WO (1) WO2018235452A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7437275B2 (ja) * 2020-09-09 2024-02-22 株式会社東芝 電子デバイス

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177998A (ja) * 2008-01-28 2009-08-06 Denso Corp 車載用電子制御装置
JP2013046509A (ja) * 2011-08-25 2013-03-04 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2014124091A (ja) * 2014-04-02 2014-07-03 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784859B2 (ja) * 2006-01-20 2011-10-05 日立金属株式会社 マルチフェーズコンバータ
TW200832875A (en) 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
JP5382212B2 (ja) 2011-01-25 2014-01-08 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュールおよび多層基板
JP2015216825A (ja) 2014-04-22 2015-12-03 田中　正一 平滑回路を有するパワースイッチング装置
JP6168189B2 (ja) 2016-04-13 2017-07-26 株式会社村田製作所 Ｄｃ−ｄｃコンバータモジュール
US10498218B2 (en) * 2016-07-29 2019-12-03 Panasonic Intellectual Property Management Co., Ltd. Switching circuit apparatus and electric power converter capable of reducing common mode noise in asymmetric circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177998A (ja) * 2008-01-28 2009-08-06 Denso Corp 車載用電子制御装置
JP2013046509A (ja) * 2011-08-25 2013-03-04 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2014124091A (ja) * 2014-04-02 2014-07-03 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータモジュール

Also Published As

Publication number Publication date
US11165341B2 (en) 2021-11-02
JPWO2018235452A1 (ja) 2019-06-27
US20190305673A1 (en) 2019-10-03
JP6531880B2 (ja) 2019-06-19

Similar Documents

Publication Publication Date Title
JP4591559B2 (ja) 平衡不平衡変換器及び増幅回路モジュール
JP5338875B2 (ja) Ｄｃ−ｄｃコンバータ
JP4711026B2 (ja) 複合モジュール
WO2018159290A1 (ja) 薄膜シールド層付き電子部品
US7199692B2 (en) Noise suppressor
US20080309431A1 (en) Planar emi filter
JP5194625B2 (ja) マイクロ電源モジュール
JP2012195332A (ja) コモンモードノイズフィルタ
JP2018148076A (ja) プリント配線基板及びこれを用いたスイッチング電源
JP2011097134A (ja) 高周波モジュール
TW201628031A (zh) 電源裝置、磁性元件及其繞組單元
US20160233017A1 (en) Inductor array chip and dc-to-dc converter module using the same
US8120445B2 (en) Planar EMI filter comprising coreless spiral planar windings
JP6531880B2 (ja) ノイズ除去回路およびノイズ除去素子
WO2018088219A1 (ja) フェライト基板モジュール
US11024571B2 (en) Coil built-in multilayer substrate and power supply module
JP5880697B2 (ja) 多チャンネル型ｄｃ−ｄｃコンバータ
JP6344540B2 (ja) 電力変換モジュール
JP4910513B2 (ja) サージ吸収回路
JP6658234B2 (ja) 積層型電子部品
WO2016072403A1 (ja) コネクタモジュール
JP2016213344A (ja) ノイズ抑制部品
JP2011243829A (ja) 積層型電子部品
JP2012099512A (ja) 複合電子部品
JP6602241B2 (ja) 信号伝送基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18821541

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019512323

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18821541

Country of ref document: EP

Kind code of ref document: A1