JP2004023825A

JP2004023825A - 電力変換回路

Info

Publication number: JP2004023825A
Application number: JP2002172216A
Authority: JP
Inventors: Masaru Wazaki; 和崎　賢; Yoshihiro Saito; 斎藤　義広
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2002-06-13
Filing date: 2002-06-13
Publication date: 2004-01-22

Abstract

【課題】スイッチング素子の動作に伴う電圧変動を抑制でき、且つ小型化が可能な電力変換回路を実現する。
【解決手段】電力変換回路は、入力電圧が入力される入力端と、出力電圧を出力する出力端と、スイッチング回路と、スイッチング回路と入力端との間に設けられた平滑回路３と、スイッチング回路と出力端との間に設けられた平滑回路とを備えている。平滑回路３は、一対の接続端４１ａ，４１ｂと、一対の接続端４２ａ，４２ｂと、接続端４１ａ，４２ａ間において互いに並列に接続されたコイル４３およびキャパシタ４４を有している。コイル４３およびキャパシタ４４は並列共振回路を構成している。
【選択図】　　　　　図８

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子を用いて電力の変換処理を行う電力変換回路に関する。
【０００２】
【従来の技術】
スイッチング電源、インバータ、照明機器用の電子安定器等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。なお、電力の変換とは、入力電圧または入力電流を、それらに対して電圧または電流の周波数や値が異なる出力電圧または出力電流に変換することを言う。なお、上記周波数はゼロを含む。すなわち、入力電圧、入力電流、出力電圧、出力電流は、それぞれ直流の場合を含む。
【０００３】
電力変換回路における電力変換処理は、スイッチング素子を用いて直流を矩形波の交流に変換する処理を含む場合が多い。スイッチング素子を有する電力変換回路は、スイッチング素子のスイッチング動作に伴い、電力変換回路の入力端および出力端における電圧の変動を引き起こす。この電圧の変動は、具体的には、スイッチング周波数と等しい周波数のリップル電圧や、スイッチング周波数よりも高い周波数のノイズである。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路では、このリップル電圧やノイズを低減することが重要な課題となっている。
【０００４】
ここで、図２０に、電力変換回路としてのＤＣ−ＤＣ（直流―直流）変換回路の一例を示す。このＤＣ−ＤＣ変換回路は、２つの入力端１１１ａ，１１１ｂと、２つの出力端１１２ａ，１１２ｂと、スイッチング回路１１４と、スイッチング回路１１４と入力端１１１ａ，１１１ｂとの間に設けられた平滑回路１１３と、スイッチング回路１１４と出力端１１２ａ，１１２ｂとの間に設けられた平滑回路１１５とを備えている。平滑回路１１３，１１５は、それぞれ、スイッチング回路１１４が発生するリップル電圧やノイズを低減するためのものである。
【０００５】
平滑回路１１３は、一端が入力端１１１ａに接続され、他端が入力端１１１ｂに接続されたキャパシタ１２１を有している。
【０００６】
スイッチング回路１１４は、トランス１２２を有している。トランス１２２の一次巻線１２２ａの一端は入力端１１１ａに接続されている。スイッチング回路１１４は、更に、一端が一次巻線１２２ａの他端に接続され、他端が入力端１１１ｂに接続されたスイッチ１２３を有している。スイッチング回路１１４は、更に、アノードがトランス１２２の二次巻線１２２ｂの一端に接続されたダイオード１２４と、アノードが二次巻線１２２ｂの他端に接続され、カソードがダイオード１２４のカソードに接続されたダイオード１２５とを有している。
【０００７】
平滑回路１１５は、一端がダイオード１２４のカソードおよびダイオード１２５のカソードに接続され、他端が出力端１１２ａに接続されたコイル１２６と、一端が出力端１１２ａに接続され、他端がダイオード１２５のアノードおよび出力端１１２ｂに接続されたキャパシタ１２７とを有している。
【０００８】
ここで、図２０に示したように、入力端１１１ａ，１１１ｂに与えられる入力電圧をＥ_ｉｎとし、出力端１１２ａ，１１２ｂより出力される出力電圧をＥ_ｏとする。また、トランス１２２の一次巻線１２２ａの巻数をＮ_ｐとし、二次巻線１２２ｂの巻数をＮ_ｓとする。また、ダイオード１２５のアノードとカソードとの間に生じる電圧をＶ_ｓとする。
【０００９】
図２０に示したＤＣ−ＤＣ変換回路では、入力端１１１ａ，１１１ｂに直流の入力電圧が入力される。この入力電圧は、平滑回路１１３を介してスイッチング回路１１４に入力される。スイッチング回路１１４では、スイッチ１２３をオン、オフすることにより、トランス１２２の一次巻線１２２ａに矩形波の交流電流が流れる。その結果、トランス１２２の二次巻線１２２ｂに矩形波の交流電流が流れる。二次巻線１２２ｂに流れる電流はダイオード１２４，１２５によって整流される。その結果、ダイオード１２５のアノードとカソードとの間に矩形波の電圧Ｖ_ｓが生じる。そして、この電圧Ｖ_ｓが、平滑回路１１５によって平滑化されて、直流の出力電圧Ｅ_ｏが生成される。
【００１０】
図２０に示したＤＣ−ＤＣ変換回路では、スイッチ１２３のスイッチング動作に伴い、入力電圧Ｅ_ｉｎと出力電圧をＥ_ｏに、それぞれ周期的な変動すなわちリップルが生じる。以下、入力電圧Ｅ_ｉｎの変動の大きさを入力側リップル電圧ΔＥ_ｉｎと言い、出力電圧の変動Ｅ_ｏの大きさを出力側リップル電圧ΔＥ_ｏと言う。
【００１１】
次に、図２１を参照して、入力側リップル電圧ΔＥ_ｉｎと出力側リップル電圧ΔＥ_ｏの大きさについて説明する。図２１は、電圧Ｖ_ｓ、出力電圧Ｅ_ｏおよび出力側リップル電圧ΔＥ_ｏを表わしている。図２１に示したように、電圧Ｖ_ｓの周期をＴとし、電圧Ｖ_ｓが連続してハイレベルとなる時間をτとする。また、以下の説明において、ＤＣ−ＤＣ変換回路の出力電流をＩ_ｏとし、コイル１２６のインダクタンスをＬとする。また、キャパシタ１２１の等価直列抵抗（ＥＳＲ）をＺ_ｃ１とし、キャパシタ１２７の等価直列抵抗をＺ_ｃ２とする。
【００１２】
入力側リップル電圧ΔＥ_ｉｎと出力側リップル電圧ΔＥ_ｏは、それぞれ、次の式（１），（２）で表わされる。
【００１３】
ΔＥ_ｉｎ≒（Ｎ_ｓ／Ｎ_ｐ）・Ｉ_ｏ・Ｚ_ｃ１　　…（１）
ΔＥ_ｏ＝｛Ｅ_ｏ・（Ｔ−τ）／Ｌ｝・Ｚ_ｃ２　…（２）
【００１４】
【発明が解決しようとする課題】
パワーエレクトロニクス機器においては、高効率化、小型化および低雑音化が要望される。そのため、電力変換回路においてもこれらが要望される。
【００１５】
しかしながら、従来は、電力変換回路の処理電力が大きくなると、平滑回路が大型化するという問題点があった。更に、従来は、平滑回路が大型化すると、平滑回路における電力損失が増加し、その結果、平滑回路の処理の効率が低下して、平滑回路において十分な特性が得られなくなるという問題点があった。
【００１６】
以下、図２０に示したＤＣ−ＤＣ変換回路を例にとって、電力変換回路の処理電力が大きくなると平滑回路が大型化する理由について説明する。
【００１７】
まず、式（１）から分かるように、入力側リップル電圧ΔＥ_ｉｎは、出力電流Ｉ_ｏとキャパシタ１２１の等価直列抵抗Ｚ_ｃ１とに比例する。そのため、出力電流Ｉ_ｏを増加させる場合には、出力電流Ｉ_ｏの増加に応じて等価直列抵抗Ｚ_ｃ１を小さくしなければ、出力電流Ｉ_ｏに関わらずに入力側リップル電圧ΔＥ_ｉｎを一定にすることはできない。しかし、等価直列抵抗Ｚ_ｃ１を小さくしようとすると、キャパシタ１２１は大型化し、その結果、平滑回路１１３が大型化してしまう。
【００１８】
また、式（２）から分かるように、出力側リップル電圧ΔＥ_ｏは、コイル１２６のインダクタンスＬに反比例し、キャパシタ１２７の等価直列抵抗Ｚ_ｃ２に比例する。出力電流Ｉ_ｏを増加させる場合には、コイル１２６に流れる電流も増加するため、コイル１２６を大型化せざるを得ない。その結果、平滑回路１１５が大型化してしまう。
【００１９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、スイッチング素子の動作に伴う電圧変動を抑制でき、且つ小型化が可能な電力変換回路を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の電圧変換回路は、入力電圧が入力される入力端と、出力電圧を出力する出力端とを有し、入力端と出力端との間で電力の変換処理を行う回路であって、
電力の変換処理のために用いられるスイッチング素子と、
スイッチング素子の動作に伴う入力端または出力端における電圧の変動を抑制する変動抑制回路とを備え、
変動抑制回路は、所定の共振周波数で共振する並列共振回路を含むものである。
【００２１】
本発明の電力変換回路では、並列共振回路を含む変動抑制回路によって、スイッチング素子の動作に伴う入力端または出力端における電圧の変動が抑制される。
【００２２】
本発明の電力変換回路において、変動抑制回路は、電力を輸送するための２本の導電線のうちの一方の導電線の途中に挿入されたコイルと、コイルに対して並列に接続されたキャパシタとを有し、このコイルおよびキャパシタが並列共振回路を構成してもよい。
【００２３】
また、本発明の電力変換回路において、変動抑制回路は、１つの磁芯と、磁芯に巻かれた２つの巻線と、一方の巻線に対して並列に接続されたキャパシタとを有し、一方の巻線は、電力を輸送するための２本の導電線のうちの一方の導電線の途中に挿入され、他方の巻線は他方の導電線の途中に挿入され、一方の巻線およびキャパシタが並列共振回路を構成してもよい。
【００２４】
また、本発明の電力変換回路において、変動抑制回路は、電力を輸送するための２本の導電線のうちの一方の導電線の途中に挿入された第１のコイルと、第１のコイルに対して並列に接続された第１のキャパシタと、他方の導電線の途中に挿入された第２のコイルと、第２のコイルに対して並列に接続された第２のキャパシタとを有し、第１のコイルおよび第１のキャパシタは第１の並列共振回路を構成し、第２のコイルおよび第２のキャパシタは第２の並列共振回路を構成してもよい。
【００２５】
また、本発明の電力変換回路において、スイッチング素子は、直流電圧を交流電圧に変換するために用いられてもよい。
【００２６】
また、本発明の電力変換回路において、スイッチング素子は、電力輸送用の電流をパルス幅変調することによって電力輸送用の電流のうちの高調波成分を抑制するために用いられてもよい。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、図１を参照して、本発明の第１の実施の形態に係る電力変換回路の概略の構成について説明する。本実施の形態に係る電力変換回路は、直流入力電圧を、これとは異なる値の直流出力電圧に変換するＤＣ−ＤＣ変換回路となっている。
【００２８】
図１に示したように、本実施の形態に係る電力変換回路は、入力電圧が入力される２つの入力端１ａ，１ｂと、出力電圧を出力する２つの出力端２ａ，２ｂと、スイッチング回路４と、スイッチング回路４と入力端１ａ，１ｂとの間に設けられた平滑回路３と、スイッチング回路４と出力端２ａ，２ｂとの間に設けられた平滑回路５とを備えている。平滑回路３，５は、それぞれ、スイッチング回路４が発生するリップル電圧やノイズを低減するためのものである。
【００２９】
図２は、図１におけるスイッチング回路４の構成の一例を示す回路図である。このスイッチング回路４は、平滑回路３に接続される２つの入力端１１ａ，１１ｂと、平滑回路５に接続される２つの出力端１２ａ，１２ｂと、トランス１３とを有している。トランス１３の一次巻線１３ａの一端は入力端１１ａに接続されている。スイッチング回路４は、更に、一端が一次巻線１３ａの他端に接続され、他端が入力端１１ｂに接続されたスイッチ１４を有している。スイッチング回路４は、更に、アノードがトランス１３の二次巻線１３ｂの一端に接続され、カソードが出力端１２ａに接続されたダイオード１５と、アノードが二次巻線１３ｂの他端および出力端１２ｂに接続され、カソードがダイオード１５のカソードおよび出力端１２ａに接続されたダイオード１６とを有している。スイッチ１４は、本発明におけるスイッチング素子に対応する。
【００３０】
図１に示した電力変換回路では、入力端１ａ，１ｂに直流の入力電圧が入力される。この入力電圧は、平滑回路３を介して、図２に示したスイッチング回路４の入力端１１ａ，１１ｂに入力される。スイッチング回路４では、スイッチ１４をオン、オフすることにより、トランス１３の一次巻線１３ａに矩形波の交流電流が流れる。その結果、トランス１３の二次巻線１３ｂに矩形波の交流電流が流れる。二次巻線１３ｂに流れる電流はダイオード１５，１６によって整流される。その結果、出力端１２ａ，１２ｂより、スイッチング回路４の出力電圧として、矩形波の電圧が出力される。このスイッチング回路４の出力電圧は、平滑回路５によって平滑化される。その結果、電力変換回路の出力端２ａ，２ｂより、電力変換回路の出力電圧として、直流の電圧が出力される。
【００３１】
スイッチング回路４は、スイッチ１４のスイッチング動作に伴い、電力変換回路の入力端１１ａ，１１ｂおよび出力端１２ａ，１２ｂにおける電圧の変動を引き起こす。この電圧の変動は、具体的には、スイッチング周波数と等しい周波数のリップル電圧や、スイッチング周波数よりも高い周波数のノイズである。
【００３２】
本実施の形態に係る電力変換回路は、入力端１１ａ，１１ｂまたは出力端１２ａ，１２ｂにおける電圧の変動を抑制する変動抑制回路を備えている。この変動抑制回路は、図１における平滑回路３，５の少なくとも一方に含まれている。また、変動抑制回路は、所定の共振周波数で共振する並列共振回路を含んでいる。
【００３３】
ここで、図３および図４を参照して、一般的な並列共振回路について説明する。図３は並列共振回路を示す回路図である。この並列共振回路は、２つの接続端２１，２２と、この２つの接続端２１，２２間において互いに並列に接続されたコイル２３およびキャパシタ２４を備えている。コイル２３は、磁芯２３ａと、この磁芯２３ａに巻かれた巻線２３ｂとを有している。図３において、符号２５は、磁芯２３ａにおける磁気損失等に起因するコイル２３の内部抵抗と等しい抵抗値を有する仮想の抵抗器を示している。図３に示したように、仮想の抵抗器２５はコイル２３に対して直列に接続されているとみなすことができる。
【００３４】
次に、図３に示した並列共振回路の共振特性について説明する。ここで、図３におけるコイル２３のインダクタンスをＬ、キャパシタ２４の容量をＣ、抵抗器２５の抵抗値をＲｓとする。図３に示した並列共振回路の共振周波数ｆ_０は、次の式で表わされる。
【００３５】
ｆ_０＝１／｛２π√（Ｌ・Ｃ）｝
【００３６】
図４は、図３に示した並列共振回路とコイル２３のそれぞれについて、インピーダンスの絶対値の周波数特性を概念的に示したものである。図４において、符号２８は並列共振回路の特性を示し、符号２９はコイル２３単独の特性を示している。図４に示したように、並列共振回路のインピーダンスの絶対値は、共振周波数ｆ_０においてピーク値を取る。ピーク値は抵抗値Ｒｓと等しい。これに対し、コイル２３単独のインピーダンスの絶対値は、周波数をｆとして、２πｆＬで表わされる。共振周波数ｆ_０では、並列共振回路のインピーダンスの絶対値は、コイル２３単独のインピーダンスの絶対値よりも非常に大きくなる。このことから、並列共振回路を導電線の途中に挿入し、この並列共振回路の共振周波数ｆ_０を、低減したいリップル電圧やノイズの周波数の近傍に設定すれば、そのリップル電圧やノイズを効果的に低減できることが分かる。
【００３７】
次に、図５ないし図７を参照して、本実施の形態における変動抑制回路の基本的な構成の３つの例について説明する。
【００３８】
図５に示した第１の例の変動抑制回路３０は、一対の接続端３１ａ，３１ｂと、一対の接続端３２ａ，３２ｂとを有している。変動抑制回路３０は、これらの接続端３１ａ，３１ｂおよび接続端３２ａ，３２ｂを介して、電力を輸送するための２本の導電線の各々の途中に挿入される。変動抑制回路３０は、更に、接続端３１ａ，３２ａ間において互いに並列に接続されたコイル３３およびキャパシタ３４を有している。コイル３３は、磁芯３３ａと、この磁芯３３ａに巻かれた巻線３３ｂとを有している。コイル３３およびキャパシタ３４は並列共振回路を構成している。図５に示した変動抑制回路３０は、ノーマルモードの電圧変動を抑制する。従って、この変動抑制回路３０は、特にリップル電圧を抑制するのに適している。
【００３９】
図６に示した第２の例の変動抑制回路３０は、図５に示した回路と同様に接続端３１ａ，３１ｂ，３２ａ，３２ｂを有している。変動抑制回路３０は、更に、接続端３１ａ，３１ｂと接続端３２ａ，３２ｂとの間に設けられたコモンモードチョークコイル３５を有している。このコモンモードチョークコイル３５は、１つの磁芯３５ａと、この磁芯３５ａに巻かれた２つの巻線３５ｂ，３５ｃとを有している。巻線３５ｂの一端は接続端３１ａに接続され、他端は接続端３２ａに接続されている。巻線３５ｃの一端は接続端３１ｂに接続され、他端は接続端３２ｂに接続されている。巻線３５ｂ，３５ｃは、巻線３５ｂ，３５ｃにノーマルモードの電流が流れたときに各巻線３５ｂ，３５ｃを流れる電流によって磁芯３５ａに誘起される磁束が互いに相殺されるような向きに、磁芯３５ａに巻かれている。変動抑制回路３０は、更に、巻線３５ｃに対して並列に接続されたキャパシタ３６を有している。巻線３５ｃおよびキャパシタ３６は並列共振回路を構成している。図６に示した変動抑制回路３０は、コモンモードの電圧変動を抑制する。従って、この変動抑制回路３０は、特に、スイッチ１４のスイッチング動作に伴うノイズのようなコモンモードノイズを抑制するのに適している。なお、キャパシタ３６を巻線３５ｃに対して並列に接続せずに、巻線３５ｂに対して並列に接続してもよい。また、巻線３５ｂ，３５ｃに対して、それぞれ別個のキャパシタを並列に接続してもよい。
【００４０】
図７に示した第３の例の変動抑制回路３０は、図５に示した回路に、接続端３１ｂ，３２ｂ間において互いに並列に接続されたコイル３８およびキャパシタ３９を加えたものである。コイル３８は、磁芯３８ａと、この磁芯３８ａに巻かれた巻線３８ｂとを有している。図７に示した変動抑制回路３０では、コイル３３およびキャパシタ３４は第１の並列共振回路を構成し、コイル３８およびキャパシタ３９は第２の並列共振回路を構成する。図７に示した変動抑制回路３０によれば、ノーマルモードの電圧変動およびコモンモードの電圧変動を抑制することができる。
【００４１】
なお、本実施の形態における変動抑制回路の構成は、図５ないし図７に示した構成に限られない。例えば、変動抑制回路は、図５に示した回路と図６に示した回路が縦続接続されて構成されたものでもよい。この構成の変動抑制回路によれば、ノーマルモードの電圧変動およびコモンモードの電圧変動を抑制することができる。また、変動抑制回路は、図５ないし図７のいずれかに示した回路あるいは図５に示した回路と図６に示した回路が縦続接続されて構成された回路と、一般的なコモンモードフィルタやノーマルモードフィルタとを組み合わせて構成されたものでもよい。
【００４２】
次に、図８ないし図１０を参照して、変動抑制回路を含む平滑回路３の具体的な構成の３つの例について説明する。なお、図８ないし図１０において、記号Ｅ_ｉｎは、平滑回路３の入力電圧、すなわち図１に示した電力変換回路の入力電圧を表わしている。
【００４３】
図８に示した第１の例の平滑回路３は、図５に示した第１の例の変動抑制回路を含んでいる。この平滑回路３は、一対の接続端４１ａ，４１ｂと、一対の接続端４２ａ，４２ｂとを有している。接続端４１ａ，４１ｂは、図１における入力端１ａ，１ｂに接続される。平滑回路３は、更に、接続端４１ａ，４２ａ間において互いに並列に接続されたコイル４３およびキャパシタ４４を有している。コイル４３は、磁芯４３ａと、この磁芯４３ａに巻かれた巻線４３ｂとを有している。コイル４３およびキャパシタ４４は並列共振回路を構成している。平滑回路３は、更に、一端が接続端４１ａに接続され、他端が接続端４１ｂに接続されたキャパシタ４５と、一端が接続端４２ａに接続され、他端が接続端４２ｂに接続されたキャパシタ４６とを有している。図８に示した平滑回路３は、ノーマルモードの電圧変動を抑制する。
【００４４】
図９に示した第２の例の平滑回路３は、図６に示した第２の例の変動抑制回路を含んでいる。この平滑回路３は、図８に示した回路と同様に接続端４１ａ，４１ｂ，４２ａ，４２ｂを有している。平滑回路３は、更に、接続端４１ａ，４１ｂと接続端４２ａ，４２ｂとの間に設けられたコモンモードチョークコイル５０を有している。このコモンモードチョークコイル５０は、１つの磁芯５０ａと、この磁芯５０ａに巻かれた２つの巻線５０ｂ，５０ｃとを有している。巻線０５ｂの一端は接続端４１ａに接続され、他端は接続端４２ａに接続されている。巻線５０ｃの一端は接続端４１ｂに接続され、他端は接続端４２ｂに接続されている。巻線５０ｂ，５０ｃは、巻線５０ｂ，５０ｃにノーマルモードの電流が流れたときに各巻線５０ｂ，５０ｃを流れる電流によって磁芯５０ａに誘起される磁束が互いに相殺されるような向きに、磁芯５０ａに巻かれている。平滑回路３は、更に、巻線５０ｂに対して並列に接続されたキャパシタ５１を有している。巻線５０ｂおよびキャパシタ５１は並列共振回路を構成している。なお、キャパシタ５１を巻線５０ｂに対して並列に接続せずに、巻線５０ｃに対して並列に接続してもよい。また、巻線５０ｂ，５０ｃに対して、それぞれ別個のキャパシタを並列に接続してもよい。
【００４５】
図９に示した平滑回路３は、更に、一端が接続端４１ａに接続され、他端が接地されたキャパシタ４７と、一端が接続端４１ｂに接続され、他端が接地されたキャパシタ４８と、一端が接続端４２ａに接続され、他端が接続端４２ｂに接続されたキャパシタ４９とを有している。図９に示した平滑回路３において、コモンモードチョークコイル５０およびキャパシタ５１は、コモンモードの電圧変動を抑制する。また、キャパシタ４７，４８もコモンモードの電圧変動を抑制する。また、キャパシタ４９はノーマルモードの電圧変動を抑制する。
【００４６】
図１０に示した第３の例の平滑回路３は、図７に示した第３の例の変動抑制回路を含んでいる。この平滑回路３は、図８に示した回路に、接続端４１ｂ，４２ｂ間において互いに並列に接続されたコイル５３およびキャパシタ５４を加えたものである。コイル５３は、磁芯５３ａと、この磁芯５３ａに巻かれた巻線５３ｂとを有している。図１０に示した平滑回路３では、コイル４３およびキャパシタ４４は第１の並列共振回路を構成し、コイル５３およびキャパシタ５４は第２の並列共振回路を構成する。図１０に示した平滑回路３によれば、ノーマルモードの電圧変動およびコモンモードの電圧変動を抑制することができる。
【００４７】
次に、図１１ないし図１３を参照して、変動抑制回路を含む平滑回路５の具体的な構成の３つの例について説明する。なお、図１１ないし図１３において、記号Ｖ_ｓは平滑回路５の入力電圧、記号Ｅ_ｏは平滑回路５の出力電圧、すなわち図１に示した電力変換回路の出力電圧を表わしている。
【００４８】
図１１に示した第１の例の平滑回路５は、図５に示した第１の例の変動抑制回路を含んでいる。この平滑回路５は、一対の接続端６１ａ，６１ｂと、一対の接続端６２ａ，６２ｂとを有している。接続端６２ａ，６２ｂは、図１における出力端２ａ，２ｂに接続される。平滑回路５は、更に、接続端６１ａ，６２ａ間において互いに並列に接続されたコイル６３およびキャパシタ６４を有している。コイル６３は、磁芯６３ａと、この磁芯６３ａに巻かれた巻線６３ｂとを有している。コイル６３およびキャパシタ６４は並列共振回路を構成している。平滑回路５は、更に、一端が接続端６２ａに接続され、他端が接続端６２ｂに接続されたキャパシタ６５を有している。図１１に示した平滑回路５は、ノーマルモードの電圧変動を抑制する。
【００４９】
図１２に示した第２の例の平滑回路５は、図５に示した第１の例と変動抑制回路と図６に示した第２の例の変動抑制回路とを含んでいる。この平滑回路５は、図１１に示した回路に、以下の構成要素を加えたものである。すなわち、この平滑回路５は、キャパシタ６５と接続端６２ａ，６２ｂとの間に設けられたコモンモードチョークコイル６６を有している。このコモンモードチョークコイル６６は、１つの磁芯６６ａと、この磁芯６６ａに巻かれた２つの巻線６６ｂ，６６ｃとを有している。巻線６６ｂの一端はキャパシタ６５の一端に接続され、他端は接続端６２ａに接続されている。巻線６６ｃの一端はキャパシタ６５の他端に接続され、他端は接続端６２ｂに接続されている。巻線６６ｂ，６６ｃは、巻線６６ｂ，６６ｃにノーマルモードの電流が流れたときに各巻線６６ｂ，６６ｃを流れる電流によって磁芯６６ａに誘起される磁束が互いに相殺されるような向きに、磁芯６６ａに巻かれている。平滑回路５は、更に、巻線６６ｃに対して並列に接続されたキャパシタ６７を有している。巻線６６ｃおよびキャパシタ６７は並列共振回路を構成している。なお、キャパシタ６７を巻線６６ｃに対して並列に接続せずに、巻線６６ｂに対して並列に接続してもよい。また、巻線６６ｂ，６６ｃに対して、それぞれ別個のキャパシタを並列に接続してもよい。
【００５０】
図１２に示した平滑回路５は、更に、一端が接続端６２ａに接続され、他端が接地されたキャパシタ６８と、一端が接続端６２ｂに接続され、他端が接地されたキャパシタ６９とを有している。図１２に示した平滑回路５において、コイル６３およびキャパシタ６４はノーマルモードの電圧変動を抑制する。また、キャパシタ６５もノーマルモードの電圧変動を抑制する。また、コモンモードチョークコイル６６およびキャパシタ６７は、コモンモードの電圧変動を抑制する。また、キャパシタ６８，６９もコモンモードの電圧変動を抑制する。
【００５１】
図１３に示した第３の例の平滑回路５は、図７に示した第３の例の変動抑制回路を含んでいる。この平滑回路５は、図１１に示した回路に、接続端６１ｂ，６２ｂ間において互いに並列に接続されたコイル７３およびキャパシタ７４を加えたものである。コイル７３は、磁芯７３ａと、この磁芯７３ａに巻かれた巻線７３ｂとを有している。図１３に示した平滑回路５では、コイル６３およびキャパシタ６４は第１の並列共振回路を構成し、コイル７３およびキャパシタ７４は第２の並列共振回路を構成する。図１３に示した平滑回路５によれば、ノーマルモードの電圧変動およびコモンモードの電圧変動を抑制することができる。
【００５２】
以上説明したように、本実施の形態に係る電力変換回路では、並列共振回路を含む変動抑制回路によって、スイッチ１４の動作に伴う入力端１１ａ，１１ｂまたは出力端１２ａ，１２ｂにおける電圧の変動が抑制される。変動抑制回路は、並列共振回路の共振特性を利用して電圧変動を抑制する。従って、本実施の形態によれば、電力変換回路の処理電力が大きくなってもキャパシタやコイルの大型化を招くことなく、リップル電圧やノイズ等の電圧の変動を効率よく抑制することができる。以上のことから、本実施の形態によれば、スイッチ１４の動作に伴う電圧変動を抑制でき、且つ小型化が可能な電力変換回路を実現することができる。
【００５３】
［第２の実施の形態］
次に、図１４ないし図１９を参照して、本発明の第２の実施の形態に係る電力変換回路について説明する。始めに、図１４を参照して、本実施の形態に係る電力変換回路の概略の構成について説明する。本実施の形態に係る電力変換回路は、交流の入力電圧を直流の出力電圧に変換するようになっている。
【００５４】
図１４に示したように、本実施の形態に係る電力変換回路は、入力電圧が入力される２つの入力端８１ａ，８１ｂと、出力電圧を出力する２つの出力端８２ａ，８２ｂとを備えている。電力変換回路は、更に、入力端８１ａ，８１ｂと出力端８２ａ，８２ｂとの間に、入力端８１ａ，８１ｂ側から順に設けられたＥＭＩ（電磁干渉）フィルタ８３、全波整流回路８４、高調波抑制回路８５、スイッチング回路８６および平滑回路８７を備えている。これらは縦続接続されている。
【００５５】
入力端８１ａ，８１ｂは、交流電力を輸送する電源線に接続される。入力端８１ａ，８１ｂには、交流の入力電圧が入力される。ＥＭＩフィルタ８３は、電力変換回路またはこれに接続された機器によって発生され、電源線に伝わるノイズを抑制するフィルタである。全波整流回路８４は、ＥＭＩフィルタ８３を介して入力された交流の入力電圧を全波整流し、脈動する全波整流電圧を高調波抑制回路８５に出力する。高調波抑制回路８５は、上記全波整流電圧を入力し、直流電圧をスイッチング回路８６に出力する。また、高調波抑制回路８５は、電力変換回路に流れる電力輸送用の電流のうちの高調波成分を抑制する。スイッチング回路８６は、直流電圧を矩形波の電圧に変換する。平滑回路８７は、矩形波の電圧を入力し、リップル電圧やノイズを低減して直流の出力電圧を生成し、これを出力端８２ａ，８２ｂへ出力する。スイッチング回路８６と平滑回路８７は、それぞれ、第１の実施の形態におけるスイッチング回路４と平滑回路５と同様の構成である。本実施の形態において、高調波抑制回路８５は、並列共振回路を用いた変動抑制回路を含んでいる。
【００５６】
以下、上記の変動抑制回路を含まない比較例の高調波抑制回路の構成と問題点について説明する。まず、図１５を参照して、比較例の高調波抑制回路の構成の一例について説明する。この高調波抑制回路は、一対の入力端９１ａ，９１ｂと、一対の出力端９２ａ，９２ｂとを有している。入力端９１ａ，９１ｂは全波整流回路８４の一対の出力端に接続され、出力端９２ａ，９２ｂはスイッチング回路８６の一対の入力端に接続される。
【００５７】
図１５に示した高調波抑制回路は、更に、一端が入力端９１ａに接続され、他端が入力端９１ｂおよび出力端９２ｂに接続されたキャパシタ９３と、一端が入力端９１ａに接続された昇圧コイル９９と、一端が昇圧コイル９９の他端に接続され、他端が入力端９１ｂおよび出力端９２ｂに接続されたスイッチ９６とを有している。高調波抑制回路は、更に、アノードが昇圧コイル９９の他端に接続され、カソードが出力端９２ａに接続されたダイオード９７と、一端が出力端９２ａに接続され、他端が出力端９２ｂに接続された平滑用キャパシタ９８とを有している。高調波抑制回路は、更に、スイッチ９６のスイッチング動作をパルス幅変調によって制御するＰＷＭ（パルス幅変調）制御回路１００を有している。
【００５８】
ＰＷＭ制御回路１００は、例えば、高調波抑制回路の入力電圧、ダイオード９７の出力電圧、および平滑用キャパシタ９８の充電電流を検出する検出回路（図示せず）の出力電圧の重み付け加算値に基づいてスイッチ９６を制御する。上記加算値は周期的に変化する。ＰＷＭ制御回路１００は、上記加算値が大きいときに、スイッチ９６による制御を行わない場合に比べて、平滑用キャパシタ９８に対する充電電圧を低下させるように、スイッチ９６のオン、オフをパルス幅変調によって制御する。
【００５９】
上述のような高調波抑制回路は、例えば、文献「尾前ら“電源高調波を考慮した新型インバータ回路の開発”鹿児島県工業技術センター研究報告　Ｎｏ．１３，１９９９年，ｐ．５５〜５９」に記載されている。
【００６０】
次に、図１６を参照して、図１５に示した高調波抑制回路の作用について説明する。高調波抑制回路の入力端９１ａ，９１ｂには、図１６において符号２０１で示したような全波整流電圧が入力される。この全波整流電圧は、昇圧コイル９９およびダイオード９７を経て平滑用キャパシタ９８に印加される。そして、平滑用キャパシタ９８において充電と放電が繰り返される。その結果、出力端９２ａ，９２ｂから、図１６において符号２０２で示したような直流電圧が出力される。ここで、ＰＷＭ制御回路１００が上述のようにスイッチ９６を制御することにより、電力変換回路に流れる電力輸送用の電流のうちの高調波成分が抑制される。
【００６１】
次に、図１５に示した高調波抑制回路の問題点について説明する。この高調波抑制回路では、スイッチ９６のスイッチング動作に伴い、高調波抑制回路の入力端９１ａ，９１ｂおよび出力端９２ａ，９２ｂにおける電圧の変動を引き起こす。この電圧の変動は、具体的には、スイッチング周波数と等しい周波数のリップル電圧や、スイッチング周波数よりも高い周波数のノイズである。スイッチ９６と出力端９２ａ，９２ｂとの間には大容量の平滑用キャパシタ９８が配置されているため、出力端９２ａ，９２ｂにおける電圧の変動は小さい。しかし、スイッチ９６と入力端９１ａ，９１ｂとの間に配置されたキャパシタ９３の容量は比較的小さいので、入力端９１ａ，９１ｂにおける電圧の変動は大きくなる可能性がある。また、入力端９１ａ，９１ｂにおける電圧の変動は、電力変換回路が接続された電源線を介して他の機器に悪影響を与えるおそれがある。そのため、特に、入力端９１ａ，９１ｂにおける電圧の変動を抑制することが重要になる。
【００６２】
本実施の形態における高調波抑制回路８５は、並列共振回路を含む変動抑制回路を用いて入力端９１ａ，９１ｂにおける電圧の変動を抑制するようにしている。以下、図１７ないし図１９を参照して、本実施の形態における高調波抑制回路８５の構成の３つの例について説明する。
【００６３】
図１７に示した第１の例の高調波抑制回路８５は、図１５に示した回路におけるコイル９９の代わりに、並列共振回路を設けた構成になっている。この並列共振回路は、互いに並列に接続されたコイル９４およびキャパシタ９５を有している。コイル９４は、磁芯９４ａと、この磁芯９４ａに巻かれた巻線９４ｂとを有している。このように、図１７に示した高調波抑制回路８５は、図５に示した第１の例の変動抑制回路を含んでいる。この高調波抑制回路８５では、上記並列共振回路によってノーマルモードの電圧変動が抑制される。図１７に示した高調波抑制回路８５のその他の構成および作用は、図１５に示した高調波抑制回路と同様である。
【００６４】
図１８に示した第２の例の高調波抑制回路８５は、図１５に示した回路におけるコイル９９の代わりに、コモンモードチョークコイル１０１とキャパシタ１０２を設けた構成になっている。コモンモードチョークコイル１０１は、１つの磁芯１０１ａと、この磁芯１０１ａに巻かれた２つの巻線１０１ｂ，１０１ｃとを有している。巻線１０１ｂの一端は入力端９１ａに接続され、他端はスイッチ９６の一端に接続されている。巻線１０１ｃの一端は入力端９１ｂに接続され、他端はスイッチ９６の他端に接続されている。キャパシタ１０２は、巻線１０１ｂに対して並列に接続されている。巻線１０１ｂおよびキャパシタ１０２は並列共振回路を構成している。このように、図１８に示した高調波抑制回路８５は、図６に示した第２の例の変動抑制回路を含んでいる。この高調波抑制回路８５では、上記並列共振回路によってコモンモードの電圧変動が抑制される。図１７に示した高調波抑制回路８５のその他の構成および作用は、図１５に示した高調波抑制回路と同様である。なお、キャパシタ１０２を巻線１０１ｂに対して並列に接続せずに、巻線１０１ｃに対して並列に接続してもよい。また、巻線１０１ｂ，１０１ｃに対して、それぞれ別個のキャパシタを並列に接続してもよい。
【００６５】
図１９に示した第３の例の高調波抑制回路８５は、図１７に示した回路に、入力端９１ｂと出力端９２ｂとの間において互いに並列に接続されたコイル１０４およびキャパシタ１０５を加えたものである。コイル１０４は、磁芯１０４ａと、この磁芯１０４ａに巻かれた巻線１０４ｂとを有している。図１９に示した高調波抑制回路８５では、コイル９４およびキャパシタ９５は第１の並列共振回路を構成し、コイル１０４およびキャパシタ１０５は第２の並列共振回路を構成する。このように、図１９に示した高調波抑制回路８５は、図７に示した第３の例の変動抑制回路を含んでいる。この高調波抑制回路８５では、上記の２つの並列共振回路によって、ノーマルモードの電圧変動およびコモンモードの電圧変動を抑制することができる。図１９に示した高調波抑制回路８５のその他の構成および作用は、図１５に示した高調波抑制回路と同様である。
【００６６】
以上説明したように、本実施の形態によれば、高調波抑制回路８５内のスイッチ９６の動作に伴う電圧変動を抑制でき、且つ小型化が可能な電力変換回路を実現することができる。
【００６７】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００６８】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の電力変換回路は、第１の実施の形態のように直流の入力電圧を、これとは異なる値の直流の出力電圧に変換する回路や、第２の実施の形態のように交流電圧を直流電圧に変換する回路に限らない。本発明の電力変換回路は、スイッチング素子を用いて直流電圧を交流電圧に変換するインバータ等、スイッチング素子を用いて電力変換処理を行う回路全般に適用することができる。
【００６９】
【発明の効果】
以上説明したように、本発明の電力変換回路は、スイッチング素子の動作に伴う入力端または出力端における電圧の変動を抑制する変動抑制回路を備えている。変動抑制回路は並列共振回路を含んでいる。従って、本発明によれば、スイッチング素子の動作に伴う電圧変動を抑制でき、且つ小型化が可能な電力変換回路を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力変換回路の概略の構成を示すブロック図である。
【図２】図１におけるスイッチング回路の構成の一例を示す回路図である。
【図３】並列共振回路を示す回路図である。
【図４】図３に示した並列共振回路のインピーダンスの絶対値の周波数特性を概念的に示す説明図である。
【図５】本発明の第１の実施の形態における変動抑制回路の第１の例を示す回路図である。
【図６】本発明の第１の実施の形態における変動抑制回路の第２の例を示す回路図である。
【図７】本発明の第１の実施の形態における変動抑制回路の第３の例を示す回路図である。
【図８】図１における入力端側の平滑回路の第１の例を示す回路図である。
【図９】図１における入力端側の平滑回路の第２の例を示す回路図である。
【図１０】図１における入力端側の平滑回路の第３の例を示す回路図である。
【図１１】図１における出力端側の平滑回路の第１の例を示す回路図である。
【図１２】図１における出力端側の平滑回路の第２の例を示す回路図である。
【図１３】図１における出力端側の平滑回路の第３の例を示す回路図である。
【図１４】本発明の第２の実施の形態に係る電力変換回路の概略の構成を示すブロック図である。
【図１５】変動抑制回路を含まない比較例の高調波抑制回路の構成の一例を示す回路図である。
【図１６】図１５に示した高調波抑制回路の作用について説明するための波形図である。
【図１７】
本発明の第２の実施の形態における高調波抑制回路の第１の例を示す回路図である。
【図１８】本発明の第２の実施の形態における高調波抑制回路の第２の例を示す回路図である。
【図１９】本発明の第２の実施の形態における高調波抑制回路の第３の例を示す回路図である。
【図２０】ＤＣ−ＤＣ変換回路の一例を示す回路図である。
【図２１】図２０に示したＤＣ−ＤＣ変換回路における入力側リップル電圧と出力側リップル電圧の大きさについて説明するための波形図である。
【符号の説明】
１ａ，１ｂ…入力端、２ａ，２ｂ…出力端、３，５…平滑回路、４…スイッチング回路、３０…変動抑制回路、３３…コイル、３４…キャパシタ。

Claims

入力電圧が入力される入力端と、出力電圧を出力する出力端とを有し、前記入力端と出力端との間で電力の変換処理を行う電力変換回路であって、
前記電力の変換処理のために用いられるスイッチング素子と、
前記スイッチング素子の動作に伴う前記入力端または前記出力端における電圧の変動を抑制する変動抑制回路とを備え、
前記変動抑制回路は、所定の共振周波数で共振する並列共振回路を含むことを特徴とする電力変換回路。
前記変動抑制回路は、電力を輸送するための２本の導電線のうちの一方の導電線の途中に挿入されたコイルと、前記コイルに対して並列に接続されたキャパシタとを有し、前記コイルおよびキャパシタは並列共振回路を構成することを特徴とする請求項１記載の電力変換回路。
前記変動抑制回路は、１つの磁芯と、前記磁芯に巻かれた２つの巻線と、一方の巻線に対して並列に接続されたキャパシタとを有し、一方の巻線は、電力を輸送するための２本の導電線のうちの一方の導電線の途中に挿入され、他方の巻線は他方の導電線の途中に挿入され、前記一方の巻線およびキャパシタは並列共振回路を構成することを特徴とする請求項１記載の電力変換回路。
前記変動抑制回路は、電力を輸送するための２本の導電線のうちの一方の導電線の途中に挿入された第１のコイルと、前記第１のコイルに対して並列に接続された第１のキャパシタと、他方の導電線の途中に挿入された第２のコイルと、前記第２のコイルに対して並列に接続された第２のキャパシタとを有し、前記第１のコイルおよび第１のキャパシタは第１の並列共振回路を構成し、前記第２のコイルおよび第２のキャパシタは第２の並列共振回路を構成することを特徴とする請求項１記載の電力変換回路。
前記スイッチング素子は、直流電圧を交流電圧に変換するために用いられることを特徴とする請求項１ないし４のいずれかに記載の電力変換回路。
前記スイッチング素子は、電力輸送用の電流をパルス幅変調することによって電力輸送用の電流のうちの高調波成分を抑制するために用いられることを特徴とする請求項１ないし４のいずれかに記載の電力変換回路。