JP2013149755A - スイッチング素子装置 - Google Patents
スイッチング素子装置 Download PDFInfo
- Publication number
- JP2013149755A JP2013149755A JP2012008338A JP2012008338A JP2013149755A JP 2013149755 A JP2013149755 A JP 2013149755A JP 2012008338 A JP2012008338 A JP 2012008338A JP 2012008338 A JP2012008338 A JP 2012008338A JP 2013149755 A JP2013149755 A JP 2013149755A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- switching element
- housing
- distance
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】スイッチング素子のスイッチングによりコモンモードノイズが発生するのをより適正に抑制する。
【解決手段】P層34およびN層36を含む4層基板を収容する金属製の筐体24を接地し、P層34,N層36のインダクタンスをそれぞれ「Lp」,「Ln」とし、P層34,N層36と筐体24との間の浮遊容量をそれぞれ「Cp」,「Cn」としたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、P層34,N層36と筐体24との間の各距離の調整を伴って筐体24内の4層基板の配置が行なわれていると共に、P層34,N層36の各表面積の調整を伴って4層基板のP層34とN層36との成形が行なわれているものとした。これにより、スイッチング素子装置20の構造の等価回路においてスイッチング素子のスイッチングにより生じるコモンモード電流を理想的に値0とすることができる。
【選択図】図6
【解決手段】P層34およびN層36を含む4層基板を収容する金属製の筐体24を接地し、P層34,N層36のインダクタンスをそれぞれ「Lp」,「Ln」とし、P層34,N層36と筐体24との間の浮遊容量をそれぞれ「Cp」,「Cn」としたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、P層34,N層36と筐体24との間の各距離の調整を伴って筐体24内の4層基板の配置が行なわれていると共に、P層34,N層36の各表面積の調整を伴って4層基板のP層34とN層36との成形が行なわれているものとした。これにより、スイッチング素子装置20の構造の等価回路においてスイッチング素子のスイッチングにより生じるコモンモード電流を理想的に値0とすることができる。
【選択図】図6
Description
本発明は、スイッチング素子装置に関し、詳しくは、半導体により形成されたスイッチング素子が搭載され正の電源線および負の電源線にそれぞれ接続された金属箔からなるP層およびN層を含む多層基板と、多層基板を収容する金属製の筐体と、を備えるスイッチング素子装置に関する。
従来、この種の装置としては、インバータとモータ等の電気機器との間にコモンモードチョークコイルを接続し、コモンモードチョークコイルとモータ間の三相の各線にコンデンサと抵抗との直列接続体の一方を接続し、その直列接続体の他方を共通接続し、共通接続された直列接続体の他端を交流電源より高い周波数成分に対して接地と同等の電位を持つ仮想接地電位部に接続するものが提案されている(例えば、特許文献1参照)。この装置では、これにより、比較的小型のコモンモードチョークコイルとコンデンサを使用し、インバータのスイッチング素子のスイッチングによる高周波ノイズを低減すると共に、モータ等の電気機器の漏洩電流を低減するフィルタを構成している。
しかしながら、上述の装置では、スイッチング素子のスイッチングによる高周波ノイズ(コモンモードノイズ)を低減するためにコモンモードチョークコイルやコンデンサを追加するため、スイッチング素子を含む装置の部品点数の増加や装置の大型化,電気的なシステムの複雑化などの不都合が生じたり、システムのインダクタンスや電気容量の変化により対策すべきノイズの周波数帯にLC共振が発生する可能性が生じたり、インバータの出力側(モータ等の電気機器側)のインピーダンスが変化した場合にその都度コモンモードチョークコイルやコンデンサの定数調整の必要が生じたりしてしまう。
本発明のスイッチング素子装置は、スイッチング素子のスイッチングによりコモンモードノイズが発生するのをより適正に抑制することを主目的とする。
本発明のスイッチング素子装置は、上述の主目的を達成するために以下の手段を採った。
本発明のスイッチング素子装置は、
半導体により形成されたスイッチング素子が搭載され正の電源線および負の電源線にそれぞれ接続された金属箔からなるP層およびN層を含む多層基板と、前記多層基板を収容する金属製の筐体と、を備えるスイッチング素子装置において、
前記筐体を接地し、前記P層,前記N層のインダクタンスをそれぞれLp,Lnとし、前記P層,前記N層と前記筐体との間の浮遊容量をそれぞれCp,Cnとしたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、前記P層,前記N層と前記筐体との間の各距離の調整を伴って前記筐体内の前記多層基板の配置が行なわれていると共に、前記P層,前記N層の各表面積の調整を伴って前記多層基板の前記P層と前記N層との成形が行なわれている、
ことを特徴とする。
半導体により形成されたスイッチング素子が搭載され正の電源線および負の電源線にそれぞれ接続された金属箔からなるP層およびN層を含む多層基板と、前記多層基板を収容する金属製の筐体と、を備えるスイッチング素子装置において、
前記筐体を接地し、前記P層,前記N層のインダクタンスをそれぞれLp,Lnとし、前記P層,前記N層と前記筐体との間の浮遊容量をそれぞれCp,Cnとしたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、前記P層,前記N層と前記筐体との間の各距離の調整を伴って前記筐体内の前記多層基板の配置が行なわれていると共に、前記P層,前記N層の各表面積の調整を伴って前記多層基板の前記P層と前記N層との成形が行なわれている、
ことを特徴とする。
この本発明のスイッチング素子装置では、半導体により形成されたスイッチング素子が搭載され正の電源線および負の電源線にそれぞれ接続された金属箔からなるP層およびN層を含む多層基板を収容する金属製の筐体を接地し、P層,N層のインダクタンスをそれぞれLp,Lnとし、P層,N層と筐体との間の浮遊容量をそれぞれCp,Cnとしたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、P層,N層と筐体との間の各距離の調整を伴って筐体内の多層基板の配置が行なわれていると共に、P層,N層の各表面積の調整を伴って多層基板のP層とN層との成形が行なわれている。これにより、装置の等価回路においてスイッチング素子のスイッチングにより生じるコモンモード電流を理想的に値0とすることができるから、コモンモードチョークコイルやコンデンサを追加することなくコモンモードノイズの発生を抑制することができる。即ち、スイッチング素子のスイッチングによりコモンモードノイズが発生するのをより適正に抑制することができる。
次に、本発明を実施するための形態を実施例を用いて説明する。
図1は、本発明の一実施例としてのスイッチング素子装置20の構成の概略を模式的に示す構成図であり、図2は、4層基板22の構成の概略を模式的に示す構成図であり、図3は、4層基板22のN層36を図1や図2中の上方向からみた上面図であり、図4は、4層基板22のP層34を図1や図2中の上方向からみた上面図である。
実施例のスイッチング素子装置20は、例えば車載された三相交流モータを駆動するためにバッテリからの直流電力を交流電力に変換するスイッチング機器であるインバータの三相分や一相分を構成したり、バッテリからの直流電力を変圧して出力するスイッチング機器であるDC/DCコンバータを構成したりするものであり、図1に示すように、半導体により形成されたスイッチング素子が搭載(実装)された略直方体状のプリント配線板としての4層基板22と、この4層基板22を収容する金属製(例えば、アルミニウム製など)の略直方体状の筐体24とにより構成されている。
4層基板22は、図2に示すように、4層基板22における図中の上面および下面をそれぞれ形成する2つの信号層31,32と、2つの信号層31,32にそれぞれ並行となるように挟まれた銅箔からなる電源層としてのP層34およびグラウンド層としてのN層36と、信号層31とP層34との間,P層34とN層36との間,N層36と信号層32との間に挟まれた絶縁体としての樹脂39とを含む。信号層31,32は、それぞれ筐体24の内壁面と対面している。
信号層31には、例えばIGBTやMOSFETなどのトランジスタとして構成されP型半導体およびN型半導体により形成された複数のスイッチング素子30や、図示しないコンデンサ、抵抗、これらの集積回路(IC)などが搭載されている。また、信号層32にも、図示しないコンデンサや抵抗、集積回路などが搭載されている。
P層34は、装置外部の直流電源であるバッテリの正極に接続された正極母線(正の電源線)に接続されることによって電源層を構成し、N層36は、このバッテリの負極に接続され且つ筐体24を介して(筐体24と共に)例えば車体アースに接続された(接地された)負極母線(負の電源線)に接続されることによってグラウンド層を構成している。
また、N層36は、実施例では、図3に示すように、正方形状の銅箔として形成されている(即ち、4層基板22の上面および下面を構成する信号層31,32も略正方形状に形成されている)。P層34は、実施例では、図4に示すように、N層36と同じ正方形状に対してその一辺中央から対向する他辺中央の手前まで延びたスリット37が形成され且つ複数の丸穴38が形成された形状となるように、例えば打ち抜き加工などによって成形されている。これにより、実施例のP層34の表面積Spは、N層36の表面積Snの半分(1/2)となるように調整されている。なお、P層34のスリット37は、4層基板22の素子の配置などの設計上の理由に基づいて形成されているものであり、これにより、銅箔としてのP層34の配線長は、N層36の配線長の2倍となっている。
図5は、筐体24内の4層基板22を側面からみた様子を示す説明図である。図中、P層34は、4層基板22の上面(信号層31)に対向する筐体24の内壁面(以下、筐体24の上面という)との間の距離が距離dp1となっており、4層基板22の下面(信号層32)に対向する筐体24の内壁面(以下、筐体24の下面という)との間の距離が距離dp2となっている。また、N層36は、筐体24の下面との間の距離が距離dn1となっており、筐体24の上面との間の距離が距離dn2となっている。実施例では、筐体24内の図中の上下方向の中央に4層基板22を配置することによって、距離dp1と距離dn1とが等しくなると共に、距離dp2と距離dn2とが等しくなるように調整されているものとした。P層34の表面積SpがN層36の表面積Snの半分となるように調整されている理由や、距離dp1と距離dn1とが等しく且つ距離dp2と距離dn2とが等しくなるように調整されている理由については、次に説明する。
図6は、スイッチング素子装置20の構造の等価回路を示す説明図であり、図7は、スイッチング素子装置20の構造に適用する基本原理を示す説明図である。図6中、「電源」は、装置外部の直流電源であるバッテリを示し、「ノイズ源」は、スイッチング素子30のスイッチングにより発生するノーマルモードノイズのノイズ源を示す。図6の等価回路では、P層34,N層36のインダクタンス(寄生インダクタンス)がそれぞれ「Lp」,「Ln」として表されており、P層34と筐体24との間の浮遊容量(寄生容量)が「Cp」として表されており、N層36と筐体24との間の浮遊容量(寄生容量)が「Cn」として表されている。また、この等価回路では、P層34とN層36とが電源側でコンデンサを介して接続されており、P層34とN層36とが電源とは反対側でノイズ源を介して接続されている。なお、P層34と信号層31,32との間の浮遊容量やN層36と信号層31,32との間の浮遊容量などは、この等価回路ではノイズ源に含むものとして考えることができ、「Cp」や「Cn」には影響しない。
図6の等価回路は、高周波的にはブリッジ回路を用いて図7に示す等価回路として表現することができる。即ち、スイッチング素子装置20は、浮遊容量成分「Cp」と浮遊容量成分「Cn」との接続点を接地すると共に、インダクタンス成分「Lp」とインダクタンス成分「Ln」との接続点を図6の電源側に対応するインピーダンス成分「Zc」に接続し、さらに、静電容量成分「Cp」およびインダクタンス成分「Lp」の接続点と静電容量成分「Cn」およびインダクタンス成分「Ln」の接続点とにノイズ源によるノーマルモード電圧「Vd」を接続したブリッジ回路として表現することができる。図7中、静電容量成分「Cp」と静電容量成分「Cn」との接続点の接地は、筐体24の接地によって実現されており、インダクタンス成分「Lp」とインダクタンス成分「Ln」との接続は、図6の電源側のコンデンサによってこれらの接続点が高周波的には同電位になることに基づいている。また、図7のノイズ源の位置は、回路上どの位置を起点としてノイズの伝播が開始すると考えてもよいことに基づいている。こうして表現された図7のブリッジ回路の出力側(インピーダンス成分「Zc」側)のコモンモード電圧「Vc」については、次式(1)の関係が成立する。したがって、式(2)の関係が成立すれば、コモンモード電圧「Vc」を値0とすると共に、ブリッジ回路の出力側(インピーダンス成分「Zc」側)に流れるコモンモード電流「Ic」を値0とすることができる。
Vc=Vd・(Ln・Cn-Lp・Cp)/[(Lp+Ln)・(Cp+Cn)] (1)
Ln・Cn-Lp・Cp=0 (2)
Ln・Cn-Lp・Cp=0 (2)
そこで、実施例のスイッチング素子装置20では、上述の式(2)が成立するように、P層34,N層36と筐体24との間の各距離dp1,dp2,dn1,dn2の調整を伴って筐体24内の4層基板22の配置を行なうと共に、P層34,N層36の各表面積Sp,Snの調整を伴って4層基板22のP層34とN層36との成形を行なうものとした。具体的には、実施例では、筐体24内の上下方向の中央に4層基板22を配置することによって、距離dp1と距離dn1とが等しく且つ距離dp2と距離dn2とが等しくなるように調整すると共に、設計上の理由でスリット37が形成された銅箔としてのP層34に対して複数の丸穴38をあける成形を行なうことによって、P層34の表面積SpがN層36の表面積Snの半分(1/2)となるように調整して、式(2)の成立を実現するものとした。なお、前述したように、P層34の配線長はスリット37のためにN層36の配線長の2倍となっているから、P層34のインダクタンス「Lp」は、N層36のインダクタンス「Ln」の2倍となっている。また、静電容量「Cp」および「Cn」は、樹脂39の厚さが各距離dp1,dp2,dn1,dn2と比べて十分に薄いとすると、空気の誘電率εを用いて次式(3)ないし式(5)により求めることができる。式(5)により計算される距離dsetを用いて式(3)および式(4)により「Cp」と「Cn」とを計算することができるのは、距離dp1と距離dn1とが等しく且つ距離dp2と距離dn2とが等しくなるように調整されていることに基づく。
Cp=(ε・Sp)/dp1+(ε・Sp)/dp2=(ε・Sp)/dset (3)
Cn=(ε・Sn)/dn1+(ε・Sn)/dn2=(ε・Sn)/dset (4)
dset=(dp1・dp2)/(dp1+dp2)=(dn1・dn2)/(dn1+dn2) (5)
Cn=(ε・Sn)/dn1+(ε・Sn)/dn2=(ε・Sn)/dset (4)
dset=(dp1・dp2)/(dp1+dp2)=(dn1・dn2)/(dn1+dn2) (5)
ここで、実施例のスイッチング素子装置20において、前述の式(2)が成立することについて検討すると、P層34のインダクタンス「Lp」がN層36のインダクタンス「Ln」の2倍であるから、式(2)が成立するためには、静電容量「Cp」が静電容量「Cn」の半分(1/2)となる必要がある。そこで、実施例では、前述の式(3)ないし式(5)から分かるように、距離dp1と距離dn1とが等しく且つ距離dp2と距離dn2とが等しくなるように調整すると共に、P層34の表面積SpがN層36の表面積Snの半分(1/2)となるように調整することによって、静電容量「Cp」が静電容量「Cn」の半分(1/2)となるように調整されることになる。これにより、式(2)が成立することが分かる。
具体例として、N層36の一辺が10mmの正方形状でその表面積Snが100mm2であると共にそのインダクタンス「Ln」が10nHの場合を考える。この場合、N層36に比して、P層34の表面積Spは半分の50mm2となると共にそのインダクタンス「Lp」は2倍の20nHとなる。また、空気の誘電率εは8.854×10-12F/mであるから、前述の距離dsetを2.5mmとすると、「Lp」「Ln」「Cp」「Cn」は、それぞれ次式(6)ないし式(9)により計算されて、前述の式(2)が成立することが分かる。
Lp=20×10-9[H] (6)
Ln=10×10-9[H] (7)
Cp=(8.854×10-12×50×10-6)/(2.5×10-3)=0.177×10-12[F] (8)
Cn=(8.854×10-12×100×10-6)/(2.5×10-3)=0.354×10-12[F] (9)
Ln=10×10-9[H] (7)
Cp=(8.854×10-12×50×10-6)/(2.5×10-3)=0.177×10-12[F] (8)
Cn=(8.854×10-12×100×10-6)/(2.5×10-3)=0.354×10-12[F] (9)
以上説明した実施例のスイッチング素子装置20によれば、半導体により形成されたスイッチング素子30が搭載され正の電源線および負の電源線にそれぞれ接続された銅箔からなるP層34およびN層36を含む4層基板22を収容する金属製の筐体24を接地し、P層34,N層36のインダクタンスをそれぞれ「Lp」,「Ln」とし、P層34,N層36と筐体24との間の浮遊容量をそれぞれ「Cp」,「Cn」としたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、P層34,N層36と筐体24との間の各距離dp1,dp2,dn1,dn2の調整を伴って筐体24内の4層基板22の配置が行なわれていると共に、P層34,N層36の各表面積Sp,Snの調整を伴って4層基板22のP層34とN層36との成形が行なわれている。これにより、スイッチング素子装置20の構造の等価回路においてスイッチング素子30のスイッチングにより生じるコモンモード電流Icを理想的に値0とすることができるから、コモンモードチョークコイルやコンデンサを追加することなくコモンモードノイズの発生を抑制することができる。即ち、スイッチング素子のスイッチングによりコモンモードノイズが発生するのをより適正に抑制することができる。
また、実施例のスイッチング素子装置20を、ハイブリッド自動車や電気自動車に搭載されたインバータやDC/DCコンバータを構成するのに用いた場合を考えると、こうした車両では、スイッチング素子のスイッチングにより発生するコモンモード電流が車体を通じて大きな閉ループを構成すると、ラジオノイズ性能が悪化することが知られている。これに対し、実施例のようにスイッチング素子装置20を構築することによって、コモンモードチョークコイルやコンデンサなどの追加部品のために部品点数を増加させることなく且つ装置の大型化による車載スペースの確保に困難さを生じさせることなく、コモンモードノイズを低減することができる。さらに、出力側のインピーダンス成分「Zc」が変化しても、コモンモード電圧「Vc」を値0とすることによってコモンモード電流「Ic」を値0とすることができるから、出力側の構成によらずにコモンモードノイズを低減することができる。
実施例のスイッチング素子装置20では、筐体24内の上下方向の中央に4層基板22を配置することによって、距離dp1と距離dn1とが等しく且つ距離dp2と距離dn2とが等しくなるように調整すると共に、設計上の理由でスリット37が形成された銅箔としてのP層34に対して複数の丸穴38をあける成形を行なうことによって、P層34の表面積SpがN層36の表面積Snの半分(1/2)となるように調整して、式(2)の成立を実現するものとしたが、式(2)が成立するように、P層34,N層36と筐体24との間の各距離dp1,dp2,dn1,dn2の調整を伴って筐体24内の4層基板22の配置が行なわれていると共に、P層34,N層36の各表面積Sp,Snの調整を伴って4層基板22のP層34とN層36との成形が行なわれているものであれば、如何なるものとしてもよい。例えば、図8の変形例のP層やN層の構成例に示すように、P層やN層に正方形の穴をあけるものとしたり(図8(a)参照)、P層やN層に長方形の穴をあけるものとしたり(図8(b)参照)、P層やN層を正方形状を切り欠いたH形状としたり(図8(c)参照)してもよいし、距離dp1と距離dn1とが異なる距離となると共に距離dp2と距離dn2とが異なる距離となるように筐体24内に4層基板22を配置するものとしてもよい。
実施例のスイッチング素子装置20では、本発明を4層基板22に適用して説明したが、6層基板や8層基板などの他の多層基板に適用するものとしてもよい。
実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、スイッチング素子30が「スイッチング素子」に相当し、P層34が「P層」に相当し、N層36が「N層」に相当し、4層基板22が「多層基板」に相当し、筐体24が「筐体」に相当する。
なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
本発明は、スイッチング素子装置の製造産業などに利用可能である。
20 スイッチング素子装置、22 4層基板、24 筐体、30 スイッチング素子、31,32 信号層、34 P層、36 N層、37 スリット、38 丸穴、39 樹脂。
Claims (1)
- 半導体により形成されたスイッチング素子が搭載され正の電源線および負の電源線にそれぞれ接続された金属箔からなるP層およびN層を含む多層基板と、前記多層基板を収容する金属製の筐体と、を備えるスイッチング素子装置において、
前記筐体を接地し、前記P層,前記N層のインダクタンスをそれぞれLp,Lnとし、前記P層,前記N層と前記筐体との間の浮遊容量をそれぞれCp,Cnとしたときに、関係式Ln・Cn−Lp・Cp=0が成立するよう、前記P層,前記N層と前記筐体との間の各距離の調整を伴って前記筐体内の前記多層基板の配置が行なわれていると共に、前記P層,前記N層の各表面積の調整を伴って前記多層基板の前記P層と前記N層との成形が行なわれている、
ことを特徴とするスイッチング素子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008338A JP2013149755A (ja) | 2012-01-18 | 2012-01-18 | スイッチング素子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012008338A JP2013149755A (ja) | 2012-01-18 | 2012-01-18 | スイッチング素子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013149755A true JP2013149755A (ja) | 2013-08-01 |
Family
ID=49046977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012008338A Pending JP2013149755A (ja) | 2012-01-18 | 2012-01-18 | スイッチング素子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013149755A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109564259A (zh) * | 2017-02-24 | 2019-04-02 | 富士电机株式会社 | 评价方法、推定方法、评价装置及综合评价装置 |
DE112017003805T5 (de) | 2016-07-29 | 2019-05-09 | Panasonic Intellectual Property Management Co., Ltd. | Schaltkreisvorrichtung und elektrischer Leistungswandler |
-
2012
- 2012-01-18 JP JP2012008338A patent/JP2013149755A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017003805T5 (de) | 2016-07-29 | 2019-05-09 | Panasonic Intellectual Property Management Co., Ltd. | Schaltkreisvorrichtung und elektrischer Leistungswandler |
US10498218B2 (en) | 2016-07-29 | 2019-12-03 | Panasonic Intellectual Property Management Co., Ltd. | Switching circuit apparatus and electric power converter capable of reducing common mode noise in asymmetric circuit |
CN109564259A (zh) * | 2017-02-24 | 2019-04-02 | 富士电机株式会社 | 评价方法、推定方法、评价装置及综合评价装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6399602B2 (ja) | 電力変換用回路基板及び電動圧縮機 | |
US8199522B2 (en) | Printed circuit board | |
JP5183830B1 (ja) | ノイズフィルタ装置 | |
JP6571358B2 (ja) | 電力変換用回路基板及び電動圧縮機 | |
KR101695492B1 (ko) | 전력 전자 시스템에서 간섭 방출을 감소시키기 위한 장치 | |
US9590582B2 (en) | Semiconductor device with inductor-capacitor resonant circuit | |
US11418111B2 (en) | Power conversion circuit board and electric compressor | |
JP2013051756A (ja) | 電力変換装置 | |
JP2014087107A (ja) | 電力変換装置 | |
JP6394802B2 (ja) | 電力変換装置 | |
JP2013149755A (ja) | スイッチング素子装置 | |
JP2020167787A (ja) | 電力変換装置 | |
JP6464580B2 (ja) | 電力変換装置 | |
JP5745995B2 (ja) | スイッチング素子装置 | |
CN112928900A (zh) | 功率转换装置 | |
JP6602474B2 (ja) | 半導体装置および電力変換装置 | |
JP2020129903A (ja) | 電力変換装置 | |
JP2006310435A (ja) | 多層プリント基板 | |
US20240106320A1 (en) | Power conversion device | |
JP2006508579A (ja) | 電圧電源ラインから高周波信号をデカップリングするデカップリングモジュール | |
JP2014217244A (ja) | 絶縁型スイッチング電源装置および絶縁型スイッチング電源装置の製造方法 | |
WO2016092833A1 (ja) | 電子回路、及び、電子回路の実装方法 | |
JP2020014374A (ja) | 電力変換用回路基板及び電動圧縮機 | |
JP2014082845A (ja) | 回路装置 | |
JP2014236610A (ja) | インバータ装置 |