DE102011053680A1 - Schaltungsanordnung zur Verminderung von Oszillationsneigung - Google Patents

Schaltungsanordnung zur Verminderung von Oszillationsneigung Download PDF

Info

Publication number
DE102011053680A1
DE102011053680A1 DE102011053680A DE102011053680A DE102011053680A1 DE 102011053680 A1 DE102011053680 A1 DE 102011053680A1 DE 102011053680 A DE102011053680 A DE 102011053680A DE 102011053680 A DE102011053680 A DE 102011053680A DE 102011053680 A1 DE102011053680 A1 DE 102011053680A1
Authority
DE
Germany
Prior art keywords
conductor
circuit arrangement
loop
section
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011053680A
Other languages
English (en)
Inventor
Dr. Mallwitz Regine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMA Solar Technology AG
Original Assignee
SMA Solar Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMA Solar Technology AG filed Critical SMA Solar Technology AG
Priority to DE102011053680A priority Critical patent/DE102011053680A1/de
Priority to EP12773247.7A priority patent/EP2756741A1/de
Priority to CN201280044251.9A priority patent/CN103828490A/zh
Priority to JP2014530250A priority patent/JP2014528167A/ja
Priority to PCT/EP2012/068191 priority patent/WO2013037989A1/en
Publication of DE102011053680A1 publication Critical patent/DE102011053680A1/de
Priority to US14/210,697 priority patent/US8964400B2/en
Priority to IN2789CHN2014 priority patent/IN2014CN02789A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234Resistors or by disposing resistive or lossy substances in or near power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • H05K2201/0792Means against parasitic impedance; Means against eddy currents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Bei einer Schaltungsanordnung (1) mit mehreren an einer Leiterplatte (2) montierten elektronischen Bauteilen (25, 26) und mit mindestens einem in einer ersten Leitungsebene zwischen den elektronischen Bauteilen (25, 26) verlaufenden Leiterabschnitt (4, 5), der im Betrieb der Schaltungsanordnung (1) von einem zu Oszillationen neigenden Strom durchflossen wird, wobei eine geschlossene Leiterschleife (13) vorgesehen ist, die in einer der ersten Leitungsebene benachbarten zweiten Leitungsebene mindestens einen parallel zu dem mindestens einen Leiterabschnitt (4, 5) verlaufenden Schleifenabschnitt (6 und 7) aufweist, ist die Leiterschleife (13) über mindestens ein an einer äußeren Oberfläche (3) der Leiterplatte (2) oberflächenmontiertes Bauteil (11) geschlossenen.

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf eine Schaltungsanordnung mit den Merkmalen des Oberbegriffs des unabhängigen Patentanspruchs 1, in deren Betrieb mindestens ein Leiterabschnitt von einem zu Oszillationen neigenden Strom durchflossen wird.
  • Bei den Oszillationen, zu denen der durch den Leiterabschnitt fließende Strom neigt, kann es sich insbesondere um hochfrequente Oszillationen aufgrund von den Strom betreffenden Schaltvorgängen handeln. Beispielsweise kann der Leiterabschnitt Teil eines Kommutierungskreises einer mit elektronischen Bauteilen der Schaltungsanordnung ausgebildeten elektrischen Schaltung sein.
  • STAND DER TECHNIK
  • Wenn in einer durch eine Schaltungsanordnung realisierten elektrischen Schaltung Frequenzen, bei denen ein Strom geschaltet wird, oder deren Harmonische mit Eigenfrequenzen von Teilschaltungen der elektrischen Schaltung zusammenfallen, kann es zu unerwünschten Oszillationen des Stroms mit erheblicher Amplitude kommen. In Kommutierungskreisen können derartige Oszillationen Überspannungen und Überströme hervorrufen, die Bauteile der Kommutierungskreise gefährden. Zudem können von oszillierenden Strömen abgestrahlte elektromagnetische Felder in elektronische Bauteile einkoppeln und deren Funktion stören. Von daher ist die Unterdrückung von hochfrequenten Oszillationen von Strömen, insbesondere von geschalteten Strömen, vielfach wünschenswert und für viele Schaltungen funktionsnotwendig.
  • Aus der DE 101 59 851 A1 ist eine Schaltungsanordnung mit den Merkmalen des Oberbegriffs des unabhängigen Patentanspruchs 1 bekannt. Diese Schaltungsanordnung umfasst wenigstens zwei Halbleiterbauelemente, die jeweils Anschlüsse aufweisen, wobei wenigstens ein Anschluss des einen Halbleiterbauelements elektrisch leitend mit einem Anschluss des anderen Halbleiterbauelements verbunden ist. Um während Schaltvorgängen auftretende hochfrequente Schwingungen zu dämpfen, ist hier vorgesehen, oberhalb der Anordnung im Abstand zu den Halbleiterbauelementen eine Wirbelstrombedämpfungsstruktur vorzusehen, die schleifenförmig ausgebildet sein kann. Die Wirbelstrombedämpfungsstruktur ist nicht elektrisch leitend mit den Halbleiterbauelementen verbunden. Die hochfrequenten Schwingungen erzeugen jedoch Wirbelströme in der Wirbelstrombedämpfungsstruktur. Die Wirbelstrombedämpfungsstruktur weist einen Widerstand auf, aus dem ohmsche Verluste der Wirbelströme resultieren, die auf den Schwingkreis rückwirken und die hochfrequenten Schwingungen dämpfen. Ein Schichtwiderstand der vorzugsweise flach ausgebildeten Dämpfungsstruktur muss dabei groß genug sein, um die ohmsche Verluste bei den induzierten Wirbelströmen hervorzurufen, aber klein genug, um das Entstehen von Wirbelströmen überhaupt zu ermöglichen. Der Widerstandswert der Dämpfungsstruktur, bei dem eine optimale Dämpfung hervorgerufen wird, soll durch Messungen oder Simulationen abhängig vom genauen Aufbau der Schaltungsanordnung und der Anzahl der eingesetzten Halbleiterbauelemente ermittelt werden. Eine einfache Anpassung der Dämpfungsanordnung an unterschiedliche Halbleiterbauelemente, mit denen die Schaltungsanordnung bestückt wird, ist so jedoch nicht möglich.
  • Aus der DE 101 62 637 C1 ist eine Schaltungsanordnung mit elektronischen Bauelementen auf einem isolierenden Trägersubstrat bekannt, bei der magnetische Materialien in unmittelbarer Umgebung der Bauelemente angeordnet sind. Die magnetischen Materialien sind von der elektrischen Schaltungsanordnung galvanisch getrennt, jedoch mit dieser magnetisch derart gekoppelt, dass an den Bauelementen auftretende elektromagnetische Resonanzen gedämpft werden. Um eine effektive Kopplung mit dem elektromagnetischen Wechselfeld im Sinne dieses Prinzips herbeizuführen, ist es erforderlich, magnetische Materialien, wie beispielsweise ferro- oder ferrimagnetischen Materialien, zu verwenden, die eine hohe magnetische Suszeptibilität besitzen. Gelingt die magnetische Kopplung zwischen dem Wechselfeld und der magnetisierbaren Substanz, so kommt es in einem Wechselfeld, dessen Richtung sich permanent ändert, zu sogenannten Ummagnetisierungs- oder Hystereseverlusten. Die hierfür aufgewandte Energie wird der Quelle des elektromagnetischen Wechselfelds – also dem Schwingkreis – entzogen und dämpft so dessen Schwingungen. Wirbelströme in den magnetischen Materialien sollen bei der aus der DE 101 62 637 C1 bekannten Schaltungsanordnung unterdrückt werden.
  • Aus der DE 101 23 232 A1 ist ein Leistungshalbleiter-Modul mit einem Gehäuse, mit einem in dem Gehäuse angeordneten Halbleiterbauelement und mit einem Rahmen bekannt. Der Rahmen weist Leiterbahnen auf, mit denen das Halbleiterbauelement elektrisch leitend verbunden ist. Im Inneren des Gehäuses ist eine Vergussmasse vorgesehen, die auf das Halbleiterbauelement aufgebracht ist. Die Vergussmasse und/oder das Material des Gehäuses sind als Dämpfungsmaterial mit elektromagnetisch dämpfenden Eigenschaften vorgesehen.
  • Aus der KR 100771146 B ist eine Schaltungsanordnung zur Unterdrückung von hochfrequenten Schaltoszillationen und elektromagnetischen Störungen bekannt, bei der zwischen einer ein Leistungspotenzial führenden Leiterebene und einer ein Erdpotenzial führenden Leiterebene ein Kondensator angeordnet ist. Das dielektrische Material des Kondensators weist eine hohe Dielektrizitätszahl auf.
  • Auch aus der JP 2003101239 A ist es zur Unterdrückung von Schaltoszillationen bei einer Leiterplatte mit mehreren Leitungsebenen bekannt, einen Chip-Kondensator in eine Isolationsschicht zu integrieren, über die sich ein Leistungsversorgungsleiter und ein Erdleiter gegenüber liegen.
  • AUFGABE DER ERFINDUNG
  • Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit den Merkmalen des Oberbegriffs des unabhängigen Patentanspruchs 1 aufzuzeigen, bei der eine Dämpfung von Oszillationen eines im Betrieb durch den mindestens einen Leiterabschnitt fließenden Stroms abhängig von der aktuellen Bestückung der Leiterplatte mit elektronischen Bauteilen optimierbar ist.
  • LÖSUNG
  • Die Aufgabe der Erfindung wird durch eine Schaltungsanordnung mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Bevorzugte Ausführungsbeispiele der neuen Schaltungsanordnung sind in den abhängigen Patentansprüchen definiert.
  • BESCHREIBUNG DER ERFINDUNG
  • Bei der erfindungsgemäßen Schaltungsanordnung mit mehreren an einer Leiterplatte montierten elektronischen Bauteilen und mit mindestens einem in einer ersten Leitungsebene zwischen den Bauteilen verlaufenden Leiterabschnitt, der im Betrieb der Schaltungsanordnung von einem zu Oszillationen neigenden Strom durchflossen wird, wobei eine geschlossene Leiterschleife vorgesehen ist, die in einer der ersten Leitungsebene benachbarten zweiten Leitungsebene mindestens einen parallel zu dem mindestens einen Leiterabschnitt verlaufenden Schleifenabschnitt aufweist, ist die Leiterschleife über mindestens ein an einer äußeren Oberfläche der Leiterplatte oberflächenmontiertes Bauteil, d. h. ein sogenanntes SMD (Surface Mounted Device), geschlossen.
  • Durch die Relativanordnung des Leiterabschnitts und des Schleifenabschnitts in den beiden Leitungsebenen ist die Leiterschleife an den von dem zu Oszillationen neigenden Strom durchflossenen Leiterabschnitt derart angekoppelt, dass auftretende Oszillationen des Stroms durch den Leiterabschnitt auch einen oszillierenden Strom durch die Leiterschleife hervorrufen. Die Ankopplung ist dabei im Wesentlichen transformatorisch, sie kann aber auch kapazitive Anteile aufweisen. Die elektrischen Eigenschaften der Leiterschleife werden durch das oberflächenmontierte Bauteil bestimmt, über das die Leiterschleife geschlossen ist. Dieses Bauteil bestimmt insbesondere den Widerstand, der den durch die Leiterschleife oszillierenden Strom durch ohmsche Verluste und damit auch die störenden Oszillationen des Stroms durch den Leiterabschnitt dämpft, und die Eigenfrequenz der Leiterschleife, bei der die Ankopplung an den Leiterabschnitt und entsprechend auch die Dämpfung besonders wirksam sind. So kann mit dem oberflächenmontierten Bauteil eine Abstimmung der Leiterschleife in Bezug auf die zu dämpfenden Oszillationen vorgenommen werden. Dies ist bei der neuen Schaltungsanordnung auch noch zu einem späteren Zeitpunkt problemlos umsetzbar, da das oberflächenmontierte Bauteil ohne Weiteres gegen ein anderes oberflächenmontiertes Bauteil austauschbar ist. So kann die neue Schaltungsanordnung insbesondere leicht an eine geänderte Bestückung der Leiterplatte mit anderen elektronischen Bauteilen, beispielsweise mit anderen den Strom durch den Leiterabschnitt schaltenden Halbleiterschaltelementen, angepasst werden. Es muss keine grundsätzliche Neukonzeption der Schaltungsanordnung erfolgen.
  • Im einfachsten und gleichzeitig bevorzugten Fall ist das an der Leiterplatte oberflächenmontierte Bauteil der Leiterschleife ein einfacher Widerstand, d. h. ein sogenannter SMD-Widerstand. Alternativ oder zusätzlich zu einem ohmschen Widerstand kann die Leiterschleife auch ein kapazitives und/oder induktives oberflächenmontiertes Bauteil aufweisen, um die inhärente Kapazität beziehungsweise Induktivität der Leiterschleife zu variieren.
  • Vorzugsweise liegt die zweite Leitungsebene, in der der Schleifenabschnitt verläuft, unterhalb der äußeren Oberfläche der Leiterplatte der Schaltungsanordnung, und die Leiterschleife verläuft zwischen Anschlüssen für das mindestens eine oberflächenmontierte Bauteil vollständig in dieser zweiten Leitungsebene.
  • Die elektronischen Bauteile, zwischen denen der Leiterabschnitt verläuft, können an derselben äußeren Oberfläche der Leiterplatte montiert sein wie das mindestens eine die Leiterschleife schließende Bauteil. Damit ist auch der Austausch dieser elektronischen Bauteile bei grundsätzlich gleichbleibender Topologie der Leiterplatte einfach.
  • Die Anzahl dieser Anschlüsse, die aus der zweiten Leitungsebene an die äußere Oberfläche der Leiterplatte herausführen, beträgt dabei vorzugsweise genau zwei, die für ein einzelnes oberflächenmontiertes Bauteil oder eine Reihenschaltung von oberflächenmontierten Bauteilen vorgesehen sind.
  • Der Leiterabschnitt und der Schleifenabschnitt sind bei der erfindungsgemäßen Schaltungsanordnung elektrisch gegeneinander isoliert und dazu durch eine Isolationsschicht der Leiterplatte voneinander getrennt. Vorzugsweise liegen sie sich über diese Isolationsschicht hinweg flächig gegenüber. Damit ist auch gemeint, dass sie sich wechselseitig über ihre wesentliche Breite abdecken.
  • Der Begriff Leiterplatte schließt die Möglichkeit ein, die erfindungsgemäße Schaltungsanordnung der Leiterschleife an einem sogenannten Direct Bonded Copper (DBC)- oder Insulated Metal (ISM)-Substrat auszubilden. Dabei können alle in der zweiten Leitungsebene verlaufenden Schleifenabschnitte von Teilen der rückseitigen Metallbeschichtung des Substrates oder von Teilen einer innerhalb des Substrates liegenden Metalllage ausgebildet sein und die erfindungsgemäße Schaltungsanordnung kann mit dem Substrat an einer weiteren Leiterplatte montiert sein.
  • Die Dicke des elektrisch leitenden Metalls im Bereich der Schleifenabschnitte der Leiterschleife in der zweiten Leitungsebene kann sich in dem Bereich üblicher Dicken von Leiterbahnen von herkömmlichen Leiterplatten und Metallschichten von (DBC)- und (ISM)-Substraten, d. h. im Bereich von typischerweise 0,035 bis 0,3 mm, bewegen, während sich die Breite der Schleifenabschnitte in einem typischen Bereich von ein paar Millimetern bewegt. Der Abstand der Schleifenabschnitte in der zweiten Leitungsebene von dem mindestens einen Leiterabschnitt in der ersten Leitungsebene liegt im Bereich typischer Dicken von herkömmlichen Leiterplatten und (DBC)- und (ISM)-Substraten, d. h. zwischen einem zehntel Millimeter und wenigen Millimetern. Die von der Leiterschleife überspannte Fläche liegt abhängig von den elektronischen Bauteilen der erfindungsgemäßen Schaltungsanordnung in einem typischen Bereich von wenigen bis einigen Quadratzentimetern.
  • Wenn mindestens zwei antiparallel zueinander ausgerichtete Leiterabschnitte im Betrieb der Schaltungsanordnung von dem zu Oszillationen neigenden Strom in einander entgegen gesetzten Richtungen durchflossen werden, erweist es sich als günstig, wenn die Leiterschleife zwei jeweils parallel zu einem der Leiterabschnitte verlaufende und antiparallel zueinander ausgerichtete Schleifenabschnitt aufweist, um eine maximale Ankopplung der Leiterschleife an die Leiterabschnitte zu realisieren.
  • In einer bevorzugten Ausführungsform der neuen Schaltungsanordnung sind die Leiterabschnitte und die dazu parallel verlaufenden Schleifenabschnitte der Leiterschleife zumindest bereichsweise durch eine gemeinsame elektromagnetische Abschirmung abgeschirmt. Einerseits verhindert diese Abschirmung, dass von den Oszillationen der Ströme durch die Leiterabschnitte und die Leiterschleife hervorgerufene elektromagnetische Strahlung austreten und in andere Bauteile einkoppeln kann. Andererseits bewirkt die Abschirmung eine verstärkte Ankopplung der Leiterschleife an die Leiterabschnitte bezüglich der zu bedämpfenden Oszillationen des durch die Leiterabschnitte fließenden Stroms.
  • Die elektromagnetische Abschirmung kann insbesondere durch flächige Bereiche aus diamagnetischem Material in weiteren Leitungsebenen der Leiterplatte ausgebildet sein, aber auch durch dazu senkrecht verlaufende Bereiche aus diamagnetischem Material. Das diamagnetische Material kann das Material sein, aus dem die üblichen Leiter der jeweiligen Leiterplatte ausgebildet sind, d. h. insbesondere Kupfer.
  • Auch der mindestens eine Leiterabschnitt der erfindungsgemäßen Schaltungsanordnung kann Teil einer Leiterschleife sein. Insbesondere kann es sich hierbei um einen Teil eines Kommutierungskreises handeln, in dem auftretende Oszillationen des Stroms zur ungewollten Wiederaufhebung der Kommutierung führen können.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen, der Beschreibung und den Zeichnungen. Die in der Beschreibungseinleitung genannten Vorteile von Merkmalen und von Kombinationen mehrerer Merkmale sind lediglich beispielhaft und können alternativ oder kumulativ zur Wirkung kommen, ohne dass die Vorteile zwingend von allen erfindungsgemäßen Ausführungsformen erzielt werden müssen. Weitere Merkmale sind den Zeichnungen – insbesondere den dargestellten Geometrien und den relativen Abmessungen mehrerer Bauteile zueinander sowie deren relativer Anordnung und Wirkverbindung – zu entnehmen. Die Kombination von Merkmalen unterschiedlicher Ausführungsformen der Erfindung oder von Merkmalen unterschiedlicher Patentansprüche ist möglich und wird hiermit angeregt. Dies betrifft auch solche Merkmale, die in separaten Zeichnungen dargestellt sind oder bei deren Beschreibung genannt werden. Diese Merkmale können auch mit Merkmalen unterschiedlicher Patentansprüche kombiniert werden.
  • KURZBESCHREIBUNG DER FIGUREN
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert und beschrieben.
  • 1 zeigt eine erfindungsgemäße Schaltungsanordnung in einer Ansicht von oben auf die in verschiedenen Ebenen einer hier nicht selbst dargestellten Leiterplatte verlaufenden Leiterabschnitte.
  • 2 ist ein Schnitt durch die Schaltungsanordnung gemäß 1 längs der dort eingezeichneten Schnittlinie II-II, hier mit Wiedergabe der Leiterplatte.
  • 3 ist ein Schnitt durch eine weitere Ausführungsform der erfindungsgemäßen Schaltungsanordnung.
  • 4 ist eine Prinzipdarstellung zur Funktionsweise der erfindungsgemäßen Schaltungsanordnung.
  • 5 ist eine perspektivische Ansicht einer weiteren Ausführungsform der erfindungsgemäßen Schaltungsanordnung, die hier an einem DBC-Substrat als Leiterplatte ausgebildet ist.
  • 6 ist eine Seitenansicht der Schaltungsanordnung gemäß 5.
  • 7 ist ein Schnitt durch die Schaltungsanordnung gemäß 5 längs der dort eingezeichneten Schnittlinie VII-VII, wobei einige in dieser Ansicht verdeckte Teile der Schaltungsanordnung mit gestrichelten Linien wiedergegeben sind.
  • 8 ist eine perspektivische Ansicht einer weiteren Ausführungsform der erfindungsgemäßen Schaltungsanordnung, die hier ebenfalls an einem DBC-Substrat als Leiterplatte ausgebildet ist.
  • 9 ist eine Seitenansicht der Schaltungsanordnung gemäß 8; und
  • 10 ist eine Unterseitenansicht der Schaltungsanordnung gemäß 8, wobei auch hier einige in dieser Ansicht verdeckte Teile der Schaltungsanordnung mit gestrichelten Linien wiedergegeben sind.
  • FIGURENBESCHREIBUNG
  • Die in den 1 und 2 dargestellte Schaltungsanordnung 1 ist an einer Leiterplatte 2 realisiert, die unter einer Oberfläche 3 zwei Leitungsebenen aufweist. In der unteren Leitungsebene verlaufen zwei erste Leiterabschnitte 4 und 5. Jeweils parallel zu einem der Leiterabschnitte 4 und 5 verlaufen in einer oberen Leitungsebene zwei Schleifenabschnitte 6 und 7 einer Leiterschleife 13. Ein Querabschnitt 8 verbindet die Schleifenabschnitte 6 und 7 an ihren einen Enden. An den anderen Enden der Schleifenabschnitte 6 und 7 sind Anschlüsse 9 und 10 für ein an der Oberfläche 3 der Leiterplatte 2 montiertes Bauteil 11, hier in Form eines Widerstands, vorgesehen. Mit dem Widerstand 11 wird die Leiterschleife 13, die ansonsten aus den Schleifenabschnitten 6 und 7 und dem Querabschnitt 8 gebildet ist, geschlossen. Durch ihre Anordnung gegenüber den Leiterabschnitten 4 und 5 ist die Leiterschleife 13 an die Leiterabschnitte 4 und 5 so angekoppelt, dass im Falle eines zwischen hier nicht dargestellten elektronischen Bauteilen der Schaltungsanordnung 1 durch die Leiterabschnitte 4 und 5 fließenden und mit hoher Frequenz oszillierenden Stroms auch in der Leiterschleife 13 ein Strom hervorgerufen wird, der mit der gleichen Frequenz oszilliert. Dies ist in 4 skizziert, in der durch Richtungssymbole eine momentane Stromflussrichtung durch die Leiterabschnitte 4 und 5 und die resultierenden Magnetfelder 14 und 15 angedeutet sind. Ebenso ist die resultierende Stromflussrichtung 12 durch die Leiterabschnitte 6 und 7 und den Widerstand 11 gezeigt. Der in dieser Stromflussrichtung 12 fließende Strom wird durch den Widerstand 11 gedämpft, und hierdurch erfährt auch der Strom durch die Leiterabschnitte 4 und 5 eine Dämpfung.
  • In der Ausführungsform der Schaltungsanordnung 1 gemäß 3, die nicht den Anschluss des oberflächenmontierten Widerstands 11 zeigt, ist die parallele Anordnung der Leiterabschnitte 4 und 5 einerseits und 6 und 7 andererseits von einer Abschirmung 16 aus flächigen Bereichen 17 bis 20 aus diamagnetischem Material, insbesondere Kupfer, umgeben. Diese Abschirmung verhindert oder reduziert das Austreten von elektromagnetischer Strahlung aufgrund von oszillierenden Strömen durch die Leiterabschnitte 4 und 5 und verstärkt zugleich die Ankopplung der Leiterschleife 13 an die Leiterabschnitte 4 und 5. Die Ankopplung wird verbessert, wenn die Leiterabschnitte 4 und 5 mitsamt der parallelen Schleifenabschnitte 6 und 7 über ihre gesamte Länge und vollständig, d. h. auf den den gezeigten Bereichen 17 bis 20 entsprechenden vier Seiten entlang des gemeinsamen parallelen Verlaufes der Abschnitte von der Abschirmung 16 umgeben ist. Dennoch ist eine nur teilweise Umfassung der Abschnitte denkbar, beispielsweise nur über einen Teil des gemeinsamen parallelen Verlaufes oder an weniger als vier Seiten, insbesondere nur an den den Bereichen 17 und 19 entsprechenden Seiten in weiteren Leitungsebenen der Leiterplatte 2. Ebenso ist eine jeweils eigene Abschirmung der beiden Abschnittspaare 4 und 6 bzw. 5 und 7 möglich.
  • Bei der Schaltungsanordnung 1 kann das die Leiterschleife 13 schließende, an der Oberfläche 3 der Leiterplatte 2 montierte Bauteil 11 leicht ausgetauscht werden. Damit ist gemeint, dass es zur Optimierung der Dämpfungseigenschaften der Leiterschleife 13 in Bezug auf oszillierende Ströme durch die Leiterabschnitte 4 und 5 variiert werden kann, ohne den Aufbau im Inneren der Leiterplatte 2 zu ändern. Hierzu kann das Bauteil 11 auf eine oberste oder erste Metallisierungslage der Leiterplatte 2 zum Beispiel aufgelötet sein. Die Leiterschleife 13 kann ebenfalls teilweise oder vollständig innerhalb der ersten Metallisierungslage verlaufen, aber auch ganz oder teilweise in einer tieferen Metallisierungslage innerhalb der Leiterplatte 2 vorgesehen werden. Vorzugsweise wird eine Metallisierungslage gewählt, die direkt benachbart ist zu der Metallisierungslage der Leiterabschnitte 4 und 5. Dabei kann die Metallisierungslage der Leiterabschnitte 4 und 5 von der Oberfläche 3 aus gesehen, an der das Bauteil 11 montiert ist, über oder unter der Metallisierungslage der Schleifenabschnitte 6 und 7 liegen. Statt einer Leiterschleife 13 mit Schleifenabschnitten 6 und 7 auf nur einer Seite der Leiterabschnitte 4 und 5 können auch zwei Leiterschleifen 13 mit Schleifenabschnitten 6 und 7 auf jeweils einer Seite der Leiterabschnitte 4 und 5 vorgesehen sein. Möglich ist auch eine Leiterschleife 13 mit mehreren Windungen. Dabei kann eine der Windungen Schleifenabschnitte 6 und 7 auf einer Seite und eine andere Windung Schleifenabschnitte 6 und 7 auf der anderen Seite der Leiterabschnitte 4 und 5 umfassen. Die Leiterplatte 2 kann als DBC (Direct Bonded Copper)-Substrat vorgesehen sein, bei dem auf einen keramischen Träger ein- oder beidseitig Kupferschichten als Metallisierungslagen aufgebracht sind. Im Inneren des DBC-Substates können hierbei weitere Kupferlagen angeordnet sein.
  • In den 5 bis 7 ist eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung 1 dargestellt, bei der als Leiterplatte 2 ein PCB (Printed Circuit Board)-Substrat 21 dient. Das Substrat 21 weist einen Träger 22 und eine auf den Träger 22 aufgebrachte Kupferschicht 23, sowie eine Kupferschicht 24 innerhalb des Trägers 22 auf. Aus der Kupferschicht 23 sind die Leiterabschnitte 4 und 5 ausgebildet, an die hier zwei als SMDs ausgebildete elektronische Bauteile 25 und 26 jeweils beidseitig leitend angebunden sind. Beispielsweise kann es sich bei dem elektronischen Bauteil 25 um einen Halbleiterschalter handeln, dem eine Diode als Bauteil 26 antiparallel geschaltet ist. Die Bauteile 25 und 26 können bevorzugt in SMD-montierbaren Gehäusen, zum Beispiel Thin Paks, untergebracht sein. Alternativ kann die Kupferschicht 24 auch auf der der Seite mit der Kupferschicht 23 gegenüberliegenden Seite des Trägers 22 angebracht sein.
  • Beim hochfrequenten Schalten eines von dem Leiterabschnitt 4 durch das Bauteil 25 zu dem Leiterabschnitt 5 fließenden Stroms kann es in dem zwischen dem Halbleiterschalter 25 und der Diode 26 gebildeten Kommutierungskreis zu hochfrequent zwischen den Bauteilen 25 und 26 oszillierenden Strömen kommen. Um diese Oszillationen zu bedämpfen, sind die Schleifenabschnitte 6 und 7 und der diese verbindende Querabschnitt 8 hier aus der Kupferschicht 24 ausgebildet. Die Leiterschleife 13 ist dann über die durch den Träger 22 geführten Anschlüsse 9 und 10, daran angeschlossene Bereiche 27 und 28 der Kupferschicht 23 und den als SMD ausgebildeten und an die Bereiche 27 und 28 angebundenen Widerstand 11 geschlossen. Dabei laufen die Schleifenabschnitte 7 und 6 parallel zu den Leiterabschnitten 4 und 5 auf der Oberseite des PCB-Substrats 32. Die in den 5 bis 7 dargestellte Schaltungsanordnung kann als Ganzes über die untere Kupferschicht 24 auf eine größere Leiterplatte montiert werden.
  • Dies gilt auch für die in den 8 bis 10 dargestellte Ausführungsform der erfindungsgemäßen Schaltungsanordnung, bei der ein DBC-Substrat 21 als Leiterplatte 2 dient. Hier sind die elektronischen Bauteile 25 und 26 zwar wiederum ein Halbleiterschalter und eine diesem antiparallel geschaltete Diode. Die elektronischen Bauteile 25 und 26 sind aber unverpackt von oben auf den Leiterabschnitt 4 montiert und über Bonddrähte 29 mit dem Leiterabschnitt 5 kontaktiert. Ansonsten entspricht der Aufbau der Schaltungsanordnung 1 an der Oberseite des DBC-Substrats 21 demjenigen des PCB-Substrates 32 gemäß den 5 bis 7. An der Unterseite des DBC-Substrats 21 sind aus der Kupferschicht 24 wieder die Schleifenabschnitte 6 und 7 und der Querabschnitt 8 ausgebildet. Dabei kann der Querabschnitt auch breiter ausgeführt sein, als hier mit durchgezogener Linie angezeigt ist. Im Extremfall endet der Querabschnitt 8 zu den Anschlüssen 9 und 10 hin mit einem durch eine gestrichelte Linie wiedergegebenen Rand 30, so dass in der Kupferschicht 24 zusätzlich Wirbelströme durch den zwischen elektronischen Bauteilen 25 und 26 oszillierenden Strom hervorgerufen werden können, die ebenfalls eine dämpfende Wirkung auf den oszillierenden Strom haben. Aber auch in diesem Extremfall wird noch ein Strom durch die gesamte Leiterschleife 13 einschließlich des Widerstands 11 induziert, der an der Oberseite 3 des DBC-Substrats 21 montiert ist. Durch die großflächige Strukturierung der Schleifenabschnitte 6 und 7 und des Querabschnitts 8 wird die Abfuhr von Wärme aus dem DBC-Substrat 21 über die Kupferschicht 24 hin zu einer Wärmesenke (nicht gezeigt) gefördert.
  • Bezugszeichenliste
  • 1
    Schaltungsanordnung
    2
    Leiterplatte
    3
    Oberfläche
    4
    Leiterabschnitt
    5
    Leiterabschnitt
    6
    Schleifenabschnitt
    7
    Schleifenabschnitt
    8
    Querabschnitt
    9
    Anschluss
    10
    Anschluss
    11
    Bauteil
    12
    Stromflussrichtung
    13
    Leiterschleife
    14
    Magnetfeld
    15
    Magnetfeld
    16
    Abschirmung
    17
    Bereich
    18
    Bereich
    19
    Bereich
    20
    Bereich
    21
    Substrat
    22
    Träger
    23
    Kupferschicht
    24
    Kupferschicht
    25
    Bauteil
    26
    Bauteil
    27
    Bereich
    28
    Bereich
    29
    Bonddraht
    30
    Rand
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10159851 A1 [0004]
    • DE 10162637 C1 [0005, 0005]
    • DE 10123232 A1 [0006]
    • KR 100771146 B [0007]
    • JP 2003101239 A [0008]

Claims (12)

  1. Schaltungsanordnung (1) mit mehreren an einer Leiterplatte (2) montierten elektronischen Bauteilen (25, 26) und mit mindestens einem in einer ersten Leitungsebene zwischen den elektronischen Bauteilen (25, 26) verlaufenden Leiterabschnitt (4, 5), der im Betrieb der Schaltungsanordnung (1) von einem zu Oszillationen neigenden Strom durchflossen wird, wobei eine geschlossene Leiterschleife (13) vorgesehen ist, die in einer der ersten Leitungsebene benachbarten zweiten Leitungsebene mindestens einen parallel zu dem mindestens einen Leiterabschnitt (4, 5) verlaufenden Schleifenabschnitt (6 und 7) aufweist, dadurch gekennzeichnet, dass die Leiterschleife (13) über mindestens ein an einer äußeren Oberfläche (3) der Leiterplatte (2) oberflächenmontiertes Bauteil (11) geschlossenen ist.
  2. Schaltungsanordnung (1) nach Anspruch 1, dadurch gekennzeichnet, dass das mindestens eine oberflächenmontierte Bauteil (11) ein passives Bauteil, insbesondere ein Widerstand, ist.
  3. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Leitungsebene unterhalb der äußeren Oberfläche (3) der Leiterplatte (2) liegt.
  4. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektronischen Bauteile (25, 26), zwischen denen der mindestens eine Leiterabschnitt (4, 5) verläuft, an derselben äußeren Oberfläche (3) der Leiterplatte (2) montiert sind wie das mindestens eine die Leiterschleife (13) schließende Bauteil.
  5. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterschleife (13) zwischen Anschlüssen (9 und 10) für das mindestens eine oberflächenmontierte Bauteil (11) in der zweiten Leitungsebene verläuft.
  6. Schaltungsanordnung (1) nach Anspruch 4, dadurch gekennzeichnet, dass die Leiterschleife (13) durch genau ein oberflächenmontiertes Bauteil (11) geschlossen ist.
  7. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Leiterabschnitt (4, 5) und der mindestens eine Schleifenabschnitt (6, 7) der Leiterschleife (13) einander über eine Isolationsschicht der Leiterplatte (2) hinweg flächig gegenüber liegen.
  8. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterplatte (2) aus einem DBC- oder ISM-Substrat (21) ausgebildet ist.
  9. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Leiterabschnitt (4) und ein dazu antiparallel ausgerichteter Leiterabschnitt (5) im Betrieb der Schaltungsanordnung (1) von dem zu Oszillationen neigenden Strom in einander entgegen gesetzten Richtungen durchflossen werden, und dass die Leiterschleife (13) zwei jeweils parallel zu einem der Leiterabschnitte (4 und 5) verlaufende und antiparallel zueinander ausgerichtete Schleifenabschnitt (6 und 7) aufweist.
  10. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Leiterabschnitt (4, 5) und der mindestens eine dazu parallel verlaufende Schleifenabschnitt (6, 7) zumindest bereichsweise durch eine gemeinsame elektromagnetische Abschirmung (16) abgeschirmt sind.
  11. Schaltungsanordnung (1) nach Anspruch 10, dadurch gekennzeichnet, dass die elektromagnetische Abschirmung (16) flächige Bereiche (17, 19) aus diamagnetischem Material in weiteren Leitungsebenen der Leiterplatte (2) umfasst.
  12. Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Leiterabschnitt (4, 5) Teil eines Kommutierungskreises ist.
DE102011053680A 2011-09-16 2011-09-16 Schaltungsanordnung zur Verminderung von Oszillationsneigung Withdrawn DE102011053680A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102011053680A DE102011053680A1 (de) 2011-09-16 2011-09-16 Schaltungsanordnung zur Verminderung von Oszillationsneigung
EP12773247.7A EP2756741A1 (de) 2011-09-16 2012-09-17 Schaltkreisanordnung zur reduzierung einer tendenz zu schwingungen
CN201280044251.9A CN103828490A (zh) 2011-09-16 2012-09-17 用于降低振荡倾向的线路结构
JP2014530250A JP2014528167A (ja) 2011-09-16 2012-09-17 振動傾向を低減する回路配置
PCT/EP2012/068191 WO2013037989A1 (en) 2011-09-16 2012-09-17 Circuitry arrangement for reducing a tendency towards oscillations
US14/210,697 US8964400B2 (en) 2011-09-16 2014-03-14 Circuitry arrangement for reducing a tendency towards oscillations
IN2789CHN2014 IN2014CN02789A (de) 2011-09-16 2014-04-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011053680A DE102011053680A1 (de) 2011-09-16 2011-09-16 Schaltungsanordnung zur Verminderung von Oszillationsneigung

Publications (1)

Publication Number Publication Date
DE102011053680A1 true DE102011053680A1 (de) 2013-03-21

Family

ID=47040660

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011053680A Withdrawn DE102011053680A1 (de) 2011-09-16 2011-09-16 Schaltungsanordnung zur Verminderung von Oszillationsneigung

Country Status (7)

Country Link
US (1) US8964400B2 (de)
EP (1) EP2756741A1 (de)
JP (1) JP2014528167A (de)
CN (1) CN103828490A (de)
DE (1) DE102011053680A1 (de)
IN (1) IN2014CN02789A (de)
WO (1) WO2013037989A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106127B2 (ja) * 2014-05-29 2017-03-29 株式会社ソニー・インタラクティブエンタテインメント スイッチングコンバータおよびそれを用いた電子機器
JP6908012B2 (ja) * 2018-10-01 2021-07-21 株式会社デンソー 半導体モジュール
JP7136023B2 (ja) * 2019-07-01 2022-09-13 株式会社豊田自動織機 回路基板及び回路基板モジュール
TWI693682B (zh) 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123232A1 (de) 2001-05-12 2002-11-21 Infineon Technologies Ag Halbleitermodul
JP2003101239A (ja) 2001-09-27 2003-04-04 Kyocera Corp 多層配線基板
DE10159851A1 (de) 2001-12-06 2003-06-26 Infineon Technologies Ag Halbleiterbauelementanordnung mit verminderter Oszillationsneigung
DE10162637C1 (de) 2001-12-20 2003-08-21 Eupec Gmbh & Co Kg Schaltungsanordnung mit elektronischen Bauelementen auf einem isolierenden Trägersubstrat
DE10333806A1 (de) * 2003-07-24 2005-02-17 Siemens Ag Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
US20050068751A1 (en) * 2003-09-30 2005-03-31 Hyunjun Kim Floating trace on signal layer
KR100771146B1 (ko) 2006-11-30 2007-10-29 한국과학기술원 단층 커패시터를 이용하는 시스템 인 패키지
US20090296362A1 (en) * 2008-06-02 2009-12-03 Kabushiki Kaisha Toshiba Multilayer Printed Circuit Board, and Design Method of Multilayer Printed Circuit Board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
US6166933A (en) * 1999-10-01 2000-12-26 Pillar Industries, Inc. Snubber circuit for an inverter having inductively coupled resistance
JP4587603B2 (ja) * 2001-06-11 2010-11-24 株式会社日本自動車部品総合研究所 電子装置
CN1148864C (zh) * 2002-05-09 2004-05-05 艾默生网络能源有限公司 纹波幅度调制补偿方法和装置
JP2004022735A (ja) * 2002-06-14 2004-01-22 Matsushita Electric Ind Co Ltd 部品実装基板
JP2010087024A (ja) * 2008-09-29 2010-04-15 Nec Corp 回路基板、回路基板の製造方法および電子機器
DE102009026479B4 (de) * 2009-05-26 2016-12-29 Infineon Technologies Ag Leistungshalbleitermodul mit verringerter Oszillationsneigung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123232A1 (de) 2001-05-12 2002-11-21 Infineon Technologies Ag Halbleitermodul
JP2003101239A (ja) 2001-09-27 2003-04-04 Kyocera Corp 多層配線基板
DE10159851A1 (de) 2001-12-06 2003-06-26 Infineon Technologies Ag Halbleiterbauelementanordnung mit verminderter Oszillationsneigung
DE10162637C1 (de) 2001-12-20 2003-08-21 Eupec Gmbh & Co Kg Schaltungsanordnung mit elektronischen Bauelementen auf einem isolierenden Trägersubstrat
DE10333806A1 (de) * 2003-07-24 2005-02-17 Siemens Ag Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
US20050068751A1 (en) * 2003-09-30 2005-03-31 Hyunjun Kim Floating trace on signal layer
KR100771146B1 (ko) 2006-11-30 2007-10-29 한국과학기술원 단층 커패시터를 이용하는 시스템 인 패키지
US20090296362A1 (en) * 2008-06-02 2009-12-03 Kabushiki Kaisha Toshiba Multilayer Printed Circuit Board, and Design Method of Multilayer Printed Circuit Board

Also Published As

Publication number Publication date
EP2756741A1 (de) 2014-07-23
IN2014CN02789A (de) 2015-07-03
US20140192487A1 (en) 2014-07-10
US8964400B2 (en) 2015-02-24
JP2014528167A (ja) 2014-10-23
WO2013037989A1 (en) 2013-03-21
CN103828490A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
DE112013006313B4 (de) Leiterplatten-Layout-Design zur Reduzierung parasitärer Induktivitäten für Mehrlagen-Halbleiterbauelemente
DE19911731C2 (de) Gedruckte Leiterplatte
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
EP3361836B1 (de) Niederinduktive halbbrückenanordnung
DE10019229A1 (de) Mehrschichtkondensator
DE102011082986B4 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität und verfahren zu deren betrieb
EP1935222A2 (de) Elektrische vorrichtung
DE102009017621B3 (de) Vorrichtung zur Verringerung der Störabstrahlung in einem leistungselektronischen System
DE102011053680A1 (de) Schaltungsanordnung zur Verminderung von Oszillationsneigung
DE69029757T2 (de) LC-Störfilter
DE19800459A1 (de) Oszillatorstruktur mit wenigstens einem Oszillator-Schaltkreis und wenigstens einem Resonator
DE4336727A1 (de) Anordnung aus elektrischen Bauteilen
DE10103337B4 (de) Leistungs-Halbleiterelement mit Diodeneinrichtungen zur Temperaturerfassung und zum Absorbieren von statischer Elektrizität sowie Leistungs-Halbleitervorrichtung mit einem derartigen Leistungs-Halbleiterelement
DE102005050726B4 (de) Kondensator
DE1812942C3 (de) Halbleiteranordnung und Schaltungsanordnung mit einer solchen Halbleiteranordnung
DE112018007531B4 (de) Rauschfilter und elektrisches und elektronisches gerät
DE102008000976A1 (de) Mehrlagen-Leiterplatte sowie elektrisches/elektronisches Modul
EP1456882B1 (de) Schaltungsanordnung mit elektronischen bauelementen auf einem isolierenden trägersubstrat
DE2829515C2 (de) Schaltungsplatte für Baugruppen von Geräten der Nachrichtentechnik
DE102020133161A1 (de) Drosselmodul und Verfahren zur Herstellung eines Drosselmoduls
AT413171B (de) Halbleiter-bauelement mit einer kühlplatte
DE102008051531B4 (de) Elektrisches System mit einer Vorrichtung zur Unterdrückung der Ausbreitung einer elektromagnetischen Störung
DE2503717C3 (de) Dämpfungseinrichtung für störende Schwingungssignale in den Versorgungsleitungen von Schaltkreisen
DE112020007383T5 (de) Stromrichtereinrichtung
WO2008074446A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee