JP4587603B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP4587603B2 JP4587603B2 JP2001175187A JP2001175187A JP4587603B2 JP 4587603 B2 JP4587603 B2 JP 4587603B2 JP 2001175187 A JP2001175187 A JP 2001175187A JP 2001175187 A JP2001175187 A JP 2001175187A JP 4587603 B2 JP4587603 B2 JP 4587603B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- noise
- wiring board
- electronic device
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は電子装置のノイズを低減する回路技術に関する。
【0002】
【従来の技術】
電子装置として、導電性のパターンが形成された配線基板に部品を実装してなる構成のものが広く用いられている。かかる電子装置に、クロック信号のような交流信号を発生する部品が実装されている場合には、交流信号に基因したノイズ信号が発生するおそれがある。このノイズ信号により、部品内部や配線用のパターンに電流が流れると、磁気ノイズが発生し、他の部品の作動に影響を与えるおそれがある。また、配線用のパターン等からの輻射ノイズを誘因する。
【0003】
従来、電子装置におけるノイズ対策として、ノイズ信号が伝送するパターンの途中にフィルタ回路を挿入することがなされているが、その分、配線基板に実装する部品の数が多くなり、電子装置を大型にしてしまう。また、ノイズが影響しやすい部品やノイズの影響を特に防止する必要のある部品を、磁気ノイズを発生する部品から離して配置したり、部品の向きを工夫したりしてきたが、今日の電子装置の部品の実装密度は相当高くなっており、部品の配置や向きはそれほど自由にならず、ノイズが影響しない部品の配置や向きとすることは、必ずしも容易ではない。
【0004】
特公平5−46661号公報、特開平10−116594号公報には、無電極蛍光ランプの励磁コイルの外周にリング状の導体を配置して、励磁コイルの磁界を相殺するようにリング状導体に誘導電流を流すようにしたものがあり、これを配線基板に実装される部品に適用して、部品にリング状の導体を取り付けることが考えられる。
【0005】
【発明が解決しようとする課題】
しかしながら、前記特公平5−46661号公報、特開平10−116594号公報のように、部品にリング状の導体を取り付けると、その分、部品が複雑化する。また、今日の電子装置の部品は格段に小型化が進んでおり、部品の外周にリング状の導体を取り付けるのは必ずしも容易ではない。このため、部品のコストが大幅に上昇することになり、部品をシールドケース付きとするのと何ら変わるところがない。
【0006】
また、交流信号が発生する部品からノイズ信号がパターンに漏洩して電流が流れた場合には、パターンで区画される内側の領域で当該部品の外側に交流磁界が形成される。かかる交流磁界に対しては、交流信号が発生する部品にリング状の導体を取り付けてもノイズ低減効果を奏しない。
【0007】
本発明は前記実情に鑑みなされたもので、簡単な手段で磁気ノイズ等のノイズを低減することのできる電子装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1記載の発明では、導電性のパターンが形成された配線基板に部品を実装して回路を形成した電子装置において、
前記配線基板に、交流回路上閉じたループ状のパターンを、配線基板を板厚方向に貫通する交流磁界を発生してノイズ源となる回路を囲むように形成する。
そして、前記ループ状パターンの途中には、共振周波数を調整する共振周波数調整素子としてインダクタを挿入して、前記ループ状パターンの共振周波数を、前記交流磁界の周波数と略一致せしめたノイズ防止パターンとする。
【0009】
前記交流磁界が発生すると、該交流磁界を発生する回路を囲むループ状パターンに、交流磁界を相殺するように電流が流れ、磁気ノイズを低減することができる。この電流の向きは交流磁界を生成する電流とは逆向きであるから、輻射ノイズも低減することができる。配線基板にパターンを形成するだけでよいから、製造が簡単である。
さらに、共振作用により、ループ状パターンに、前記交流信号に基因して生成する交流磁界のレベルに見合う十分に大きな電流が流れ、磁気ノイズを効率よく低減することができる。この時、共振周波数調整素子により、ループ状パターンの線路長によらずに、ループ状パターンの共振周波数を前記交流磁界の周波数に一致せしめることができ、ループ状パターンの形状の自由度が広がる。
【0010】
請求項2記載の発明では、請求項1の発明の構成において、前記ループ状パターンを、前記配線基板を縁取るように形成する。
【0011】
単一のループ状パターンで配線基板上に形成されるすべての回路を囲むことができるとともに、部品相互の配線用のパターンの邪魔にもならず、配線用のパターンのレイアウトを自由に行い得る。
【0016】
請求項3記載の発明では、請求項1または2の発明の構成において、前記ループ状パターンを、前記部品の配線用のパターンとは非導通に形成する。
【0017】
配線基板に実装された部品に入出力する信号がループ状パターンに混入しないので、ループ状パターンには、前記交流磁界を相殺するための電流のみが流れ、ノイズに対する耐性をさらに向上することができる。
【0018】
【発明の実施の形態】
(第1形態)
図1に本発明が適用される電子装置の基本構成を示す。電子装置1は、矩形の配線基板2に種々の部品41,42等が実装されており、配線基板2の1辺には、電源装置等と接続するためのコネクタ5が取り付けられている。
【0019】
配線基板2はベークライト等のプリント配線用の一般的なもので、配線基板2の表面に銅等によりパターン31,321,322等が形成してある。パターン321は部品41,42等を接地するためのグランドパターンであり、配線基板2の直角をなす2辺を略カバーするように、L字の島状に形成されている。グランドパターン321はコネクタ5の図示しないグランド用の端子と導通している。
【0020】
また、L字のグランドパターン321は、その2つの先端部でパターン322とつながっている。パターン322は、配線基板2の周縁部を辺方向に形成された略逆L字で帯状のパターンであり、このパターン322とグランドパターン321とで、配線基板2を縁取るループ状のパターン32を形成する。したがって、すべての部品41,42等は、このループ状のパターン32で区画された内側の領域に配置されることになる(以下、適宜、パターン32をノイズ防止パターン32という)。
【0021】
部品41,42等のうち、一つはCPU41であり、その電源端子411とコネクタ5の図示しない端子とが電源用のパターン31により接続されている。CPU41のグランド端子412は前記グランドパターン321と接続されている。これにより、コネクタ5と図示しないケーブルを介して接続される外部の電源装置からCPU41に給電がなされる。
【0022】
また、これらパターン31,32の他、CPU41の信号用の端子411とコネクタ5の図示しない端子とを接続するパターン33等が形成されている。
【0023】
本電子装置1の作動について説明する。CPU41はクロック信号を発生するクロック発生回路41aを有しており、このクロック信号に基因して高周波のノイズ信号が電源端子411から漏洩する。電源用パターン31とグランドパターン321とは、その間に介設されたバイパスコンデンサにより、交流回路上、導通し、電源端子411が、電源用パターン31およびグランドパターン321を介してグランド端子412と接続される。したがって、これら電源用パターン31、グランドパターン321等により、ノイズ信号が流れるループ状の線路が形成されることになる。図2には、この、ノイズ信号が流れるループ状の線路(以下、ノイズ線路という)6とクロック発生回路41aとよりなる閉回路を描いている。
【0024】
また、図中には、前記ノイズ防止パターン32を併せて描いている。ノイズ防止パターン32は、配線基板2を縁取るように形成されるから、ノイズ線路6は、ノイズ防止パターン32で区画された内側の領域にある。
【0025】
さて、ノイズ線路6にノイズ信号が流れることにより、ノイズ線路6で区画された内側の領域に、配線基板2を板厚方向に貫通する交流磁束が形成される。これによる電磁誘導で、ノイズ防止パターン32にはこの磁束を相殺するように電流が流れる。この電流とノイズ線路6に流れる電流とは図中矢印IA,IBで示すように、逆向きである。これにより、クロック発生回路41aに基因した磁気ノイズを低減することができる。
【0026】
なお、配線基板2に部品として前記バイパスコンデンサが実装されていない場合には、次のようになる。すなわち、電源端子411は電源用パターン31および前記ケーブルの電源側の線路を介して電源装置と接続されており、さらに前記ケーブルのグランド側の線路およびグランドパターン321を介してグランド端子412と接続される。したがって、前記ノイズ線路6よりも大きなノイズ線路が形成されることになるが、このノイズ線路で区画された内側の領域を通る交流磁束のうち、ノイズ防止パターン32により縁取られる配線基板2を貫通する交流磁束を相殺するように、ノイズ防止パターン32に電流が流れ、磁気ノイズ低減効果を発揮する。
【0027】
また、本形態では、ノイズ防止パターン32を配線基板2を縁取るように形成したから、単一のノイズ防止パターン32で配線基板2上のすべての部品41,42等を囲むことができる。したがって、配線基板2上のすべての交流磁界を発生する回路に対して低減効果を発揮する。しかも、部品41,42等相互の配線用のパターン31,33等の邪魔にもならず、配線用のパターンのレイアウトを自由に行い得る。
【0028】
(第2実施形態)
図3に本発明の基本構成として第2形態になる電子装置を示す。図中、第1形態と実質的に同じ作動をする部分については同じ番号を付して、第1形態との相違点を中心に説明する。
【0029】
電子装置1Aのグランドパターン34は、実質的に第1形態のものと同じであり、ノイズ防止パターン35はグランドパターン34から分離して形成されている。ノイズ防止パターン35は、グランドパターン34の外側で、配線基板2を縁取るように、配線基板2の周縁部を辺方向に帯状に形成してあり、閉じたループ状をなしている。
【0030】
本形態では、ノイズ防止パターン35を、部品41,42等を入出力する信号が伝送されないので、さらに、良好に磁気ノイズや輻射ノイズを低減することができる。
【0031】
(第3形態)
図4に本発明の適用例として第3実施形態になる電子装置を示す。図中、第1形態と実質的に同じ作動をする部分については同じ番号を付して、第1形態との相違点を中心に説明する。
【0032】
電子装置1Bのノイズ防止パターン36は、その本体361が基本的に第2形態のものと同じ形状のパターンであり、一部で寸断されて開いてある点で第2形態のものと相違している。この開いた部分は共振周波数調整素子362により接続され、ノイズ防止パターンの途中36に共振周波数調整素子362が挿入された構成となっている。
【0033】
ノイズ防止パターン36の共振周波数は、前記各形態ではその線路長に対応した波長で規定されることになるところ、本実施形態では、共振周波数調整素子362を挿入することにより、ノイズ防止パターン36の共振周波数が、ノイズ防止パターン36の線路長によらずに調整可能となる。したがって、ノイズ防止パターン36の共振周波数を、配線基板2上の部品41,42等により発生する交流磁界の周波数に一致させることで、効率よく磁気ノイズを低減することができる。しかも、ノイズ防止パターン36の形状をそのままに共振周波数調整素子362の定数を変更するだけで、その電子装置1Bに適合した共振周波数とすることができるので、設計が容易である。
【0034】
なお、共振周波数調整素子362は、インダクタを用いることができる。インダクタの場合には、ノイズ防止パターン36の共振周波数を下げることができる。
【0035】
(第4実施形態)
図5に本発明の基本構成として第4形態になる電子装置を示す。図中、第1形態と実質的に同じ作動をする部分については同じ番号を付して、第1形態との相違点を中心に説明する。
【0036】
電子装置1Cの配線基板2には、クロック発生回路41aを有するCPU41のみを囲み、CPU41よりもやや大きなループ状のパターンが形成され、ノイズ防止パターン37としてある。したがって、ノイズ防止パターン37は、CPU41を貫通する磁束に対してのみ、その磁束を相殺する電流が流れることになる。配線基板2上の各回路(部品単体の場合も含む)に基因した交流磁界のレベルを予め検出しておくことができれば、本実施形態のようにノイズ源となる特定の回路のみを囲むようにノイズ防止パターン37を形成するのもよい。
【0037】
なお、ノイズ防止パターン37は、その内側の領域をノイズの原因となる磁束が通るように配置することができればよく、配線基板の片面のみにパターンと部品とを設けたものだけではなく、二層基板等の多層基板を用いた電子装置にも適用することができる。
【0038】
また、部品や他のパターンの存在で、配線基板の一つの面のみにノイズ防止パターンを形成することができない場合には、形成することができない部分については配線基板の反対側の面に形成するとともに、配線基板を貫通するビアホールにより縫うようにして、閉じたループ状のパターンとするのもよい。
【0039】
前記各形態、実施形態では、交流磁界を発生しノイズの原因となる回路がCPUを有する回路である場合について説明したが、本発明は、交流磁界を発生しノイズの原因となる回路を有する電子装置であれば、適用することができ、例えば、電気自動車のモータ駆動装置にも適用することができる。この場合、PWM制御回路が交流磁界を発生する回路となる。
【図面の簡単な説明】
【図1】 本発明が適用される第1形態の電子装置の構成図である。
【図2】 前記電子装置の作用を説明する図である。
【図3】 本発明が適用される第2形態の電子装置の構成図である。
【図4】 本発明を適用した第3実施形態の電子装置の構成図である。
【図5】 本発明が適用される第4形態の電子装置の構成図である。
【符号の説明】
1,1A,1B,1C 電子装置
2 配線基板
31,33 パターン
32,35,36,37 ノイズ防止パターン(ループ状パターン)
321 グランドパターン
322 パターン
361 ノイズ防止パターン本体
362 共振周波数調整素子
41 CPU(部品)
42 部品
5 コネクタ
Claims (3)
- 導電性のパターンが形成された配線基板に部品を実装して回路を形成した電子装置において、
前記配線基板に、交流回路上閉じたループ状のパターンを、配線基板を板厚方向に貫通する交流磁界を発生してノイズ源となる回路を囲むように形成し、前記ループ状パターンの途中には、共振周波数を調整する共振周波数調整素子としてインダクタを挿入して、前記ループ状パターンの共振周波数を、前記交流磁界の周波数と略一致せしめたノイズ防止パターンとする電子装置。 - 請求項1記載の電子装置において、前記ループ状パターンを、前記配線基板を縁取るように形成した電子装置。
- 請求項1または2いずれか記載の電子装置において、前記ループ状パターンを、前記部品の配線用のパターンとは非導通に形成した電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175187A JP4587603B2 (ja) | 2001-06-11 | 2001-06-11 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175187A JP4587603B2 (ja) | 2001-06-11 | 2001-06-11 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368358A JP2002368358A (ja) | 2002-12-20 |
JP4587603B2 true JP4587603B2 (ja) | 2010-11-24 |
Family
ID=19016369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001175187A Expired - Fee Related JP4587603B2 (ja) | 2001-06-11 | 2001-06-11 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4587603B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008154A (ja) * | 2001-06-21 | 2003-01-10 | Nec Corp | 印刷配線板、同軸ケーブル及び電子装置 |
JP5067715B2 (ja) * | 2008-04-22 | 2012-11-07 | 株式会社デンソー | 車両用電子回路基板アセンブリ |
JP5336127B2 (ja) * | 2008-08-26 | 2013-11-06 | 株式会社デンソー | 回路基板 |
DE102011053680A1 (de) * | 2011-09-16 | 2013-03-21 | Sma Solar Technology Ag | Schaltungsanordnung zur Verminderung von Oszillationsneigung |
JP7294164B2 (ja) * | 2020-01-24 | 2023-06-20 | トヨタ自動車株式会社 | 車両における電池搭載構造 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57178470U (ja) * | 1981-05-06 | 1982-11-11 | ||
JPS6244499U (ja) * | 1985-09-05 | 1987-03-17 | ||
JPH10270862A (ja) * | 1997-03-24 | 1998-10-09 | Nec Corp | Emi抑制多層プリント基板 |
JPH11261181A (ja) * | 1998-03-16 | 1999-09-24 | Nec Corp | プリント回路基板 |
JP2000183541A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Iyo System Engineering Kk | 多層プリント基板 |
-
2001
- 2001-06-11 JP JP2001175187A patent/JP4587603B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57178470U (ja) * | 1981-05-06 | 1982-11-11 | ||
JPS6244499U (ja) * | 1985-09-05 | 1987-03-17 | ||
JPH10270862A (ja) * | 1997-03-24 | 1998-10-09 | Nec Corp | Emi抑制多層プリント基板 |
JPH11261181A (ja) * | 1998-03-16 | 1999-09-24 | Nec Corp | プリント回路基板 |
JP2000183541A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Iyo System Engineering Kk | 多層プリント基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2002368358A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5715673B2 (ja) | 近接場共振寄生素子を有する補聴器 | |
JP5928621B2 (ja) | アンテナ装置および通信端末装置 | |
JP2000286587A (ja) | 外部ケーブル接続用コネクタ部の電磁シールド構造 | |
JP5225458B2 (ja) | 液晶パネル | |
US10224604B2 (en) | Antenna device and communication terminal device | |
JP4587603B2 (ja) | 電子装置 | |
JP2005340577A (ja) | 多層プリント基板 | |
US8964400B2 (en) | Circuitry arrangement for reducing a tendency towards oscillations | |
JP2011030106A (ja) | 非接触icカードリーダ・ライタのシールドアンテナ、そのアンテナ・シールド | |
JP2977018B2 (ja) | インタフェースケーブル接続用コネクタ | |
JP4735670B2 (ja) | プリント基板および画像処理装置 | |
JP3875167B2 (ja) | 電子機器のノイズ防止構造 | |
JP5264700B2 (ja) | 電子機器 | |
JP2010232473A (ja) | 電子装置搭載機器及び電子装置搭載機器のノイズ低減方法 | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
JP2015200631A (ja) | 電流検出用プリント基板および電流検出器 | |
JP2005294528A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
JP6012539B2 (ja) | ノイズフィルタ | |
JP2001024293A (ja) | 信号線の接続構造 | |
JP2005217120A (ja) | 電磁波シールド及びそれを用いたループアンテナ装置 | |
JP3714171B2 (ja) | 電子回路 | |
JP2004214534A (ja) | シールドボックスおよび電子機器 | |
JP4157012B2 (ja) | 電子装置 | |
JP2001076932A (ja) | ネジ形電子部品 | |
JP2001326468A (ja) | 多層プリント配線板及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4587603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |