JP2005294528A - 回路基板及び該回路基板におけるノイズの低減方法 - Google Patents
回路基板及び該回路基板におけるノイズの低減方法 Download PDFInfo
- Publication number
- JP2005294528A JP2005294528A JP2004107496A JP2004107496A JP2005294528A JP 2005294528 A JP2005294528 A JP 2005294528A JP 2004107496 A JP2004107496 A JP 2004107496A JP 2004107496 A JP2004107496 A JP 2004107496A JP 2005294528 A JP2005294528 A JP 2005294528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ground
- pattern
- frequency noise
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】従来の高周波ノイズの低減方法であるグラウンドパターンにスリットを形成する代わりに、よりノイズ低減効果の高い高周波ノイズ低減用のビアホールを形成した回路基板を提供すること。
【解決手段】 少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けた。
【選択図】図6
【解決手段】 少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けた。
【選択図】図6
Description
本発明は、回路基板及び該回路基板におけるノイズ低減方法に関し、特に、回路基板上のIC等とインターフェースコネクタ間の高周波ノイズを低減する方法に関する。
一般に、電子機器に備えられる回路基板は、例えば、電源パターン、配線パターンおよびグラウンドパターンなどの各パターンが形成される各層は、例えば、ビルドアップ工法により形成されており、この回路基板上に、集積回路等の実装部品を実装している。
これらのパターンを形成する積層の回路基板の製造方法では、上記したビルドアップ工法が一般的である。そのビルドアップ工法による回路基板の製造手順について簡単に記載すると、まず、回路基板上に銅箔を形成し、レジスト材である感光フィルムを接着する。その感光フィルムを接着した回路基板に、あらかじめ製作した回路パターンを露光し、現像後エッチングにより不要部分を除去する。さらに、その回路基板には、不要となったレジスト材が残っているので、そのレジスト材も除去する。以上の手順により、1層目が形成される。2層目以降は、この回路パターンの上に絶縁物の層をつくり、その後、再度銅箔を形成した後、1層目と同様の手順で形成していく。この作業を数回繰り返して、絶縁物の層と銅箔の層を交互に形成する。それぞれの用途により、電源パターン、配線パターンおよびグラウンドパターンなどの各パターンが形成される。
これらのパターンを形成する積層の回路基板の製造方法では、上記したビルドアップ工法が一般的である。そのビルドアップ工法による回路基板の製造手順について簡単に記載すると、まず、回路基板上に銅箔を形成し、レジスト材である感光フィルムを接着する。その感光フィルムを接着した回路基板に、あらかじめ製作した回路パターンを露光し、現像後エッチングにより不要部分を除去する。さらに、その回路基板には、不要となったレジスト材が残っているので、そのレジスト材も除去する。以上の手順により、1層目が形成される。2層目以降は、この回路パターンの上に絶縁物の層をつくり、その後、再度銅箔を形成した後、1層目と同様の手順で形成していく。この作業を数回繰り返して、絶縁物の層と銅箔の層を交互に形成する。それぞれの用途により、電源パターン、配線パターンおよびグラウンドパターンなどの各パターンが形成される。
これらの電源パターン、配線パターンおよびグラウンドパターン間には、所定の電位レベルが存在し、その電位レベルは各パターン間のクロストークや反射・共振等を原因とするノイズによって変動する。ここで、各パターンの電位レベルの基準となるグラウンドパターンの電位レベルが変動すると、他のパターンの電位レベルが変動し、回路基板に取り付けられた各実装部品の基準レベルも変動するため、誤動作の原因にもなりやすい。
図1は、グラウンドパターンの電位レベルが変動するメカニズムを簡易的に示した図である。図1のように、回路基板の配線パターン上に実装される実装部品P、Qが、距離を隔てて、回路基板のグラウンドパターンGに実装部品P、Qのグラウンド端子G1、G2を介して接続されている場合、グラウンドパターンGには、そのグラウンド端子G1、G2の距離に応じたインピーダンスZgを有する。このため、実装部品Pのグラウンド端子G1からグラウンドパターンGに電流Iaが流れると、グラウンドパターンGの電位は、IaZgだけ変動し、この電位分だけ、部品Qのグラウンド端子G2の電位レベルも変動する。
このように複数の実装部品のグラウンド端子を単にグラウンドパターンに接続しただけでは、グラウンドパターンのインピーダンスによるノイズの影響を受けやすい。そこで、例えば、1点接地とすることで、グラウンドパターンのインピーダンスをなくして、ノイズの低減を図る方法がある。
この方法は、回路基板上の各実装部品のグラウンド端子と電源のグラウンド端子とをそれぞれ専用のグラウンドパターンに直接接続する方法で、各グラウンドパターンにはインピーダンスを持たなくなり、各グラウンドパターンの電位が他のグラウンドパターンの影響により変動しなくなる。ところが、1点接地とするためには、実装部品ごとにグラウンドパターンを引き回さなければならず、実装部品の実装密度が高い場合には1点接地にしたくてもできないことが多い。そこで、一般にはグラウンドパターンを他のパターンよりも太くするか、あるいは、グラウンドパターンをベタパターン(以下、グラウンドプレーン)にして回路基板の内層面に設けている。
このように複数の実装部品のグラウンド端子を単にグラウンドパターンに接続しただけでは、グラウンドパターンのインピーダンスによるノイズの影響を受けやすい。そこで、例えば、1点接地とすることで、グラウンドパターンのインピーダンスをなくして、ノイズの低減を図る方法がある。
この方法は、回路基板上の各実装部品のグラウンド端子と電源のグラウンド端子とをそれぞれ専用のグラウンドパターンに直接接続する方法で、各グラウンドパターンにはインピーダンスを持たなくなり、各グラウンドパターンの電位が他のグラウンドパターンの影響により変動しなくなる。ところが、1点接地とするためには、実装部品ごとにグラウンドパターンを引き回さなければならず、実装部品の実装密度が高い場合には1点接地にしたくてもできないことが多い。そこで、一般にはグラウンドパターンを他のパターンよりも太くするか、あるいは、グラウンドパターンをベタパターン(以下、グラウンドプレーン)にして回路基板の内層面に設けている。
一方、回路基板のコネクタに進入するノイズには周波数の低い低周波ノイズと周波数の高い高周波ノイズがあり、低周波ノイズについては前述したベタパターンにより効率よく低減できることが知られている。
ところが、高周波ノイズについては、上記のグラウンドプレーンによっても低減できないことが多く、高周波ノイズによる性能の低下や誤動作等が問題視されてきた。特に、多数の電子機器が密着して配置される場合には、各電子機器から高周波ノイズが発生されると、他の電子機器の動作に悪影響を及ぼす恐れがあるため、できる限り高周波ノイズを低減するのが望ましい。
そこで、従来の高周波ノイズの低減方法として、例えば、図2に示すように回路基板10のグラウンドパターン12にスリット2を形成する方法がある。図2は、従来の高周波ノイズの低減方法を実施した回路基板のグラウンドパターンを透視した図、図3は、図2の回路基板を矢視AAから見た断面図である。
ところが、高周波ノイズについては、上記のグラウンドプレーンによっても低減できないことが多く、高周波ノイズによる性能の低下や誤動作等が問題視されてきた。特に、多数の電子機器が密着して配置される場合には、各電子機器から高周波ノイズが発生されると、他の電子機器の動作に悪影響を及ぼす恐れがあるため、できる限り高周波ノイズを低減するのが望ましい。
そこで、従来の高周波ノイズの低減方法として、例えば、図2に示すように回路基板10のグラウンドパターン12にスリット2を形成する方法がある。図2は、従来の高周波ノイズの低減方法を実施した回路基板のグラウンドパターンを透視した図、図3は、図2の回路基板を矢視AAから見た断面図である。
図2では、外部インターフェース用コネクタ1が取り付けられた回路基板10内の外部インターフェース用コネクタ1の装脱方向と直交する方向に、外部インターフェース用コネクタ1を挟んで両側に貫通穴を形成し、貫通穴に外部インターフェース用コネクタ1のコネクタ用固定部5を挿通して、外部インターフェース用コネクタ1と回路基板10を固定している。この回路基板10には、図3に示すように、表層配線パターン11と、銅箔であるグラウンドパターン12と、電源パターン13と、底部配線パターン14が形成されている。この表層配線パターン11上に集積回路3等の実装部品を実装して、所定の回路動作を実行させている。
外部インターフェース用コネクタ1は、回路基板10からはみ出て固定されているが、このコネクタ1のはみ出た部分は、図示していないが、筐体のフレームと物理的に接続される。このコネクタ1のはみ出た部分は金属でできており、筐体のフレームとの接続により、低周波ノイズや高周波ノイズ、あるいは静電気を筐体のフレームに放出する構造になっている。高周波ノイズは、回路基板10上に実装された実装部品、例えば、集積回路3や、図示していないが、スイッチング用のデバイス、例えば、トランジスタなどから発生する。さらに、図示していないが、外部の電磁波が、外部インターフェース用コネクタ1に接続されるケーブルのグラウンドを伝って進入し、高周波ノイズになる。そこで、従来は、図2のように、回路基板10のグラウンドパターン12上にスリット2を形成し、外部インターフェース用コネクタ1をグラウンドパターン12の一部分にのみ接続する構造としていた。この構造により、回路基板10に実装される実装部品から発生する高周波ノイズと、外部からケーブルのグラウンドを伝って進入する高周波ノイズを分離させると共に、スリット2の抵抗とインダクタンスとキャパシター成分により簡易のフィルタ回路を形成し、高周波ノイズの低減を実現している。(例えば、特許文献1参照)。
外部インターフェース用コネクタ1は、回路基板10からはみ出て固定されているが、このコネクタ1のはみ出た部分は、図示していないが、筐体のフレームと物理的に接続される。このコネクタ1のはみ出た部分は金属でできており、筐体のフレームとの接続により、低周波ノイズや高周波ノイズ、あるいは静電気を筐体のフレームに放出する構造になっている。高周波ノイズは、回路基板10上に実装された実装部品、例えば、集積回路3や、図示していないが、スイッチング用のデバイス、例えば、トランジスタなどから発生する。さらに、図示していないが、外部の電磁波が、外部インターフェース用コネクタ1に接続されるケーブルのグラウンドを伝って進入し、高周波ノイズになる。そこで、従来は、図2のように、回路基板10のグラウンドパターン12上にスリット2を形成し、外部インターフェース用コネクタ1をグラウンドパターン12の一部分にのみ接続する構造としていた。この構造により、回路基板10に実装される実装部品から発生する高周波ノイズと、外部からケーブルのグラウンドを伝って進入する高周波ノイズを分離させると共に、スリット2の抵抗とインダクタンスとキャパシター成分により簡易のフィルタ回路を形成し、高周波ノイズの低減を実現している。(例えば、特許文献1参照)。
その他、高周波ノイズの低減用に、ノイズフィルタやフェライトビーズをコネクタ周辺回路に挿入する方法もある。フェライトビーズは、変圧器にも使用される磁性体であり、高周波領域で高インピーダンスとなる。この特性により、外部インターフェース用コネクタ1に進入した高周波ノイズを減衰させている(例えば、特許文献2参照)。
上述した特許文献1に記載した回路基板乃至は高周波ノイズの低減方法では、回路基板のグラウンドパターンに、図2のように、スリットを形成し、そのスリットの抵抗とインダクタンスとキャパシター成分でフィルタ回路を構成し、高周波ノイズの低減を実現していたが、グラウンドパターンが銅箔で形成されているため、そのスリットの抵抗とインダクタンスとキャパシター成分が小さく、高周波ノイズを十分に減少できないという問題がある。
また、上述した特許文献2に記載した回路基板乃至は高周波ノイズの低減方法では、ノイズフィルタやフェライトビーズをコネクタ周辺回路に挿入し、高周波ノイズを減衰させているが、回路が複雑になると共に実装部品も増大し、その分回路基板の製造コストが割高となる問題がある。
また、上述した特許文献2に記載した回路基板乃至は高周波ノイズの低減方法では、ノイズフィルタやフェライトビーズをコネクタ周辺回路に挿入し、高周波ノイズを減衰させているが、回路が複雑になると共に実装部品も増大し、その分回路基板の製造コストが割高となる問題がある。
本発明は、上記のような課題に鑑みなされたものであり、その目的は、よりノイズ低減効果に優れた回路基板を提供することにある。
本発明の他の目的は、回路の簡略化と実装部品点数削減とコスト削減を実現し得る上にノイズ低減効果に優れた回路基板を提供することにある。
また、本発明の更に他の目的は、回路基板の当該部位に発生するノイズに最適なフィルタ効果の得られるノイズ低減方法を提供することにある。
本発明の他の目的は、回路の簡略化と実装部品点数削減とコスト削減を実現し得る上にノイズ低減効果に優れた回路基板を提供することにある。
また、本発明の更に他の目的は、回路基板の当該部位に発生するノイズに最適なフィルタ効果の得られるノイズ低減方法を提供することにある。
上記目的達成のため、本発明の回路基板は、少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けたことを特徴とする。
これにより、従来のグラウンドプレーン上で回路部品周辺に当該回路部品を取り囲むようにスリットを形成した回路基板の代わりに、回路部品用のグラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホール(viahole)を設けた回路基板を提供することができ、回路基板上の高周波ノイズを、より効率よく低減することができる。
さらに、従来のようにグラウンドプレーン上で回路部品周辺に当該回路部品を取り囲むようにスリットを形成する場合に比べて、回路部品用のグラウンド部を配線工程で設け、後工程でビアホールを設ければ良いので、より簡単且つ安価に回路基板を製作できる。
また、本発明の回路基板は、前記グラウンド部と前記グラウンドパターンの少なくともどちらか一方は、前記ビアホールによって貫通されたことを特徴とする。これによって、この高周波ノイズ低減用のビアホールの加工を簡略化でき、作業性の向上を図ることができる。
さらに、従来のようにグラウンドプレーン上で回路部品周辺に当該回路部品を取り囲むようにスリットを形成する場合に比べて、回路部品用のグラウンド部を配線工程で設け、後工程でビアホールを設ければ良いので、より簡単且つ安価に回路基板を製作できる。
また、本発明の回路基板は、前記グラウンド部と前記グラウンドパターンの少なくともどちらか一方は、前記ビアホールによって貫通されたことを特徴とする。これによって、この高周波ノイズ低減用のビアホールの加工を簡略化でき、作業性の向上を図ることができる。
また、本発明の回路基板は、前記グラウンド部と前記グラウンドパターンのどちらとも、前記ビアホールによって貫通されたことを特徴とする回路基板。これにより、この高周波ノイズ低減用のビアホールを、上記の回路基板を貫通するように一括加工でき、作業性の向上を図ることができる。
また、本発明の回路基板では、前記ビアホールには導電性の物質が埋入されることを特徴とする。これにより、この高周波ノイズ低減用のビアホールを導体として使用することもできる。
また、本発明の回路基板では、前記ビアホールには導電性の物質が埋入されることを特徴とする。これにより、この高周波ノイズ低減用のビアホールを導体として使用することもできる。
また、本発明の回路基板では、前記回路部品は、前記回路基板の端部に配置され、ケーブルにより前記回路基板の外部と接続されるインターフェース用コネクタであることを特徴とする。
かかる構成の回路基板では、回路基板上の回路部品から発生する高周波ノイズだけでなく、回路基板の外部からケーブルを介して侵入する高周波ノイズをも低減する効果が得られる。
かかる構成の回路基板では、回路基板上の回路部品から発生する高周波ノイズだけでなく、回路基板の外部からケーブルを介して侵入する高周波ノイズをも低減する効果が得られる。
また、本発明によれば、上記の回路基板を備えた電子機器が得られる。これにより、当該電子機器に使用される回路基板内の高周波ノイズの低減が可能となり、電子機器の誤動作等を防止する一助となる。
また、本発明の回路基板の製造方法は、少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板の製造方法において、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンの形成工程で該配線パターンとは別個に形成し、後工程で該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けることを特徴とする。
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンの形成工程で該配線パターンとは別個に形成し、後工程で該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けることを特徴とする。
かかる構成によれば、回路部品用のグラウンド部を配線工程で設け、後工程でビアホールを設ければ良いので、作業性が大幅に向上する。
更に、前記ビアホールを前記回路基板の全パターン形成後に、機械ドリルで一括形成するようにしても良い。
かかる構成によれば、回路基板の全パターン形成後に、上記ビアホールを一括形成すれば足りるので、更に作業性が向上する。
更にまた、前記ビアホールを前記回路基板の全パターン形成後に、ザグリ加工で形成することも可能である。
これにより、回路基板のパターンの一部に上記ビアホールを形成する場合、回路基板の全パターン形成後に、上記ビアホールをザグリ加工で形成することができるので、作業性良くビアホールを形成することができる。
更にまた、前記ビアホールを前記回路基板の全パターン形成後に、ザグリ加工で形成することも可能である。
これにより、回路基板のパターンの一部に上記ビアホールを形成する場合、回路基板の全パターン形成後に、上記ビアホールをザグリ加工で形成することができるので、作業性良くビアホールを形成することができる。
一方、本発明に係る高周波ノイズの低減方法は、少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板における高周波ノイズの低減方法であって、前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設け、該ビアホールの持つ抵抗とインダクタンスとキャパシター成分で、略フィルター回路を構成することにより、高周波ノイズを低減することを特徴とする。
尚、前記ビアホールの内径を調節するようにしても良い。前記ビアホールの内径を調節することで、前記回路基板に最適なフィルタ回路を挿入することができる。
さらに、前記ビアホールの数量を調節することも可能である。前記ビアホールの数量を調節することで、前記回路基板に最適なフィルタ回路を挿入することができる。また、回路基板上に、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホールを形成するスペースがない場合でも、その高周波ノイズ低減用のビアホールに比べて、径の小さい高周波ノイズ低減用のビアホールを複数個形成することで、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
まず、本発明の理解を容易にするために、図4から図7を参照して、本発明に係るノイズ低減方法を適用した回路基板の構成について説明する。なお、図4は、本発明の一実施形態に係る回路基板の平面図、図5は、図4に示した回路基板のグラウンドパターンを透視した図、図6は、図4の矢視BBから見た断面図、図7は、図4に示した回路基板の回路図である。
本実施形態の回路基板は、例えば、図6に示すように、積層構造になっており、表層配線パターン11と、グラウンドパターン12と、電源パターン13と、底部配線パターン14と、各々のパターン間に介在する絶縁物INSとから形成されている。この回路基板10上に、図4に示す実装部品を実装し制御回路等を構成して電子機器に用いられる。図4には、外部インターフェース用のコネクタ1と集積回路(IC)3とフィルタ回路4が実装され、外部インターフェース用のコネクタ1は、回路基板10内のコネクタ1の装脱方向と直交する方向に、コネクタ1を挟んで両側に貫通穴を形成し、貫通穴に外部インターフェース用コネクタ1のコネクタ用固定部5を挿通して、回路基板10に固定する。
また、表層配線パターン11と、本発明にかかる各パターン間にある絶縁物INSの表層配線パターン11側に、表層配線パターン11と別に、グラウンドパターン12と分離して形成された表層配線パターン11側の外部インターフェース用コネクタ用のグラウンド部20と、外部インターフェース用コネクタ1のコネクタ用固定部5を挿通する貫通穴と別に、高周波ノイズ低減用のビアホール(viahole)15が示されている。
上記、外部インターフェース用コネクタ1は、回路基板10からはみ出て固定され、このコネクタ1のはみ出た部分は金属でできており、図示していないが、筐体のフレームと物理的に接続され、低周波ノイズや高周波ノイズ、静電気を筐体のフレームに放出する構造になっている。しかし、上記の構造を構成しても、回路基板10の回路上には、図4に示す集積回路3から発生した高周波ノイズと、図示していないが、回路基板外部の外部インターフェース用コネクタ1に接続されるケーブルのグラウンドを伝って進入した電磁波が原因となる高周波ノイズが現れている。
また、表層配線パターン11と、本発明にかかる各パターン間にある絶縁物INSの表層配線パターン11側に、表層配線パターン11と別に、グラウンドパターン12と分離して形成された表層配線パターン11側の外部インターフェース用コネクタ用のグラウンド部20と、外部インターフェース用コネクタ1のコネクタ用固定部5を挿通する貫通穴と別に、高周波ノイズ低減用のビアホール(viahole)15が示されている。
上記、外部インターフェース用コネクタ1は、回路基板10からはみ出て固定され、このコネクタ1のはみ出た部分は金属でできており、図示していないが、筐体のフレームと物理的に接続され、低周波ノイズや高周波ノイズ、静電気を筐体のフレームに放出する構造になっている。しかし、上記の構造を構成しても、回路基板10の回路上には、図4に示す集積回路3から発生した高周波ノイズと、図示していないが、回路基板外部の外部インターフェース用コネクタ1に接続されるケーブルのグラウンドを伝って進入した電磁波が原因となる高周波ノイズが現れている。
図5に、本発明にかかるグラウンドパターン12を示す。上述した特許文献1に記載した高周波ノイズの低減方法のようにスリットを形成せず、本発明の高周波ノイズ低減用のビアホール15を形成している。
図6に示すように、本実施形態では、作業性を考慮して、高周波ノイズ低減用のビアホール15は回路基板10の全パターンを貫通している。また、外部インターフェース用コネクタ用のグラウンド部20は、表層配線パターン11の積層位置で形成され、グラウンドパターン12とは分離されている。その間にあった絶縁物INSを貫通して高周波ノイズ低減用のビアホール15を形成することで、これら表層配線パターン11側の外部インターフェース用コネクタ用のグラウンド部20とグラウンドパターン12を導通させ、導通部16を形成している。
上記の導通部16の構造により、高周波ノイズ低減用のビアホール15が簡易のフィルタ回路を形成し、上記の高周波ノイズの低減を実現している。
上記の導通部16の構造により、高周波ノイズ低減用のビアホール15が簡易のフィルタ回路を形成し、上記の高周波ノイズの低減を実現している。
図7では、回路基板10に実装されている外部インターフェース用コネクタ1と集積回路3とフィルタ回路4と高周波ノイズ低減用のビアホール15を含む電気回路が示されている。また、外部インターフェース用コネクタ1の端子番号GNDは、ケーブルのグラウンドに接続される端子を示し、FGは筐体のフレームに接続させる端子を示している。
図7に示すように、高周波ノイズ低減用のビアホール15の持つ抵抗とインダクタンスとキャパシター成分により形成されるフィルタ回路4がグラウンド回路に挿入されているので、回路基板10に現れる回路基板10の実装部品、例えば、集積回路3から発生した高周波ノイズは、集積回路3の回路にあるグラウンドから、グラウンド回路の高周波ノイズ低減用のビアホール15を通り、外部インターフェース用コネクタ1のFG端子から筐体のフレームに放出される。また、回路基板外部の外部インターフェース用コネクタ1に接続されるケーブルのグラウンドを伝って進入した電磁波が原因となる高周波ノイズは、外部インターフェース用コネクタ1のGND端子と高周波ノイズ低減用のビアホール15を通って、集積回路3やフィルタ回路4のグラウンドから集積回路3やフィルタ回路4に流入するが、高周波ノイズ低減用のビアホール15によって、その高周波ノイズは減衰する。
図7に示すように、高周波ノイズ低減用のビアホール15の持つ抵抗とインダクタンスとキャパシター成分により形成されるフィルタ回路4がグラウンド回路に挿入されているので、回路基板10に現れる回路基板10の実装部品、例えば、集積回路3から発生した高周波ノイズは、集積回路3の回路にあるグラウンドから、グラウンド回路の高周波ノイズ低減用のビアホール15を通り、外部インターフェース用コネクタ1のFG端子から筐体のフレームに放出される。また、回路基板外部の外部インターフェース用コネクタ1に接続されるケーブルのグラウンドを伝って進入した電磁波が原因となる高周波ノイズは、外部インターフェース用コネクタ1のGND端子と高周波ノイズ低減用のビアホール15を通って、集積回路3やフィルタ回路4のグラウンドから集積回路3やフィルタ回路4に流入するが、高周波ノイズ低減用のビアホール15によって、その高周波ノイズは減衰する。
また、本発明に係る高周波ノイズの低減方法は、回路基板10に高周波ノイズ低減用のビアホール15を回路基板10の全パターンを形成後、機械ドリルで一括形成し、グラウンドパターン12と表層配線パターン11側の外部インターフェース用コネクタ用のグラウンド部20は、回路基板にパターンを形成する上で、感光フィルムを接着した回路基板10に、露光するあらかじめ製作した回路パターンを変更すればよく、特許文献2に記載した高周波ノイズの低減方法であるノイズフィルタやフェライトビーズを回路に挿入する方法に比べ作業性が向上している。また、特許文献1に記載した高周波ノイズの低減方法であるグラウンドパターン12にスリット2を形成する方法に比べ、高周波ノイズの低減効果が向上している。
以上のように、本実施形態では、図4から図7に示したように、少なくとも、グラウンドパターン12が形成されるグラウンド層と、絶縁層INSと、配線パターン11が形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板10において、配線層の回路部品周辺に、グラウンドパターン12と分離されたグラウンド部20を配線パターン11とは別個に形成すると共に、グラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設けた。
これにより、従来のグラウンドプレーン上で回路部品周辺に回路部品を取り囲むようにスリット2を形成した回路基板10の代わりに、回路部品用のグラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設けた回路基板10を提供することができ、回路基板10上の高周波ノイズを、より効率よく低減することができる。
さらに、従来のようにグラウンドプレーン上で回路部品周辺に回路部品を取り囲むようにスリット2を形成する場合に比べて、回路部品用のグラウンド部20を配線工程で設け、後工程でビアホール15を設ければ良いので、より簡単且つ安価に回路基板を製作できる。
これにより、従来のグラウンドプレーン上で回路部品周辺に回路部品を取り囲むようにスリット2を形成した回路基板10の代わりに、回路部品用のグラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設けた回路基板10を提供することができ、回路基板10上の高周波ノイズを、より効率よく低減することができる。
さらに、従来のようにグラウンドプレーン上で回路部品周辺に回路部品を取り囲むようにスリット2を形成する場合に比べて、回路部品用のグラウンド部20を配線工程で設け、後工程でビアホール15を設ければ良いので、より簡単且つ安価に回路基板を製作できる。
また、本実施形態では、回路基板10においてグラウンド部20とグラウンドパターン12の少なくともどちらか一方は、ビアホール15によって貫通した。これによって、この高周波ノイズ低減用のビアホール15の加工を簡略化でき、作業性の向上を図ることができる。
また、本実施形態では、図4に示したように、回路基板10においてグラウンド部20とグラウンドパターン12の両方とも、ビアホール15によって貫通した。これにより、この高周波ノイズ低減用のビアホール15を、回路基板10を貫通するように一括加工でき、作業性の向上を図ることができる。
なお、変形例として、回路基板10においてビアホール15には、導電性の物質を埋入しても良い。これにより、この高周波ノイズ低減用のビアホール15を導体として使用することもできる。
また、本実施形態では、図4に示したように、回路部品には、回路基板10の端部に配置され、ケーブルにより回路基板10の外部と接続されるインターフェース用コネクタ1を選択した。
これにより、回路基板10上の回路部品から発生する高周波ノイズだけでなく、回路基板10の外部からケーブルを介して侵入する高周波ノイズをも低減する効果が得られる。
これにより、回路基板10上の回路部品から発生する高周波ノイズだけでなく、回路基板10の外部からケーブルを介して侵入する高周波ノイズをも低減する効果が得られる。
また、図示していないが、上記の回路基板10を備えた電子機器を構成してよい。これにより、当該電子機器に使用される回路基板10内の高周波ノイズの低減が可能となり、電子機器の誤動作等を防止する一助となる。
また、本実施形態に係る回路基板10の製造方法では、少なくとも、グラウンドパターン12が形成されるグラウンド層と、絶縁層INSと、配線パターン11が形成される配線層とが順に積層され、配線層上に配置される回路部品を備えた回路基板10の製造方法において、
配線層の回路部品周辺に、グラウンドパターン12と分離されたグラウンド部20を配線パターン11の形成工程で配線パターン11とは別個に形成し、
後工程でグラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設けた。
これにより、回路部品10用のグラウンド部20を配線工程で設け、後工程でビアホール15を設ければ良いので、作業性が大幅に向上する。
また、本実施形態に係る回路基板10の製造方法では、図示していないが、ビアホール15を回路基板10の全パターン形成後に、機械ドリルで一括形成した。これにより、回路基板10の全パターン形成後に、ビアホール15を一括形成すれば足りるので、更に作業性が向上する。
配線層の回路部品周辺に、グラウンドパターン12と分離されたグラウンド部20を配線パターン11の形成工程で配線パターン11とは別個に形成し、
後工程でグラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設けた。
これにより、回路部品10用のグラウンド部20を配線工程で設け、後工程でビアホール15を設ければ良いので、作業性が大幅に向上する。
また、本実施形態に係る回路基板10の製造方法では、図示していないが、ビアホール15を回路基板10の全パターン形成後に、機械ドリルで一括形成した。これにより、回路基板10の全パターン形成後に、ビアホール15を一括形成すれば足りるので、更に作業性が向上する。
なお、変形例として、ビアホール15を回路基板10の全パターン形成後に、ザグリ加工で形成することも可能である。これにより、回路基板10のパターンの一部にビアホール15を形成する場合、回路基板10の全パターン形成後に、ビアホール15をザグリ加工で形成することができるので、作業性良くビアホール15を形成することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、少なくとも、グラウンドパターン12が形成されるグラウンド層と、絶縁層INSと、配線パターン11が形成される配線層とが順に積層され、配線層上に配置される回路部品を備えた回路基板10における高周波ノイズの低減方法であって、
配線層の回路部品周辺に、グラウンドパターン12と分離されたグラウンド部20を配線パターン11とは別個に形成すると共に、グラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設け、ビアホール15の持つ抵抗とインダクタンスとキャパシター成分で、フィルター回路を構成した。
これにより、高周波ノイズの低減に十分な大きさの抵抗とインダクタンスとキャパシター成分をグラウンド回路に挿入でき、回路基板10上の高周波ノイズを従来より低減することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、少なくとも、グラウンドパターン12が形成されるグラウンド層と、絶縁層INSと、配線パターン11が形成される配線層とが順に積層され、配線層上に配置される回路部品を備えた回路基板10における高周波ノイズの低減方法であって、
配線層の回路部品周辺に、グラウンドパターン12と分離されたグラウンド部20を配線パターン11とは別個に形成すると共に、グラウンド部20とグラウンドパターン12とを絶縁層INSを介して導通するビアホール15を設け、ビアホール15の持つ抵抗とインダクタンスとキャパシター成分で、フィルター回路を構成した。
これにより、高周波ノイズの低減に十分な大きさの抵抗とインダクタンスとキャパシター成分をグラウンド回路に挿入でき、回路基板10上の高周波ノイズを従来より低減することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、ビアホール15の内径を調節した。
これにより、回路基板10上に、高周波ノイズを削減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホール15を開けるスペースがない場合でも、その高周波ノイズ低減用のビアホール15に比べて、内径の小さい高周波ノイズ低減用のビアホール15を数個開けることで、高周波ノイズを削減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、ビアホール15の数量を調節するようにしても良い。これにより、ビアホール15の内径を調節することで、回路基板10に最適なフィルタ回路を挿入することができる。
これにより、回路基板10上に、高周波ノイズを削減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホール15を開けるスペースがない場合でも、その高周波ノイズ低減用のビアホール15に比べて、内径の小さい高周波ノイズ低減用のビアホール15を数個開けることで、高周波ノイズを削減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
また、本実施形態にかかる高周波ノイズの低減方法では、ビアホール15の数量を調節するようにしても良い。これにより、ビアホール15の内径を調節することで、回路基板10に最適なフィルタ回路を挿入することができる。
また、高周波ノイズ低減用のビアホール15の数量を調節することも可能である。これにより、ビアホール15の数量を調節することで、回路基板10に最適なフィルタ回路を挿入することができる。また、回路基板10上に、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を持つ高周波ノイズ低減用のビアホールを形成するスペースがない場合でも、その高周波ノイズ低減用のビアホールに比べて、内径の小さい高周波ノイズ低減用のビアホール15を複数個形成することで、高周波ノイズを低減するための十分な抵抗、インダクタンス、キャパシター成分の値を確保することができる。
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、図4で示した実施形態の高周波ノイズ低減用のビアホールは、回路基板の全パターンを貫通しているが、特に回路基板の全パターンを貫通する必要はなく、回路基板のグラウンドパターンとグラウンド部間の絶縁物を貫通しさえすれば、他のパターンを貫通していなくとも適用可能である。
また、本実施形態にかかるビアホールは、内部を空洞にしているので、このビアホールはコンデンサとして働き、交流電流のみグラウンドパターンとグラウンド部間を導通させているが、特に、空洞にこだわる必要はなく、ビアホールの内部に導電性の物質を埋入して、直流電流も導通するように回路を構成しても良い。
また、図4で示した実施形態では、グラウンドパターンは、図5に示したように一部切り欠きのある形状となっているが、特に、この形状に限られるものでなく、どのような形状であっても良い。よって、グラウンド部と階層が異なっているので、ベタパターンとしても良い。
また、図4で示した実施形態の回路基板は、4層構造になっているが、特に4層に限定されるものでなく、例えば、ビルドアップ工法などで形成された多層の回路基板であれば、適用可能である。
高周波ノイズ対策を必要とする回路基板を有する電子機器であれば、例えばファクシミリ装置、コピー装置等であっても適用可能である。
1 外部インターフェース用コネクタ、 2 スリット、 3 集積回路(IC)、
4 フィルタ回路、 5 コネクタ用固定部、 10 回路基板、
11 表層配線パターン、 12 グラウンドパターン、 13 電源パターン、
14 底部配線パターン、 15 ビアホール(viahole)、16 導通部、
20 グラウンド部、
FG 筐体のフレームに接続される端子、 G 回路基板のグラウンドパターン
G1 実装部品Pのグラウンド端子、 G2 実装部品Qのグラウンド端子、
GND ケーブルのグラウンドに接続される端子、
Ia 実装部品Pのグラウンド端子からグラウンドパターンに流れる電流、
P、Q 実装部品、Zg グラウンドパターンのインピーダンス、
INS 絶縁物
4 フィルタ回路、 5 コネクタ用固定部、 10 回路基板、
11 表層配線パターン、 12 グラウンドパターン、 13 電源パターン、
14 底部配線パターン、 15 ビアホール(viahole)、16 導通部、
20 グラウンド部、
FG 筐体のフレームに接続される端子、 G 回路基板のグラウンドパターン
G1 実装部品Pのグラウンド端子、 G2 実装部品Qのグラウンド端子、
GND ケーブルのグラウンドに接続される端子、
Ia 実装部品Pのグラウンド端子からグラウンドパターンに流れる電流、
P、Q 実装部品、Zg グラウンドパターンのインピーダンス、
INS 絶縁物
Claims (12)
- 少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板において、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けたことを特徴とする回路基板。 - 請求項1に記載の回路基板において、前記グラウンド部と前記グラウンドパターンの少なくともどちらか一方は、前記ビアホールによって貫通されたことを特徴とする回路基板。
- 請求項1に記載の回路基板において、前記グラウンド部と前記グラウンドパターンのどちらとも、前記ビアホールによって貫通されたことを特徴とする回路基板。
- 請求項1乃至3に記載の回路基板において、前記ビアホールには導電性の物質が埋入されることを特徴とする回路基板。
- 請求1乃至4に記載の回路基板において、前記回路部品は、前記回路基板の端部に配置され、ケーブルにより前記回路基板の外部と接続されるインターフェース用コネクタであることを特徴とする回路基板。
- 請求1乃至5に記載の回路基板を備えることを特徴とする電子機器。
- 少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板の製造方法において、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンの形成工程で該配線パターンとは別個に形成し、
後工程で該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設けることを特徴とする回路基板の製造方法。 - 請求項6に記載の回路基板の製造方法において、前記ビアホールを前記回路基板の全パターン形成後に、機械ドリルで一括形成することを特徴とする回路基板の製造方法。
- 請求項6に記載の回路基板の製造方法において、前記ビアホールを前記回路基板の全パターン形成後に、ザグリ加工で形成することを特徴とする回路基板の製造方法。
- 少なくとも、グラウンドパターンが形成されるグラウンド層と、絶縁層と、配線パターンが形成される配線層とが順に積層され、該配線層上に配置される回路部品を備えた回路基板における高周波ノイズの低減方法であって、
前記配線層の前記回路部品周辺に、前記グラウンドパターンと分離されたグラウンド部を前記配線パターンとは別個に形成すると共に、該グラウンド部と前記グラウンドパターンとを前記絶縁層を介して導通するビアホールを設け、該ビアホールの持つ抵抗とインダクタンスとキャパシター成分で、略フィルター回路を構成することにより、高周波ノイズを低減することを特徴とする高周波ノイズの低減方法。 - 請求項9に記載の高周波ノイズの低減方法において、前記ビアホールの内径を調節することを特徴とする高周波ノイズの低減方法。
- 請求項9に記載の高周波ノイズの低減方法において、前記ビアホールの数量を調節することを特徴とする高周波ノイズの低減方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004107496A JP2005294528A (ja) | 2004-03-31 | 2004-03-31 | 回路基板及び該回路基板におけるノイズの低減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004107496A JP2005294528A (ja) | 2004-03-31 | 2004-03-31 | 回路基板及び該回路基板におけるノイズの低減方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005294528A true JP2005294528A (ja) | 2005-10-20 |
Family
ID=35327121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004107496A Pending JP2005294528A (ja) | 2004-03-31 | 2004-03-31 | 回路基板及び該回路基板におけるノイズの低減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005294528A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258385A (ja) * | 2006-03-23 | 2007-10-04 | Yokogawa Electric Corp | ヒートシンク装置 |
CN101415317B (zh) * | 2007-10-18 | 2011-07-06 | 英业达股份有限公司 | 多层印刷电路板的防电磁干扰结构 |
JP2013251415A (ja) * | 2012-05-31 | 2013-12-12 | Mikuni Corp | エンジンコントロールユニット |
JP2014013847A (ja) * | 2012-07-05 | 2014-01-23 | Keihin Corp | 電子制御基板 |
EP3373711A1 (en) | 2017-03-10 | 2018-09-12 | Renesas Electronics Corporation | Electronic device |
-
2004
- 2004-03-31 JP JP2004107496A patent/JP2005294528A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258385A (ja) * | 2006-03-23 | 2007-10-04 | Yokogawa Electric Corp | ヒートシンク装置 |
CN101415317B (zh) * | 2007-10-18 | 2011-07-06 | 英业达股份有限公司 | 多层印刷电路板的防电磁干扰结构 |
JP2013251415A (ja) * | 2012-05-31 | 2013-12-12 | Mikuni Corp | エンジンコントロールユニット |
JP2014013847A (ja) * | 2012-07-05 | 2014-01-23 | Keihin Corp | 電子制御基板 |
EP3373711A1 (en) | 2017-03-10 | 2018-09-12 | Renesas Electronics Corporation | Electronic device |
US10165673B2 (en) | 2017-03-10 | 2018-12-25 | Renesas Electronics Corporation | Electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294957B1 (ko) | 프린트배선판 | |
JP2007165483A (ja) | 多層プリント回路板 | |
JP5063529B2 (ja) | プリント回路板 | |
EP3108723B1 (en) | Device, system and method for reducing partial discharge in high voltage planar transformers | |
JP2000286587A (ja) | 外部ケーブル接続用コネクタ部の電磁シールド構造 | |
JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
JP2005294528A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
JP2010080744A (ja) | プリント基板および電子機器 | |
JP4735670B2 (ja) | プリント基板および画像処理装置 | |
JP2006286894A (ja) | 回路基板のノイズ低減構造、該回路基板のノイズ低減構造を備えた記録装置、電子機器、並びに回路基板のノイズ低減方法 | |
JP2005294975A (ja) | ノイズフィルタ | |
US10856454B2 (en) | Electromagnetic interference (EMI) shield for circuit card assembly (CCA) | |
JPH09232014A (ja) | インタフェースケーブル接続用コネクタ | |
JP2010010550A (ja) | 電子部品の実装構造 | |
KR20160017513A (ko) | 노이즈 필터 | |
JP2005150161A (ja) | プリント配線板接続構造 | |
JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
JP2019197785A (ja) | プリント配線板 | |
JPWO2019215922A1 (ja) | コネクタ | |
JP2018207019A (ja) | プリント回路基板ユニット、プリント回路基板の接続方法 | |
JP6016376B2 (ja) | 配線板、電子ユニット及び配線板の製造方法 | |
JP3426430B2 (ja) | 高周波ノイズを低減した電気機器 | |
JP2003332753A (ja) | 多層プリント基板 | |
JP2003092468A (ja) | 多層配線基板 | |
JP2006270598A (ja) | 電気回路およびノイズ抑制方法 |