JP3714171B2 - 電子回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を有する電子回路に関する。
【０００２】
【従来の技術】
一般に、集積回路を実装してなる回路基板において、集積回路の電源端子−グランド端子間に流れる電流は、集積回路の周辺の回路基板のパターン等を経由して電流ループを形成する。この電流ループによって電磁波ノイズが発生し、その電磁波ノイズが集積回路自身やその周辺の電子部品に伝搬して悪影響を与える。
【０００３】
このような電磁波ノイズの対策として、集積回路の電源端子とグランド端子との間にて、バイパスコンデンサを挿入することで、例えば、電源端子の近傍の電源ラインの電位が変動したとき、この電位の変動を補うために必要な電流をバイパスコンデンサから供給させるといった対策が行われてきた。
【０００４】
ここで、バイパスコンデンサを用いた対策においては、上記必要な電流を外部電源ではなく、バイパスコンデンサから供給させるため、上記必要な電流によって、集積回路の電源端子、バイパスコンデンサ、及びグランド端子といったものを経由する電流ループが形成される。一方、バイパスコンデンサの不採用の場合、上記必要な電流は、外部電源から供給されるため、その外部電源からの電流によって、集積回路の電源端子、外部電源、及び、グランド端子といった電流ループが形成される。従って、パスコンデンサを採用したとき、バイパスコンデンサを集積回路の近傍に配置すれば、電流ループの面積を縮小化してその電流ループから発生する磁界強度を低減すると共に他の電源ラインに伝導するノイズを低減できる。
【０００５】
【発明が解決しようとする課題】
ところで、上述したバイパスコンデンサを用いた対策では、電流ループの面積を縮小してノイズによる悪影響を低減できるものの、集積回路の形状や回路基板のパターンは、様々であるため、集積回路の形状や回路基板のパターンによってノイズによる悪影響の低減することは限界がある。そのため、必ず、集積回路の周辺には電流ループが形成されて、電源端子、グランド端子付近には、電流集中部分が生じる。
【０００６】
特に、複数の電源端子、複数のグランド端子を有する集積回路では、それぞれの電源端子からみて、よりインピーダンスの低いグランド端子との間に電流ループが形成され、インピーダンスの低いグランド端子ほど多くの電流が集中し、発生する磁界強度は大きくなる。
【０００７】
ここで、電流ループのインピーダンスは、集積回路の回路構成によって定まるため、磁界強度の大きな電流ループは、必然的に、集積回路の回路構成によって定める。このため、集積回路を有する電子回路では、ノイズに弱い電子部品は、磁界強度の大きな電流ループから遠ざけて配置する必要があった。
【０００８】
本発明は、上記点に鑑み、ノイズに弱い電子部品の配置等の設計自由度を向上するようにした電子回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、請求項１に記載の発明では、グランド部（６）を有する回路基板に実装されて、複数のグランド端子（３ａ、３ｂ）を有するとともに、複数のグランド端子を通してグランド部に電流を流す集積回路（１）と、複数のグランド端子のうち他のグランド端子よりも電磁波ノイズに弱い電子部品に近い部位に位置する所定のグランド端子とグランド部との間にインピーダンスを付加するインピーダンス付加手段（１２）とを有し、所定のグランド端子とグランド部との間にインピーダンスを付加することで、所定のグランド端子以外の他のグランド端子とグランド部との間に流れる電流値を増加させて、所定のグランド端子とグランド部との間に流れる電流値を減少させるようにしたことを特徴とする。
【００１０】
このようにすることで、弱い電子部品に近い部位に位置する所定のグランド端子と回路基板のグランド部との間に流れる電流値を減少させ、所定のグランド端子から発生する磁界強度を小さくすることができるため、電磁波ノイズに弱い電子部品を所定のグランド端子に近づけて配置でき、電磁波ノイズに弱い電子部品の配置等の設計自由度を向上させることができる、
【００１１】
具体的には、インピーダンス付加手段としては、請求項２に記載の発明のように、電磁コイルを採用してもよい。特に、電磁コイルとしては、請求項３に記載の発明のように、回路基板上に形成されているものを採用することにより、回路基板上に実装する部品数を減らすことができる。さらに、インピーダンス付加手段としては、請求項４に記載の発明のように、インダクタを採用してもよく、請求項５に記載の発明のように、抵抗を採用してもよい。
【００１５】
因みに、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１６】
【発明の実施の形態】
（第１実施形態）
図１、図２に本発明に係る電子回路の第１実施形態を示す。第１実施形態では、後述する如く、集積回路の電源端子と回路基板の電源パターンとの間にインピーダンス素子を挿入したものであるため、第１実施形態の説明に先立って、インピーダンス素子を採用していない回路構成について図６、図７を参照して説明する。図６は、当該回路構成を形成するための回路基板の実装パターンを示す図、図７は、図６に示す回路構成を示す電気回路図である。
【００１７】
図６に示す回路基板の実装パターンでは、１は、集積回路であって、回路基板の一面に実装されている。２ａ、２ｂは、集積回路の電源端子であって、３ａ、３ｂは、集積回路のグランド端子である。また、４は、回路基板の電源ライン（電源パターン）で、回路基板の一面に形成されている。５は、電源（電源回路）であって、回路基板の一面に実装されており、電源５の正極端子には、電源ライン４が接続されている。６は、グランドパターンで、回路基板の一面に形成されており、グランドパターン６は、電源５の負極端子に接続されているとともに、集積回路１のグランド端子３ａ、３ｂに直接接続されている。
【００１８】
さらに、７は、回路基板の電源ラインで、回路基板の一面に形成されており、電源ライン７は、電源ライン４を通して電源５の正極端子に接続されている。なお、電源ライン７は、集積回路１と回路基板の一面との間に形成されており、電源ライン７は、図６中、鎖線で示す。また、８ａ、８ｂは、バイパスコンデンサであって、回路基板の一面に表面実装されている。バイパスコンデンサ８ａは、集積回路１の電源端子２ａに近傍に配置されたもので、電源端子２ａと回路基板のグランドパターン６との間に挿入されている。バイパスコンデンサ８ｂは、回路基板の電源ライン４とグランドパターン６との間に付加されている。
【００１９】
このように構成された電子回路においては、集積回路１及びその周辺には、電流ループ９ａ、９ｂ、９ｃが形成される。電流ループ９ａは、集積回路１の内部、電源端子２ａ、バイパスコンデンサ８ａ、グランドパターン６、及び、グランド端子３ａといったものを通して形成される。電流ループ９ｂは、集積回路１の内部、電源端子２ａ、バイパスコンデンサ８ａ、グランドパターン６、グランド端子３ｂといったものを通して形成される。電流ループ９ｃは、集積回路１の内部、電源端子２ｂ、電源ライン４、バイパスコンデンサ８ｂ、グランドパターン６、グランド端子３ｂといったものを通して形成される。
【００２０】
ここで、電流ループ９ａ、９ｂ、９ｃによって電磁波ノイズが発生するため、図６に示すように、電磁波ノイズに弱い電子部品１０を、例えば、集積回路１のグランド端子３ａ付近に配置する場合には、電子部品１０をグランド端子３ａから距離１１だけ離す必要がある。ここで、距離１１は、電磁波ノイズに弱い電子部品１０の性能によって決まる。なお、電流ループ９ａ、９ｂ、９ｃのイメージは、回路基板近傍の磁界を検出することで把握できる。次に、第１実施形態について図１、図２を参照して説明する。図１は、第１実施形態の電子回路を形成するための回路基板の実装パターンを示す図で、図２は、図１に示す電子回路の回路構成を示す図である。但し、図１、図２において、図６、図７に示す同一符号は、同一物ある。
【００２１】
図１は、図６に示す構成において、グランド端子３ａとグランド６との間に、インピーダンス素子１２を付加したものであって、インピーダンス素子１２としては、例えば、基板上に金属膜にて矩形波状に形成された電磁波コイルを採用してもよい。これにより、図１に示す構成では、図６に示す電流ループ９ａに代えて、電流ループ９ａ’が形成されて、図６に示す電流ループ９ｃに代えて、電流ループ９ｃ’が形成されて、図６に示す電流ループ９ｂに代えて、電流ループ９ｄが形成されることになる。
【００２２】
図１に示す構成では、インピーダンス素子１２を付加しているため、図６に示す構成に比べて、グランド端子３ｂに流れる電流値が増加する一方、図６に示す構成に比べて、グランド端子３ａに流れる電流値は減少する。すなわち、電流ループ９ｄに流れる電流値は、図６に示す電流ループ９ｂに比べて、増加し、電流ループ９ｃ’に流れる電流値は、電流ループ９ｃに比べて、増加する。これとともに、電流ループ９ａ’に流れる電流は、図６に示す電流ループ９ａに比べて、減少するため、電流ループ９ａ’から発生する磁界強度は、図６に示す電流ループ９ａに比べて、弱くなる。従って、電磁波ノイズに弱い電子部品１０とグランド端子３ａとの距離１１’は、図６に示す距離１１に比べて、小さくできる｛（距離１１’）＜（距離１１）｝。
【００２３】
ここで、インピーダンス素子１２のインピーダンスを大きくするほど、電流ループ９ａ’の電流値は小さくなって、これに伴って、距離１１’は小さくすることができる。なお、インピーダンス素子１２のインピーダンスは、集積回路１の動作状態と電流ループ９ａ’、９ｄ、９ｃ’からの電磁波ノイズ量とが許容される範囲内で最大値にすればよい。
【００２４】
以下、第１実施形態の特徴について述べる。すなわち、上述の如く、グランド端子３ａとグランド６との間に、インピーダンス素子１２を付加しているため、電流ループ９ａ’に流れる電流は、図６に示す電流ループ９ａに比べて、減少する。すなわち、図６に示す電流ループ９ａに流れる電流を、図６に示す電流ループ９ｂ、９ｃに移動させて、図１に示す電流ループ９ａ’が形成されることになる。このため、電流ループ９ａ’から発生する電磁波ノイズの強度は弱くなる。よって、電磁波ノイズに弱い電子部品１０を、図６に示す構成に比べて、グランド端子３ａの近くに配置できるため、ノイズに弱い電子部品１０の配置等の設計自由度を向上できる。
【００２５】
また、インピーダンス素子１２としては、基板上に金属膜にて形成された電磁波コイルが採用されているため、基板上に実装される部品点数を減らすことができる。
【００２６】
なお、上記第１実施形態では、インピーダンス素子１２としては、基板上に金属膜にて形成された電磁波コイルに限らず、マイクロストリップライン、固定抵抗素子、若しくは、固定インダクタを採用してもよい。
（第２実施形態）
上記第１実施形態では、集積回路１のグランド端子３ａと基板のグランド６との間だけにインピーダンス素子を付加した例について説明したが、これに限らず、集積回路１のグランド端子３ａと基板のグランド６との間にインピーダンス素子を付加するとともに、グランド端子３ａ以外の他のグランド端子と基板のグランド６との間にもインピーダンス素子を付加するようにしてもよい。この場合の構成を図３、図４に示す。図３は、第２実施形態の電子回路を形成するための回路基板の実装パターンを示す図で、図４は、図３に示す電子回路の回路構成を示す図である。
【００２７】
本第２実施形態においては、図１に示すインピーダンス素子１２に代えて、インピーダンス素子１２ａが採用されており、グランド端子３ｂ（他のグランド端子）と基板のグランド６との間には、インピーダンス素子１２ｂが付加されている。インピーダンス素子１２ａ、１２ｂとしては、それぞれ、可変抵抗素子が採用されているため、グランド端子と基板のグランド６との間のインピーダンスをグランド端子毎に調節できる。これにより、図３、４に示す構成では、図１に示す電流ループ９ａ、９ｂ、９ｃに代えて、電流ループ９ａ”、９ｂ”、９ｃ”が形成される。
【００２８】
以上により、インピーダンス素子１２ａ、１２ｂとしては、可変抵抗素子が採用されるため、インピーダンス素子１２ａ、１２ｂのそれぞれのインピーダンスの調整によって、電流ループ９ａ”、９ｂ”、９ｃ”のそれぞれに流れる電流値のバランスを可変できる。従って、集積回路１、バイパスコンデンサ８ａ、８ｂ、電磁波ノイズに弱い電子部品１０、及び、インピーダンス素子１２ａ、１２ｂが基板状に実装された後で、電磁波ノイズに弱い電子部品１０の配置を変更できないときでも、集積回路１及びその周辺の磁界を検出しながら、インピーダンス素子１２ａ、１２ｂの調整によって、電流集中部分を移動させて、ノイズに弱い電子部品１０への電磁波ノイズの影響を低減できる。従って、ノイズに弱い電子部品の配置等の設計自由度を向上できる。
【００２９】
なお、上記第２実施形態では、インピーダンス素子１２ａ、１２ｂとしては、可変抵抗素子が採用された例について説明したが、これに限らず、インピーダンス素子１２ａ、１２ｂとしては、マイクロストリップラインを採用してその長さ方向を調整するようにしてもよい。この場合を図５を参照して説明する。
【００３０】
図５においては、基板２０の一面にマイクロストリップライン２１が形成されており、そのマイクロストリップライン２１にレーザ等で切り込み２２ａ、２２ｂ、２２ｃを形成することで、マイクロストリップライン２１の電流経路長（図５中、矢印２３は、電流経路を示す）を調整できる。これにより、マイクロストリップライン２１のインピーダンスを調整できる。なお、マイクロストリップライン２１の長さ方向の一端は、基板のグランド６に接続されており、他端は、集積回路１のグランド端子３ａ（３ｂ）に接続されている。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の電子回路を形成するための回路基板の実装パターンを示す図である。
【図２】図１に示す回路構成を示す電気回路図である。
【図３】本発明に係る第２の実施形態の電子回路を形成するための回路基板の実装パターンを示す図である。
【図４】図３に示す回路構成を示す電気回路図である。
【図５】マイクロストリップラインにおけるインピーダンスの調整を説明するための図である。
【図６】回路基板の実装パターンを示す図である。
【図７】図６に示す回路構成を示す電気回路図である。
【符号の説明】
１…集積回路、３ａ…グランド端子、６…基板のグランド、
９ａ’…電流ループ、１０…ノイズに弱い電子部品、
１２…インピーダンス素子。

Claims (5)

1. グランド部（６）を有する回路基板に実装されて、複数のグランド端子（３ａ、３ｂ）を有するとともに、前記複数のグランド端子を通して前記グランド部に電流を流す集積回路（１）と、
   前記複数のグランド端子のうち他のグランド端子よりも電磁波ノイズに弱い電子部品に近い部位に位置する所定のグランド端子と前記グランド部との間にインピーダンスを付加するインピーダンス付加手段（１２）とを有し、
   前記所定のグランド端子と前記グランド部との間に前記インピーダンスを付加することで、前記所定のグランド端子以外の他のグランド端子と前記グランド部との間に流れる電流値を増加させて、前記所定のグランド端子と前記グランド部との間に流れる電流値を減少させるようにしたことを特徴とする電子回路。
2. 前記インピーダンス付加手段は、電磁コイルであることを特徴とする請求項１に記載の電子回路。
3. 前記電磁コイルは、前記回路基板上に形成されていることを特徴とする請求項２に記載の電子回路。
4. 前記インピーダンス付加手段は、インダクタであることを特徴とする請求項１に記載の電子回路。
5. 前記インピーダンス付加手段は、抵抗であることを特徴とする請求項１に記載の電子回路。

Images