JP2008258371A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2008258371A
JP2008258371A JP2007098398A JP2007098398A JP2008258371A JP 2008258371 A JP2008258371 A JP 2008258371A JP 2007098398 A JP2007098398 A JP 2007098398A JP 2007098398 A JP2007098398 A JP 2007098398A JP 2008258371 A JP2008258371 A JP 2008258371A
Authority
JP
Japan
Prior art keywords
circuit board
metal plate
opening
sheet metal
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007098398A
Other languages
English (en)
Other versions
JP5142573B2 (ja
Inventor
Takashi Yamada
隆 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007098398A priority Critical patent/JP5142573B2/ja
Publication of JP2008258371A publication Critical patent/JP2008258371A/ja
Application granted granted Critical
Publication of JP5142573B2 publication Critical patent/JP5142573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】電子回路基板と金属板が相対して面する構造において、金属板に印加された静電気などのノイズによる集積回路素子の誤動作の発生を防ぐことができる電子機器を提供することを課題とする。
【解決手段】CPU106が搭載されたプリント基板105と、プリント基板105に相対して面する基板保持板金108とを有し、基板保持板金108は、CPU106に相対する位置に板金開口部109を形成することを特徴とする電子機器。
【選択図】図1

Description

本発明は電子機器に関するものである。特に、IC、CPU、ASIC等の集積回路素子を実装したプリント基板と、そのプリント基板に面する金属板を有する電子機器に関するものであり、特に金属板に静電気、あるいは高電圧のノイズが印加される状況にある構造に関するものである。
従来のプリント基板に面する金属板としては、プリント基板から発する電磁波ノイズおよび外来の電磁波ノイズを遮蔽する目的として、プリント基板を金属板で覆い囲うように配置しているものがある(例えば、特許文献1参照)。また金属板を回路素子の放熱板に利用したり(例えば、特許文献2参照)、プリント基板の固定に使われている(例えば、特許文献3参照)。
特開2001−291986号公報 特開平11−145656号公報 特開2006−133650号公報
しかしながら、上記従来例では電磁波シールド(遮蔽)には効果があるものの、以下のような問題があった。
(1)機器外部接続用コネクタのシールド用金属枠(シェル)等をシャーシにアースするため、プリント基板に相対して面する金属板にコネクタの金属枠を電気的に接続する。このときに、静電気ノイズがコネクタの金属シェルに印加した場合、基板に面する金属板の電位が急激に変動し、その影響として金属板と静電結合した集積回路素子内部が誤動作を引き起こすことがある。
(2)機器外部に面した金属板に静電気が印加した場合、(1)と同様に金属板と静電結合した集積回路素子内部が誤動作を引き起こすことがある。
本発明は、以上の点に着目して成されたものであり、金属板に印加された静電気などのノイズによる集積回路素子の誤動作の発生を防ぐことができる電子機器を提供することを課題とする。
前記課題を解決するために、本発明の電子機器は、以下の構成を備える。
(1)集積回路素子が搭載された電子回路基板と、前記電子回路基板に相対して面する金属板と、を有し、前記金属板は、前記集積回路素子に相対する位置に開口部を形成することを特徴とする電子機器。
本発明によれば、集積回路素子の形状に応じた開口部を設けることにより金属板と集積回路素子が静電結合することがなく、金属板に印加された静電気などのノイズによる集積回路素子の誤動作の発生を防ぐことができる。また、金属板と集積回路素子の内部半導体との静電結合力が弱まることで金属板に印加された静電気などのノイズによる集積回路素子の誤動作の発生を防ぐことができる。
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
図1ないし図3は本実施例を説明するための図である。図1は本実施例に係るプリント基板取り付け部分の分解斜視図である。図2は本実施例に係るプリント基板の要部説明図である。図3は本実施例に係るプリント基板と基板保持板金との位置関係を説明する斜視図である。図1において、101は電子写真プリンタ(電子機器)、102は駆動ギア、103は外装カバー(外装部材)、104はUSBコネクタ穴、105はプリント基板(電子回路基板)、106はCPU(集積回路素子)である。また、107はUSBコネクタ(接続手段)、108は基板保持板金(金属板)、109は板金開口部(開口部)、110はビスである。図2において、201は基板ビス穴、202はUSBコネクタ107の金属シェルの半田付け部、203はUSBコネクタ107の金属シェルをフレームグランド(FG)である基板保持板金108に接続するためのFGパターン、204は信号パターンである。
ここで101は電子写真プリンタであり、不図示の電子写真エンジン部を持ち、機構の一部が駆動ギア102である。駆動ギア102およびプリント基板105は基板保持板金108を介しビス110により固定される。これら部材を固定し外装カバー103にて覆うことで製品となる。プリント基板105にはUSBコネクタ107とCPU106が搭載されており、パーソナルコンピュータ(以下、パソコン)との通信のインタフェースを構成している。プリント基板105は不図示の配線により不図示のエンジン制御回路に接続される。USBコネクタ107はシールドカバーである金属シェル(遮蔽のための金属枠)で覆われており、この金属シェルは金属シェル半田付け部202にてプリント基板105のFGパターン203に半田付けされている。このFGパターン203は基板ビス穴201まで延びており、ビス110を用いることで基板保持板金108と電気的接続がなされている。基板保持板金108は板金でできた電子写真プリンタ101にビス110にて固定されることで、電子写真プリンタ101と電気的接続がなされる。よってUSBコネクタ107の金属シェルは電子写真プリンタ101のFGに電気的に接続されている。USBコネクタ107の信号線は信号線パターン204によりCPU106に接続されている。図2ではこれら以外の配線および部品は省略している。
基板保持板金108には板金開口部109がある。これは図3に破線で示すとおり、CPU106の外形と略同寸法、略同形状の大きさ(外形形状)、プリント基板105上面視にて略同一位置である。なお、板金開口部109は、CPU106より大きい略相似の形状であってもよい。つまり、以下に説明するCPU106と基板保持板金との静電結合をなくすには、板金開口部109の形状がCPU106の外形形状以上の大きさであれば良い。
基板保持板金108はプリント基板105を保持すると共に、駆動ギア102を避けて電子写真プリンタ101に固定する機能を持っており、同時に前述のUSBコネクタ107の金属シェルのFG配線の機能も有している。ここで、USBコネクタ107に利用者の人体に帯電した静電気が印加された場合、FGパターン203、基板保持板金108を通って電子写真プリンタ101へ放電経路が形成される。このとき、基板保持板金108は静電気のエネルギーにより一気に電流が流れることで全体の電位が急激に変化する。このとき板金開口部109が無い場合、CPU106は基板保持板金108と静電結合しCPU106の誤動作を引き起こすことがある。しかし本発明の板金開口部109によりCPU106と基板保持板金108の静電結合が無くなり、静電気による誤動作は起こらない。
また、電子写真プリンタ101の外装の一部は板金により形成されている。この状態で電子写真プリンタ101の外装板金に静電気が印加された時、場合によっては基板保持板金108の電位が急激に変化する可能性がある。この場合にも本発明により板金開口部109を設けることでCPU106は静電気の影響を受けることはない。
本実施例ではCPU106のパッケージをQFP(Quad Flat Package)として示した。この他にもSOP(Small Outline Package)、DIP(Dual Inline Package)等いかなるパッケージにも適応できるものである。
図4ないし図6は本実施例を説明するための図であり、実施例1と異なる部分について説明する。図4は本実施例に係るプリント基板と基板保持板金との位置関係を説明する図である。図5は本実施例に係るCPUを説明する図である。図6は本実施例に係る板金開口部の形状を説明する図で、(a)は丸形開口部の場合を示す図、(b)は楕円形開口部の場合を示す図、(c)は多角形開口部の場合を示す図である。また、図6(d)は切り込み開口部の場合を示す図、(e)はスリット開口部の場合を示す図、(f)はメッシュ開口部の場合を示す図である。図4において401は小さい板金開口部である。図5において501はCPU106内部の半導体チップ(内部半導体)、502はCPU106のリードフレームである。CPU106はリードフレーム502から不図示の金あるいはアルミのワイヤにより半導体チップ501に電気的接続がなされている。
図4に示すように、基板保持板金108の板金開口部401を半導体チップ501の大きさにすることで、静電気による誤動作を起こさせず、かつ板金開口部401を最小にすることができる。
また、図6に板金開口部401の部分を模式化して示すように、板金開口部については半導体チップ501(図中、破線で示す)の大きさと同じか大きければ次のようなものでもよい。すなわち、丸形開口部601(図6(a))、楕円形開口部602(図6(b))、多角形開口部603(図6(c))、切り込み開口部604(図6(d))でも良い。また、スリット開口部605(図6(e))、メッシュ開口部606(図6(f))等のように小さな開口部を複数有するものでも良い。
本実施例においても、板金開口部401、601〜606によりCPU106の半導体チップ501と基板保持板金108の静電結合が無くなり、静電気による誤動作の発生を防ぐことができる。
図7ないし図8は本実施例を説明するための図であり実施例1と異なる部分について説明する。図7は本実施例に係るUSBコネクタとCPUが同一面に搭載されたプリント基板の取り付けを説明する垂直断面図である。図8は本実施例に係るプリント基板と基板保持板金との位置関係を説明する垂直断面図である。図7において701はUSBコネクタ107の面にCPU106を搭載するプリント基板である。また図8において801は基板保持板金108とは逆に、外装カバー103側からプリント基板105を保持する基板保持板金である。基板保持板金801では、さらに電子写真プリンタ101に組み付ける足802の部分が広くなりUSBコネクタ107の先端部分が突出するように穴803が開いている。足802は穴803によりUSBコネクタ穴104とUSBコネクタ107の隙間を埋めることでUSBコネクタ107のカバーとしての機能を持たせている。
図7のようにCPU106と板金開口部109の位置関係はプリント基板701の裏、および表のいずれでも良い。また図8のようにプリント基板105と基板保持板金801の位置関係は外装カバー103に対して、どちらが対面していても構わない。さらに基板保持板金108は実施例1のように装置内部の板金であっても、本実施例の基板保持板金801のように外装カバー103の一部となっても構わない。
本実施例においても、板金開口部109によりCPU106と基板保持板金801の静電結合が無くなり、静電気による誤動作の発生を防ぐことができる。
なお、実施例1ないし実施例3においては、半導体集積回路素子をCPU106としたが、これはASIC、LSIなど半導体の種類、分野を問わず本発明を適応することが可能である。
本発明の実施例1に係るプリント基板取り付け部分の分解斜視図である。 本発明の実施例1に係るプリント基板の要部説明図である。 本発明の実施例1に係るプリント基板と基板保持板金との位置関係を説明する斜視図である。 本発明の実施例2に係るプリント基板と基板保持板金との位置関係を説明する図である。 本発明の実施例2に係るCPUを説明する図である。 本発明の実施例2に係る板金開口部の形状を説明する図で、(a)は丸形開口部の場合を示す図、(b)は楕円形開口部の場合を示す図、(c)は多角形開口部の場合を示す図、(d)は切り込み開口部の場合を示す図、(e)はスリット開口部の場合を示す図、(f)はメッシュ開口部の場合を示す図である。 本発明の実施例3に係るUSBコネクタとCPUが同一面に搭載されたプリント基板の取り付けを説明する垂直断面図である。 本発明の実施例3に係るプリント基板と基板保持板金との位置関係を説明する垂直断面図である。
符号の説明
101 電子写真プリンタ(電子機器)
105 プリント基板(電子回路基板)
106 CPU(集積回路素子)
107 USBコネクタ(接続手段)
108 基板保持板金(金属板)
109 板金開口部(開口部)
203 FGパターン
401 小さい板金開口部
501 半導体チップ(内部半導体)

Claims (7)

  1. 集積回路素子が搭載された電子回路基板と、
    前記電子回路基板に相対して面する金属板と、を有し、
    前記金属板は、前記集積回路素子に相対する位置に開口部を形成することを特徴とする電子機器。
  2. 請求項1に記載の電子機器において、
    前記開口部の形状は、前記集積回路素子の外形形状以上の大きさであることを特徴とする電子機器。
  3. 請求項1に記載の電子機器において、
    前記開口部は、少なくとも前記集積回路素子の内部半導体の大きさに比べて大きいことを特徴とする電子機器。
  4. 請求項1に記載の電子機器において、
    前記開口部を複数有することを特徴とする電子機器。
  5. 請求項1に記載の電子機器において、
    前記電子回路基板は、遮蔽のための金属枠を有し外部装置と通信する接続手段を備え、
    前記金属板は、前記接続手段の前記金属枠に接続されることを特徴とする電子機器。
  6. 請求項1に記載の電子機器において、
    前記電子回路基板及び前記金属板を覆う外装部材を有し、
    前記金属板は、前記外装部材の一部をなすことを特徴とする電子機器。
  7. 請求項1に記載の電子機器において、
    前記金属板は、フレームグランドに接続されることを特徴とする電子機器。
JP2007098398A 2007-04-04 2007-04-04 電子機器 Expired - Fee Related JP5142573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007098398A JP5142573B2 (ja) 2007-04-04 2007-04-04 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007098398A JP5142573B2 (ja) 2007-04-04 2007-04-04 電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012005203A Division JP5414813B2 (ja) 2012-01-13 2012-01-13 電子機器及び金属板

Publications (2)

Publication Number Publication Date
JP2008258371A true JP2008258371A (ja) 2008-10-23
JP5142573B2 JP5142573B2 (ja) 2013-02-13

Family

ID=39981650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007098398A Expired - Fee Related JP5142573B2 (ja) 2007-04-04 2007-04-04 電子機器

Country Status (1)

Country Link
JP (1) JP5142573B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143113A (ja) * 2016-02-08 2017-08-17 キヤノン株式会社 電子機器
US10863615B2 (en) 2016-02-08 2020-12-08 Canon Kabushiki Kaisha Electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03281296A (ja) * 1990-03-29 1991-12-11 Toppan Printing Co Ltd Icカード
JPH06177573A (ja) * 1992-12-07 1994-06-24 Toshiba Corp Icカード
JPH08202843A (ja) * 1995-01-23 1996-08-09 Fujitsu Ltd アース用ばねの固定構造
JP2002190690A (ja) * 2000-12-22 2002-07-05 Murata Mfg Co Ltd 電子部品モジュール
JP2002217579A (ja) * 2000-12-22 2002-08-02 Hewlett Packard Co <Hp> 回路基板を静電気放電及び機械的損傷から保護するための方法及びシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03281296A (ja) * 1990-03-29 1991-12-11 Toppan Printing Co Ltd Icカード
JPH06177573A (ja) * 1992-12-07 1994-06-24 Toshiba Corp Icカード
JPH08202843A (ja) * 1995-01-23 1996-08-09 Fujitsu Ltd アース用ばねの固定構造
JP2002190690A (ja) * 2000-12-22 2002-07-05 Murata Mfg Co Ltd 電子部品モジュール
JP2002217579A (ja) * 2000-12-22 2002-08-02 Hewlett Packard Co <Hp> 回路基板を静電気放電及び機械的損傷から保護するための方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143113A (ja) * 2016-02-08 2017-08-17 キヤノン株式会社 電子機器
US10863615B2 (en) 2016-02-08 2020-12-08 Canon Kabushiki Kaisha Electronic apparatus

Also Published As

Publication number Publication date
JP5142573B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
JPWO2017022221A1 (ja) 放熱構造および電子機器
JP5950617B2 (ja) シールド構成体及び電子機器
JP5142573B2 (ja) 電子機器
JP2005333027A (ja) 半導体装置、ノイズ軽減方法、及び、シールドカバー
JP2586389B2 (ja) Lsiケースのシールド構造
JP5414813B2 (ja) 電子機器及び金属板
JP2009272499A (ja) 電子制御ユニット
US7646598B2 (en) Electronic device and housing
JP4595470B2 (ja) チップ・オン・フィルム回路基板及びこのチップ・オン・フィルム回路基板を用いた画像表示装置
JP2005276957A (ja) プリント基板
JP5575042B2 (ja) 電子回路、及びモータ
JPWO2009063734A1 (ja) 電子部品搭載機器
JP2007087754A (ja) コネクタ取り付け構造及びそれを備えた電子機器
JP6924227B2 (ja) 基板とその基板を有する画像形成装置
JP2008147452A (ja) 光通信デバイス
JPH04246882A (ja) フレキシブルプリント回路基板
JP2005327944A (ja) 電子機器の静電気放電構造
JP2001068879A (ja) 制御機器
JP2005340733A (ja) ノイズ放射抑制メモリモジュール
JPH1197820A (ja) 電磁シールド用導体パターンが形成された回路基板
JP2002158317A (ja) 低ノイズ放熱icパッケージ及び回路基板
JP2019117840A (ja) 電気装置および電子機器
JP2004232782A (ja) ヒンジ装置
JP2010205797A (ja) 電子回路のシールド構造
JP6576109B2 (ja) 基板とその基板を有する画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5142573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees