JP5336127B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP5336127B2
JP5336127B2 JP2008217200A JP2008217200A JP5336127B2 JP 5336127 B2 JP5336127 B2 JP 5336127B2 JP 2008217200 A JP2008217200 A JP 2008217200A JP 2008217200 A JP2008217200 A JP 2008217200A JP 5336127 B2 JP5336127 B2 JP 5336127B2
Authority
JP
Japan
Prior art keywords
circuit
closed loop
circuit board
electronic component
magnetic flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008217200A
Other languages
English (en)
Other versions
JP2010056166A (ja
Inventor
道治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008217200A priority Critical patent/JP5336127B2/ja
Publication of JP2010056166A publication Critical patent/JP2010056166A/ja
Application granted granted Critical
Publication of JP5336127B2 publication Critical patent/JP5336127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子部品と隣接して設けられる回路基板上の電気回路を有し、電子部品と隣接して設けられる回路基板に関するものである。
回路基板に形成される電気回路、および電子部品を流れる電流が変化すると、電気回路および電子部品の近傍の磁束密度が変化する所謂磁界ノイズの放射が生じる。磁界ノイズは、電子部品又は電気回路に誘導電流を誘起して、電子部品の誤作動や、電気回路を流れる信号の乱れを引き起す。
従来、この磁界ノイズを低減する手法として、特許文献1に開示されているような電子部品又は当該電子部品の周囲に位置する回路を囲むような環状の閉ループ回路を備える回路基板がある。環状の閉ループ回路には、電気回路および電子部品による磁束密度の変化によって、誘導電流が誘起される。この誘導電流は、レンツの法則に則り、電気回路および電子部品による磁束密度の変化を妨げる方向に流れる。この誘導電流によって、環状の閉ループ回路による電気回路および電子部品による磁束密度の変化を妨げる磁束密度の変化が生じ、その結果、電気回路および電子部品からの磁界ノイズの放射の低減を試みている。
特開2002−368358号公報
さて、近年の電気回路には、さらなる小型化が要望されている。電気回路の小型化に伴って電子部品および電気回路はさらに密集して配置されている。故に、磁界ノイズによる誘導電流が誘起され易くなる。そこで、特許文献1に開示の手法を用いて磁界ノイズの低減を試みた結果、以下の問題が生じることが判明したのである。
まず、電子部品および当該電子部品の周囲に位置する電気回路には種々の方向に電流が流れるので、磁束方向の異なる複数の磁束密度の変化が電子部品および電気回路の各箇所で生じる。故に、電子部品又は電気回路を囲むような環状の閉ループ回路の各箇所には、磁束方向の異なる複数の磁束密度の変化が作用する。すると、これら複数の磁束密度の作用によって、環状の閉ループ回路の各箇所に誘起された誘導電流が相互に打ち消し合ってしまう。したがって閉ループ回路は、磁界ノイズを低減するための磁束密度の変化を生じさせられないのである。
加えて、電子部品又は電気回路を囲むような環状の閉ループ回路を回路基板に設ける場合、電気回路の各配線を迂回しなければならない。故に、回路基板の面積を拡大、又は回路基板のさらなる多層化等が必要となる。これにより、電気回路の小型化の要望に応えることができないおそれがあるのである。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、小型化を実現しつつ磁界ノイズを低減する回路基板を提供することである。
上記目的を達成するために、請求項1に記載の発明は、電気回路及び環状の閉ループ回路を有し、電子部品と隣接して設けられ、電気回路が複数の層に亘り形成される多層の回路基板であって、閉ループ回路は、回路基板厚方向にて電子部品と相対する当該回路基板の領域内に複数形成され、複数の前記閉ループ回路は、複数の層に設けられることを特徴とする。
この発明によれば、回路基板の板厚方向にて電子部品と相対する当該基板の領域内に設けられる環状の閉ループ回路には、電子部品から放射される磁界ノイズが主に作用し、電子部品が接続された電気回路から放射される磁界ノイズは作用し難い。故に環状の閉ループ回路には、電気回路から放射される磁界ノイズによって誘起される誘導電流に妨げられることなく、電子部品から放射される磁界ノイズによって誘起される誘導電流が流れる。この誘導電流は、レンツの法則に則って、電子部品から放射される磁界ノイズである磁束密度の変化を妨げる方向に流れる。この誘導電流によって、環状の閉ループ回路は電子部品による磁束密度の変化を妨げる磁束密度の変化を生じさせることができるのである。
加えて、電子部品と相対する領域内は電子部品による磁束密度の変化量が大きい。このため、電気回路の配線は、電子部品と相対する領域内を避けて設けられる。故に閉ループ回路は、電子部品と相対する領域内に設けられることで、電気回路の各配線を迂回する必要がなくなる。よって、回路基板の大型化は抑制されるのである。
したがって、小型化を実現しつつ、磁界ノイズを低減する回路基板を提供することができるのである
加えて、電子部品による磁束密度の変化から誘起される誘導電流は、電子部品と相対する領域内の回路基板に備えられた複数の閉ループ回路のそれぞれに流れる。故に、複数の閉ループ回路において生じさせられる磁束密度の変化量の総和を増加できる。したがって、さらに磁界ノイズを低減する回路基板を提供することができるのである。
さらに、多層の回路基板においては、複数の閉ループ回路を複数の層に設ける。故に、複数の閉ループ回路を電子部品と相対する限られた領域内に設けることが容易となる。したがって、複数の閉ループ回路において生じさせられる磁束密度の変化量の総和を増加して、さらに磁界ノイズを低減する回路基板を、小型化を実現したままで提供し得るのである。
請求項2に記載の発明では、閉ループ回路は、電気回路と電気的に離間されることを特徴とする。この発明によれば、閉ループ回路が電気回路と電気的に離間されていることにより、電子部品による磁束密度の変化から誘起される誘導電流は、閉ループ回路のみを流れる。これにより、閉ループ回路内に確実に誘導電流を流すことができるので、閉ループ回路で生じる磁束密度の変化量を増加できる。したがって、確実に磁界ノイズを低減する回路基板を提供することができるのである。
請求項に記載の発明においては、電子部品は、電気回路と接続され、回路基板の表面上に実装される。また、請求項に記載の発明においては、電子部品は、別の回路基板の表面上に実装される。この発明によれば、回路基板と隣接する電子部品は、具体的には、当該回路基板上に実装されてもよく、また、当該回路基板とは別の回路基板上に実装されてもよい。
請求項に記載の発明では、電子部品は、導線が周回状に設けられるコイルであることを特徴とする。この発明によれば、電子部品であって、導線が周回状に設けられるコイルは、電流の変化によって生じる近傍の磁束密度の変化量が特に大きい。故に、コイルによる磁束密度の変化は、他の電子部品又は電気回路に誘導電流を誘起して、誤作動や信号の乱れを引き起す要因となり易い。一方で、磁束密度の変化量が大きいため、閉ループ回路にはさらに多くの誘導電流が流れる。したがって、閉ループ回路で生じる磁束密度の変化量を増加でき、閉ループ回路を設けることによる磁界ノイズの低減効果を顕著に獲得し得るのである。
請求項に記載の発明では、閉ループ回路の平面方向が、導線の周回中心の軸方向と直交することを特徴とする。この発明によれば、導線の周回中心の軸方向と閉ループ回路の平面方向とが直交することにより、周回状に設けられた導線を流れる電流によって生じる磁束の方向が、閉ループ回路の平面方向と直交することとなる。これにより、閉ループ回路によって囲われた領域を通過する磁束密度の変化量が大きくなるので、当該閉ループ回路にはさらに多くの誘導電流が流れる。したがって、閉ループ回路で生じる磁束密度の変化量を増加でき、閉ループ回路を設けることによる磁界ノイズの低減効果をさらに顕著に獲得し得るのである。
請求項に記載の発明では閉ループ回路によって囲われた領域の中心が、導線の周回中心の軸線上に位置することを特徴とする。この発明によれば、導線の周回中心の軸線上は、最も磁束密度の変化量が大きい。故に、閉ループ回路によって囲われた領域の中心が導線の周回中心(巻き中心)の軸線上に配置されることにより、閉ループ回路によって囲われた領域を通過する磁束密度の変化を最大にできる。これにより、閉ループ回路にはさらに多くの誘導電流が流れて、閉ループ回路で生じる磁束密度の変化量が増加する。したがって、閉ループ回路を設けることによる磁界ノイズの低減効果を最大限に獲得し得るのである。
以下、本発明の複数の実施形態を図面に基づいて説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する。
(第一実施形態)
図1は、本発明の第一実施形態による回路基板10である。回路基板10の表面上には、積層インダクタ30、および図示しないその他の電子部品が実装されている。尚、便宜的に積層インダクタ30が実装されている面側(図2の上方)を回路基板10の表面側とする。
(構成)
以下、第一実施形態の構成について説明する。
図2に示すように、回路基板10は、電気回路が複数の層に亘り形成されている多層基板であって、電気回路に含まれる4つの配線層13を備える4層基板である。回路基板10は、配線層13に加えて、絶縁層11、スルーホール15、および被覆層17を備えている。絶縁層11は、絶縁性材料であって、ガラス繊維の織物であるガラス繊維布をエポキシ樹脂によって固めたガラス・エポキシ板により形成されている。絶縁層11は、表面側絶縁層11a、内部絶縁層11b、裏面側絶縁層11cを有している。
配線層13は、導電性材料である銅箔等からなり、所定の配線パターンに形成されている。配線層13は、表面側信号層13a、裏面側信号層13d、電源配線層13b、および接地配線層13cを有している。表面側信号層13aおよび裏面側信号層13dは、回路基板10に実装されている各電子部品間を電気的に接続されており、各信号層13a,13dによって各電子部品間での電気信号の交信が行われる。表面側信号層13aは表面側絶縁層11aの表面側に、裏面側信号層13dは裏面側絶縁層11cの裏面側に、それぞれ形成されている。電源配線層13bは各電子部品へ接続されており、電源配線層13bによって各電子部品に電力が供給される。接地配線層13cは各電子部品へ接続されており、接地配線層13cによって各電子部品における接地が行われている。
スルーホール15は、絶縁層11および配線層13を板厚方向に貫通する貫通孔である。スルーホール15の周壁部および表面側開口部の周縁部には、導電性材料である銅材等からなるスルーホール・メッキ16が設けられている。スルーホール・メッキ16は、表面側開口部の周縁部に設けられた実装部16aと、周壁部に設けられた接続部16bとを形成している。実装部16aは、表面側信号層13aの表面側に設けられており、はんだ18によって積層インダクタ30が表面側に接続されている。また実装部16aは、接続部16bによって電源配線層13bと電気的に接続されている。これらによって、スルーホール・メッキ16により電源配線層13bと積層インダクタ30との電気的な接続が形成されている。
被覆層17は、表面側絶縁層11aおよび表面側信号層13aの表面側と、裏面側絶縁層11cおよび裏面側信号層13dの裏面側とに形成される薄膜状の被覆である。被覆層17は、耐熱性を備えた絶縁性材料であるエポキシ樹脂系材料等により形成されている。被覆層17は、実装部16aの表面側等には形成されておらず、はんだ18による各電子回路の接続を妨げないようにされている。
積層インダクタ30は、周回中心31cを基準に導線が周回状に設けられたコイルである。積層インダクタ30は、内部電極31、フェライトコア33、および外部電極32等を有している。積層インダクタ30は、数分の1周分に相当する導線パターンが印刷されたフェライトからなる薄いシート基材を積層することにより形成されている。内部電極31は積層された導線パターンからなっており、フェライトコア33は積層されたフェライトの基材にからなっている。積層インダクタ30の周回中心31cの軸線は、回路基板10の平面方向に対して直交している。また外部電極32は、周回状に配置された内部電極31と電気的に接続されているとともに、回路基板10の配線層13と接続される接点部32aを有している。
また、積層インダクタ30は、直流電力を別の直流電力に変換するDC−DC電源回路と接続された平滑用のインダクタである。DC−DC電源回路における積層インダクタ30には、パルス状の電圧が印加される。これにより、図1に示すように、当該積層インダクタ30の内部電極31を流れる電流Icも時間によって変化する。すると、内部電極31を流れる電流Icによって生じる積層インダクタ30近傍の磁束Bcの密度が変化して、磁界ノイズの放射が生じる。
以上のような構成による回路基板10の製造方法について説明する。回路基板10の製造には、内部回路形成工程、積層工程、スルーホール形成工程、外部回路形成工程、および被覆工程等を実施する。
内部回路形成工程においては、まずガラス・エポキシ板の両面に銅箔が予め張られている両面銅張板を準備する。尚、両面銅張板のガラス・エポキシ板が内部絶縁層11bに、両面に張られた銅箔が電源配線層13bおよび接地配線層13cに、それぞれ該当する。この両面銅張板の両面に張られた銅箔に、紫外線が照射されることにより溶解性が増加する感光剤を含んだ膜材を塗布する。また、電源配線層13bおよび接地配線層13cの配線パターンを印刷したマスクフィルムを作成する。このマスクフィルムを銅箔に被せた状態下、当該銅箔に紫外線を照射して、配線パターン以外の位置に塗布された膜材の溶解性を増加させる。このように加工した両面銅張板をアルカリ溶液等に浸し、紫外線が照射された膜材を除去する。これにより、電源配線層13bおよび接地配線層13cの配線パターンに位置しない箇所の銅箔が外表面に露出する。そして、金属腐食性のある薬品例えば塩化第二鉄溶液等に浸すことにより、露出している銅箔を腐食させて電源配線層13bおよび接地配線層13cの配線パターンを残留させる。
積層工程においては、内部回路形成工程によって電源配線層13bおよび接地配線層13cが形成された両面銅張板の両面に、ガラス・エポキシ板の片面に銅箔が予め張られている片面銅張板を、銅箔が張られていた面を外側にして接着する。これにより、絶縁層11と配線層13とが交互に積層された積層基板を得る。尚、表面側に張られた片面銅張板のガラス・エポキシ板および銅箔が、表面側絶縁層11aおよび表面側信号層13aに該当する。加えて、裏面側に張られた片面銅張板のガラス・エポキシ板および銅箔が、裏面側絶縁層11cおよび表面側信号層13dに該当する。
スルーホール形成工程においては、まず積層工程において得た積層基板に、NCボール盤等によりスルーホール15を穿設する。次に積層基板に銅メッキを施し、スルーホール15の周壁部および積層基板の両外表面部に銅製の膜を形成する。この銅製の膜により、電源配線層13bおよび接地配線層13cと、表面側信号層13aおよび裏面側信号層13dとの所望の接続を形成する。その後、銅製の膜の表面を酸化する黒化処理を施して、銅製の膜の積層基板からの剥がれを抑制する。
外部回路形成工程においては、スルーホール形成工程によって銅製の膜が形成された積層基板に、内部回路形成工程と同様の感光剤を含んだ膜材を塗布する。また、表面側信号層13aおよび裏面側信号層13dの配線パターンを印刷したマスクフィルムを作成する。このマスクフィルムを積層基板の外表面の銅箔に被せた状態下、当該銅箔に紫外線を照射して、配線パターン以外の位置に塗布された膜材の溶解性を増加させる。このように加工した積層基板をアルカリ溶液等に浸し、紫外線が照射された膜材を除去する。これにより、表面側信号層13aおよび裏面側信号層13dの配線パターンに位置しない箇所の銅箔が外表面に露出する。そして、金属腐食性のある薬品、例えば塩化第二鉄溶液等に浸すことにより、露出している銅箔を腐食させて、表面側信号層13aおよび裏面側信号層13dの配線パターンを残留させる。
被覆工程においては、外部回路形成工程によって表面側信号層13aおよび裏面側信号層13dの配線パターンが形成された積層基板に、被覆層17を被覆する。まず、はんだ18によって電子部品を実装するために必要な部分である実装部16aに位置しない積層基板の外表面に、スクリーン印刷等により、紫外線硬化性を備えるエポキシ樹脂を塗布する。そして、このエポキシ樹脂に紫外線を照射して硬化させ、被覆層17を形成する。
以上のような工程によって製造された回路基板10の実装部16aに、積層インダクタ30の接点部32aを接触させた状態下、はんだ18によって実装部16aと接点部32aとをはんだ付けする。これにより、積層インダクタ30は、回路基板10の電気回路をなす電源配線層13bと接続されて、当該回路基板10に実装される。加えて、積層インダクタ30と同様に、図示しない各電子部品を、配線層13のいずれかに適宜接続することにより、回路基板10には電気回路が形成される。
(特徴部分)
以下、第一実施形態の特徴部分について説明する。
図1に示すように、回路基板10は、当該回路基板10と隣接する積層インダクタ30と相対する領域内に、環状の閉ループ回路50を備えている。回路基板10に形成される電気回路と、閉ループ回路50とは、電気的に離間されている。また回路基板10は、積層インダクタ30と相対する領域内に複数の閉ループ回路50を備えており、外周側から閉ループ回路51,52,53とする。図2に示すように、この複数の閉ループ回路51,52,53のうち、閉ループ回路51,53は裏面側信号層13dに、閉ループ回路52は表面側信号層13aに、それぞれ設けられている。
また回路基板10に実装されている積層インダクタ30の周回中心31cの軸方向が、当該回路基板10の平面方向と直交していることにより、閉ループ回路50の平面方向と積層インダクタ30の周回中心31cの軸方向とが直交している。さらに、それぞれの閉ループ回路51,52,53によって囲われた領域の中心50cが、積層インダクタ30の周回中心31cの軸線上に位置している。
さらに回路基板10が備えている閉ループ回路50は、回路基板10の製造工程のうち、外部回路形成工程において形成する。外部回路形成工程に用いるマスクフィルムに、表面側信号層13aおよび裏面側信号層13dの配線パターンとともに、閉ループ回路50のパターンを印刷する。これにより、回路基板10の両外表面部に表面側信号層13aおよび裏面側信号層13dの配線パターンを残留させるとともに、各閉ループ回路51,52,53のパターンも合わせて残留させることができる。
以上説明した第一実施形態において、閉ループ回路50には、積層インダクタ30から放射される磁界ノイズが主に作用し、積層インダクタ30が接続された電源配線層13bを含む電気回路等から放射される磁界ノイズは作用し難い。故に、図1に示すように、各閉ループ回路51,52,53には、電気回路から放射される磁界ノイズによって誘起される誘導電流に妨げられることなく、積層インダクタ30から放射される磁界ノイズによって誘起された誘導電流Ilが流れる。この誘導電流Ilは、レンツの法則に則って、積層インダクタ30から放射される磁界ノイズである磁束Bcの密度の変化を妨げる方向に流れる。この誘導電流Ilによって、各閉ループ回路51,52,53は積層インダクタ30による磁束Bcの密度の変化を妨げる磁束Blの密度の変化を生じさせることができるのである。
加えて、積層インダクタ30と相対する領域内は、当該積層インダクタ30による磁束Bcの密度の変化量が大きい。故に、電気回路をなす配線層13のうち特に表面側信号層13aおよび裏面側信号層13dの配線パターンは、積層インダクタ30による磁界ノイズの影響を低減するため、積層インダクタ30と相対する領域内を避けて設けられている。そのため、閉ループ回路50が、積層インダクタ30と相対する領域内に設けられることで、各信号層13a,13dを迂回する必要がなくなり、回路基板10の大型化を抑えることができるのである。
したがって、小型化を実現しつつ、磁界ノイズを低減する回路基板10を提供することができるのである。
また第一実施形態においては、閉ループ回路50が回路基板10に形成された電気回路と電気的に離間されていることにより、積層インダクタ30による磁束Bcの密度の変化から誘起される誘導電流Ilは、閉ループ回路50のみを流れる。これにより、閉ループ回路50内に確実に誘導電流Ilを流すことができるので、閉ループ回路50で生じる磁束Blの密度の変化量を増加できる。したがって、確実に磁界ノイズを低減する回路基板10を提供することができるのである。
さらに第一実施形態においては、積層インダクタ30による磁束Bcの密度の変化から誘起される誘導電流Ilは、積層インダクタ30と相対する領域内の回路基板10に備えられた複数の閉ループ回路51,52,53のそれぞれに流れる。故に、複数の閉ループ回路51,52,53において生じさせられる磁束Blの密度の変化量の総和を増加できる。したがって、さらに磁界ノイズを低減する回路基板10を提供することができるのである。
また加えて第一実施形態においては、回路基板10の複数の配線層13に、複数の閉ループ回路51,52,53を設けることにより、積層インダクタ30と相対する限られた領域内に複数の閉ループ回路51,52,53を容易に設けることができる。したがって、複数の閉ループ回路51,52,53において生じさせられる磁束Blの密度の変化量の総和を増加して、さらに磁界ノイズを低減する回路基板10を、小型化を実現したままで提供し得るのである。
さらに加えて第一実施形態においては、近傍の磁束Bcの密度の変化量が特に大きい積層インダクタ30は、他の電子部品又は電気回路に誘導電流を誘起して、誤作動や信号の乱れを引き起す要因となり易い。一方で、磁束Bcの密度の変化量が大きいため、閉ループ回路50にはさらに多くの誘導電流Ilが流れ、より大きい磁束Blの密度の変化を生じされられる。したがって、積層インダクタ30と相対する領域内に閉ループ回路50を設けることで、磁界ノイズの低減効果を顕著に獲得し得るのである。
またさらに第一実施形態においては、積層インダクタ30の周回中心31cの軸方向と、閉ループ回路50の平面方向とが直交しているので、積層インダクタ30によって生じる磁束Bcの方向が、閉ループ回路50の平面方向と直交することとなる。これにより、閉ループ回路50によって囲われた領域を通過する磁束Bcの密度の変化量が大きくなるので、当該閉ループ回路50にはさらに多くの誘導電流Ilが流れる。したがって、閉ループ回路50で生じる磁束Blの密度の変化量を増加でき、閉ループ回路50を設けることによる磁界ノイズの低減効果をさらに顕著に獲得し得るのである。
またさらに加えて第一実施形態においては、最も磁束Bcの密度の変化量が大きい積層インダクタ30の周回中心31cの軸線上に、閉ループ回路の領域中心50cが配置されている。故に、閉ループ回路50によって囲われた領域を通過する磁束Bcの密度の変化を最大にできる。これにより、閉ループ回路50にはさらに多くの誘導電流Ilが流れて、磁束Blの密度の変化量を増加できる。したがって、閉ループ回路50を設けることによる磁界ノイズの低減効果を最大限に獲得し得るのである。
加えて第一実施形態においては、各閉ループ回路51,52,53の追加による製造方法の違いは、外部回路形成工程において形成するマスクフィルムへの各閉ループ回路51,52,53のパターンの印刷のみである。故に、製造工程の追加等による回路基板10のコスト上昇を伴うことなく、磁界ノイズの低減効果を獲得し得るのである。
(第二実施形態)
図4に示すように、本発明の第二実施形態は第一実施形態の変形例である。本発明の第二実施形態による回路基板110は、第一実施形態の回路基板10のように積層インダクタ30を実装しておらず、別の回路基板120の表面上に実装された積層インダクタ30と隣接して設けられている。回路基板110は、4層基板であって、3つの絶縁層11、4つの配線層13、および被覆層17を備えている。絶縁層11は、表面側絶縁層11a、内部絶縁層11b、および裏面側絶縁層11cを有している。これらの絶縁層11に絶縁されて、配線層13である表面側信号層13a、裏面側信号層13d、電源配線層13b、および接地配線層13cが所定の配線パターンに形成されている。
回路基板110の積層インダクタ30と相対する領域内には、第一実施形態の回路基板10と同様に、複数の環状の閉ループ回路51,52,53が設けられている。複数の閉ループ回路51,52,53のうち、閉ループ回路51,53は裏面側信号層13dに、閉ループ回路52は表面側信号層13aに、それぞれ設けられている。
また回路基板110は、積層インダクタ30の周回中心31cの軸方向が当該回路基板110の平面方向と直交して配置されている。これにより、閉ループ回路50の平面方向と、積層インダクタ30の周回中心31cの軸方向とが直交している。さらに、それぞれの閉ループ回路51,52,53によって囲われた領域の中心50cが、積層インダクタ30の周回中心31cの軸線上に位置している。
図3に示すように、別の回路基板120に形成される電気回路を通じて、積層インダクタ30にパルス状の電圧が印加されると、当該積層インダクタ30の内部電極31を流れる電流Icも時間によって変化する。これにより、内部電極31を流れる電流Icによって積層インダクタ30近傍の磁束Bcの密度が変化して、磁界ノイズの放射が生じる。
第二実施形態における閉ループ回路51,52,53には、積層インダクタ30から放射される磁界ノイズである磁束Bcの密度の変化によって、この磁束Bcの密度の変化を妨げる方向に誘導電流Ilが流れる。この誘導電流Ilによって、閉ループ回路51,52,53は積層インダクタ30による磁束Bcの密度の変化を妨げる磁束Blの密度の変化を生じさせることができる。したがって、磁界ノイズを低減する回路基板110を提供することができるのである。
(他の実施形態)
以上、本発明の各実施形態について説明したが、本発明は上記実施形態に限定して解釈されるものではなく、その要旨を逸脱しない範囲内において種々の実施形態に適用することができる。
上記実施形態において回路基板10,110は、一つの積層インダクタ30と相対する領域内に閉ループ回路50を備えていた。しかし、複数の積層インダクタ30が隣接して実装され、且つこれら複数の積層インダクタ30から生じる磁束の方向が同一であれば、複数の積層インダクタ30と相対する領域内に亘って閉ループ回路50を設けてもよい。
上記実施形態においては、複数の閉ループ回路51,52,53が、配線層13のうちの表面側信号層13aと裏面側信号層13dとに設けられていたが、閉ループ回路51,52,53は電源配線層13bや接地配線層13cに設けられていてもよい。また閉ループ回路50は複数でなくてもよい。さらに、回路基板10,110は単層の回路基板や、4層よりも多層の回路基板であってもよく、その製造方法も限定しない。
上記実施形態においては、閉ループ回路51,52,53の平面方向と、積層インダクタ30の内部電極31の周回中心31cとが直交するよう配置されていたが、積層インダクタ30が実装される向きは限定しない。また、閉ループ回路50によって囲われた領域の中心50cが、積層インダクタ30の周回中心31cの軸線上に位置していなくてもよい。
上記実施形態においては、回路基板10,110は、積層インダクタ30と相対する領域内に閉ループ回路50を備えていたが、請求項に記載の電子部品は積層インダクタ30に限定するものではない。例えば、請求項に記載の電子部品は、絶縁皮膜付き導線を螺旋状に巻いた巻線インダクタや、セラミッック等の基材に金属膜を蒸着させてなる薄膜インダクタ等のコイルであってもよい。また、コイルに限定する必要はなく、電子部品であればマイクロプロセッサ等や、その他の受動素子であってもよい。
本発明の第一実施形態による回路基板のノイズ低減効果を説明するための模式図である。 本発明の第一実施形態による回路基板および積層インダクタの断面図であって、図1のII−II線断面図である。 本発明の第二実施形態による回路基板のノイズ低減効果を説明するための模式図である。 本発明の第二実施形態による回路基板および積層インダクタの断面図であって、図3のIV−IV線断面図である。
符号の説明
10,110 回路基板、11 絶縁層、11a 表面側絶縁層、11b 内部絶縁層、11c 裏面側絶縁層、13 配線層、13a 表面側信号層、13b 電源配線層、13c 接地配線層、13d 裏面側配線層、15 スルーホール、16 スルーホール・メッキ、16a 実装部、16b 接続部、17 被覆層、18 はんだ、30 積層インダクタ(電子部品・コイル)、31 内部電極、31c 周回中心、32 外部電極、33 フェライトコア、50,51,52,53 閉ループ回路、50c 領域中心、Bc,Bl 磁束、Ic 電流、Il 誘導電流

Claims (7)

  1. 電気回路及び環状の閉ループ回路を有し、電子部品と隣接して設けられ、前記電気回路が複数の層に亘り形成される多層の回路基板であって、
    前記閉ループ回路は、前記回路基板の板厚方向にて前記電子部品と相対する当該回路基板の領域内に複数形成され
    複数の前記閉ループ回路は、複数の層に設けられることを特徴とする回路基板。
  2. 前記閉ループ回路は、前記電気回路と電気的に離間されることを特徴とする請求項1に記載の回路基板。
  3. 前記電子部品は、前記電気回路と接続され、表面上に実装されることを特徴とする請求項1又は2に記載の回路基板。
  4. 前記電子部品は、別の回路基板の表面上に実装されることを特徴とする請求項1又は2に記載の回路基板。
  5. 前記電子部品は、導線が周回状に設けられるコイルであることを特徴とする請求項1〜4のいずれか一項に記載の回路基板。
  6. 前記閉ループ回路の平面方向が、前記導線の周回中心の軸方向と直交することを特徴とする請求項に記載の回路基板。
  7. 前記閉ループ回路によって囲われた領域の中心が、前記導線の周回中心の軸線上に位置することを特徴とする請求項5又は6に記載の回路基板
JP2008217200A 2008-08-26 2008-08-26 回路基板 Expired - Fee Related JP5336127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008217200A JP5336127B2 (ja) 2008-08-26 2008-08-26 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008217200A JP5336127B2 (ja) 2008-08-26 2008-08-26 回路基板

Publications (2)

Publication Number Publication Date
JP2010056166A JP2010056166A (ja) 2010-03-11
JP5336127B2 true JP5336127B2 (ja) 2013-11-06

Family

ID=42071792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008217200A Expired - Fee Related JP5336127B2 (ja) 2008-08-26 2008-08-26 回路基板

Country Status (1)

Country Link
JP (1) JP5336127B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5879679B2 (ja) * 2010-09-24 2016-03-08 株式会社村田製作所 回路基板、及び、ノイズ対策部品の配置方法
JP2014072483A (ja) * 2012-10-01 2014-04-21 Fujitsu Semiconductor Ltd 半導体装置
JP2014179444A (ja) * 2013-03-14 2014-09-25 Denso Corp 電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244499U (ja) * 1985-09-05 1987-03-17
JPS6282799U (ja) * 1985-11-14 1987-05-27
JP2810182B2 (ja) * 1990-01-10 1998-10-15 ティーディーケイ株式会社 混成集積回路部品の構造
JP4702581B2 (ja) * 2001-01-09 2011-06-15 日立金属株式会社 積層型多連トランスおよびこれを用いた差動伝送ケーブル
JP4587603B2 (ja) * 2001-06-11 2010-11-24 株式会社日本自動車部品総合研究所 電子装置
JP2005019553A (ja) * 2003-06-24 2005-01-20 Denso Corp プリント配線板

Also Published As

Publication number Publication date
JP2010056166A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
US7929320B2 (en) Inductor built-in wiring board having shield function
JP5005427B2 (ja) 多層プリント配線板の製造方法
US7417523B2 (en) Ultra-thin flexible inductor
US9265158B2 (en) Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
US9508483B2 (en) Inductor device, method for manufacturing the same and printed wiring board
US8586875B2 (en) Wiring board and method for manufacturing the same
JP6766740B2 (ja) プリント配線基板およびスイッチングレギュレータ
EP3108723B1 (en) Device, system and method for reducing partial discharge in high voltage planar transformers
KR20160111153A (ko) 인덕터 및 인덕터의 제조 방법
CN104349575A (zh) 柔性电路板及其制作方法
JP2008147297A (ja) 超小型電力変換装置
US8004382B2 (en) Inductor device, and method of manufacturing the same
JP2009016504A (ja) インダクタ内蔵型多層配線基板
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN114071872A (zh) 电路板组件及其制备方法、电子设备
JP5336127B2 (ja) 回路基板
JP4305944B2 (ja) 回路基板
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
JP2002324962A (ja) インダクタ内蔵のプリント配線板及びその製造方法
JP5485196B2 (ja) 高伝導化プリント基板、およびその製造方法
US20230371177A1 (en) Sidewall plating of circuit boards for layer transition connections
WO2022070844A1 (ja) 基板コイル及びトランス
JP2004040025A (ja) シート型トランス及び電子機器
JP2021197454A (ja) 配線基板及び配線基板の製造方法
TW202239285A (zh) 電路板及其製造方法及具備所述電路板的電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5336127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees