JP4305944B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP4305944B2 JP4305944B2 JP2003103655A JP2003103655A JP4305944B2 JP 4305944 B2 JP4305944 B2 JP 4305944B2 JP 2003103655 A JP2003103655 A JP 2003103655A JP 2003103655 A JP2003103655 A JP 2003103655A JP 4305944 B2 JP4305944 B2 JP 4305944B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit board
- counter electrode
- opening
- inductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インダクタ素子を有する多層の回路基板に関するものであり、特に、インダクタ素子に対向して配置される平面電極を有する回路基板に関するものである。
【０００２】
【従来の技術】
従来のインダクタを有する回路基板の例として、回路基板の配線層において配線パターンを周回させてインダクタを形成し、さらにインダクタとは異なる配線層にインダクタに対向するように接地電極を設けるものがある(例えば、特許文献１、２参照)。
これらの回路基板は、基本的に図17の斜視図によって表現される。回路基板1700は、4つの配線層、すなわち第１配線層〜第４配線層1701〜1704を有する。第2配線層1702にはインダクタ1705が形成されている。第3配線層1703には接地電極1706が形成されている。インダクタ1705は層間接続用のビアホール1707、1708内に埋め込まれた導電性プラグ1707a、1708aによって第1配線層に接続され、マイクロストリップラインを構成する配線1709によって他の素子や基板外部に接続されている。
このように構成された回路基板1700は接地電極1706を設けることにより、外部からの電磁気的な影響を防ぐシールド構造を実現したり、インダクタ1705や配線1709のインピーダンスコントロールを行ったりする効果を有する。
【０００３】
【特許文献１】
特開平8-8672号公報
【特許文献２】
特開平5-335866号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、このように構成された回路基板は、以下に示すような二つの問題点を有するものであった。
第１の問題点は対向電極に発生する渦電流によってインダクタンスが低下することである。図18は、渦電流によるインダクタンスの低下の原理を示すために、インダクタ1705と対向電極である接地電極1706だけを抜き出した原理図である。インダクタに電流1801が流れると、インダクタ1705の周囲に磁界1802が発生する。電流が交流の場合には、電流1801と磁界1802の向きと大きさが時間の経過に伴って変化する。このインダクタ1705に近接して接地電極1706が存在すると、この接地電極1706にはこの磁界の変化を打ち消そうとして渦電流1803が発生する。この渦電流1803による磁界1804によってインダクタの磁界1802が減少する。このような原理によって、平面電極をインダクタに対向して配置するとインダクタンスが減少する。
第２の問題点は、インダクタと対向電極の間に発生する寄生容量によって、インダクタ自身の自己共振周波数が低下することである。インダクタの自己共振周波数とは、素子がインダクタとして振舞う最大の周波数を表し、周波数を増加させていったときにインダクタ素子のリアクタンスが正から負に最初に変化する周波数で表される。
この自己共振周波数が対向電極によって低下する原理を、図19を用いて説明する。図19(a)はインダクタ1705と接地電極1706だけを抜き出した原理図で、図19(b)は図19(a)のインダクタの簡易的な等価回路モデルである。図19(b)において、L0は素子のインダクタンス分、R0は導体損や誘電損などの損失分、Clは配線パターンを周回させることによって隣り合った配線間の寄生容量、Ci、Coはインダクタと対向電極の間の寄生容量である。この等価回路定数を用いて、インダクタを内側の端子から見た時の自己共振周波数fresは、数１のように表される。
【０００５】
【数１】
数１から分かるように、インダクタと対向電極との寄生容量Ciが増加すると、自己共振周波数fresは減少する。このような原理により、平面電極をインダクタに対向させて配置すると、寄生容量が発生してインダクタの自己共振周波数が減少する。
本発明はこのような問題点を解決するためになされたものであり、対向電極に渦電流や寄生容量が発生するのを抑制し、インダクタのインダクタンスや自己共振周波数が低下するのを防ぐことを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明の回路基板は、絶縁体上に形成されたインダクタ素子と、前記インダクタ素子に対向するように形成された接地電極または電源電極である対向電極を有する回路基板において、前記対向電極に、前記インダクタ素子と対向する領域に前記対向電極を抜いた開口部を設けたことを特徴とする。（請求項１）
また、本発明の回路基板は、前記インダクタ素子が、配線パターンを螺旋状に周回させた部分を含むことを特徴とする。
また、本発明の回路基板は、前記インダクタ素子が、螺旋状に周回させた配線パターンを異なる配線層に積層させた積層インダクタであることを特徴とする。
また、本発明の回路基板は、前記インダクタ素子が、配線パターンを蛇行させた部分を含むことを特徴とする。
また、本発明の回路基板は、前記インダクタ素子が螺旋状に周回させた配線パターンを含み、前記対向電極に設ける開口部が、前記インダクタ素子の配線パターンの周回部分に内接する円の中心から対向電極に下ろした垂線の足から、前記内接円の半径以上離れ、かつ前記内接円の半径の３倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする。（請求項５）
また、本発明の回路基板は、前記インダクタ素子が螺旋状に周回させた配線パターンを異なる配線層に積層させた積層インダクタであって、前記対向電極に設ける開口部が、積層インダクタの複数の配線層に設けた周回部分のそれぞれの内接円を基準に、複数の内接円の中心を結んだ多角形の重心から対向電極に下ろした垂線の足から、複数の内接円の半径の平均で求まる距離以上離れ、かつ前記内接円の半径の平均の３倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする。（請求項６）
また、本発明の回路基板は、前記インダクタ素子が配線パターンを蛇行させた部分を含み、前記対向電極に設ける開口部が、前記インダクタ素子の配線パターンの蛇行部分に外接する円の中心から対向電極に下ろした垂線の足から、前記外接円の半径の1.5倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする。（請求項７）
また、本発明の回路基板は、回路基板の絶縁層上に導体の配線パターンを形成することによって構成されることを特徴とする。（請求項９）
また、本発明の回路基板は、薄膜状に形成されていることを特徴とする。（請求項１０）
また、本発明の回路基板は、前記回路基板の絶縁材料が、樹脂材料・セラミック系材料・ガラス材料のいずれか一つまたは複数を含むことを特徴とする。（請求項１１）
【０００７】
（作用）
このようにインダクタと対向する平面電極に開口部を設けることによって、平面電極に発生する渦電流を抑制することができ、またインダクタと平面電極の間に発生する寄生容量を抑制することができる。したがって、本発明によれば、インダクタのインダクタンスの低下を抑制することができ、またインダクタの共振周波数の低下を抑制することができる。
【０００８】
【発明の実施の形態】
次に、本発明の実施の形態について、実施例に則し図面を参照して詳細に説明する。
(第1の実施例)
図1は本発明の第１の実施例の、インダクタと開口付対向電極を有する回路基板の斜視図であり、図２はそのインダクタ105の上面図である。この回路基板は４つの配線層とその間の３つの絶縁層からなるプリント基板であり、これら４つの配線層を上から第１配線層101、第２配線層102、第３配線層103、第４配線層104とする。第２配線層にはスパイラル状にインダクタ105が形成され、第３配線層にはインダクタに対向する電極（以後、対向電極という）として、接地電極106が形成されている。接地電極106には半径をφとする円形の開口部107が設けられている。第２配線層102と第３配線層103との間隔をｄとする。第1配線層101には外部接続用端子108、109が形成されており、それぞれの端子はビアホール110、111に埋設された導電性プラグ110a、111aを介して、図2に示すインダクタの内側端子201、外側端子202に接続されている。スパイラル状のインダクタ105について、内側の半径（以後、内径という）をri、外側の半径（以後、外径という）をro、配線幅をw、配線の間隔をs、インダクタの接続端子の直径をaとする。内側端子201の中心と、接地電極106の円形状の開口部107の中心は一致している。
【０００９】
各寸法の具体的な数値例として、d=0.26mm、w=s=0.1mm、a=0.6mm、ri=0.9mm、ro=1.6mmとする。開口部107の半径φは、φ＞riに設定する。特に、φ＞2riにすることが望ましい。この理由を、図３を用いて説明する。図3は、開口部107の半径φを広げたときのインダクタ105の特性図である。横軸にインダクタの内径riで規格化した開口部の半径φをとり、縦軸にインダクタンスをとっている。図３から分かるように、φ＞riである開口部を設けたときにインダクタンスが増加し、特にφ＞2riとしたときにインダクタンスが顕著に増加している。ここで、 ro =1.8 riであるので、換言すると、開口部はインダクタンス形成部に対向する部分を含みこれより幾分広くすることが望ましいことが分かる。
このような接地電極に開口部を設けた構造とすることにより、接地電極に発生していた渦電流の発生を減少させることができ、これによって渦電流によるインダクタの磁束の減少を抑えることができ、インダクタンスを増加させることができる。同時に、開口部によってインダクタと接地電極の間に発生する寄生容量を減少させることができ、インダクタの自己共振周波数を増加させることができる。
【００１０】
次に、本実施例の回路基板の製造方法について説明する。本実施例の回路基板は一括積層法により形成される。図4(a)に示す、熱可塑性樹脂材料を基板素材とする片面銅張積層板401に、エッチングを施して外部接続用端子108、109を形成する(図４(b))。次に、パターンの反対側の樹脂基板側にレーザビームを照射してビアホール110、111を形成する(図４(c))。
次に、ビアホール110、111内に導電ペーストを充填して導電性プラグ110a、111aを形成する。また、熱可塑性樹脂を用いた片面銅張積層板402、両面銅張積層板403にエッチングを施してスパイラル状のインダクタ105の形成された基板、接地電極106の形成された基板を作製し、これら3枚の基板を位置決めして重ねる(図４(d))。そして、プレスにより加熱・加圧することにより、図４(e)に示す本実施例の回路基板100を製造する。
本実施例では一括積層法により回路基板を作製したが、製造方法はこれに限るものではない。例えば、配線を下層より順次積み重ねていくビルドアップ方式を用いてもよい。この場合に、配線パターンは、エッチング法（サブトラクティブ法）、めっき法（アディティブ法）、厚膜法（スクリーン印刷法）、薄膜法のいずれかを用いて形成することができ、また層間接続方式は、ビアホールを埋める導電性プラグや開口(ビアホール)側壁をめっき膜で覆うプレーテッドスルーホールを用いることができる。
また、本実施例では開口部を設ける対向電極の例として接地電極を用いたが、インダクタに対向する電極であれば、開口部を設けることによって同じようにインダクタンスを増加させることができる。対向電極の例としては接地電極の他に、電源電極、キャパシタの電極、外部接続用電極などが挙げられる。また回路基板材料は樹脂材料に限るものではなく、セラミックやガラス製の基板を用いることができ、またこれらの材料を組み合わせて使用することもできる。
【００１１】
（変形例１）
第1の実施例では一括積層型基板を用い、ビアホールによって層間接続をした。レーザビームによるビアホールは隣り合う配線層間だけを接続することができるのに対し、貫通スルーホールを用いて基板全層を接続する手法もある。この貫通スルーホールを用いて本発明の回路基板を実現した例を、変形例１として示す。
図５は、本変形例の回路基板を示す斜視図である。図5において、図1に示した第1の実施例と同じ構成要素には同じ参照番号が付せられている。図１と異なる点は、外部接続用端子108、109とインダクタの内側端子201、外側端子202との層間接続をプレーテッドスルーホール501、502で行っている点と、接地電極106に開口部503を設け、プレーテッドスルーホール502と接地電極106が接続しないようにしている点である。接地電極に開口部503を設けることにより、貫通スルーホールを用いた本変形例の回路基板は、層間をビアホールにより接続した第1の実施例と同じ機能を有することができる。
【００１２】
次に、本変形例の回路基板の製造方法を説明する。ガラスエポキシ等を基板材料とする3枚の銅張積層板を用意し、そのうち内層として用いる銅張積層板にエッチングを施して、配線、端子、電極、スパイラルインダクタ等の内層パターンを形成する。次に、プリプレグを介して3枚の基板を積層・接着し、次いで、ドリルマシン等を用いてインダクタの端子201、202を貫通し、かつ、積層基板を貫通するスルーホールを開設する。その後、無電解銅めっきでスルーホール内側の絶縁面を導通化し、続いて全面を電解銅めっき法によりめっき層を形成する。最後に不要部分の銅層をエッチング除去して、プレーテッドスルーホール501、502により層間が接続された回路基板を作製する。
本変更例では、パネルめっき法によって最外層パターンを形成したが、パターン形成法はこれに限るものではなく、パターンめっき法などの他の手法を用いてもよい。
【００１３】
(第２の実施例)
次に、図６、図７を参照して本発明の第2の実施例を説明する。第1の実施例では、銅張積層板の銅箔をエッチングしてインダクタを形成したが、本実施例では薄膜技術を用いてインダクタを形成する。
本実施例の薄膜インダクタを内蔵した回路基板の断面図を図６に示す。図6において、図1、2に示した第1の実施例と同じ構成要素には同じ参照番号が付せられている。すなわち、回路基板600は４つの配線層とその間の3つの絶縁層からなる回路基板であり、配線層を上から第１配線層101、第２配線層102、第３配線層103、第４配線層104とする。第３配線層には開口部を有する接地電極106が形成される。第1配線層には外部接続用端子108、109が形成されており、それぞれの端子はビアホール110、111を埋め込む導電性プラグ110a、111aを介して、インダクタの内側端子201、外側端子202に接続されている。図１に示した第1の実施例と図６に示す本実施例が異なる点は、図1の実施例においては銅張積層板の銅箔をエッチングしてインダクタを形成しているのに対し、本実施例では絶縁性キャリア601の上に薄膜インダクタ602を形成している点である。その他の各部の寸法は第1の実施例と同じである。
各寸法の具体的な数値として、インダクタの配線幅w=25μm、配線間隔s=25μm、絶縁性キャリアの膜厚25μmとする。インダクタを薄膜プロセスを用いて形成することにより、通常の回路基板の導体パターン形成プロセスを用いてインダクタを形成した場合よりも、配線幅・配線間隔等を細かくすることができる。これにより設計の自由度が上がり、またインダクタ自体を小型化することができる。
【００１４】
次に、本実施例の回路基板の製造方法について説明する。薄膜インダクタ602は、ポリイミド樹脂等のフレキシブルフィルムからなる絶縁性キャリア601の上に、スパッタ法及びめっき法により膜厚が約10μmのCu膜を形成し、フォトリソグラフィ技術によってパターンニングして形成する。
この薄膜インダクタ602を内蔵した回路基板の製造方法を、図7を用いて説明する。図7(a)に示すように、予め接地電極106をエッチング法によってパターンニングしてあるガラスエポキシ樹脂等からなる絶縁樹脂基板702を用意し、その上に、上記の方法で形成した薄膜インダクタ602を有する絶縁性キャリアを位置合わせし、積層する。さらにその上下にプリプレグ701a、703 aを配置する。
次に、この積層体を加熱しながら圧着して一体化して、図7(b)に示すように、上下面に絶縁樹脂層701、703を有する積層体を形成する。
次に、図7(c)に示すように、絶縁樹脂層701のインダクタの端子上にレーザビームを照射してビアホール110、111を開ける。
次に、図7(d)に示すように、ビアホール110、111の内壁面と絶縁樹脂701の表面にめっき法によってCuから成る導電層を形成し、導電ペーストで穴埋めし、さらに絶縁樹脂層701表面の不要な導体をエッチングによって取り除くことによって、導電性プラグ110a、111aと外部接続用端子108、109を形成する。以上により、図６に示した、薄膜インダクタを内蔵した回路基板600を完成させる。
本実施例のようにインダクタとして薄膜インダクタを内蔵した回路基板の場合にも、隣接する接地電極に開口部を設けることによって、第1の実施例と同じ原理によってインダクタのインダクタンスと自己共振周波数を増加させることができる。
【００１５】
（第３の実施例）
第1の実施例、第２の実施例では、接地電極の開口部の形状は円形であった。しかし、開口部の形状はこれに限るものではない。本実施例では、インダクタのインダクタンスと自己共振周波数を増加するための開口部として、円形以外の形状を示す。
図8は、本実施例のインダクタを含む回路基板のうち、インダクタが形成された配線層と、対向電極が形成された配線層だけを示した斜視図である。801はインダクタ、802は対向電極であり、803は対向電極802にリング状に形成されたドーナツ状開口部である。φiはドーナツ状開口部803の内側の半径（以後、開口の内径という）、φoはドーナツ状開口部の外側の半径（以後、開口の外径という）である。ドーナツ状開口部の中心は、インダクタ801の中心から平面電極に下ろした垂線の足の位置にある。インダクタ801の寸法は図2に示した第1の実施例と同じであり、インダクタの内径riは0.9mmである。ドーナツ状開口部の大きさは、開口の内径φiがriと等しく0.9mm、開口の外径φoがriの3倍である2.7mmである。
すなわち、ドーナツ状開口部は、インダクタの中心から対向電極に下ろした垂線の足の位置を中心とし、開口の内径がインダクタの内径と等しく(φi=ri)、開口の外径がインダクタの内径の3倍となっている(φo=3ri)。この理由は、このドーナツ状開口部の存在する部分に電極があるときに渦電流と寄生容量が顕著に発生するからであり、逆にこの部分に開口を設けることによって渦電流と寄生容量が顕著に減少し、インダクタンスと自己共振周波数が顕著に増加するからである。
【００１６】
これを裏付けるインダクタの特性図を、図9に示す。図9は、対向電極にドーナツ状開口部を設けたときのインダクタのインダクタンスをシミュレーションによって求めたものである。グラフの横軸はドーナツ状開口の内径φiをインダクタの内径riで規格化したものであり、グラフの縦軸はインダクタンスである。ドーナツ状開口の外径は、開口の内径にインダクタの内径riを加えたものに等しい(φo=φi+ri)。図9から分かるように、ri≦φi≦２ri(２ri≦φo≦３ri)のときにインダクタンスが顕著に増加している。すなわち、対向電極において、インダクタの中心から対向電極に下ろした垂線の足を中心とし、インダクタの内側の半径riを用いて半径φがri≦φ≦３riで表される範囲に開口部を設けることによって、インダクタンスを増加させることができる。また、図9から分かるように、φi=1（φi=ri=1.8mm、φo=2ri=3.6mm、）付近でインダクタンスは最大となっている。このことから、開口部は、インダクタの周回部に対向する部分を含み、それより幾分広い領域をカバーするようにすることが最も望ましいことが分かる。
図８に示した例では、ドーナツ状開口部の中央部の導電性パターンは対向電極802本体から分離されていたが、両導電性パターンを同電位にするために、ドーナツ状開口部内外の導電性パターンを細いパターンにより接続するようにしてもよい。
【００１７】
対向電極に設ける開口部は、この実施例のドーナツ状開口部で示されるri≦φ≦３riの範囲の一部または全部を含むことにより、インダクタンスを増加させることができる。従って、開口部はこの範囲の一部を含んでいれば、形状は円形やドーナツ状に限定されるものではない。
この他の開口部の形状の例を図10に示す。図10(a)〜(d)は、開口部を有する対向電極の上面図である。1001は、インダクタの中心から対向電極に下ろした垂線の足を中心とし、インダクタの内側の半径riを半径とする架空の円を表す。1002は、インダクタの中心から対向電極に下ろした垂線の足を中心とし、インダクタの内側の半径の3倍(3ri)を半径とする架空の円を表す。平面電極に設ける開口部は、円1001と円1002で挟まれる領域の少なくとも一部を含んでいればインダクタンスや自己共振周波数を増加させることができる。
図10(a)は、多角形の開口部の一例として四角形状の開口部を設けた対向電極1003の上面図である。対向電極1003は円1001と円1002で挟まれる領域の一部に開口を有するので、この開口部によってインダクタのインダクタンスや自己共振周波数を増加させることができる。
図10(b)に示す対向電極1004は、四角形の開口部を有する。図10(a)の対向電極1003の開口部とは異なり、対向電極1004の開口部は円1001の中心に対して対称な図形になっていない。しかし、この様な非対称な開口部であっても、円1001と円1002に挟まれる領域の一部に開口部が位置することによって対向電極に現れる渦電流や寄生容量を減少させることができ、インダクタのインダクタンスや自己共振周波数を増加させることができる。
図10(c)に示す対向電極1005は、複数の扇形の開口部を有する。これらの開口部はお互いに連続していないが、対向電極1003は円1001と円1002で挟まれる領域の一部に開口を有するので、この開口部によってインダクタのインダクタンスや自己共振周波数を増加させることができる。
図10(d)に示す対向電極1006は、互いに交差する複数の帯状の開口を有する。この開口部が円1001と円1002で挟まれる領域に占める割合（以後、開口率という）は、対向電極1003、1004、1005の開口部の開口率よりも小さい。このように開口率が小さい場合には、開口部の形状によってインダクタの特性が変化する。図10(d)は帯状の開口を4本有するが、このようなインダクタの中心から径方向に細い開口がある場合には渦電流を減少させる効果は大きく、インダクタンスの減少を抑制できる。しかし、帯状開口の本数が少ない場合には開口率が低いため寄生容量を減少させる効果は小さく、自己共振周波数の減少を抑える効果は小さい。特に、Cの減少分よりもLの増加分の方が多い場合には、数１から分かるように自己共振周波数は減少する。
【００１８】
このように、開口部の形状によっては、必ずしも渦電流と寄生容量の両方を減少させるとは限らない。すなわち、開口部の形状が、渦電流のみを減少させて寄生容量はわずかしか減少させないような形状の場合には、インダクタンスは増加するが自己共振周波数は減少する。逆に、開口部の形状が、渦電流はほとんど変化しないが寄生容量を大きく減少させるような形状の場合には、インダクタンスは殆ど変化しないが自己共振周波数は増加する。しかし、いずれの場合であっても、円1001と1002に挟まれる領域の一部に開口部が位置することによって、渦電流や寄生容量のいずれかを減少させることができるので、インダクタのインダクタンスや自己共振周波数のいずれかを増加させることができる。
以上の例のように、インダクタの対向電極において、インダクタの中心から対向電極に下ろした垂線の足から、インダクタの内側の半径以上離れ、かつインダクタの内側の半径の3倍以内の範囲に開口部を設けることによって、インダクタのインダクタンスや自己共振周波数を増加させることができる。対向電極における上記の範囲の開口率が大きいほどインダクタンスや自己共振周波数の増加分は大きくなるので、この範囲を全て含む開口部を設けることが最も望ましい。しかし、対向電極に設けた開口部の開口率が小さい場合であっても、その開口部によって渦電流や寄生容量を減少させる効果があるので、どのような形状の開口部であってもインダクタンスや自己共振周波数のいずれかを増加させる効果をもつ。
【００１９】
（第４の実施例）
第1の実施例、第２の実施例ではインダクタの形状は図2に示したように、配線パターンを円状に周回させて形成した円形インダクタを用いた。しかし、インダクタの形状はこれに限るものではない。本実施例では、円形インダクタ以外のインダクタ素子を有する回路基板の例を示す。
図11はインダクタとして角型インダクタを用いた回路基板の斜視図であり、図12はその角型インダクタ1101の上面図である。図11において、図1に示した第1の実施例の回路基板と同じ構成要素には同じ参照番号が付せられている。本実施例の動作は第1の実施例と同じであるので、詳細な説明は省略する。
図12を用いて、角型インダクタの中心と内径の求め方を説明する。インダクタは配線パターンを周回させる周回部分1201と、周回部分1201から引き出される引き出し線部分1202と、引き出し線部分1202の先端に設けられた層間接続用端子1203、1204からなる。インダクタの外側の端子を別の配線層と接続せずに同じ配線層で他の素子と接続する場合には、外側の端子1204は省略できる。1205はインダクタの周回部分に内接する円である。前記対向電極に設ける開口部は、前記インダクタ素子の配線パターンの内接円1205の中心を角型インダクタの中心とし、円1205の半径を角型インダクタの内径とする。
図12では配線パターンを四角形状に周回させた角型インダクタの例を示したが、この他の多角形状に配線パターンを周回させてインダクタとすることもできる。それらのインダクタも配線の周回部分と引き出し線部分または層間接続用端子によって構成されるが、インダクタの中心と内径は、上記の例と同様、配線の周回部分に内接する円の中心と半径とする。このようにしてインダクタの中心と内径を決定し、これを元に第３の実施例で説明したように、インダクタの中心から対向電極に下ろした垂線の足からインダクタの内径以上離れ、かつインダクタの内径の３倍以内の範囲に開口部を設けることによって、インダクタのインダクタンスや自己共振周波数を増加させることができる。
【００２０】
(変形例１)
インダクタの別の例として、配線パターンを周回させて積層させた、積層型インダクタを用いた回路基板の斜視図を図13に示す。図13に示す回路基板は7つの配線層とその間の6つの絶縁層からなり、上から順に第1の配線層1301、第２の配線層1302、第３の配線層1303、第４の配線層1304、第５の配線層1305、第６の配線層1306、第７の配線層1307とする。第2の配線層1302から第5の配線層1305の各層には配線パターンを周回させ、層間を導電性プラグ1313〜1315で接続してインダクタを設けている。第1の配線層に設けた外部接続用端子1310、1311とインダクタの接続端子を、導電性プラグ1308、1309で接続する。第6の配線層1306には開口部を有する対向電極1312を形成する。
このような積層型インダクタの中心と内径の求め方を説明する。説明のために直交座標系を導入し、積層方向をz方向とし、配線層がある平面をx-y平面とする。まず、周回させた配線パターンを設けた各配線層において、平面型インダクタの場合と同様に周回部分に内接する円の中心と半径を求める。図13の回路基板の場合には、第2の配線層1302から第5の配線層1305の各層において内接円が求まるので、合計４つの円の中心と半径が求まる。すなわち、第2の配線層1302の周回パターンの内接円の中心座標を(x2,y2)、半径をr2、第３の配線層1303の周回パターンの内接円の中心の座標を(x3,y3)、半径をr3、第４の配線層1304の周回パターンの内接円の中心の座標を(x4,y4)、半径をr4、第5の配線層1305の周回パターンの内接円の中心の座標を(x5,y5)、 半径をr5とする。次に、各円の中心の重心を求め、これをインダクタの中心とする。本変形例の場合には、インダクタの中心のx,y座標は(x,y)=((x2+x3+x4+x5)/4,（y2+y3+y4+y5）/4)となる。また、各円の半径の平均を求め、これをインダクタの内径とする。この例の場合には、インダクタの内径は（r2+r3+r4+r5）/4となる。
このようにして求めたインダクタの中心と内径を基準にして対向電極に開口部を設けることにより、積層型インダクタの場合にもインダクタンスや自己共振周波数を増加させることができる。
【００２１】
（変形例2）
インダクタの別の例として、配線パターンを円形や多角形ではなく非対称に周回させたインダクタを用いた回路基板の例を示す。
図14に、本変形例のインダクタの上面図を示す。1402、1403はインダクタの層間接続用端子、1401はインダクタの引き出し線部分であり、二つの引き出し線部分に挟まれた部分が、インダクタの周回部分である。1404は、インダクタの周回部分の内接円である。この内接円1404の中心をインダクタの中心とし、その半径をインダクタの内径とする。
このようにして求めたインダクタの中心と内径を基準にして対向電極に開口部を設けることによって、インダクタのインダクタンスや自己共振周波数を増加させることができる。
【００２２】
(第５の実施例)
インダクタの別の例として、ミアンダインダクタを用いた回路基板を説明する。本実施例の斜視図を図15に示す。本変形例が図１に示した第1の実施例や図11に示した第４の実施例と異なる点は、第2配線層102に形成するインダクタがミアンダインダクタ1501となっていることであり、その他の同じ構成要素には同じ参照番号が付せられている。本変形例の動作は第1の実施例、第４の実施例と同様であるので、詳細な説明は省略する。
図16に示したミアンダインダクタ1501の上面図を用いて、ミアンダ型のインダクタの中心と内径の求め方を示す。インダクタ1501は配線パターンを蛇行させるミアンダ部1601と、その引き出し線部分1602と、二つの層間接続用端子1603からなる。本実施例のようにはインダクタを層間接続せずに、同じ配線層で他の素子と接続する場合には端子1603は省略できる。
図16を用いて、対向電極に開口部を設けるべき部分を示す。1604はインダクタ1501のミアンダ部1601が外接する四角形であり、1605は四角形1604の外接円である。この外接円1604の中心をミアンダインダクタの中心とし、外接円1604の半径roをインダクタの外径とする。対向電極の開口部は、インダクタの中心から対向電極に下ろした垂線の足を中心としインダクタの外径の1.5倍（1.5ro）を半径とする円の一部または全部に設ける時、インダクタのインダクタンスと自己共振周波数が顕著に増加する。理由は、この範囲に開口部を設けることによって、インダクタと対向電極との間に発生している寄生容量が顕著に減少するからである。平面電極の上記の範囲内全てを開口部とすることが最も望ましいが、この範囲の一部に開口を設けるだけでもインダクタンスと自己共振周波数を増加させることができる。
【００２３】
【発明の効果】
以上説明したように、本発明は、インダクタと対向する平面電極に開口部を設けたものであるので、平面電極に発生する渦電流を抑制することができ、またインダクタと平面電極の間に発生する寄生容量を抑制することができる。したがって、本発明によれば、インダクタのインダクタンスの低下を抑制することができ、またインダクタの自己共振周波数の低下を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の第1の実施例の回路基板を示す斜視図。
【図２】 本発明の第1の実施例のインダクタを示す上面図。
【図３】 本発明の第1の実施例において、対向電極に設けた円形開口部の大きさを変化させたときのインダクタンスの変化を示す特性図。
【図４】 本発明の第1の実施例の回路基板の製造方法を示す工程順の断面図。
【図５】 本発明の第1の実施例の変形例の回路基板を示す斜視図。
【図６】 本発明の第2の実施例の回路基板を示す断面図。
【図７】 本発明の第2の実施例の回路基板の製造方法を示す工程順の断面図。
【図８】 本発明の第3の実施例の回路基板の、インダクタが形成された配線層と対向電極が形成された配線層を拡大した斜視図。
【図９】 本発明の第3の実施例において、対向電極に設けたドーナツ状開口部の大きさを変化させたときのインダクタンスの変化を示す特性図。
【図１０】 本発明の第3の実施例において、ドーナツ状以外の形状の開口部を有する対向電極を示す上面図。
【図１１】 本発明の第4の実施例の回路基板を示す斜視図。
【図１２】 第4の実施例の回路基板のインダクタを示す上面図。
【図１３】 第4の実施例の第1の変形例の回路基板を示す斜視図。
【図１４】 第4の実施例の第2の変形例のインダクタを示す上面図。
【図１５】 本発明の第5の実施例の回路基板を示す斜視図。
【図１６】 第5の実施例の回路基板のインダクタを示す上面図。
【図１７】 従来のインダクタと対向電極を有する回路基板を示す斜視図。
【図１８】 従来のインダクタと対向電極を有する回路基板において、対向電極に生じる渦電流によってインダクタンスが減少する原理を示す斜視図。
【図１９】 従来のインダクタと対向電極を有する回路基板の、インダクタ−対向電極間の寄生容量の発生状態を示す斜視図と、その等価回路を示す回路図。
【符号の説明】
100・・・回路基板
101〜104・・・第1配線層〜第４配線層
105・・・インダクタ
106・・・接地電極
107・・・開口部
108、109・・・外部接続用端子
110、111・・・ビアホール
110a、111 a・・・導電性プラグ
201・・・内側端子
202・・・外側端子
401、402・・・片面銅張積層板
403・・・両面銅張積層板
501、502・・・プレーテッドスルーホール
503・・・開口部
600・・・回路基板
601・・・絶縁性キャリア
602・・・薄膜インダクタ
701、703・・・絶縁樹脂層
701a、703a・・・プリプレグ
702・・・絶縁樹脂基板
801・・・インダクタ
802・・・対向電極
803・・・ドーナツ状開口部
804・・・垂線の足
1001、1002・・・円
1003、1004、1005、1006・・・対向電極
1101・・・角型インダクタ
1201・・・周回部分
1202・・・引き出し線部分
1203、1204・・・層間接続用端子
1205・・・円
1301〜1307・・・第１の配線層〜第７の配線層
1308、1309、1313〜1315・・・導電性プラグ
1310、1311・・・外部接続用端子
1312・・・対向電極
1401・・・引き出し線部分
1402、1403・・・層間接続用端子
1404・・・内接円
1501・・・ミアンダインダクタ
1601・・・ミアンダ部分
1602・・・引き出し線部分
1603・・・層間接続用端子
1604・・・四角形
1605・・・外接円
1700・・・回路基板
1701〜1704・・・第１配線層〜第４配線層
1705・・・インダクタ
1706・・・接地電極
1707、1708・・・ビアホール
1707a、1708 a・・・導電性プラグ
1709・・・配線
1801・・・電流
1802、1804・・・磁界
1803・・・渦電流
【発明の属する技術分野】
本発明は、インダクタ素子を有する多層の回路基板に関するものであり、特に、インダクタ素子に対向して配置される平面電極を有する回路基板に関するものである。
【０００２】
【従来の技術】
従来のインダクタを有する回路基板の例として、回路基板の配線層において配線パターンを周回させてインダクタを形成し、さらにインダクタとは異なる配線層にインダクタに対向するように接地電極を設けるものがある(例えば、特許文献１、２参照)。
これらの回路基板は、基本的に図17の斜視図によって表現される。回路基板1700は、4つの配線層、すなわち第１配線層〜第４配線層1701〜1704を有する。第2配線層1702にはインダクタ1705が形成されている。第3配線層1703には接地電極1706が形成されている。インダクタ1705は層間接続用のビアホール1707、1708内に埋め込まれた導電性プラグ1707a、1708aによって第1配線層に接続され、マイクロストリップラインを構成する配線1709によって他の素子や基板外部に接続されている。
このように構成された回路基板1700は接地電極1706を設けることにより、外部からの電磁気的な影響を防ぐシールド構造を実現したり、インダクタ1705や配線1709のインピーダンスコントロールを行ったりする効果を有する。
【０００３】
【特許文献１】
特開平8-8672号公報
【特許文献２】
特開平5-335866号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、このように構成された回路基板は、以下に示すような二つの問題点を有するものであった。
第１の問題点は対向電極に発生する渦電流によってインダクタンスが低下することである。図18は、渦電流によるインダクタンスの低下の原理を示すために、インダクタ1705と対向電極である接地電極1706だけを抜き出した原理図である。インダクタに電流1801が流れると、インダクタ1705の周囲に磁界1802が発生する。電流が交流の場合には、電流1801と磁界1802の向きと大きさが時間の経過に伴って変化する。このインダクタ1705に近接して接地電極1706が存在すると、この接地電極1706にはこの磁界の変化を打ち消そうとして渦電流1803が発生する。この渦電流1803による磁界1804によってインダクタの磁界1802が減少する。このような原理によって、平面電極をインダクタに対向して配置するとインダクタンスが減少する。
第２の問題点は、インダクタと対向電極の間に発生する寄生容量によって、インダクタ自身の自己共振周波数が低下することである。インダクタの自己共振周波数とは、素子がインダクタとして振舞う最大の周波数を表し、周波数を増加させていったときにインダクタ素子のリアクタンスが正から負に最初に変化する周波数で表される。
この自己共振周波数が対向電極によって低下する原理を、図19を用いて説明する。図19(a)はインダクタ1705と接地電極1706だけを抜き出した原理図で、図19(b)は図19(a)のインダクタの簡易的な等価回路モデルである。図19(b)において、L0は素子のインダクタンス分、R0は導体損や誘電損などの損失分、Clは配線パターンを周回させることによって隣り合った配線間の寄生容量、Ci、Coはインダクタと対向電極の間の寄生容量である。この等価回路定数を用いて、インダクタを内側の端子から見た時の自己共振周波数fresは、数１のように表される。
【０００５】
【数１】
本発明はこのような問題点を解決するためになされたものであり、対向電極に渦電流や寄生容量が発生するのを抑制し、インダクタのインダクタンスや自己共振周波数が低下するのを防ぐことを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明の回路基板は、絶縁体上に形成されたインダクタ素子と、前記インダクタ素子に対向するように形成された接地電極または電源電極である対向電極を有する回路基板において、前記対向電極に、前記インダクタ素子と対向する領域に前記対向電極を抜いた開口部を設けたことを特徴とする。（請求項１）
また、本発明の回路基板は、前記インダクタ素子が、配線パターンを螺旋状に周回させた部分を含むことを特徴とする。
また、本発明の回路基板は、前記インダクタ素子が、螺旋状に周回させた配線パターンを異なる配線層に積層させた積層インダクタであることを特徴とする。
また、本発明の回路基板は、前記インダクタ素子が、配線パターンを蛇行させた部分を含むことを特徴とする。
また、本発明の回路基板は、前記インダクタ素子が螺旋状に周回させた配線パターンを含み、前記対向電極に設ける開口部が、前記インダクタ素子の配線パターンの周回部分に内接する円の中心から対向電極に下ろした垂線の足から、前記内接円の半径以上離れ、かつ前記内接円の半径の３倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする。（請求項５）
また、本発明の回路基板は、前記インダクタ素子が螺旋状に周回させた配線パターンを異なる配線層に積層させた積層インダクタであって、前記対向電極に設ける開口部が、積層インダクタの複数の配線層に設けた周回部分のそれぞれの内接円を基準に、複数の内接円の中心を結んだ多角形の重心から対向電極に下ろした垂線の足から、複数の内接円の半径の平均で求まる距離以上離れ、かつ前記内接円の半径の平均の３倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする。（請求項６）
また、本発明の回路基板は、前記インダクタ素子が配線パターンを蛇行させた部分を含み、前記対向電極に設ける開口部が、前記インダクタ素子の配線パターンの蛇行部分に外接する円の中心から対向電極に下ろした垂線の足から、前記外接円の半径の1.5倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする。（請求項７）
また、本発明の回路基板は、回路基板の絶縁層上に導体の配線パターンを形成することによって構成されることを特徴とする。（請求項９）
また、本発明の回路基板は、薄膜状に形成されていることを特徴とする。（請求項１０）
また、本発明の回路基板は、前記回路基板の絶縁材料が、樹脂材料・セラミック系材料・ガラス材料のいずれか一つまたは複数を含むことを特徴とする。（請求項１１）
【０００７】
（作用）
このようにインダクタと対向する平面電極に開口部を設けることによって、平面電極に発生する渦電流を抑制することができ、またインダクタと平面電極の間に発生する寄生容量を抑制することができる。したがって、本発明によれば、インダクタのインダクタンスの低下を抑制することができ、またインダクタの共振周波数の低下を抑制することができる。
【０００８】
【発明の実施の形態】
次に、本発明の実施の形態について、実施例に則し図面を参照して詳細に説明する。
(第1の実施例)
図1は本発明の第１の実施例の、インダクタと開口付対向電極を有する回路基板の斜視図であり、図２はそのインダクタ105の上面図である。この回路基板は４つの配線層とその間の３つの絶縁層からなるプリント基板であり、これら４つの配線層を上から第１配線層101、第２配線層102、第３配線層103、第４配線層104とする。第２配線層にはスパイラル状にインダクタ105が形成され、第３配線層にはインダクタに対向する電極（以後、対向電極という）として、接地電極106が形成されている。接地電極106には半径をφとする円形の開口部107が設けられている。第２配線層102と第３配線層103との間隔をｄとする。第1配線層101には外部接続用端子108、109が形成されており、それぞれの端子はビアホール110、111に埋設された導電性プラグ110a、111aを介して、図2に示すインダクタの内側端子201、外側端子202に接続されている。スパイラル状のインダクタ105について、内側の半径（以後、内径という）をri、外側の半径（以後、外径という）をro、配線幅をw、配線の間隔をs、インダクタの接続端子の直径をaとする。内側端子201の中心と、接地電極106の円形状の開口部107の中心は一致している。
【０００９】
各寸法の具体的な数値例として、d=0.26mm、w=s=0.1mm、a=0.6mm、ri=0.9mm、ro=1.6mmとする。開口部107の半径φは、φ＞riに設定する。特に、φ＞2riにすることが望ましい。この理由を、図３を用いて説明する。図3は、開口部107の半径φを広げたときのインダクタ105の特性図である。横軸にインダクタの内径riで規格化した開口部の半径φをとり、縦軸にインダクタンスをとっている。図３から分かるように、φ＞riである開口部を設けたときにインダクタンスが増加し、特にφ＞2riとしたときにインダクタンスが顕著に増加している。ここで、 ro =1.8 riであるので、換言すると、開口部はインダクタンス形成部に対向する部分を含みこれより幾分広くすることが望ましいことが分かる。
このような接地電極に開口部を設けた構造とすることにより、接地電極に発生していた渦電流の発生を減少させることができ、これによって渦電流によるインダクタの磁束の減少を抑えることができ、インダクタンスを増加させることができる。同時に、開口部によってインダクタと接地電極の間に発生する寄生容量を減少させることができ、インダクタの自己共振周波数を増加させることができる。
【００１０】
次に、本実施例の回路基板の製造方法について説明する。本実施例の回路基板は一括積層法により形成される。図4(a)に示す、熱可塑性樹脂材料を基板素材とする片面銅張積層板401に、エッチングを施して外部接続用端子108、109を形成する(図４(b))。次に、パターンの反対側の樹脂基板側にレーザビームを照射してビアホール110、111を形成する(図４(c))。
次に、ビアホール110、111内に導電ペーストを充填して導電性プラグ110a、111aを形成する。また、熱可塑性樹脂を用いた片面銅張積層板402、両面銅張積層板403にエッチングを施してスパイラル状のインダクタ105の形成された基板、接地電極106の形成された基板を作製し、これら3枚の基板を位置決めして重ねる(図４(d))。そして、プレスにより加熱・加圧することにより、図４(e)に示す本実施例の回路基板100を製造する。
本実施例では一括積層法により回路基板を作製したが、製造方法はこれに限るものではない。例えば、配線を下層より順次積み重ねていくビルドアップ方式を用いてもよい。この場合に、配線パターンは、エッチング法（サブトラクティブ法）、めっき法（アディティブ法）、厚膜法（スクリーン印刷法）、薄膜法のいずれかを用いて形成することができ、また層間接続方式は、ビアホールを埋める導電性プラグや開口(ビアホール)側壁をめっき膜で覆うプレーテッドスルーホールを用いることができる。
また、本実施例では開口部を設ける対向電極の例として接地電極を用いたが、インダクタに対向する電極であれば、開口部を設けることによって同じようにインダクタンスを増加させることができる。対向電極の例としては接地電極の他に、電源電極、キャパシタの電極、外部接続用電極などが挙げられる。また回路基板材料は樹脂材料に限るものではなく、セラミックやガラス製の基板を用いることができ、またこれらの材料を組み合わせて使用することもできる。
【００１１】
（変形例１）
第1の実施例では一括積層型基板を用い、ビアホールによって層間接続をした。レーザビームによるビアホールは隣り合う配線層間だけを接続することができるのに対し、貫通スルーホールを用いて基板全層を接続する手法もある。この貫通スルーホールを用いて本発明の回路基板を実現した例を、変形例１として示す。
図５は、本変形例の回路基板を示す斜視図である。図5において、図1に示した第1の実施例と同じ構成要素には同じ参照番号が付せられている。図１と異なる点は、外部接続用端子108、109とインダクタの内側端子201、外側端子202との層間接続をプレーテッドスルーホール501、502で行っている点と、接地電極106に開口部503を設け、プレーテッドスルーホール502と接地電極106が接続しないようにしている点である。接地電極に開口部503を設けることにより、貫通スルーホールを用いた本変形例の回路基板は、層間をビアホールにより接続した第1の実施例と同じ機能を有することができる。
【００１２】
次に、本変形例の回路基板の製造方法を説明する。ガラスエポキシ等を基板材料とする3枚の銅張積層板を用意し、そのうち内層として用いる銅張積層板にエッチングを施して、配線、端子、電極、スパイラルインダクタ等の内層パターンを形成する。次に、プリプレグを介して3枚の基板を積層・接着し、次いで、ドリルマシン等を用いてインダクタの端子201、202を貫通し、かつ、積層基板を貫通するスルーホールを開設する。その後、無電解銅めっきでスルーホール内側の絶縁面を導通化し、続いて全面を電解銅めっき法によりめっき層を形成する。最後に不要部分の銅層をエッチング除去して、プレーテッドスルーホール501、502により層間が接続された回路基板を作製する。
本変更例では、パネルめっき法によって最外層パターンを形成したが、パターン形成法はこれに限るものではなく、パターンめっき法などの他の手法を用いてもよい。
【００１３】
(第２の実施例)
次に、図６、図７を参照して本発明の第2の実施例を説明する。第1の実施例では、銅張積層板の銅箔をエッチングしてインダクタを形成したが、本実施例では薄膜技術を用いてインダクタを形成する。
本実施例の薄膜インダクタを内蔵した回路基板の断面図を図６に示す。図6において、図1、2に示した第1の実施例と同じ構成要素には同じ参照番号が付せられている。すなわち、回路基板600は４つの配線層とその間の3つの絶縁層からなる回路基板であり、配線層を上から第１配線層101、第２配線層102、第３配線層103、第４配線層104とする。第３配線層には開口部を有する接地電極106が形成される。第1配線層には外部接続用端子108、109が形成されており、それぞれの端子はビアホール110、111を埋め込む導電性プラグ110a、111aを介して、インダクタの内側端子201、外側端子202に接続されている。図１に示した第1の実施例と図６に示す本実施例が異なる点は、図1の実施例においては銅張積層板の銅箔をエッチングしてインダクタを形成しているのに対し、本実施例では絶縁性キャリア601の上に薄膜インダクタ602を形成している点である。その他の各部の寸法は第1の実施例と同じである。
各寸法の具体的な数値として、インダクタの配線幅w=25μm、配線間隔s=25μm、絶縁性キャリアの膜厚25μmとする。インダクタを薄膜プロセスを用いて形成することにより、通常の回路基板の導体パターン形成プロセスを用いてインダクタを形成した場合よりも、配線幅・配線間隔等を細かくすることができる。これにより設計の自由度が上がり、またインダクタ自体を小型化することができる。
【００１４】
次に、本実施例の回路基板の製造方法について説明する。薄膜インダクタ602は、ポリイミド樹脂等のフレキシブルフィルムからなる絶縁性キャリア601の上に、スパッタ法及びめっき法により膜厚が約10μmのCu膜を形成し、フォトリソグラフィ技術によってパターンニングして形成する。
この薄膜インダクタ602を内蔵した回路基板の製造方法を、図7を用いて説明する。図7(a)に示すように、予め接地電極106をエッチング法によってパターンニングしてあるガラスエポキシ樹脂等からなる絶縁樹脂基板702を用意し、その上に、上記の方法で形成した薄膜インダクタ602を有する絶縁性キャリアを位置合わせし、積層する。さらにその上下にプリプレグ701a、703 aを配置する。
次に、この積層体を加熱しながら圧着して一体化して、図7(b)に示すように、上下面に絶縁樹脂層701、703を有する積層体を形成する。
次に、図7(c)に示すように、絶縁樹脂層701のインダクタの端子上にレーザビームを照射してビアホール110、111を開ける。
次に、図7(d)に示すように、ビアホール110、111の内壁面と絶縁樹脂701の表面にめっき法によってCuから成る導電層を形成し、導電ペーストで穴埋めし、さらに絶縁樹脂層701表面の不要な導体をエッチングによって取り除くことによって、導電性プラグ110a、111aと外部接続用端子108、109を形成する。以上により、図６に示した、薄膜インダクタを内蔵した回路基板600を完成させる。
本実施例のようにインダクタとして薄膜インダクタを内蔵した回路基板の場合にも、隣接する接地電極に開口部を設けることによって、第1の実施例と同じ原理によってインダクタのインダクタンスと自己共振周波数を増加させることができる。
【００１５】
（第３の実施例）
第1の実施例、第２の実施例では、接地電極の開口部の形状は円形であった。しかし、開口部の形状はこれに限るものではない。本実施例では、インダクタのインダクタンスと自己共振周波数を増加するための開口部として、円形以外の形状を示す。
図8は、本実施例のインダクタを含む回路基板のうち、インダクタが形成された配線層と、対向電極が形成された配線層だけを示した斜視図である。801はインダクタ、802は対向電極であり、803は対向電極802にリング状に形成されたドーナツ状開口部である。φiはドーナツ状開口部803の内側の半径（以後、開口の内径という）、φoはドーナツ状開口部の外側の半径（以後、開口の外径という）である。ドーナツ状開口部の中心は、インダクタ801の中心から平面電極に下ろした垂線の足の位置にある。インダクタ801の寸法は図2に示した第1の実施例と同じであり、インダクタの内径riは0.9mmである。ドーナツ状開口部の大きさは、開口の内径φiがriと等しく0.9mm、開口の外径φoがriの3倍である2.7mmである。
すなわち、ドーナツ状開口部は、インダクタの中心から対向電極に下ろした垂線の足の位置を中心とし、開口の内径がインダクタの内径と等しく(φi=ri)、開口の外径がインダクタの内径の3倍となっている(φo=3ri)。この理由は、このドーナツ状開口部の存在する部分に電極があるときに渦電流と寄生容量が顕著に発生するからであり、逆にこの部分に開口を設けることによって渦電流と寄生容量が顕著に減少し、インダクタンスと自己共振周波数が顕著に増加するからである。
【００１６】
これを裏付けるインダクタの特性図を、図9に示す。図9は、対向電極にドーナツ状開口部を設けたときのインダクタのインダクタンスをシミュレーションによって求めたものである。グラフの横軸はドーナツ状開口の内径φiをインダクタの内径riで規格化したものであり、グラフの縦軸はインダクタンスである。ドーナツ状開口の外径は、開口の内径にインダクタの内径riを加えたものに等しい(φo=φi+ri)。図9から分かるように、ri≦φi≦２ri(２ri≦φo≦３ri)のときにインダクタンスが顕著に増加している。すなわち、対向電極において、インダクタの中心から対向電極に下ろした垂線の足を中心とし、インダクタの内側の半径riを用いて半径φがri≦φ≦３riで表される範囲に開口部を設けることによって、インダクタンスを増加させることができる。また、図9から分かるように、φi=1（φi=ri=1.8mm、φo=2ri=3.6mm、）付近でインダクタンスは最大となっている。このことから、開口部は、インダクタの周回部に対向する部分を含み、それより幾分広い領域をカバーするようにすることが最も望ましいことが分かる。
図８に示した例では、ドーナツ状開口部の中央部の導電性パターンは対向電極802本体から分離されていたが、両導電性パターンを同電位にするために、ドーナツ状開口部内外の導電性パターンを細いパターンにより接続するようにしてもよい。
【００１７】
対向電極に設ける開口部は、この実施例のドーナツ状開口部で示されるri≦φ≦３riの範囲の一部または全部を含むことにより、インダクタンスを増加させることができる。従って、開口部はこの範囲の一部を含んでいれば、形状は円形やドーナツ状に限定されるものではない。
この他の開口部の形状の例を図10に示す。図10(a)〜(d)は、開口部を有する対向電極の上面図である。1001は、インダクタの中心から対向電極に下ろした垂線の足を中心とし、インダクタの内側の半径riを半径とする架空の円を表す。1002は、インダクタの中心から対向電極に下ろした垂線の足を中心とし、インダクタの内側の半径の3倍(3ri)を半径とする架空の円を表す。平面電極に設ける開口部は、円1001と円1002で挟まれる領域の少なくとも一部を含んでいればインダクタンスや自己共振周波数を増加させることができる。
図10(a)は、多角形の開口部の一例として四角形状の開口部を設けた対向電極1003の上面図である。対向電極1003は円1001と円1002で挟まれる領域の一部に開口を有するので、この開口部によってインダクタのインダクタンスや自己共振周波数を増加させることができる。
図10(b)に示す対向電極1004は、四角形の開口部を有する。図10(a)の対向電極1003の開口部とは異なり、対向電極1004の開口部は円1001の中心に対して対称な図形になっていない。しかし、この様な非対称な開口部であっても、円1001と円1002に挟まれる領域の一部に開口部が位置することによって対向電極に現れる渦電流や寄生容量を減少させることができ、インダクタのインダクタンスや自己共振周波数を増加させることができる。
図10(c)に示す対向電極1005は、複数の扇形の開口部を有する。これらの開口部はお互いに連続していないが、対向電極1003は円1001と円1002で挟まれる領域の一部に開口を有するので、この開口部によってインダクタのインダクタンスや自己共振周波数を増加させることができる。
図10(d)に示す対向電極1006は、互いに交差する複数の帯状の開口を有する。この開口部が円1001と円1002で挟まれる領域に占める割合（以後、開口率という）は、対向電極1003、1004、1005の開口部の開口率よりも小さい。このように開口率が小さい場合には、開口部の形状によってインダクタの特性が変化する。図10(d)は帯状の開口を4本有するが、このようなインダクタの中心から径方向に細い開口がある場合には渦電流を減少させる効果は大きく、インダクタンスの減少を抑制できる。しかし、帯状開口の本数が少ない場合には開口率が低いため寄生容量を減少させる効果は小さく、自己共振周波数の減少を抑える効果は小さい。特に、Cの減少分よりもLの増加分の方が多い場合には、数１から分かるように自己共振周波数は減少する。
【００１８】
このように、開口部の形状によっては、必ずしも渦電流と寄生容量の両方を減少させるとは限らない。すなわち、開口部の形状が、渦電流のみを減少させて寄生容量はわずかしか減少させないような形状の場合には、インダクタンスは増加するが自己共振周波数は減少する。逆に、開口部の形状が、渦電流はほとんど変化しないが寄生容量を大きく減少させるような形状の場合には、インダクタンスは殆ど変化しないが自己共振周波数は増加する。しかし、いずれの場合であっても、円1001と1002に挟まれる領域の一部に開口部が位置することによって、渦電流や寄生容量のいずれかを減少させることができるので、インダクタのインダクタンスや自己共振周波数のいずれかを増加させることができる。
以上の例のように、インダクタの対向電極において、インダクタの中心から対向電極に下ろした垂線の足から、インダクタの内側の半径以上離れ、かつインダクタの内側の半径の3倍以内の範囲に開口部を設けることによって、インダクタのインダクタンスや自己共振周波数を増加させることができる。対向電極における上記の範囲の開口率が大きいほどインダクタンスや自己共振周波数の増加分は大きくなるので、この範囲を全て含む開口部を設けることが最も望ましい。しかし、対向電極に設けた開口部の開口率が小さい場合であっても、その開口部によって渦電流や寄生容量を減少させる効果があるので、どのような形状の開口部であってもインダクタンスや自己共振周波数のいずれかを増加させる効果をもつ。
【００１９】
（第４の実施例）
第1の実施例、第２の実施例ではインダクタの形状は図2に示したように、配線パターンを円状に周回させて形成した円形インダクタを用いた。しかし、インダクタの形状はこれに限るものではない。本実施例では、円形インダクタ以外のインダクタ素子を有する回路基板の例を示す。
図11はインダクタとして角型インダクタを用いた回路基板の斜視図であり、図12はその角型インダクタ1101の上面図である。図11において、図1に示した第1の実施例の回路基板と同じ構成要素には同じ参照番号が付せられている。本実施例の動作は第1の実施例と同じであるので、詳細な説明は省略する。
図12を用いて、角型インダクタの中心と内径の求め方を説明する。インダクタは配線パターンを周回させる周回部分1201と、周回部分1201から引き出される引き出し線部分1202と、引き出し線部分1202の先端に設けられた層間接続用端子1203、1204からなる。インダクタの外側の端子を別の配線層と接続せずに同じ配線層で他の素子と接続する場合には、外側の端子1204は省略できる。1205はインダクタの周回部分に内接する円である。前記対向電極に設ける開口部は、前記インダクタ素子の配線パターンの内接円1205の中心を角型インダクタの中心とし、円1205の半径を角型インダクタの内径とする。
図12では配線パターンを四角形状に周回させた角型インダクタの例を示したが、この他の多角形状に配線パターンを周回させてインダクタとすることもできる。それらのインダクタも配線の周回部分と引き出し線部分または層間接続用端子によって構成されるが、インダクタの中心と内径は、上記の例と同様、配線の周回部分に内接する円の中心と半径とする。このようにしてインダクタの中心と内径を決定し、これを元に第３の実施例で説明したように、インダクタの中心から対向電極に下ろした垂線の足からインダクタの内径以上離れ、かつインダクタの内径の３倍以内の範囲に開口部を設けることによって、インダクタのインダクタンスや自己共振周波数を増加させることができる。
【００２０】
(変形例１)
インダクタの別の例として、配線パターンを周回させて積層させた、積層型インダクタを用いた回路基板の斜視図を図13に示す。図13に示す回路基板は7つの配線層とその間の6つの絶縁層からなり、上から順に第1の配線層1301、第２の配線層1302、第３の配線層1303、第４の配線層1304、第５の配線層1305、第６の配線層1306、第７の配線層1307とする。第2の配線層1302から第5の配線層1305の各層には配線パターンを周回させ、層間を導電性プラグ1313〜1315で接続してインダクタを設けている。第1の配線層に設けた外部接続用端子1310、1311とインダクタの接続端子を、導電性プラグ1308、1309で接続する。第6の配線層1306には開口部を有する対向電極1312を形成する。
このような積層型インダクタの中心と内径の求め方を説明する。説明のために直交座標系を導入し、積層方向をz方向とし、配線層がある平面をx-y平面とする。まず、周回させた配線パターンを設けた各配線層において、平面型インダクタの場合と同様に周回部分に内接する円の中心と半径を求める。図13の回路基板の場合には、第2の配線層1302から第5の配線層1305の各層において内接円が求まるので、合計４つの円の中心と半径が求まる。すなわち、第2の配線層1302の周回パターンの内接円の中心座標を(x2,y2)、半径をr2、第３の配線層1303の周回パターンの内接円の中心の座標を(x3,y3)、半径をr3、第４の配線層1304の周回パターンの内接円の中心の座標を(x4,y4)、半径をr4、第5の配線層1305の周回パターンの内接円の中心の座標を(x5,y5)、 半径をr5とする。次に、各円の中心の重心を求め、これをインダクタの中心とする。本変形例の場合には、インダクタの中心のx,y座標は(x,y)=((x2+x3+x4+x5)/4,（y2+y3+y4+y5）/4)となる。また、各円の半径の平均を求め、これをインダクタの内径とする。この例の場合には、インダクタの内径は（r2+r3+r4+r5）/4となる。
このようにして求めたインダクタの中心と内径を基準にして対向電極に開口部を設けることにより、積層型インダクタの場合にもインダクタンスや自己共振周波数を増加させることができる。
【００２１】
（変形例2）
インダクタの別の例として、配線パターンを円形や多角形ではなく非対称に周回させたインダクタを用いた回路基板の例を示す。
図14に、本変形例のインダクタの上面図を示す。1402、1403はインダクタの層間接続用端子、1401はインダクタの引き出し線部分であり、二つの引き出し線部分に挟まれた部分が、インダクタの周回部分である。1404は、インダクタの周回部分の内接円である。この内接円1404の中心をインダクタの中心とし、その半径をインダクタの内径とする。
このようにして求めたインダクタの中心と内径を基準にして対向電極に開口部を設けることによって、インダクタのインダクタンスや自己共振周波数を増加させることができる。
【００２２】
(第５の実施例)
インダクタの別の例として、ミアンダインダクタを用いた回路基板を説明する。本実施例の斜視図を図15に示す。本変形例が図１に示した第1の実施例や図11に示した第４の実施例と異なる点は、第2配線層102に形成するインダクタがミアンダインダクタ1501となっていることであり、その他の同じ構成要素には同じ参照番号が付せられている。本変形例の動作は第1の実施例、第４の実施例と同様であるので、詳細な説明は省略する。
図16に示したミアンダインダクタ1501の上面図を用いて、ミアンダ型のインダクタの中心と内径の求め方を示す。インダクタ1501は配線パターンを蛇行させるミアンダ部1601と、その引き出し線部分1602と、二つの層間接続用端子1603からなる。本実施例のようにはインダクタを層間接続せずに、同じ配線層で他の素子と接続する場合には端子1603は省略できる。
図16を用いて、対向電極に開口部を設けるべき部分を示す。1604はインダクタ1501のミアンダ部1601が外接する四角形であり、1605は四角形1604の外接円である。この外接円1604の中心をミアンダインダクタの中心とし、外接円1604の半径roをインダクタの外径とする。対向電極の開口部は、インダクタの中心から対向電極に下ろした垂線の足を中心としインダクタの外径の1.5倍（1.5ro）を半径とする円の一部または全部に設ける時、インダクタのインダクタンスと自己共振周波数が顕著に増加する。理由は、この範囲に開口部を設けることによって、インダクタと対向電極との間に発生している寄生容量が顕著に減少するからである。平面電極の上記の範囲内全てを開口部とすることが最も望ましいが、この範囲の一部に開口を設けるだけでもインダクタンスと自己共振周波数を増加させることができる。
【００２３】
【発明の効果】
以上説明したように、本発明は、インダクタと対向する平面電極に開口部を設けたものであるので、平面電極に発生する渦電流を抑制することができ、またインダクタと平面電極の間に発生する寄生容量を抑制することができる。したがって、本発明によれば、インダクタのインダクタンスの低下を抑制することができ、またインダクタの自己共振周波数の低下を抑制することができる。
【図面の簡単な説明】
【図１】 本発明の第1の実施例の回路基板を示す斜視図。
【図２】 本発明の第1の実施例のインダクタを示す上面図。
【図３】 本発明の第1の実施例において、対向電極に設けた円形開口部の大きさを変化させたときのインダクタンスの変化を示す特性図。
【図４】 本発明の第1の実施例の回路基板の製造方法を示す工程順の断面図。
【図５】 本発明の第1の実施例の変形例の回路基板を示す斜視図。
【図６】 本発明の第2の実施例の回路基板を示す断面図。
【図７】 本発明の第2の実施例の回路基板の製造方法を示す工程順の断面図。
【図８】 本発明の第3の実施例の回路基板の、インダクタが形成された配線層と対向電極が形成された配線層を拡大した斜視図。
【図９】 本発明の第3の実施例において、対向電極に設けたドーナツ状開口部の大きさを変化させたときのインダクタンスの変化を示す特性図。
【図１０】 本発明の第3の実施例において、ドーナツ状以外の形状の開口部を有する対向電極を示す上面図。
【図１１】 本発明の第4の実施例の回路基板を示す斜視図。
【図１２】 第4の実施例の回路基板のインダクタを示す上面図。
【図１３】 第4の実施例の第1の変形例の回路基板を示す斜視図。
【図１４】 第4の実施例の第2の変形例のインダクタを示す上面図。
【図１５】 本発明の第5の実施例の回路基板を示す斜視図。
【図１６】 第5の実施例の回路基板のインダクタを示す上面図。
【図１７】 従来のインダクタと対向電極を有する回路基板を示す斜視図。
【図１８】 従来のインダクタと対向電極を有する回路基板において、対向電極に生じる渦電流によってインダクタンスが減少する原理を示す斜視図。
【図１９】 従来のインダクタと対向電極を有する回路基板の、インダクタ−対向電極間の寄生容量の発生状態を示す斜視図と、その等価回路を示す回路図。
【符号の説明】
100・・・回路基板
101〜104・・・第1配線層〜第４配線層
105・・・インダクタ
106・・・接地電極
107・・・開口部
108、109・・・外部接続用端子
110、111・・・ビアホール
110a、111 a・・・導電性プラグ
201・・・内側端子
202・・・外側端子
401、402・・・片面銅張積層板
403・・・両面銅張積層板
501、502・・・プレーテッドスルーホール
503・・・開口部
600・・・回路基板
601・・・絶縁性キャリア
602・・・薄膜インダクタ
701、703・・・絶縁樹脂層
701a、703a・・・プリプレグ
702・・・絶縁樹脂基板
801・・・インダクタ
802・・・対向電極
803・・・ドーナツ状開口部
804・・・垂線の足
1001、1002・・・円
1003、1004、1005、1006・・・対向電極
1101・・・角型インダクタ
1201・・・周回部分
1202・・・引き出し線部分
1203、1204・・・層間接続用端子
1205・・・円
1301〜1307・・・第１の配線層〜第７の配線層
1308、1309、1313〜1315・・・導電性プラグ
1310、1311・・・外部接続用端子
1312・・・対向電極
1401・・・引き出し線部分
1402、1403・・・層間接続用端子
1404・・・内接円
1501・・・ミアンダインダクタ
1601・・・ミアンダ部分
1602・・・引き出し線部分
1603・・・層間接続用端子
1604・・・四角形
1605・・・外接円
1700・・・回路基板
1701〜1704・・・第１配線層〜第４配線層
1705・・・インダクタ
1706・・・接地電極
1707、1708・・・ビアホール
1707a、1708 a・・・導電性プラグ
1709・・・配線
1801・・・電流
1802、1804・・・磁界
1803・・・渦電流
Claims (12)
- 絶縁体上に形成されたインダクタ素子と、前記インダクタ素子に対向するように形成された接地電極または電源電極である対向電極を有する回路基板において、前記対向電極に、前記インダクタ素子と対向する領域に前記対向電極を抜いた開口部を設けたことを特徴とする回路基板。
- 前記インダクタ素子が、配線パターンを螺旋状に周回させた部分を含むことを特徴とする請求項１に記載の回路基板。
- 前記インダクタ素子が、配線パターンを螺旋状に周回させた部分を異なる複数の配線層に積層し、各配線パターンを層間接続した積層インダクタであることを特徴とする請求項２に記載の回路基板。
- 前記インダクタ素子が、配線パターンを蛇行させた部分を含むことを特徴とする請求項１に記載の回路基板。
- 前記対向電極に設ける開口部が、前記インダクタ素子の配線パターンの周回部分に内接する内接円の中心から対向電極に下ろした垂線の足から、前記内接円の半径以上離れ、かつ前記内接円の半径の３倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする請求項２に記載の回路基板。
- 前記対向電極に設ける開口部が、積層インダクタの複数の配線層に設けた周回部分のそれぞれの内接円を基準に、複数の内接円の中心を結んだ多角形の重心から対向電極に下ろした垂線の足から、複数の内接円の半径の平均で求まる距離以上離れ、かつ前記内接円の半径の平均の３倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする請求項３に記載の回路基板。
- 前記対向電極に設ける開口部が、前記インダクタ素子の配線パターンの蛇行部分に外接する外接円の中心から対向電極に下ろした垂線の足から、前記外接円の半径の1.5倍の距離離れた部分よりも近い範囲の、一部または全部を含むことを特徴とする請求項４に記載の回路基板。
- 前記対向電極に設ける開口部が、前記インダクタ素子の周回部と対向する部分を含んでいることを特徴とする請求項１に記載の回路基板。
- 前記インダクタ素子が、回路基板の絶縁層上に導体の配線パターンを形成することによって構成されることを特徴とする請求項１から８のいずれかに記載の回路基板。
- 前記インダクタ素子が、薄膜状に形成されていることを特徴とする請求項１から８のいずれかに記載の回路基板。
- 前記回路基板の絶縁材料が、樹脂材料、セラミック系材料、ガラス材料のいずれか一つまたは複数を含むことを特徴とする請求項１から１０のいずれかに記載の回路基板。
- 前記対向電極が、前記インダクタ素子の下方に配置されていることを特徴とする請求項１から１１のいずれかに記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103655A JP4305944B2 (ja) | 2003-04-08 | 2003-04-08 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003103655A JP4305944B2 (ja) | 2003-04-08 | 2003-04-08 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311734A JP2004311734A (ja) | 2004-11-04 |
| JP4305944B2 true JP4305944B2 (ja) | 2009-07-29 |
Family
ID=33466690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003103655A Expired - Fee Related JP4305944B2 (ja) | 2003-04-08 | 2003-04-08 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4305944B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268935A (ja) * | 2004-03-16 | 2005-09-29 | Murata Mfg Co Ltd | Ｌｃ共振子 |
| JP5207587B2 (ja) * | 2005-02-18 | 2013-06-12 | 三洋電機株式会社 | 回路装置 |
| JP2006216769A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007124310A (ja) * | 2005-10-28 | 2007-05-17 | Taiyo Yuden Co Ltd | 積層型誘電体フィルタ |
| JP4620643B2 (ja) * | 2006-08-16 | 2011-01-26 | 富士通オプティカルコンポーネンツ株式会社 | インダクタ配線基板、インダクタ配線方法及びバイアスｔ回路 |
| US8354975B2 (en) | 2007-12-26 | 2013-01-15 | Nec Corporation | Electromagnetic band gap element, and antenna and filter using the same |
| KR100899647B1 (ko) | 2008-01-28 | 2009-05-27 | 동의대학교 산학협력단 | 세라믹 기판 및 그 제조 방법 |
| KR101147651B1 (ko) | 2009-11-12 | 2012-05-23 | 연세대학교 산학협력단 | 전원면의 잡음을 억제하기 위한 전원면 구조 |
| JP5339092B2 (ja) | 2010-07-22 | 2013-11-13 | Ｔｄｋ株式会社 | バンドパスフィルタモジュール及びモジュール基板 |
| JP5234527B2 (ja) * | 2011-03-09 | 2013-07-10 | Ｔｄｋ株式会社 | 部品内蔵基板 |
| JP5783186B2 (ja) | 2013-01-21 | 2015-09-24 | 株式会社村田製作所 | 積層基板モジュール |
| WO2015129601A1 (ja) * | 2014-02-27 | 2015-09-03 | 株式会社村田製作所 | 電磁石の製造方法、および、電磁石 |
| WO2017057423A1 (ja) * | 2015-10-02 | 2017-04-06 | 株式会社村田製作所 | 表面実装型ｌｃデバイス |
| JP6358297B2 (ja) * | 2016-08-23 | 2018-07-18 | Tdk株式会社 | 方向性結合器及びこれを用いた無線通信装置 |
| CN115831915B (zh) * | 2021-09-17 | 2024-06-11 | 上海玻芯成微电子科技有限公司 | 一种隔离器及芯片 |
-
2003
- 2003-04-08 JP JP2003103655A patent/JP4305944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004311734A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4305944B2 (ja) | 回路基板 | |
| JP3920294B2 (ja) | ３次元スパイラルインダクタを内蔵したプリント基板およびその製造方法 | |
| US9883592B2 (en) | Wiring board and method for manufacturing the same | |
| US8053673B2 (en) | Capacitor embedded printed circuit board | |
| JP2017017116A (ja) | コイル部品 | |
| JP5932916B2 (ja) | インダクター及びその製造方法 | |
| US11551850B2 (en) | Coil component and method for fabricating the same | |
| US8004382B2 (en) | Inductor device, and method of manufacturing the same | |
| KR20070032259A (ko) | 인덕터 및 인덕터 제조 방법 | |
| US8966746B2 (en) | Method of fabricating cavity capacitor embedded in printed circuit board | |
| US8051558B2 (en) | Manufacturing method of the embedded passive device | |
| JP2004087524A (ja) | 回路基板およびこれを用いた電子機器 | |
| JPH0888122A (ja) | 多層プリントコイル基板及びその製造方法 | |
| JP2002305379A (ja) | 多層基板及びその製造方法 | |
| JP4034772B2 (ja) | 多層基板及びその製造方法 | |
| JP2021166257A (ja) | 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法 | |
| JP2005183646A (ja) | 多層基板インダクタおよびその製造方法 | |
| CN217847589U (zh) | 电感器部件 | |
| US20220293329A1 (en) | Inductor component and electronic component | |
| CN210042406U (zh) | 一种嵌入式基板和电子设备 | |
| KR100846207B1 (ko) | 다층 인쇄회로기판 및 이의 제조 방법 | |
| US20230371177A1 (en) | Sidewall plating of circuit boards for layer transition connections | |
| JP2004193319A (ja) | トロイダルコイル内蔵配線回路板及びその製造方法 | |
| JPH10208938A (ja) | Ｓｍｄ型コイル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090426 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |