KR101147651B1 - 전원면의 잡음을 억제하기 위한 전원면 구조 - Google Patents

Abstract

본 발명의 기술적 사상에 따른 실시 예에 있어서, 광대역 억압 특성 및 신호의 무결성 문제 또한 동시에 해결할 수 있는 새로운 전원면에 관한 방법을 제안하였다. 이는 동일한 크기의 공진기보다 낮은 대역에서의 공진 특성이 나타나는 동일한 방향의 팔을 갖는 공진기를 전원면에 적용함으로써, 앞에 언급한 기존 electromagnetic bandgap (EBG) 구조들이 갖고 있는 문제들을 해결 할 수 있다. 위 공진기가 적용되어진 전원면의 억압 특성은 -25dB의 잡음 억압 마진을 기준으로 0.22 GHz부터 12.5 GHz까지의 억압 대역폭을 가지면서도, 공진기의 직경은 3.2 mm로서 전원면의 clearance pad의 직경인 3.0 mm와 비슷한 크기에 불과하다. 이는 전원면에서 매우 작은 크기만을 차지하는 것이기 때문에 주기적인 구조를 갖는, 기존 EBG 구조들에서 발생한 신호의 무결성 문제가 해결 되어지고, 추가적인 전원면 설계 공간이 증가하는 장점을 갖고 있다. 또한, 인접한 공진기의 팔을 서로 반대 방향으로 적용한 새로운 공진기를 적용하여 첫 번째 공진기에서 동일한 방향의 전류 흐름에 의해 발생되어지는 방사 잡음을 줄이기 위한 일환으로써, 전류가 서로 상쇄 되어지는 구조를 갖는 것을 특징으로 한다. 그리고 공진기가 적용된 전원면의 억압 특성을 조절하기 위한 방법으로 공진기 팔의 길이와 간격을 조절하였고, 이들의 특성을 분석하였다. 그리고 이를 바탕으로 2가지 다른 크기의 공진기를 적용하여 여러 대역에서 공진 특성이 발생할 수 있음을 보였다.

Description

전원면의 잡음을 억제하기 위한 전원면 구조{POWER PLANE STRUCTURE SUPPRESSING NOISE OF POWER PLANE]}

본 발명은 전원면에 유기되는 잡음 억압 및 고속 디지털 회로의 용이한 신호 전송을 위한 것으로, 보다 상세하게는 고속 디지털 회로에서의 수 GHz 까지 빠르게 증가하는 디지털 클럭의 동작 주파수와 낮은 전원 레벨에 의해 주파수 축에서 광대역 파워 스펙트럼을 갖는 전원면의 잡음을 억압에 관한 것이다. 고속 디지털 클럭은 다른 신호선 및 전원면 (power plane)에 잡음 유기 문제를 발생시켜, 디지털 회로 상에서 cavity resonance와 같이 일어나게 될 경우, 매우 강한 잡음 유기가 발생하게 되어 신호 및 전원의 무결성 (signal integrity/power integrity, SI/PI)에 큰 열화를 초래하게 되고, 본 문제를 해결하기 위한 기술의 일환으로 발명되었다.

전원면에서 고속 디지털 회로에서 발생하는 잡음을 억압하기 위하여 decoupling capacitor를 사용하는 것이 일반적이다. 하지만 decoupling capacitor의 사용에 의한 잡음 억압 대역은 수백 MHz 이하에 불과하고, 이러한 방법을 통하여 수 GHz의 잡음 파워 스펙트럼을 갖는 디지털 클럭의 잡음을 온전히 제거하기에 무리가 따르게 된다. 이를 극복하기 위하여, 전원면에 주기적인 해자 구조를 갖는 electromagnetic bandgap (EBG) 구조를 적용하여 수 GHz 대역까지의 억압 특성을 갖는 방법들이 소개 되었는데, 이 구조는 1 GHz 이상의 대역에서 억압 특성이 나타나기 때문에, 그 이하의 대역에서의 억압을 위해서는 전원면과 접지면 (ground plane) 사이에 추가적인 decoupling capacitor 들이 필요하게 된다. 또한, 억압 특성이 5~6 GHz의 대역폭만을 갖기 때문에 고속 디지털 클럭에서 발생하는 잡음 파워 스펙트럼을 모두 억압할 수 없게 된다. 그리고 주기적인 해자 구조를 사용함에 의해, 전원면의 회로 디자인에 큰 제약을 갖고 있고, 다층 회로 기판에서 전원면이 접지면의 역할을 하게 될 경우, 주기적인 구조에 의해 신호의 return current path의 불연속성을 야기하여 디지털 신호의 왜곡을 초래한다.

본 발명은 전원면에 수 GHz 대역의 광대역 파워 스펙트럼을 갖는 고속 디지털 클럭으로부터 발생하는 잡음의 억압하기 위해 안출한 것으로, 전원면에 작은 크기의 동일한 방향의 팔을 갖는 공진기 및 서로 반대 방향의 팔을 갖는 공진기를 적용하여, 전원면으로의 잡음 억압 및 용이한 신호 전송을 하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 전원면과 전원 비아의 접합 부분에 크기가 작은 단일 공진기 및 변형된 구조의 공진기를 적용하여 전원면에 복잡성을 최소화 하였으며, 첫 번째 공진기는 동일한 방향으로 공진기 팔을 감아 인덕턴스의 크기를 키워 저역 필터 특성을 갖도록 하고, 두 번째 공진기는 인접한 팔을 서로 반대 방향으로 적용하여 첫 번째 공진기에서 발생 할 수 있는 잡음 방사를 줄이도록 하는 저역 필터 특성을 갖도록 하였고, 각 공진기의 크기를 최소화 하여 잡음 억압 뿐 아니라 신호의 return current path의 보장을 통해 신호 전송에 용이한 특성을 갖도록 하여, 전원의 무결성과 신호의 무결성을 모두 보장 할 수 있도록 한 것이다.

본 발명은 동일한 방향의 팔을 갖는 공진기를 전원면에 적용하여 광대역 파워 스펙트럼을 갖는 잡음의 억압이 가능하고, 신호의 전송에 용이한 특성을 갖고 있고, 또한 인접한 팔을 서로 반대 방향으로 적용한 공진기를 적용하여 위와 유사한 특성을 갖는 전원면을 통하여, 전원면에서 전원의 무결성 및 신호의 무결성을 보장하고, decoupling capacitor의 필요성을 없애 경제성을 향상 시키는 효과가 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.

I. 나선형 공진기가 적용된 전원면의 광대역 잡음 억압

도 1 내지 3은 본 발명의 기술적 사상의 실시 예에 따른 인쇄 회로 기판을 나타낸다. 구체적으로, 도 1 본 발명의 기술적 사상의 실시 예에 따른 광대역 잡음 억압을 위한 구조를 나타낸다. 도 2는 본 발명의 다른 기술적 사상의 실시 예에 따른 광대역 잡음 억압을 위한 구조를 나타낸다. 도 3은 본 발명의 다른 기술적 사상의 실시 예에 따른 광대역 잡음 억압을 위한 구조를 나타낸다. 도 4는 본 발명의 기술적 사상의 실시 예에 따른 동일한 방향의 팔을 갖는 공진기를 나타낸다.

도 1 내지 도 4를 참조하면, 본 발명의 기술적 사상에 따른 실시 예에 있어서, 전원/접지면에서의 SSN을 억압하기 위하여, 전원면과 전원 비아의 결합 부분에 나선형 공진기를 적용하였다. 전기적으로 긴 전류선로를 갖는 나선형 공진기의 구조적 특성에 의하여, 유사한 크기의 다른 공진기들에 비하여 인덕티브한 특성을 갖게되고, 그에 따라 첫 번째 공진 주파수는 비교적 낮은 주파수 대역에 나타나게 된다. 이러한 나선형 공진기의 특징을 적용하여, 수백 MHz 대역에서 발생하는 SSN 및 GBN을 억압하기 위해 사용되는 decoupling capacitor의 필요성을 없앨 수 있다. 또 한 큰 인덕턴스를 갖는 공진기의 특성을 이용하여, 전원면이 RF-chock 혹은 저역 필터 (low-pass filter)와 같은 특성을 만들 수 있다.

나선형 공진기가 적용된 전원면의 잡음 억압 특성을 분석하기 위하여, 도 1 내지 4와 같이 몇 가지 4 층 인쇄 회로 기판을 고려하였다. 도 1의 인쇄 회로 기판은 전원면만의 억압 특성을 위한 것으로써, 전원면과 전원 비아 외에 다른 구조들은 적용되지 않았다. 도 2 및 도 3의 인쇄 회로 기판들은 EBG 구조를 적용한 것이다. 간략한 설명을 위하여, 이하에서 도 1 내지 도 3을 참조하는데 있어서, 'reference'는 도 1의 구조를 나타내고, 'conventional'은 도 2를 나타내며, 'localized and modified'는 도 3을 나타낸다.

도 4는 나선형 공진기가 적용된 전원면을 나타낸다. 각각의 구조들은 2층의 신호선 층과 전원/접지면으로 구성되어있으며, 2개의 전원 비아가 전원의 공급을 위해 전원면에 적용되어 있다. 전원면은 구리(Cu)로 형성될 수 있다. 모든 인쇄 회로 기판의 유전체는 상대 유전율이 4.4이고, 손실 탄젠트가 0.02인 FR-4를 사용하였다. 이하에서는 도 4의 공진기의 구조 및 이에 따른 효과가 중점적으로 설명될 것이다.

A. 주파수 축에서의 나선형 공진기가 적용된 전원면의 잡음 억압 특성

나선형 공진기의 큰 필터링 효과에 의해, 잡음 마진을 -25 dB를 기준으로 제안된 구조의 잡음 억압 대역폭은 0.22 GHz에서 12.5 GHz까지 약 12 GHz의 대역폭을 갖는다. 그리고 비단 12.5 GHz 대역 뿐만이 아니라, 그보다 높은 대역에서 역시 잡음 억압 특성을 보이는데 이는 제안된 구조의 인덕턴스 성분에 의해 RF-chock 혹은 저역 필터의 특성을 보이기 때문이다.

도 1 내지 4에 언급한 여러 구조의 잡음 억압 특성은 도 5, 도 6 및 표 1에 나타내었다. 여기서, 도 5는 도 1 내지 4가 적용된 전원면의 잡음 억압 특성을 나타낸다. 도 6은 도 4의 동일한 방향의 팔을 갖는 공진기가 적용된 전원면의 잡음 억압 특성을 나타낸다.

도 4의 잡음 억압 대역폭은 도 1 내지 3에서 제안한 EBG보다 약 7.18 GHz에서 9.55 GHz 넓은 대역폭을 갖는다. 일반적으로 도 1 내지 도 3의 EBG 구조는 5 ~ 6 GHz 정도의 대역폭을 갖는 것으로 알려져 있지만, EBG 구조 내의 각 cell의 중심에 입력 및 출력 단자가 위치하지 않을 경우 최대 잡음 억압 특성을 얻을 수 없다.또한 도 1 내지 3의 EBG 구조는 최소 대역 구간이 약 1 GHz 에서 발생하기 때문에, 1 GHz 이하의 대역 억압을 위하여 추가적인 decoupling capacitor의 사용이 불가피 하다.

B. 시간 축에서의 나선형 공진기가 적용된 전원면의 잡음 억압 특성

일반적으로 다층 인쇄 회로 기판에서는 전원면이 신호선들의 접지면 역할도 하게 된다. 이러한 상황을 고려하여, 신호선으로부터 전원면으로의 잡음 유기 현상을 분석하기 위해 전원/접지면 사이에 50Ω의 특성 임피던스를 갖는 신호선을 적용하였다. 정량적인 잡음 유기량 분석을 위해 주파수 축과 시간 축, 두 가지 시뮬레이션 결과를 사용하였다. 우선 3D EM 시뮬레이션을 이용하여 해당 구조의 S-parameter를 얻고, 그 결과를 시간 축 시뮬레이션인 회로 시뮬레이션에 적용하였다.

이때, 주기적인 신호에 의한 잡음과 랜덤 신호에 의한 잡음인 두 가지 잡음 조건을 가정하였다. 주기적인 신호는 동작 주파수가 667 MHz인 DDR3-1333의 디지털 클럭을 사용하였고, 랜덤 신호는 마더보드 상에서의 잡음 유기를 가정하여, 동작 주파수가 3.33 GHz인 인텔사의 i7-975 CPU 클럭을 사용하였다. 이는 표 2에 나타난다.

각각의 디지털 클럭을 신호선에 인가하였고, 랜덤 클럭의 rising/falling 시간은 knee-frequency를 바탕으로 결정하였다. knee-frequency는 이하의 수학식 1로 표현될 수 있다.

신호선에 의해 유기된 잡음이 전원면에 유기되는 양과 이 때 신호선의 전송 특성을 나타내는 eye-diagram을 각각 도 7, 8, 9 및 표 3에 나타내었다. 구체적으로, 도 7은 도 1 내지 도 4에서 DDR3-1333(667 MHz)의 주기적인 디지털 클럭에 의한 잡음 유기 특성을 나타낸다. 도 8은 도 1 내지 도 3의 DDR3-1333(667MHz)의 eye-diagram을 나타낸다. 도 9는 도 4의 DDR3-1333(667MHz)의 eye-diagram을 나타낸다.

도 7 및 표 3과와 같이, 신호선의 디지털 클럭에 의해 전원면에 유기된 잡음 레벨이 각각 187 mV (다른 구조가 없는 전원면), 86 mV (decoupling capacitor가 적용된 전원면), 129 mV ([3]의 EBG 구조), 그리고 43 mV (제안한 구조)로 분석 되었다. JEDEC 기준표에 의해 DDR3-1333의 VDD swing ratio 마진은 10 % (1.425 ~ 1.575 V)로 정해져 있다. 다른 구조가 적용되지 않은 전원면의 경우만 제외하고, 위 기준의 잡음 유기량을 모두 만족 시켰다. 특히, 제안된 구조는 전원면만 있는 경우에 비해 약 76 %의 잡음 억압률을 얻을 수 있었다. 그리고 SSN의 억압을 위해 전원면에 사용된 decoupling capacitor는 자신 공명 주파수(self-resonance frequency: SRF)가 664.3 MHz이고, decoupling capacitor의 인덕턴스, 캐패시턴스, 저항값이 각각 0.7 nH, 82 pF, 0.157 Ω의 값을 갖는다. 위 decoupling capacitor를 전원면에 사용하여 신호선으로부터 잡음 유기를 VDD swing ratio의 10 % 이하로 만족 시킬 수 있었다. 또한, 신호의 무결성 (signalintegrity: SI) 측면에서는, [3]에서의 EBG 구조와 제안된 구조 모두 넓게 열린 eye-diagram을 얻을 수 있었는데, 이는 동작 주파수의 파장이 도 1 내지 도 3의 주기적인 해자 구조에 의해 발생되는 return current path의 불연속면보다 전기적으로 매우 길기 때문에 큰 손실 없이 신호 전송이 가능한 것이고, 전원/접지면 사이에 발생하는 cavity resonance에 의한 손실은 약 800 MHz이상의 대역에서 발생하기 때문이다.

주기 신호는 동작 주파수에서부터 고주파 대역으로 harmonic power spectrum을 갖는 반면, 랜덤 신호의 power spectrum은 광대역에 걸쳐 나타나는 특징이 있다. 따라서, 주기 신호와 랜덤 신호에 의해 유기되는 잡음들은 각기 다른 특성을 갖고 있고, 이에 따라 랜덤 신호에 의한 잡음 유기 특성 역시 분석되어야 한다. 랜덤 디지털 클럭에 의한 잡음 유기 분석을 위하여, 동작 주파수가 3.33 GHz를 갖는 CPU 클럭을 신호선에 인가하였고, 이 때 랜덤 신호는 pseudo random bit sequence를 사용하였다. 랜덤 신호에 의한 전원면으로의 잡음 유기 영향과 신호선의 전송특성을 위한 eye-diagram이 도 10 내지 12, 그리고 표 4에 나타나있다.

여기서, 도 10은 도 1 내지 도 4에서의 CPU(Intel i7-975:3.33 GHz)의 랜덤 디지털 클럭에 의한 잡음 유기 특성을 나타낸다. 도 11은 도 1 내지 도 3의 CPU(Intel i7-975:3.33 GHz)의 eye-diagram을 나타낸다. 도 12는 도 4의 CPU(Intel i7-975:3.33 GHz)의 eye-diagram을 나타낸다.

제안된 구조에서 랜덤 디지털 클럭에 의해 전원면으로 유기되는 잡음의 양은 137 mV이다. 주기적인 디지털 클럭에 의한 잡음 유기와 반대로 랜덤 클럭의 power spectrum은 DC에서부터 수 GHz까지 넓게 퍼져있기 때문에, 이러한 잡음 억압을 위해서는 광대역 잡음 억압 특성을 갖는 구조가 필요하다. 하지만, decoupling capacitor가 적용된 전원면은 오직 SRF 영역에서만 잡음 억압이 가능하고, 그 외의 영역에서는 억압이 불가능 하다. 이와 유사하게 도 1 내지 도 3의 EBG 구조는 1GHz 이상의 대역에서 광대역 억압 특성을 나타내지만, 그 이하에서 발생하는 잡음의 억압이 불가능하고, 따라서 1 GHz 이하에서 발생한 잡음에 의해 전원의 불안정성이 발생하게 된다. 따라서 제안된 구조인 나선형 공진기가 적용된 전원면 만이 JEDEC 기준표에 의한 10 % 잡음 swing ratio를 만족 시킬 수 있었다. 또한 위의 전원 공급의 안정화인 전원의 무결성 문제 해결 뿐만 아니라 신호의 무결성 측면에서도 매우 향상된 특성을 나타내었다. 그림 7과 같이 넓고 큰 eye-diagram을 얻을 수 있었는데, peak to peak jitter가 73.1 ps를 갖는 도 1 내지 도 3의 EBG 구조와 비교하여 27.1 ps로 매우 향상된 신호 전송 특성을 얻을 수 있었다. 이는 주기적인 해자 구조를 갖는 도 1 내지 도 3의 구조에서 각 cell 사이의 gap에 의해 return current path에 불연속성을 야기하고, 이에 의해 발생한 잡음이 전원/접지면 사이의 cavity resonance와 결합하여 큰 신호의 왜곡이 발생하기 때문이다.

II. 변형된 나선형 공진기가 적용된 전원면의 잡음 억압

II장에서 나선형 공진기가 적용된 전원면의 사용으로 -25 dB 잡음 마진을 기준으로 12.28 GHz 의 광대역에 걸쳐SSN과 GBN의 억압이 가능함을 보였다. 하지만 나선형 공진기는 동일한 방향으로 전류 분포를 갖기 때문에, 이러한 회전 방향의 전류가 electromagnetic field를 발생하게 된다. 만약 이러한 electromagnetic field가 다른 장치들에 영향을 미치게 된다면, 또 다른 EMI 문제가 발생 할 수 있다. 물론 지배적인 방사 잡음은 신호 비아에서 발생하는 return current path의 불연속성에서 비롯되지만, 나선형 공진기로부터 발생하는 electromagnetic field에 의한 영향을 줄이기 위하여 새로운 구조의 전원면을 제안하였다. 새로운 구조는 동일한 방향의 전류 분포를 갖는 나선형 공진기와는 달리 도 13 및 도 14과 같이 서로 반대 방향의 공진기 팔을 갖는 구조로써, 서로 반대 방향의 전류(A 및 B)고 인접한 전류를 상쇄하는 역할을 하여 공진기로부터 발생되는 field의 방사를 막을 수 있다. 또한 도 15와 같이 -25 dB의 잡음 마진을 기준으로 약 15 GHz의 잡음 억압 특성을 갖는다. 비록 800 MHz 대역에서 (1, 0) mode caivity resonance에 의해 억압 특성의 왜곡이 발생하지만, 그 구간을 제외하고 광대역에 걸친 잡음 억압이 가능하다.

본 장에서 제안한 변형된 나선형 공진기가 적용된 전원면의 잡음 유기 현상을 분석하기 위하여, II장에서와 같이, 주기 신호(DDR3-1333)와 랜덤 신호(CPU), 두 가지 디지털 클럭이 사용되었다. 표 5에 나타난 것과 같이, 변형된 나선형 공진기가 적용된 전원면은 주기 신호에 의한 잡음 억압이 VDD swing ratio의 10 % 미만으로 JEDEC 기준표에 부합한다. 하지만, 랜덤 신호에 의해 잡음이 유기될 경우, 전원 공급에 불안정성이 있어, 전원의 무결성 보장에 문제가 발생한다. 이는 인접한 전류를 상쇄하는 구조에 의해 감소된 전류 분포가 본 장에서 제안한 구조의 인덕턴스를 낮추게 되어, 저주파 대역에서의 억압 특성에 열화가 발생하였기 때문이다. 따라서 800 MHz 대역인 (1, 0) mode cavity resonance에 의해 유기된 강한 잡음에 의해 안정된 전원 공급에 문제가 발생한다. 하지만, 낮은 대역의 잡음 억압 특성을 향상 시키기 위하여, 전원/접지면 사이에 decoupling capacitor를 적용하거나, 공진기 팔의 길이를 늘림으로써 위의 문제를 해결 할 수 있고, 이에 따라 저주파에서부터의 광대역 억압 특성을 얻을 수 있다.

또한, 변형된 나선형 공진기가 적용된 전원면이 신호선의 접지면 역할을 하게 될 경우, return current path의 불연속성 없이 용이한 신호 전송이 가능해 지며 이에 따라 넓게 열린 eye-diagram에서 볼 수 있는 것과 같이, 신호의 지연 및 왜곡 문제가 해결 될 수 있다. 이는 도 18 및 19에 도시되어 있다.

Ⅲ나선형 공진기의 길이와 간격에 따른 잡음 억압 특성

나선형 공진기는 L (인덕턴스)과 C (캐패시턴스)의 병렬 구조로 이루어져있다. 나선형 공진기의 인덕턴스 성분은 공진기의 회절 방향의 전류 분포에 의해 발생하는 것으로, 다른 공진기들에 비해 큰 값을 갖는 특성이 있다. 따라서 공진기의 인덕턴스와 캐패시턴스를 조절함으로써, 공진기의 공진 주파수를 조절할 수 있고, 이는 공진기 팔의 길이와 간격을 조절함으로써 쉽게 이루어 질 수 있다. 하지만 나선형 공진기의 외형적인 특징에 의해 큰 인덕턴스 값을 갖게 되고, 이를 전원면에 적용함에 따라 RF-chock 혹은 저역 필터의 특성을 얻을 수 있다. 따라서 제안된 구조의 인덕턴스 성분의 변화에 따라 저주파 억압 영역의 단절 주파수 (cut-off frequency)를 조절 할 수 있다. 도 20에 나타난 것과 같이, 공진기의 팔이 1 회전추가됨에 따라 억압 영역이 저주파 대역으로 약 80 MHz 낮아짐을 확인 할 수 있고, 이러한 특성을 이용하여 더욱 낮은 주파수에서 발생하는 잡음 억압을 decoupling capacitor 없이 이룰 수 있다.

이와 유사하게 공진기의 캐패시턴스의 조절을 통해 나선형 공진기가 적용된 전원면의 억압 영역을 조절할 수 있다. 캐패시턴스의 조절은 공진기의 간격 변화에 의해 얻어질 수 있으며, 간격이 좁아지면 큰 캐패시턴스 값을 갖게되고, 이와 반대로 공진기 팔 사이의 간격이 넓어지면 캐패시턴스 값은 줄어들게 된다. 하지만, 제안된 구조의 억압 영역의 단절 주파수는 인덕턴스 값에 의해 정해지기 때문에, 캐패시턴스 값의 변화를 통해 억압 영역의 변화는 크지 않다. 하지만, 캐패시턴스 값의 조절을 통해 전원면 억압 영역 내에서의 억압 레벨을 조절할 수 있다. 도 21에서 볼 수 있는 것과 같이, 공진기 팔 간격의 변화를 통해 서로 다른 억압 특성을 얻을 수 있고, 이를 통해 쉽게 억압 영역의 레벨을 조절 할 수 있다. 또한 서로 다른 크기의 공진기를 사용함으로써, 다중 억압 특성을 얻을 수 있다. 두 가지 다른 크기의 공진기가 적용된 전원면의 억압 특성이 도 22에 나타나있다. 첫 번째 공진기의 지름은 3.2 mm이고, 다른 공진기의 지름은 2.4 mm이다. 이러한 두 가지 서로 다른 크기의 공진기를 동시에 사용함으로써, 3.2 mm의 지름을 갖는 공진기는 저주파 공진기로, 2.4 mm의 지름을 갖는 공진기는 고주파 공진기로 사용하여 다중 대역 억압 특성을 얻을 수 있다. 이를 통하여, 억압 하고자 하는 잡음의 대역에 따라 효과적인 전원면으로의 잡음 유기 억압이 가능해 진다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

도 1 본 발명의 기술적 사상의 실시 예에 따른 광대역 잡음 억압을 위한 구조를 나타낸다.

도 2는 본 발명의 다른 기술적 사상의 실시 예에 따른 광대역 잡음 억압을 위한 구조를 나타낸다.

도 3은 본 발명의 다른 기술적 사상의 실시 예에 따른 광대역 잡음 억압을 위한 구조를 나타낸다.

도 4는 본 발명의 기술적 사상의 실시 예에 따른 동일한 방향의 팔을 갖는 공진기를 나타낸다.

5는 도 1 내지 도 4가 적용된 전원면의 잡음 억압 특성을 나타낸다.

도 6은 도 4의 동일한 방향의 팔을 갖는 공진기가 적용된 전원면의 잡음 억압 특성을 나타낸다.

도 7은 도 1 내지 도 4에서 DDR3-1333(667 MHz)의 주기적인 디지털 클럭에 의한 잡음 유기 특성을 나타낸다.

도 8은 도 1 내지 도 3의 DDR3-1333(667 MHz)의 디지털 클럭 주기의 eye-diagram을 나타낸다.

도 9는 도 4의 DDR3-1333(667 MHz)의 디지털 클럭 주기의 eye-diagram을 나타낸다.

도 10은 도 1 내지 도 4의 CPU(Intel i7-975:3.33 GHz)의 랜덤 디지털 클럭에 의한 잡음 유기 특성을 나타낸다.

도 11은 도 1 내지 도 3의 CPU(Intel i7-975:3.33 GHz)의 랜덤 디지털 클럭의 eye-diagram을 나타낸다.

도 12는 도 4의 CPU(Intel i7-975:3.33 GHz)의 랜덤 디지털 클럭의 eye-diagram을 나타낸다.

도 13은 본 발명의 기술적 사상의 실시 예에 따른 동일한 방향의 팔을 갖는 공진기와 서로 반대 방향의 팔을 갖는 공진기의 전류 분포를 나타낸다.

도 14는 본 발명의 다른 기술적 사상의 실시 예에 따른 동일한 방향의 팔을 갖는 공진기와 서로 반대 방향의 팔을 갖는 공진기의 전류 분포를 나타낸다.

도 15는 본 발명의 기술적 사상의 실시 예에 따른 동일한 방향의 팔을 갖는 공진기와 서로 다른 방향의 팔을 갖는 공진기의 잡음 억압 특성을 나타낸다.

도 16은 도 1 내지 도 4에서 DDR3-1333(667 MHz)의 주기적인 디지털 클럭에 의한 잡음 유기 특성을 나타낸다.

도 17은 도 1 내지 도 4의 CPU(Intel i7-975:3.33 GHz)의 랜덤 디지털 클럭에 의한 잡음 유기 특성을 나타낸다.

도 18은 CPU(Intel i7-975:3.33 GHz)의 디지털 클럭의 주기적인 해자 구조를 갖는 구조와 동일한 방향의 팔을 갖는 공진기가 적용된 전원면에서의 eye-diagram을 나타낸다.

도 19는 CPU(Intel i7-975:3.33 GHz)의 디지털 클럭의 주기적인 해자 구조를 갖는 구조와 동일한 방향의 팔을 갖는 공진기가 적용된 전원면에서의 eye-diagram을 나타낸다.

도 20은 동일한 방향의 팔을 갖는 공진기가 적용된 전원면의 팔의 길이에 따른 잡음 억압 특성을 나타낸다.

도 21은 동일한 방향의 팔을 갖는 공진기가 적용된 전원면의 팔의 간격에 따른 잡음 억압 특성을 나타낸다.

도 22는 서로 다른 크기의 동일한 방향의 팔을 갖는 공진기가 적용된 전원면의 잡음 억압 특성을 나타낸다.

Claims (15)

1. 도체로 구성되는 입력 전원 면; 및

   상기 입력 전원 면과 연결되는 공진기를 포함하며,

   상기 공진기는

   상기 입력 전원 면과 연결되어, 전류 통로를 형성하는 제 1 나선형 팔;

   상기 제 1 나선형 팔에 수반되어 형성되며, 그리고 부도체로 구성된 제 2 나선형 팔;

   상기 제2 나선형 팔과 연결되어, 상기 전류 통로를 통과하여 흐르는 전류의 방향이 전환되도록 배치되는 분리부; 및

   상기 제 1 나선형 팔의 내부에 구비되고, 상기 제 1 나선형 팔을 통해 상기 입력 전원 면에 연결되는 출력단을 포함하는 전원 면.
2. 제 1 항에 있어서,

   상기 공진기는 복수 개로 구비되는 전원 면.
3. 제 1 항에 있어서,

   상기 공진기는

   상기 제 1 나선형 팔의 중심에 상기 출력단을 구비하도록 구성되는 전원 면.
4. 제 1 항에 있어서,

   상기 제 1 나선형 팔의 폭은 일정한 전원 면.
5. 제 1 항에 있어서,

   상기 제 2 나선형 팔의 폭은 일정한 전원 면.
6. 제 4항 또는 제 5항에 있어서,

   상기 제 1 나선형 팔의 폭과 상기 제 2 나선형 팔의 폭이 동일한 전원 면.
7. 제 1 면에 대향하는 제 2면을 갖는 유전막 및 상기 제 1 면에 배치되는 도전막을 포함하는 전원 판에 있어서,

   상기 도전막 상에 구비된 입력 전원 면; 및

   상기 입력 전원 면과 연결되는 공진기를 포함하며,

   상기 공진기는

   상기 유전막을 노출하여 상기 도전막 상에서 나선형 팔을 형성하는 전류 선로 부;

   상기 전류 선로 부를 통과하여 흐르는 전류의 방향이 전환되도록 배치되는 분리부; 및

   상기 전류 선로 부의 내부에 구비되고, 상기 전류 선로 부를 통하여 상기 입력 전원 면과 연결되는 출력단을 포함하는 전원 판.
8. 제 7 항에 있어서,

   상기 공진기는 복수 개 구비되는 전원 판.
9. 제 7 항에 있어서,

   상기 공진기는

   상기 전류 선로 부의 중심에 상기 출력단을 구비하도록 구성되는 전원 판.
10. 제 7 항에 있어서,

    상기 나선형 팔의 폭은 일정한 전원 판.
11. 제 7 항에 있어서,

    상기 유전막을 노출시킨 폭은 일정한 전원 판.
12. 제 10 항 또는 제 11 항에 있어서,

    상기 유전막을 노출시킨 폭과 상기 나선형 팔의 폭은 동일한 전원 판.
13. 제 7 항에 있어서,

    상기 도전막은 구리(Cu)로 형성된 전원 판.
14. 삭제
15. 삭제

Images