JP5783186B2 - 積層基板モジュール - Google Patents

積層基板モジュール Download PDF

Info

Publication number
JP5783186B2
JP5783186B2 JP2013007997A JP2013007997A JP5783186B2 JP 5783186 B2 JP5783186 B2 JP 5783186B2 JP 2013007997 A JP2013007997 A JP 2013007997A JP 2013007997 A JP2013007997 A JP 2013007997A JP 5783186 B2 JP5783186 B2 JP 5783186B2
Authority
JP
Japan
Prior art keywords
inductor
main surface
ground conductor
substrate module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013007997A
Other languages
English (en)
Other versions
JP2014139962A (ja
Inventor
武 小暮
武 小暮
宏通 北嶋
宏通 北嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013007997A priority Critical patent/JP5783186B2/ja
Priority to US14/148,979 priority patent/US9119318B2/en
Priority to CN201410024882.5A priority patent/CN103945023B/zh
Publication of JP2014139962A publication Critical patent/JP2014139962A/ja
Application granted granted Critical
Publication of JP5783186B2 publication Critical patent/JP5783186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • H05K2201/0792Means against parasitic impedance; Means against eddy currents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、携帯電話などの通信機器に実装される積層基板モジュールに関するものである。
従来より、携帯電話などの通信機器に実装される積層基板モジュールが各種知られている。従来の積層基板モジュールは、導体パターンが形成された複数の層を積層した積層回路基板と、積層回路基板の一方主面に形成された実装用ランドと、積層回路基板の他方主面に形成された入出力端子と、を備える。この積層回路基板の内部には、実装用ランドと入出力端子とを結ぶ配線と、グランド導体と、が導体パターンにより形成されている。
近年、積層基板モジュールは、積層回路基板の低背化に伴い、入出力端子に接続される配線とグランド導体との間隔が狭くなる傾向にある。そのため、配線とグランド導体との間で容量が形成されて、入出力端子のインピーダンスが容量性になり、インピーダンス不整合によるIL(挿入損失)が増大するという問題があった。
そこで、特許文献1では、整合を改善するために、入出力端子に接続されたインダクタが積層回路基板の内部に形成された積層基板モジュールが開示されている。
特開2011−77723号公報
しかしながら、特許文献1のように積層基板モジュールの内部にインダクタが形成され、グランド導体に近接している場合、信号がインダクタを伝播する時にインダクタで磁界が発生し、インダクタと対向するグランド導体の一部で渦電流が発生する。特に、低背な構造の積層基板モジュールでは、インダクタとグランド導体との間隔がより狭くなるため、この渦電流は大きくなる。
そのため、特許文献1の積層基板モジュールでは、インダクタのQ値が劣化し、ILの改善効果が十分に得られないという問題がある。
そこで本発明の目的は、インダクタのQ値を向上させ、IL改善効果が十分に得られる積層基板モジュールを提供することにある。
本発明の積層基板モジュールは、前記課題を解決するために以下の構成を備えている。
(1)導体パターンが形成された複数の層を積層した積層回路基板と、
前記積層回路基板の一方主面に形成された第1外部接続用端子と、
前記積層回路基板の他方主面に形成された第2外部接続用端子と、を備え、
前記積層回路基板の内部には、前記第1外部接続用端子と前記第2外部接続用端子とを結ぶ配線と、前記配線の一部を構成するインダクタと、前記インダクタより前記一方主面側に位置する第1グランド導体と、前記インダクタより前記他方主面側に位置する第2グランド導体と、が前記導体パターンにより形成されており、
前記インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1、第2グランド導体の内、前記インダクタが形成されている層に近い方のグランド導体の形成箇所と異なる、積層基板モジュール。
この構成では、第1、第2グランド導体の内、インダクタが形成されている層に近い方のグランド導体がインダクタと対向しない。そのため、信号がインダクタを伝播する時にインダクタで磁界が発生しても、その磁界が当該グランド導体に殆ど作用せず、当該グランド導体における渦電流の発生を十分に抑制できる。
したがって、この構成によれば、インダクタのQ値を向上させ、IL改善効果を十分に得ることができる。
(2)前記インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1外部接続用端子および前記第2外部接続用端子の少なくとも一方の形成箇所と重なることが好ましい。
この構成では、積層回路基板の一方主面の内、第1外部接続用端子が形成されていない領域に第3外部接続用端子が形成される。または、積層回路基板の他方主面の内、第2外部接続用端子が形成されていない領域に第3外部接続用端子が形成される。
そのため、この構成では、インダクタの形成箇所が第3外部接続用端子の形成箇所と重ならない。すなわち、この構成では、第3外部接続用端子が積層回路基板においてインダクタから離れた構造になる。したがって、この構成によれば、インダクタを設けているが、第3外部接続用端子のアイソレーション特性の劣化を防ぐことができる。
(3)前記グランド導体は、その形成箇所が、前記積層回路基板の前記一方主面または前記他方主面を正面視したときに前記インダクタの形成箇所と異なるように開口していることが好ましい。
この構成では、グランド導体の一部に開口を設けることで、積層回路基板の一方主面または他方主面を正面視したときにおけるインダクタの形成箇所が前記グランド導体の形成箇所と重ならない。
よって、この構成では、グランド導体の一部に開口を設けるだけで、インダクタの形成箇所を前記グランド導体の形成箇所と異ならせた積層回路基板を作成できる。したがって、この構成によれば、インダクタの形成箇所に応じた前記グランド導体の導体パターンの設計変更が不要なため、積層基板モジュールの製造コストを低減できる。
(4)前記インダクタの一部は、第1インダクタを構成し、
前記インダクタの残りの部分は、第2インダクタを構成し、
前記第1インダクタは、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第2インダクタと異なる箇所に形成されていることが好ましい。
この構成では、積層回路基板の一方主面または他方主面を正面視したとき、第1、第2グランド導体の内、第1インダクタが形成されている層に近い方の第1グランド導体の形成箇所と、第1インダクタの形成箇所とを異ならせることができる。
同様に、この構成では、積層回路基板の一方主面または他方主面を正面視したとき、第1、第2グランド導体の内、第2インダクタが形成されている層に近い方の第2グランド導体の形成箇所と、第2インダクタの形成箇所とを異ならせることができる。
よって、この構成では、信号がインダクタを伝播する時にインダクタで磁界が発生しても、その磁界が第1グランド導体および第2グランド導体に殆ど作用せず、第1グランド導体および第2グランド導体の両方における渦電流の発生を十分に抑制できる。
したがって、この構成によれば、インダクタのQ値をより向上させることができる。そのため、より高いIL改善効果が得られる。
(5)前記インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1、第2グランド導体の両方の形成箇所と異なることが好ましい。
この構成では、信号がインダクタを伝播する時にインダクタで磁界が発生しても、その磁界が第1グランド導体および第2グランド導体に殆ど作用せず、第1グランド導体および第2グランド導体の両方における渦電流の発生を十分に抑制できる。
したがって、この構成によれば、インダクタのQ値をより向上させることができる。そのため、より高いIL改善効果が得られる。
(6)前記インダクタは、前記第1外部接続用端子と直列に接続されていることが好ましい。
(7)前記インダクタは、前記配線を前記第1グランド導体または前記第2グランド導体に接続することが好ましい。
この発明によれば、インダクタのQ値を向上させ、IL改善効果が十分に得ることができる。
本発明の第1実施形態に係る積層基板モジュール100の回路図である。 図1に示す積層基板モジュール100の主要部の平面透視図である。 図1に示す積層基板モジュール100の主要部の断面図である。 本発明の第2実施形態に係る積層基板モジュール200の主要部の断面図である。 本発明の第3実施形態に係る積層基板モジュール300の主要部の断面図である。 本発明の第4実施形態に係る積層基板モジュール400の主要部の断面図である。 本発明の第5実施形態に係る積層基板モジュール500の主要部の断面図である。 本発明の第6実施形態に係る積層基板モジュール600の主要部の断面図である。 本発明の第7実施形態に係る積層基板モジュール700の主要部の断面図である。 本発明の第8実施形態に係る積層基板モジュール800の主要部の断面図である。 本発明の第9実施形態に係る積層基板モジュール900の主要部の断面図である。 本発明の第10実施形態に係る積層基板モジュール1000の主要部の断面図である。
《本発明の第1実施形態》
以下、本発明の第1実施形態に係る積層基板モジュール100について説明する。
図1は、本発明の第1実施形態に係る積層基板モジュール100の回路図である。図2は、図1に示す積層回路基板110の他方主面を正面視したときの積層基板モジュール100の主要部の平面透視図である。図3は、図1に示す積層基板モジュール100の主要部の断面図である。
積層基板モジュール100は、積層回路基板110と、実装用ランド131、132と、入出力端子120、121と、を備えている。
なお、実装用ランド131が、本発明の「第1外部接続用端子」に相当する。また、入出力端子120が、本発明の「第2外部接続用端子」に相当する。また、実装用ランド132及び入出力端子121のそれぞれが、前記「第3外部接続用端子」に相当する。
積層回路基板110は、導体パターンが形成された複数の誘電体層を積層してなる積層体である。誘電体層は、例えばセラミック又は樹脂からなる。積層回路基板110の各誘電体層に対する導体パターンの形成は、例えばスクリーン印刷版を用いたスクリーン印刷法で行われる。
入出力端子120、121は、積層回路基板110の他方主面(底面)に導体パターンにより形成されている。入出力端子120、121は、積層基板モジュール100の外部回路と接続するための端子である。
実装用ランド131、132は、積層回路基板110の一方主面(上面)に導体パターンにより形成されている。実装用ランド131、132の上には、積層基板モジュール100のスイッチIC130が実装される。
スイッチIC130は、例えばCMOS構造からなり、平面視して略矩形からなるFETスイッチICである。スイッチIC130は、アンテナに接続するアンテナ接続ポートと複数の高周波入出力ポート(送信ポートや受信ポート、さらには送受兼用ポート)とを有する。スイッチIC130は、制御信号により、高周波信号入出力ポートのいずれかとアンテナ接続ポートとを接続するように切替制御を行う。
積層回路基板110の内部には、図1、図3に示すように、実装用ランド131及び入出力端子120を結ぶ配線190と、配線190の一部を構成するインダクタL1と、インダクタL1より一方主面側に位置する第1グランド導体G1と、インダクタL1より他方主面側に位置する第2グランド導体G2とが、導体パターンにより形成されている。
インダクタL1は、配線190を第1グランド導体G1にシャント接続する。また、インダクタL1の形成箇所は、図2、図3に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。
ここで、インダクタL1の形成箇所は、図2、図3に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2の内、インダクタL1が形成されている層に近い方の第2グランド導体G2の形成箇所と異なる。すなわち、第2グランド導体G2は、インダクタL1と対向しない。
そのため、信号がインダクタL1を伝播する時にインダクタL1で磁界が発生しても、その磁界が第2グランド導体G2に殆ど作用せず、第2グランド導体G2における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール100によれば、インダクタL1のQ値を向上させ、IL改善効果が十分に得られる。
また、インダクタL1の形成箇所は、図2、図3に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。そして、積層回路基板110の他方主面の内、入出力端子120が形成されていない領域に別の入出力端子121が形成されている。
そのため、積層基板モジュール100では、インダクタL1の形成箇所が入出力端子121の形成箇所と重ならない。すなわち、積層基板モジュール100は、入出力端子121が積層回路基板110においてインダクタL1から離れた構造になる。
したがって、積層基板モジュール100によれば、インダクタL1を設けているが、入出力端子121のアイソレーション特性の劣化を防ぐことができる。
《本発明の第2実施形態》
以下、本発明の第2実施形態に係る積層基板モジュール200について説明する。
図4は、本発明の第2実施形態に係る積層基板モジュール200の主要部の断面図である。第2実施形態に係る積層基板モジュール200が第1実施形態に係る積層基板モジュール100と相違する点は、配線290である。その他の積層基板モジュール200の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図4に示すように、実装用ランド131及び入出力端子120を結ぶ配線290と、配線290の一部を構成するインダクタL2と、第1グランド導体G1と、第2グランド導体G2とが、導体パターンにより形成されている。
インダクタL2は、配線290を第2グランド導体G2にシャント接続する。また、インダクタL2の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。
ここで、インダクタL2の形成箇所は、図4に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2の内、インダクタL2が形成されている層に近い方の第1グランド導体G1の形成箇所と異なる。すなわち、第1グランド導体G1は、インダクタL2と対向しない。
そのため、信号がインダクタL2を伝播する時にインダクタL2で磁界が発生しても、その磁界が第1グランド導体G1に殆ど作用せず、第1グランド導体G1における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール200によれば、積層基板モジュール100と同様の効果を奏する。
また、インダクタL2の形成箇所は、図4に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。そして、積層回路基板110の一方主面の内、実装用ランド131が形成されていない領域に別の実装用ランド132が形成されている。
そのため、積層基板モジュール200では、インダクタL2の形成箇所が実装用ランド132の形成箇所と重ならない。すなわち、積層基板モジュール200は、実装用ランド132が積層回路基板110においてインダクタL2から離れた構造になる。
したがって、積層基板モジュール200によれば、インダクタL2を設けているが、実装用ランド132のアイソレーション特性の劣化を防ぐことができる。
《本発明の第3実施形態》
以下、本発明の第3実施形態に係る積層基板モジュール300について説明する。
図5は、本発明の第3実施形態に係る積層基板モジュール300の主要部の断面図である。第3実施形態に係る積層基板モジュール300が第1実施形態に係る積層基板モジュール100と相違する点は、配線390である。その他の積層基板モジュール300の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図5に示すように、実装用ランド131及び入出力端子120を結ぶ配線390と、配線390の一部を構成するインダクタL3と、第1グランド導体G1と、第2グランド導体G2とが、導体パターンにより形成されている。
インダクタL3は、実装用ランド131と直列に接続されている。また、インダクタL3の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。
ここで、インダクタL3の形成箇所は、図5に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2の内、インダクタL3が形成されている層に近い方の第2グランド導体G2の形成箇所と異なる。すなわち、第2グランド導体G2は、インダクタL3と対向しない。
そのため、信号がインダクタL3を伝播する時にインダクタL3で磁界が発生しても、その磁界が第2グランド導体G2に殆ど作用せず、第2グランド導体G2における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール300によれば、積層基板モジュール100と同様の効果を奏する。
また、インダクタL3の形成箇所は、図5に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。そして、積層回路基板110の他方主面の内、入出力端子120が形成されていない領域に別の入出力端子121が形成されている。
そのため、積層基板モジュール300では、インダクタL3の形成箇所が入出力端子121の形成箇所と重ならない。すなわち、積層基板モジュール300は、入出力端子121が積層回路基板110においてインダクタL3から離れた構造になる。
したがって、積層基板モジュール300によれば、インダクタL3を設けているが、入出力端子121のアイソレーション特性の劣化を防ぐことができる。
《本発明の第4実施形態》
以下、本発明の第4実施形態に係る積層基板モジュール400について説明する。
図6は、本発明の第4実施形態に係る積層基板モジュール400の主要部の断面図である。第4実施形態に係る積層基板モジュール400が第1実施形態に係る積層基板モジュール100と相違する点は、配線490である。その他の積層基板モジュール400の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図6に示すように、実装用ランド131及び入出力端子120を結ぶ配線490と、配線490の一部を構成するインダクタL4と、第1グランド導体G1と、第2グランド導体G2とが、導体パターンにより形成されている。
インダクタL4は、実装用ランド131と直列に接続されている。また、インダクタL4の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。
ここで、インダクタL4の形成箇所は、図6に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2の内、インダクタL4が形成されている層に近い方の第1グランド導体G1の形成箇所と異なる。すなわち、第1グランド導体G1は、インダクタL4と対向しない。
そのため、信号がインダクタL4を伝播する時にインダクタL4で磁界が発生しても、その磁界が第1グランド導体G1に殆ど作用せず、第1グランド導体G1における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール400によれば、積層基板モジュール100と同様の効果を奏する。
また、インダクタL4の形成箇所は、図6に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。そして、積層回路基板110の一方主面の内、実装用ランド131が形成されていない領域に別の実装用ランド132が形成されている。
そのため、積層基板モジュール400では、インダクタL4の形成箇所が実装用ランド132の形成箇所と重ならない。すなわち、積層基板モジュール400は、実装用ランド132が積層回路基板110においてインダクタL4から離れた構造になる。
したがって、積層基板モジュール400によれば、インダクタL4を設けているが、実装用ランド132のアイソレーション特性の劣化を防ぐことができる。
《本発明の第5実施形態》
以下、本発明の第5実施形態に係る積層基板モジュール500について説明する。
図7は、本発明の第5実施形態に係る積層基板モジュール500の主要部の断面図である。第5実施形態に係る積層基板モジュール500が第1実施形態に係る積層基板モジュール100と相違する点は、配線590である。その他の積層基板モジュール500の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図7に示すように、実装用ランド131及び入出力端子120を結ぶ配線590と、配線590の一部を構成するインダクタL5A、L5Bと、第1グランド導体G1と、第2グランド導体G2とが、導体パターンにより形成されている。
なお、インダクタL5Aが、本発明の「第1インダクタ」に相当する。また、インダクタL5Bが、本発明の「第2インダクタ」に相当する。
インダクタL5A、L5Bは、実装用ランド131と直列に接続されている。インダクタL5Aは、積層回路基板110の一方主面または他方主面を正面視したとき、インダクタL5Bと異なる箇所に形成されている。
また、インダクタL5Aの形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。また、インダクタL5Bの形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。
ここで、インダクタL5Aの形成箇所は、図7に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2の内、インダクタL5Aが形成されている層に近い方の第1グランド導体G1の形成箇所と異なる。
同様に、インダクタL5Bの形成箇所は、図7に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2の内、インダクタL5Bが形成されている層に近い方の第2グランド導体G2の形成箇所と異なる。
すなわち、第1グランド導体G1は、インダクタL5Aと対向せず、第2グランド導体G2は、インダクタL5Bと対向しない。
さらに、積層基板モジュール500におけるインダクタL5Aと第2グランド導体G2との間隔は、積層基板モジュール400におけるインダクタL4と第2グランド導体G2との間隔より広い(図6、図7の矢印参照)。
同様に、積層基板モジュール500におけるインダクタL5Bと第1グランド導体G1との間隔は、積層基板モジュール100におけるインダクタL1と第1グランド導体G1との間隔より広い(図3、図7の矢印参照)。
そのため、信号がインダクタL5Bを伝播する時にインダクタL5Bで磁界が発生しても、その磁界が第1グランド導体G1及び第2グランド導体G2に殆ど作用せず、第1グランド導体G1及び第2グランド導体G2の両方における渦電流の発生を十分に抑制できる。
同様に、信号がインダクタL5Aを伝播する時にインダクタL5Aで磁界が発生しても、その磁界が第1グランド導体G1及び第2グランド導体G2に殆ど作用せず、第1グランド導体G1及び第2グランド導体G2の両方における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール500によれば、積層基板モジュール100よりインダクタL5A、L5BのQ値を向上させることができる。そのため、積層基板モジュール500によれば、積層基板モジュール100より高いIL改善効果が得られる。
また、インダクタL5Aの形成箇所は、図7に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。そして、積層回路基板110の一方主面の内、実装用ランド131が形成されていない領域に別の実装用ランド132が形成されている。
また、インダクタL5Bの形成箇所は、図7に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。そして、積層回路基板110の他方主面の内、入出力端子120が形成されていない領域に別の入出力端子121が形成されている。
そのため、積層基板モジュール500ではインダクタL5A、L5Bの形成箇所が、実装用ランド132及び入出力端子121の形成箇所と重ならない。すなわち、積層基板モジュール500は、実装用ランド132及び入出力端子121が積層回路基板110においてインダクタL5A、L5Bから離れた構造になる。
したがって、積層基板モジュール500によれば、インダクタL5A、L5Bを設けているが、実装用ランド132及び入出力端子121のアイソレーション特性の劣化を防ぐことができる。
《本発明の第6実施形態》
以下、本発明の第6実施形態に係る積層基板モジュール600について説明する。
図8は、本発明の第6実施形態に係る積層基板モジュール600の主要部の断面図である。第6実施形態に係る積層基板モジュール600が第1実施形態に係る積層基板モジュール100と相違する点は、配線690及び第2グランド導体G2′である。その他の積層基板モジュール600の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図8に示すように、実装用ランド131及び入出力端子120を結ぶ配線690と、配線690の一部を構成するインダクタL6と、第1グランド導体G1と、第2グランド導体G2′とが、導体パターンにより形成されている。
第2グランド導体G2′は、積層回路基板110の一方主面または他方主面を正面視したときにインダクタL6の形成箇所を含むように、開口部640によって開口している。つまりインダクタL6の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したときに開口部640とは重なり、また、第2グランド導体G2′とは異なる。その他の第2グランド導体G2′の構成については第2グランド導体G2と同じであるため、説明を省略する。
インダクタL6は、実装用ランド131と直列に接続されている。また、インダクタL6の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。
ここで、インダクタL6の形成箇所は、図8に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1及び第2グランド導体G2′の内、インダクタL6が形成されている層に近い方の第2グランド導体G2′の形成箇所と異なる。すなわち、第2グランド導体G2′は、インダクタL6と対向しない。
そのため、信号がインダクタL6を伝播する時にインダクタL6で磁界が発生しても、その磁界が第2グランド導体G2′に殆ど作用せず、第2グランド導体G2′における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール600によれば、積層基板モジュール100と同様の効果を奏する。
また、インダクタL6の形成箇所は、図8に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。そして、積層回路基板110の他方主面の内、入出力端子120が形成されていない領域に別の入出力端子121が形成されている。
そのため、積層基板モジュール600では、インダクタL6の形成箇所が入出力端子121の形成箇所と重ならない。すなわち、積層基板モジュール600では、入出力端子121が積層回路基板110においてインダクタL6から離れた構造になる。したがって、積層基板モジュール600によれば、インダクタL6を設けているが、入出力端子121のアイソレーション特性の劣化を防ぐことができる。
さらに、積層基板モジュール600では、第2グランド導体G2の一部に開口を設けるだけで、インダクタL6の形成箇所を第2グランド導体G2′の形成箇所と異ならせた積層回路基板110を作成できる。
したがって、積層基板モジュール600によれば、インダクタL6の形成箇所に応じた導体パターンの設計変更が不要なため、積層基板モジュール600の製造コストを低減できる。
《本発明の第7実施形態》
以下、本発明の第7実施形態に係る積層基板モジュール700について説明する。
図9は、本発明の第7実施形態に係る積層基板モジュール700の主要部の断面図である。第7実施形態に係る積層基板モジュール700が第1実施形態に係る積層基板モジュール100と相違する点は、配線790及び第1グランド導体G1′である。その他の積層基板モジュール700の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図9に示すように、実装用ランド131及び入出力端子120を結ぶ配線790と、配線790の一部を構成するインダクタL7と、第1グランド導体G1′と、第2グランド導体G2とが、導体パターンにより形成されている。
第1グランド導体G1′は、積層回路基板110の一方主面または他方主面を正面視したときにインダクタL7の形成箇所を含むように、開口部750によって開口している。つまりインダクタL7の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したときに開口部750とは重なり、また、第1グランド導体G1′とは異なる。その他の第1グランド導体G1′の構成については第1グランド導体G1と同じであるため、説明を省略する。
インダクタL7は、実装用ランド131と直列に接続されている。また、インダクタL7の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。
ここで、インダクタL7の形成箇所は、図9に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1′及び第2グランド導体G2の内、インダクタL7が形成されている層に近い方の第1グランド導体G1′の形成箇所と異なる。すなわち、第1グランド導体G1′は、インダクタL7と対向しない。
そのため、信号がインダクタL7を伝播する時にインダクタL7で磁界が発生しても、その磁界が第1グランド導体G1′に殆ど作用せず、第1グランド導体G1′における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール700によれば、積層基板モジュール100と同様の効果を奏する。
また、インダクタL7の形成箇所は、図9に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。そして、積層回路基板110の一方主面の内、実装用ランド131が形成されていない領域に別の実装用ランド132が形成されている。
そのため、積層基板モジュール700では、インダクタL7の形成箇所が実装用ランド132の形成箇所と重ならない。すなわち、積層基板モジュール700では、実装用ランド132が積層回路基板110においてインダクタL7から離れた構造になる。したがって、積層基板モジュール700によれば、インダクタL7を設けているが、実装用ランド132のアイソレーション特性の劣化を防ぐことができる。
さらに、積層基板モジュール700では、第1グランド導体G1の一部に開口を設けるだけで、インダクタL7の形成箇所を第1グランド導体G1′の形成箇所と異ならせた積層回路基板110を作成できる。
したがって、積層基板モジュール700によれば、インダクタL7の形成箇所に応じた導体パターンの設計変更が不要なため、積層基板モジュール700の製造コストを低減できる。
《本発明の第8実施形態》
以下、本発明の第8実施形態に係る積層基板モジュール800について説明する。
図10は、本発明の第8実施形態に係る積層基板モジュール800の主要部の断面図である。第8実施形態に係る積層基板モジュール800が第6実施形態に係る積層基板モジュール600と相違する点は、第1グランド導体G1′である。その他の積層基板モジュール800の構成については積層基板モジュール600と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図10に示すように、実装用ランド131及び入出力端子120を結ぶ配線690と、配線690の一部を構成するインダクタL6と、第1グランド導体G1′と、第2グランド導体G2′とが、導体パターンにより形成されている。
第1グランド導体G1′は、積層回路基板110の一方主面または他方主面を正面視したときにインダクタL7の形成箇所を含むように、開口部850によって開口している。その他の第1グランド導体G1′の構成については第1グランド導体G1と同じであるため、説明を省略する。
ここで、インダクタL6の形成箇所は、図10に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1′及び第2グランド導体G2′の両方の形成箇所と異なる。すなわち、第1グランド導体G1′及び第2グランド導体G2′のそれぞれは、インダクタL6と対向しない。
そのため、信号がインダクタL6を伝播する時にインダクタL6で磁界が発生しても、その磁界が第1グランド導体G1′及び第2グランド導体G2′に殆ど作用せず、第1グランド導体G1′及び第2グランド導体G2′の両方における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール800によれば、積層基板モジュール100よりインダクタL6のQ値を向上させることができる。そのため、積層基板モジュール800によれば、積層基板モジュール100より高いIL改善効果が得られる。
また、インダクタL6の形成箇所は、図10に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。そして、積層回路基板110の他方主面の内、入出力端子120が形成されていない領域に別の入出力端子121が形成されている。
そのため、積層基板モジュール800では、インダクタL6の形成箇所が入出力端子121の形成箇所と重ならない。すなわち、積層基板モジュール800は、入出力端子121が積層回路基板110においてインダクタL6から離れた構造になる。
したがって、積層基板モジュール800によれば、インダクタL6を設けているが、入出力端子121のアイソレーション特性の劣化を防ぐことができる。
さらに、積層基板モジュール800では、第1グランド導体G1の一部と第2グランド導体G2の一部とに開口を設けるだけで、インダクタL6の形成箇所を第1グランド導体G1′及び第2グランド導体G2′のそれぞれの形成箇所と異ならせた積層回路基板110を作成できる。
したがって、積層基板モジュール800によれば、インダクタL6の形成箇所に応じた導体パターンの設計変更が不要なため、積層基板モジュール800の製造コストを低減できる。
《本発明の第9実施形態》
以下、本発明の第9実施形態に係る積層基板モジュール900について説明する。
図11は、本発明の第9実施形態に係る積層基板モジュール900の主要部の断面図である。第9実施形態に係る積層基板モジュール900が第7実施形態に係る積層基板モジュール700と相違する点は、第2グランド導体G2′である。その他の積層基板モジュール900の構成については積層基板モジュール700と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図11に示すように、実装用ランド131及び入出力端子120を結ぶ配線790と、配線790の一部を構成するインダクタL7と、第1グランド導体G1′と、第2グランド導体G2′とが、導体パターンにより形成されている。
第2グランド導体G2′は、積層回路基板110の一方主面または他方主面を正面視したときにインダクタL7の形成箇所を含むように、開口部950によって開口している。その他の第2グランド導体G2′の構成については第2グランド導体G2と同じであるため、説明を省略する。
ここで、インダクタL7の形成箇所は、図11に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G1′及び第2グランド導体G2′の両方の形成箇所と異なる。すなわち、第1グランド導体G1′及び第2グランド導体G2′のそれぞれは、インダクタL7と対向しない。
そのため、信号がインダクタL7を伝播する時にインダクタL7で磁界が発生しても、その磁界が第1グランド導体G1′及び第2グランド導体G2′に殆ど作用せず、第1グランド導体G1′及び第2グランド導体G2′の両方における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール900によれば、積層基板モジュール100よりインダクタL7のQ値を向上させることができる。そのため、積層基板モジュール900によれば、積層基板モジュール100より高いIL改善効果が得られる。
また、インダクタL7の形成箇所は、図11に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。そして、積層回路基板110の一方主面の内、実装用ランド131が形成されていない領域に別の実装用ランド132が形成されている。
そのため、積層基板モジュール900では、インダクタL7の形成箇所が実装用ランド132の形成箇所と重ならない。すなわち、積層基板モジュール900は、実装用ランド132が積層回路基板110においてインダクタL7から離れた構造になる。
したがって、積層基板モジュール900によれば、インダクタL7を設けているが、実装用ランド132のアイソレーション特性の劣化を防ぐことができる。
さらに、積層基板モジュール900では、第1グランド導体G1の一部と第2グランド導体G2の一部とに開口を設けるだけで、インダクタL7の形成箇所を第1グランド導体G1′及び第2グランド導体G2′のそれぞれの形成箇所と異ならせた積層回路基板110を作成できる。
したがって、積層基板モジュール900によれば、インダクタL7の形成箇所に応じた導体パターンの設計変更が不要なため、積層基板モジュール900の製造コストを低減できる。
《本発明の第10実施形態》
以下、本発明の第10実施形態に係る積層基板モジュール1000について説明する。
図12は、本発明の第10実施形態に係る積層基板モジュール1000の主要部の断面図である。第10実施形態に係る積層基板モジュール1000が第1実施形態に係る積層基板モジュール100と相違する点は、配線1090及び第1グランド導体G3である。その他の積層基板モジュール1000の構成については積層基板モジュール100と同じであるため、説明を省略する。
詳述すると、積層回路基板110の内部には、図12に示すように、実装用ランド131及び入出力端子120を結ぶ配線1090と、配線1090の一部を構成するインダクタL10と、第1グランド導体G3と、第2グランド導体G2とが、導体パターンにより形成されている。
第1グランド導体G3は、積層回路基板110の一方主面または他方主面を正面視したときにインダクタL10の形成箇所と異なるように、形成されている。
同様に、第2グランド導体G2も、積層回路基板110の一方主面または他方主面を正面視したときにインダクタL10の形成箇所と異なるように、形成されている。
また、インダクタL10は、実装用ランド131と直列に接続されている。また、インダクタL10の形成箇所は、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と実装用ランド131の形成箇所とに重なる。
ここで、インダクタL10の形成箇所は、図12に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、第1グランド導体G3及び第2グランド導体G2の両方の形成箇所と異なる。すなわち、第1グランド導体G3及び第2グランド導体G2のそれぞれは、インダクタL10と対向しない。
そのため、信号がインダクタL10を伝播する時にインダクタL10で磁界が発生しても、その磁界が第1グランド導体G3及び第2グランド導体G2に殆ど作用せず、第1グランド導体G3及び第2グランド導体G2の両方における渦電流の発生を十分に抑制できる。
したがって、積層基板モジュール1000によれば、積層基板モジュール100よりインダクタL10のQ値を向上させることができる。そのため、積層基板モジュール1000によれば、積層基板モジュール100より高いIL改善効果が得られる。
また、インダクタL10の形成箇所は、図12に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、実装用ランド131の形成箇所と重なる。そして、積層回路基板110の一方主面の内、実装用ランド131が形成されていない領域に別の実装用ランド132が形成されている。
また、インダクタL10の形成箇所は、図12に示すように、積層回路基板110の一方主面または他方主面を正面視したとき、入出力端子120の形成箇所と重なる。そして、積層回路基板110の他方主面の内、入出力端子120が形成されていない領域に別の入出力端子121が形成されている。
そのため、積層基板モジュール1000ではインダクタL10の形成箇所が、実装用ランド132及び入出力端子121の形成箇所と重ならない。すなわち、積層基板モジュール1000は、実装用ランド132及び入出力端子121が積層回路基板110においてインダクタL10から離れた構造になる。
したがって、積層基板モジュール1000によれば、インダクタL10を設けているが、実装用ランド132及び入出力端子121のアイソレーション特性の劣化を防ぐことができる。
《その他の実施形態》
なお、前記各実施形態では実装用ランド131、132にIC130が実装されているが、これに限るものではない。例えば実装用ランド131、132に、SAW(Surface Acoustic Wave Filter)デバイス等の他の実装部品が実装されていてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
100、200、300、400、500、600、700、800、900、1000…積層基板モジュール
110…積層回路基板
120、121…入出力端子
130…スイッチIC
131、132…実装用ランド
190、290、390、490、590、690、790、1090…配線
640、750、850、950…開口部

Claims (6)

  1. 導体パターンが形成された複数の層を積層した積層回路基板と、
    前記積層回路基板の一方主面に形成された第1外部接続用端子と、
    前記積層回路基板の他方主面に形成された第2外部接続用端子と、を備え、
    前記積層回路基板の内部には、前記第1外部接続用端子と前記第2外部接続用端子とを結ぶ配線と、前記配線の一部を構成するインダクタと、前記インダクタより前記一方主面側に位置する第1グランド導体と、前記インダクタより前記他方主面側に位置する第2グランド導体と、が前記導体パターンにより形成されており、
    前記インダクタの一部は第1インダクタを構成し、前記インダクタの残りの部分は第2インダクタを構成し、
    前記第1インダクタは、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第2インダクタと異なる箇所に形成され、
    前記第1インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1、第2グランド導体の内、前記第1インダクタが形成されている層に近い方の前記第1グランド導体の形成箇所と異なり、
    前記第2インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1、第2グランド導体の内、前記第2インダクタが形成されている層に近い方の前記第2グランド導体の形成箇所と異なる、積層基板モジュール。
  2. 前記インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1外部接続用端子および前記第2外部接続用端子の少なくとも一方の形成箇所と重なる、請求項1に記載の積層基板モジュール。
  3. 前記グランド導体は、その形成箇所が、前記積層回路基板の前記一方主面または前記他方主面を正面視したときに前記インダクタの形成箇所と異なるように開口している、請求項1又は2に記載の積層基板モジュール。
  4. 前記インダクタの形成箇所は、前記積層回路基板の前記一方主面または前記他方主面を正面視したとき、前記第1、第2グランド導体の両方の形成箇所と異なる、請求項1からのいずれか1項に記載の積層基板モジュール。
  5. 前記インダクタは、前記第1外部接続用端子と直列に接続されている、請求項1からのいずれか1項に記載の積層基板モジュール。
  6. 前記インダクタは、前記配線を前記第1グランド導体または前記第2グランド導体に接続する、請求項1からのいずれか1項に記載の積層基板モジュール。
JP2013007997A 2013-01-21 2013-01-21 積層基板モジュール Active JP5783186B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013007997A JP5783186B2 (ja) 2013-01-21 2013-01-21 積層基板モジュール
US14/148,979 US9119318B2 (en) 2013-01-21 2014-01-07 Multilayer substrate module
CN201410024882.5A CN103945023B (zh) 2013-01-21 2014-01-20 层叠基板模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013007997A JP5783186B2 (ja) 2013-01-21 2013-01-21 積層基板モジュール

Publications (2)

Publication Number Publication Date
JP2014139962A JP2014139962A (ja) 2014-07-31
JP5783186B2 true JP5783186B2 (ja) 2015-09-24

Family

ID=51192502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007997A Active JP5783186B2 (ja) 2013-01-21 2013-01-21 積層基板モジュール

Country Status (3)

Country Link
US (1) US9119318B2 (ja)
JP (1) JP5783186B2 (ja)
CN (1) CN103945023B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053564B1 (fr) * 2016-07-04 2018-07-27 Kerlink Dispositif de communication modulaire
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
WO2018186154A1 (ja) 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
WO2018212273A1 (ja) * 2017-05-19 2018-11-22 株式会社村田製作所 積層型電子部品
JP6669132B2 (ja) * 2017-06-23 2020-03-18 株式会社村田製作所 マルチプレクサ、送信装置および受信装置
WO2019142769A1 (ja) * 2018-01-18 2019-07-25 株式会社村田製作所 アンテナ付き基板、及び、アンテナモジュール
JP6969533B2 (ja) * 2018-10-31 2021-11-24 株式会社村田製作所 多層基板および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JP3255151B2 (ja) * 1999-05-11 2002-02-12 日本電気株式会社 多層プリント回路基板
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
JP4305944B2 (ja) 2003-04-08 2009-07-29 日本電気株式会社 回路基板
JP4441886B2 (ja) * 2006-03-31 2010-03-31 Tdk株式会社 高周波モジュール
JP5136532B2 (ja) 2009-09-29 2013-02-06 株式会社村田製作所 高周波スイッチモジュール
JP2011151367A (ja) 2009-12-25 2011-08-04 Sony Corp 回路基板積層モジュール及び電子機器
JP5381696B2 (ja) * 2009-12-25 2014-01-08 ソニー株式会社 回路基板積層モジュールおよび電子機器
JP2011171501A (ja) * 2010-02-18 2011-09-01 Fujikura Ltd フリップチップ実装装置
WO2012128271A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
JP2014139962A (ja) 2014-07-31
CN103945023B (zh) 2017-03-01
US20140202750A1 (en) 2014-07-24
US9119318B2 (en) 2015-08-25
CN103945023A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
JP5783186B2 (ja) 積層基板モジュール
JP5677499B2 (ja) 高周波回路モジュール
US10110191B2 (en) High-frequency laminated component and laminated high-frequency filter
US7859364B2 (en) Layered low-pass filter
JP5482901B2 (ja) 方向性結合器
WO2020071021A1 (ja) 高周波モジュールおよび通信装置
JPWO2014034605A1 (ja) 弾性波フィルタ装置及びデュプレクサ
JP5018858B2 (ja) 高周波モジュール
JPWO2012128271A1 (ja) 高周波モジュール
JP5790771B2 (ja) 高周波モジュール
JP2006319512A (ja) 多層配線基板装置
JP2012028498A (ja) ノイズ抑制構造を有する回路基板
US9240383B2 (en) High frequency switch module
JP2017135636A (ja) 分波器
WO2022024560A1 (ja) 回路基板及び電子機器
JP5545363B2 (ja) 複合部品
WO2016072403A1 (ja) コネクタモジュール
JP5636662B2 (ja) 高周波モジュール
JP5178729B2 (ja) 共用器
US11362634B2 (en) Filter module and high frequency module
US20200212529A1 (en) High-frequency module
JP2016100797A (ja) フィルタ一体型カプラおよび通信モジュール
JP2007243797A (ja) 平衡不平衡変換回路
JP2004266673A (ja) 高周波電力増幅器
JP2015057865A (ja) ノイズ抑制構造を有する回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5783186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150