JP7136023B2 - 回路基板及び回路基板モジュール - Google Patents

Description

本発明は、回路基板及び回路基板モジュールに関する。

回路を有する層を複数重ねた回路基板としては、例えば、特許文献１に記載されている。特許文献１では、パワー回路を有する第１の層と、制御回路を有する第２の層とが重ねられている。パワー回路は、パワー素子を備える。制御回路は、パワー素子を制御する制御素子を備える。

特開２０１６－２２５６５６号公報

回路に電流が流れると、磁束が生じる。回路を有する層を複数重ねた場合、各回路を流れる電流による磁束によって他の回路に電流が生じる。そこで、回路を有する層同士の間にシールド層を設けることで、磁束による影響を低減することができる。しかしながら、回路基板の小型化等を原因として、シールド層を設けられない場合が生じ得る。すると、磁束により生じた電流によって不具合が生じる場合がある。例えば、特許文献１のように、パワー回路を有する第１の層と、制御回路を有する第２の層とが重ねられている場合、パワー回路に流れる電流によって生じる磁束を原因として、制御素子が意図しない動作を行う場合がある。

本発明の目的は、磁束の影響を低減することができる回路基板及び回路基板モジュールを提供することにある。

上記課題を解決する回路基板は、第１の回路を有する第１の層と、前記第１の回路とは異なる第２の回路を有する第２の層と、を備え、前記第１の層と前記第２の層とが重ねて配置されるとともに、前記第２の回路が、前記第１の層と前記第２の層とが重なる方向から見て、少なくとも一部分が、前記第１の回路の配線と重なるように配置された回路基板であって、前記第２の回路は、前記第１の回路の配線に流れる電流によって生じる磁束により、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線と重なる部分に生じる電流が許容値となるように配置されている。

第１の層と第２の層とが重なる方向から見て、第２の回路の少なくとも一部分は、第１の回路の配線と重なっている。第１の回路の配線に流れる電流により磁束が生じると、電磁誘導により第２の回路には電流が生じる。第１の層と第２の層とが重なる方向から見て、第２の回路における第１の回路の配線と重なる部分に生じる電流が許容値となるように第２の回路を配置することで、第２の回路への磁束の影響を低減することができる。

上記回路基板について、前記第２の回路は、閉回路を含み、前記第１の層と前記第２の層とが重なる方向から見て、前記閉回路の全体が前記第１の回路の配線と重なっていてもよい。

第１の層と第２の層とが重なる方向から見て、閉回路の全体が第１の回路の配線に重なっていると、閉回路の全体が第１の回路の配線に重なっていない場合に比べて、磁束により第２の回路に流れる電流を低減することができる。

上記回路基板について、前記第１の回路は、パワー素子を備えるパワー回路であり、前記第２の回路は、前記パワー素子を制御する制御素子を備える制御回路であってもよい。
磁束により制御回路に流れる電流が大きくなると、制御素子が意図しない動作を行う場合がある。磁束により制御回路に流れる電流を許容値とすることで、制御素子が意図しない動作を行うことが抑制される。

上記回路基板について、前記第２の回路は、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線に重なる第１の部位と、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線に重なり合わない第２の部位と、前記第１の部位と前記第２の部位とを接続する接続配線と、前記第１の部位と前記第２の部位と並列接続されるように前記接続配線に設けられており、かつ、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線と重なるコンデンサと、を備えていてもよい。

第１の部位と第２の部位と並列接続されるように接続配線にコンデンサを設けることで、第２の部位で生じた電流が第１の部位に流れることを抑制することができる。第１の回路の配線と重なり合わず、電磁誘導により電流が生じ易い第２の部位の影響を抑制することで、第１の部位への磁束の影響を低減することができる。

上記課題を解決する回路基板モジュールは、第１の回路を有する第１の回路基板と、前記第１の回路とは異なる第２の回路を有する第２の回路基板と、を備え、前記第１の回路基板と前記第２の回路基板とが重ねて配置されるとともに、前記第２の回路が、前記第１の回路基板と前記第２の回路基板とが重なる方向から見て、少なくとも一部分が、前記第１の回路の配線と重なるように配置された回路基板モジュールであって、前記第２の回路は、前記第１の回路の配線に流れる電流によって生じる磁束により、前記第１の回路基板と前記第２の回路基板とが重なる方向から見て、前記第１の回路の配線と重なる部分に生じる電流が許容値となるように配置されている。

第１の回路基板と第２の回路基板とが重なる方向から見て、第２の回路の少なくとも一部分は、第１の回路の配線と重なっている。第１の回路の配線に流れる電流により磁束が生じると、電磁誘導により第２の回路には電流が生じる。第１の回路基板と第２の回路基板とが重なる方向から見て、第２の回路における第１の回路の配線と重なる部分に生じる電流が許容値となるように第２の回路を配置することで、第２の回路への磁束の影響を低減することができる。

本発明によれば、磁束の影響を低減することができる。

モータ及びモータ駆動装置の概略構成図。 ドライブ回路の概略構成図。 回路基板を模式的に示す斜視図。 出力配線と閉回路との位置関係を示す斜視図。 積層方向から出力配線と閉回路とを見た場合の位置関係を示す平面図。 閉回路と出力配線に電流が流れることで生じる磁束との関係を説明するための図。 比較例の回路基板を示す図。 変形例における第２の回路を模式的に示す図。

以下、回路基板の一実施形態について説明する。
図１に示すように、モータ駆動装置１０は、モータ１１を駆動するための装置である。本実施形態のモータ１１は、３つのコイルＵ，Ｖ，Ｗを備える３相交流モータである。モータ駆動装置１０は、バッテリＢＡと、平滑コンデンサＣと、制御装置１２と、第１の回路としてのインバータ回路２１と、第２の回路としてのドライブ回路Ｄと、を備える。

インバータ回路２１は、変換部２２と、第１の回路の配線としての出力配線２３，２４，２５と、を備える。変換部２２は、パワー素子としての６つのスイッチング素子Ｑ１～Ｑ６を備える。スイッチング素子Ｑ１～Ｑ６としては、例えば、ＩＧＢＴ：絶縁ゲートバイポーラトランジスタやＭＯＳＦＥＴが用いられる。Ｕ相上アームを構成するスイッチング素子Ｑ１と、Ｕ相下アームを構成するスイッチング素子Ｑ２とは直列接続されている。Ｖ相上アームを構成するスイッチング素子Ｑ３と、Ｖ相下アームを構成するスイッチング素子Ｑ４とは直列接続されている。Ｗ相上アームを構成するスイッチング素子Ｑ５と、Ｗ相下アームを構成するスイッチング素子Ｑ６とは直列接続されている。各上アームスイッチング素子Ｑ１，Ｑ３，Ｑ５と、各下アームスイッチング素子Ｑ２，Ｑ４，Ｑ６との接続点には、相毎に出力配線２３，２４，２５が接続されている。出力配線２３，２４，２５は、モータ１１に接続されている。各スイッチング素子Ｑ１～Ｑ６には、平滑コンデンサＣを介してバッテリＢＡが接続されている。変換部２２は、バッテリＢＡの直流電力を交流電力に変換する。出力配線２３，２４，２５は、変換部２２から出力される交流電力をモータ１１に出力する。これにより、モータ１１は駆動する。インバータ回路２１は、電力変換を行うパワー回路として機能する。

制御装置１２は、例えば、マイクロコンピュータを主体として構成される。制御装置１２が実行する処理は、記憶部に記憶された処理をＣＰＵが実行することにより行われてもよいし、専用の電子回路によるハードウェア処理によって行われてもよい。制御装置１２は、例えば、他の制御装置等から要求されるモータ１１の目標トルクに基づいて、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ回路２１を介してモータ１１を制御する。制御装置１２は、スイッチング素子Ｑ１～Ｑ６を制御するための制御信号をドライブ回路Ｄに出力する。ドライブ回路Ｄは、制御信号に応じてスイッチング素子Ｑ１～Ｑ６を制御する。

ドライブ回路Ｄは、スイッチング素子Ｑ１～Ｑ６毎に個別に設けられている。図２に示すように、ドライブ回路Ｄは、第１の駆動用スイッチング素子Ｔ１と、第２の駆動用スイッチング素子Ｔ２と、２つの抵抗素子Ｒ１，Ｒ２と、駆動用コンデンサＣ１と、ゲート抵抗Ｒ３と、２つの接続抵抗Ｒ４，Ｒ５と、２つの接続コンデンサＣ２，Ｃ３と、を備える。

２つの駆動用スイッチング素子Ｔ１，Ｔ２のうち一方の駆動用スイッチング素子Ｔ１としては、例えば、ＮＰＮ型トランジスタが用いられる。２つの駆動用スイッチング素子Ｔ１，Ｔ２のうち駆動用スイッチング素子Ｔ１とは異なる駆動用スイッチング素子Ｔ２としては、例えば、ＰＮＰ型トランジスタが用いられる。

２つの駆動用スイッチング素子Ｔ１，Ｔ２と、２つの抵抗素子Ｒ１，Ｒ２とは直列接続されている。詳述すると、第１の駆動用スイッチング素子Ｔ１のエミッタと第２の駆動用スイッチング素子Ｔ２のエミッタとが接続され、第１の駆動用スイッチング素子Ｔ１のコレクタには、抵抗素子Ｒ１が接続されている。第２の駆動用スイッチング素子Ｔ２のコレクタには、抵抗素子Ｒ２が接続され、第２の駆動用スイッチング素子Ｔ２のコレクタは、抵抗素子Ｒ２を介して接地されている。

つまり、駆動用スイッチング素子Ｔ１，Ｔ２と抵抗素子Ｒ１，Ｒ２とは、直列接続体を構成する。
駆動用コンデンサＣ１は、直列接続体に並列接続されている。つまり、駆動用コンデンサＣ１は、一端（以降、駆動用コンデンサＣ１の一端とする）が、抵抗素子Ｒ１における第１の駆動用スイッチング素子Ｔ１のコレクタと接続された一端とは反対側の他端（以降、抵抗素子Ｒ１の他端とする）と、他端（以降、駆動用コンデンサＣ１の他端とする）が、抵抗素子Ｒ２における第２の駆動用スイッチング素子Ｔ２のコレクタと接続された一端とは反対側の他端（以降、抵抗素子Ｒ２の他端とする）に接続されている。したがって、直列接続体である駆動用スイッチング素子Ｔ１，Ｔ２及び抵抗素子Ｒ１，Ｒ２と、駆動用コンデンサＣ１とは、閉回路３１を構成している。２つの駆動用スイッチング素子Ｔ１，Ｔ２の接続点は、ゲート抵抗Ｒ３の一端に接続されている。ゲート抵抗Ｒ３の他端は、スイッチング素子Ｑ１～Ｑ６のいずれかのゲートに接続されている。

第１の駆動用スイッチング素子Ｔ１のベース及び第２の駆動用スイッチング素子Ｔ２のベースは、抵抗を介して制御装置１２に接続されている。
接続抵抗Ｒ４と接続コンデンサＣ２は、並列接続され、一端が駆動用スイッチング素子Ｔ１のベースに接続され、他端が抵抗素子Ｒ１の他端及び駆動用コンデンサＣ１の一端に接続されている。

つまり、抵抗素子Ｒ１と接続コンデンサＣ２と第１の駆動用スイッチング素子Ｔ１とにより閉回路３３が形成され、抵抗素子Ｒ１と接続抵抗Ｒ４と第１の駆動用スイッチング素子Ｔ１とにより閉回路３４が形成される。

接続抵抗Ｒ５と接続コンデンサＣ３は、並列接続され、一端が駆動用スイッチング素子Ｔ２のベースに接続され、他端が抵抗素子Ｒ２の他端及び駆動用コンデンサＣ１の他端に接続されている。

つまり、抵抗素子Ｒ２と接続コンデンサＣ３と第２の駆動用スイッチング素子Ｔ２とにより閉回路３５が形成され、抵抗素子Ｒ２と接続抵抗Ｒ５と第２の駆動用スイッチング素子Ｔ２とにより閉回路３６が形成される。

以上のように構成されたドライブ回路Ｄは、２つの駆動用スイッチング素子Ｔ１，Ｔ２の動作により、スイッチング素子Ｑ１～Ｑ６のオンとオフを切り替える。２つの駆動用スイッチング素子Ｔ１，Ｔ２は、スイッチング素子Ｑ１～Ｑ６を制御する制御素子として機能する。また、ドライブ回路Ｄは、制御回路として機能する。ドライブ回路Ｄは、ドライブ回路Ｄを駆動させるための電力を生成する電源回路からの電力供給によって駆動する。ドライブ回路Ｄは、制御装置１２からの制御信号を増幅し、これを駆動信号としてスイッチング素子Ｑ１～Ｑ６のゲートに出力する。これにより、インバータ回路２１の各相において、上アームスイッチング素子Ｑ１，Ｑ３，Ｑ５と下アームスイッチング素子Ｑ２，Ｑ４，Ｑ６とが交互にオン状態とされる。

次に、インバータ回路２１とドライブ回路Ｄとが実装された回路基板について説明する。
図３に示すように、回路基板２０は、インバータ回路２１を有する第１の層２６と、ドライブ回路Ｄを有する第２の層３２と、を備える。第１の層２６と第２の層３２とは重ねて配置されている。なお、「第１の層２６と第２の層３２とが重ねて配置されている状態」とは、第１の層２６と第２の層３２とが接触して配置された状態であってもよいし、第１の層２６と第２の層３２とが互いに離間して対向するように配置された状態であってもよい。本実施形態において、第１の層２６と第２の層３２とは、第１の層２６の厚み方向と第２の層３２の厚み方向とが一致するように重ねられている。「第１の層２６の厚み方向と第２の層３２の厚み方向とが一致する状態」は、公差等を原因とする若干のずれを許容する。回路基板２０は、複数の絶縁層を積層した多層基板であり、第１の層２６及び第２の層３２は、絶縁層である。

出力配線２３，２４，２５は、変換部２２に接続されたバスバーである。即ち、出力配線２３，２４，２５は、厚み方向の寸法に比べて幅方向の寸法のほうが長い幅広の配線である。第１の層２６と第２の層３２との重なる方向を積層方向とすると、出力配線２３，２４，２５の厚み方向と積層方向とは同一方向である。

ドライブ回路Ｄの少なくとも一部分は、積層方向から見て、出力配線２３，２４，２５に重ねて配置されている。以下、説明の便宜上、各スイッチング素子Ｑ１～Ｑ６に対応した６つのドライブ回路Ｄのうち出力配線２５に重ねて配置されたドライブ回路Ｄについて説明するが、６つのドライブ回路Ｄの全てが、３つの出力配線２３，２４，２５のいずれかと積層方向から見て重なっている。例えば、Ｕ相のスイッチング素子Ｑ１，Ｑ２を駆動する２つのドライブ回路ＤをＵ相の出力配線２３に重ねて配置する等、相毎に出力配線２３，２４，２５に重ねてドライブ回路Ｄを配置してもよい。また、３つの出力配線２３，２４，２５のうちの１つに全てのドライブ回路Ｄを重ねて配置してもよい。

図４及び図５に示すように、積層方向から見て、ドライブ回路Ｄのうち閉回路３１の全体が出力配線２５に重ねて配置されている。
図４及び図５に示す閉回路３１は、四角枠状の配線のみで図示されているが、以降、説明の便宜上、閉回路３１を四角枠状の配線として説明する。

ドライブ回路Ｄは、出力配線２５に流れる電流によって生じる磁束によりドライブ回路Ｄに生じる電流が許容値となるように配置されている。出力配線２５に電流が流れると、右ねじの法則に従った方向への磁束が生じる。これにより、ドライブ回路Ｄには電磁誘導による誘起電圧が生じる。図６には、出力配線２５に電流が流れることで生じる磁束を磁束線Ｌで表している。図６では、１つの磁束線Ｌのみを図示しているが、実際に生じる磁束を磁束線Ｌで表すと、磁束線Ｌは複数になる。磁束を原因とする誘起電圧により、ドライブ回路Ｄには電流が流れる。一般に、面積Ｓの平面回路を磁界内に置くと、面積Ｓの平面回路に生じる誘起電圧Ｖは、以下の式（１）で表すことができる。

θは、平面回路の面と、磁束の方向に直交する方向に延びる仮想線とのなす角の角度である。ここで、出力配線２５に流れる電流によって閉回路３１に生じる誘起電圧Ｖは、以下の式（２）で表すことができる。

θ１は、閉回路３１内を２回鎖交する磁束が閉回路３１内を通過する位置の１つを第１位置Ｐ１とした場合に、第１位置Ｐ１を通過する磁束の方向に直交する仮想線Ｌ１と、閉回路３１全体を含む仮想面とのなす角の角度である。θ２は、閉回路３１内を２回鎖交する磁束が閉回路３１内を通過する位置のうち第１位置Ｐ１とは異なる位置を第２位置Ｐ２とした場合に、第２位置Ｐ２を通過する磁束の方向に直交する仮想線Ｌ２と、閉回路３１全体を含む仮想面とのなす角の角度である。

ここで、出力配線２５と閉回路３１全体を含む仮想面とは、互いに平行となり、かつ、出力配線２５における出力配線２５の幅方向の中心ＣＰ１と、閉回路３１における出力配線２５の幅方向の中心ＣＰ２とを結ぶ仮想線が、出力配線２５を流れる電流の方向及び出力配線２５の幅方向と直交するとする。この場合、閉回路３１における出力配線２５の幅方向の中心ＣＰ２を軸として第１位置Ｐ１と第２位置Ｐ２とは対称に位置する。従って、θ１－θ２＝０°となり、式（２）から閉回路３１に生じる誘起電圧＝０になる。閉回路３１全体を含む仮想面とは、閉回路３１の外枠となる配線全部を含む面である。出力配線２５の幅方向は、出力配線２５における出力配線２５を流れる電流の方向及び出力配線２５の厚さ方向と直交する方向ともいえる。

上記したように、閉回路３１内を２回鎖交する磁束が閉回路３１を対称に通過した場合にはθ１とθ２は同一の値になるため、閉回路３１に生じる誘起電圧は０となり、磁束を原因とする電流は生じない。一方で、出力配線２５と閉回路３１全体を含む仮想面とが互いに平行ではない場合など、閉回路３１内を２回鎖交する磁束が閉回路３１に対して非対称に通過した場合にはθ１とθ２は異なる値になるため、誘起電圧は０より高くなり、磁束を原因として閉回路３１には電流が生じる。また、閉回路３１を１回通過する磁束が存在する場合、（１）式に従い誘起電圧が生じる。出力配線２５の中心ＣＰ１と、閉回路３１の中心ＣＰ２とが出力配線２５の幅方向に離れるに従い、閉回路３１を１回通過する磁束が多くなることで、閉回路３１に生じる誘起電圧は高くなる。閉回路３１の全体が出力配線２５に向かい合っている場合、閉回路３１の全体が出力配線２５に向かい合っていない場合に比べて、誘起電圧が高くなる。

説明の便宜上、閉回路３１を区画する配線の形状を四角枠状として説明したが、閉回路３１を区画する配線の形状が四角枠状ではない場合であっても、閉回路３１内を２回鎖交する磁束が存在するように、閉回路３１と出力配線２５とが重なるように設けると、閉回路３１に発生する誘起電圧が低くなる。従って、閉回路３１を区画する配線の形状がどのような形状であっても、閉回路３１に発生する電流の値が低くなる。

上記したように、出力配線２３，２４，２５とドライブ回路Ｄとの位置関係に応じて、磁束によりドライブ回路Ｄに生じる電流は変化する。従って、出力配線２３，２４，２５とドライブ回路Ｄとの位置関係を調整することで、出力配線２３，２４，２５からの磁束によりドライブ回路Ｄに生じる電流を許容値とすることができる。なお、許容値とは、第２の回路の種類に応じて異なる。本実施形態のように、第２の回路がドライブ回路Ｄの場合には、磁束によりドライブ回路Ｄに生じる電流によって駆動用スイッチング素子Ｔ１，Ｔ２が意図しない動作を行わないように設定される。閉回路３１と、駆動用スイッチング素子Ｔ１，Ｔ２のベースとは、接続抵抗Ｒ４，Ｒ５及び接続コンデンサＣ２，Ｃ３を介して接続されている。閉回路３１に磁束により誘起電圧が生じると、駆動用スイッチング素子Ｔ１，Ｔ２のベース－エミッタ間に電流が流れることで駆動用スイッチング素子Ｔ１，Ｔ２が意図せずにオンされる場合がある。駆動用スイッチング素子Ｔ１，Ｔ２が意図しない動作を行うと、スイッチング素子Ｑ１～Ｑ６のオンとオフとが誤って切り替えられる。スイッチング素子Ｑ１～Ｑ６のオンとオフとは、駆動用スイッチング素子Ｔ１，Ｔ２を含む閉回路３１を流れる電流によって切り替わる。本実施形態では、閉回路３１に流れる電流を考慮して、ドライブ回路Ｄと出力配線２３，２４，２５との配置位置を調整すればよいといえる。

本実施形態の作用について説明する。
出力配線２３，２４，２５に電流が流れると、磁束が生じる。出力配線２３，２４，２５とドライブ回路Ｄとの間には、シールド層が設けられていないため、電磁誘導によりドライブ回路Ｄには電流が生じる場合がある。

図７に示すように、閉回路３１が第１の層２６の厚み方向に拡がるようにし、θを９０°に近付けると、式（１）から把握できるように、閉回路３１に生じる誘起電圧が高くなる。磁束を原因として閉回路３１に流れる電流が大きく、スイッチング素子Ｑ１～Ｑ６のオンとオフとが誤って切り替えられる場合がある。これに対し、実施形態では、閉回路３１に生じる誘起電圧を低くすることで、磁束によりドライブ回路Ｄに生じる電流が許容値となるようにしている。

本実施形態の効果について説明する。
（１）出力配線２３，２４，２５に電流が流れることによる磁束を考慮してドライブ回路Ｄを配置することで、磁束によりドライブ回路Ｄに流れる電流が許容値となるようにしている。従って、ドライブ回路Ｄへの磁束の影響を低減することができる。

（２）積層方向から見て、閉回路３１の全体が出力配線２３，２４，２５に重なっている。閉回路３１の全体が出力配線２３，２４，２５に重なっていない場合に比べて、ドライブ回路Ｄに発生する誘起電圧が低くなる。これにより、磁束によりドライブ回路Ｄに流れる電流を低減することができる。

（３）磁束によりドライブ回路Ｄに流れる電流が許容値となるようにすることで、駆動用スイッチング素子Ｔ１，Ｔ２が意図しない動作を行うことが抑制される。従って、スイッチング素子Ｑ１～Ｑ６のオンとオフとが誤って切り替えられることを抑制できる。

実施形態は、以下のように変更して実施することができる。実施形態及び以下の変形例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
○第１の回路及び第２の回路は、回路基板２０に代えて、複数の回路基板を有する回路基板モジュールに実装されてもよい。回路基板モジュールは、第１の回路を有する第１の回路基板と、第１の回路とは異なる第２の回路を有する第２の回路基板と、を備える。第１の回路としては、例えば、インバータ回路２１を用いることができる。第２の回路としては、例えば、ドライブ回路Ｄを用いることができる。第１の回路基板は、絶縁基板に第１の回路を実装したものである。第２の回路基板は、絶縁基板に第２の回路を実装したものである。第１の回路基板と第２の回路基板とは、互いに間隔を空けて配置される。第１の回路基板と第２の回路基板とは、重ねて配置される。即ち、実施形態の第１の層２６及び第２の層３２を絶縁基板とし、互いに間隔を空けて配置することで、回路基板モジュールとしてもよい。第２の回路は、第１の回路基板と第２の回路基板とが重なる方向から見て、少なくとも一部分が、第１の回路の配線と重なるように配置される。第２の回路は、第１の回路の配線に流れる電流によって生じる磁束により、第１の回路基板と第２の回路基板とが重なる方向から見て、第１の回路の配線と重なる部分に生じる電流が許容値となるように配置されている。

○第１の回路は、パワー回路以外であってもよい。例えば、第１の回路としては、平滑コンデンサＣ等の素子が実装された回路であってもよい。
○第２の回路は、センサに用いられる演算回路であってもよい。例えば、演算回路としては、電流センサに用いられるものであってもよい。電流センサは、シャント抵抗と、演算回路と、を備える。演算回路は、シャント抵抗に流れる電流やシャント抵抗の両端電圧から電流を演算する。演算回路を磁束の影響下に配置した場合、磁束により生じる電流によって、センサの検出結果に誤差が生じる場合がある。センサに用いられる演算回路を本発明の第２の回路とした場合、許容値としては、センサの検出結果として許容される誤差の範囲内とされる。センサの検出結果として許容される誤差は、センサが搭載される搭載対象によって異なる。従って、磁束により演算回路に生じる電流値がセンサや搭載対象の許容する値となるように演算回路を配置すればよい。

○パワー回路としては、電力の変換を行うものであればよく、例えば、ＤＣ／ＤＣコンバータに用いられるコンバータ回路であってもよい。パワー回路の有するパワー素子としては、スイッチング素子の他に、ダイオードや、サイリスタを挙げることができる。

○図８に示すように、第２の回路４０は、積層方向から見て、出力配線２５に重なる第１の部位４１と、出力配線２５に重なり合わない第２の部位４２と、を備えていてもよい。この場合、第１の部位４１に比べて、第２の部位４２のほうが磁束によって生じる電流が大きくなりやすい。第２の部位４２で生じた電流が第１の部位４１に流れることを抑制するため、第１の部位４１と第２の部位４２との接続配線４４にはコンデンサ４３が接続される。コンデンサ４３は、第１の部位４１と第２の部位４２に並列接続されている。コンデンサ４３は、積層方向から見て、出力配線２５に重なり合っている。出力配線２５と重なり合わず、電磁誘導により電流が生じ易い第２の部位４２の影響を抑制することで、第１の部位４１への磁束の影響を低減できる。この場合、第２の回路４０は、磁束により第１の部位４１に生じる電流が許容値となるように配置すればよい。

また、第２の部位４２の面積が小さければ、（１）式から把握できるように、第２の部位４２に生じる誘起電圧が低くなる。従って、第２の回路４０の面積が小さく、磁束により第２の回路４０に生じる電流が小さければ、接続配線４４にコンデンサ４３を設けなくてもよい。この場合、第１の部位４１は、磁束により第１の部位４１に生じる電流が許容値となるように配置すればよい。

○閉回路３１の一部が積層方向から見て、出力配線２５と重なっていなくてもよい。
○第２の回路は、閉回路でなくてもよい。
○ドライブ回路Ｄは、出力配線２３，２４，２５に流れる電流によって生じる磁束により、少なくとも閉回路３３，３４，３５，３６に流れる電流が許容値となるように配置されていてもよい。即ち、磁束により生じる電流が流れることで駆動用スイッチング素子Ｔ１，Ｔ２に意図しない動作を行わせるおそれがある閉回路であれば、いずれの閉回路に流れる電流が許容値となるようにドライブ回路Ｄは配置されていてもよい。

○第１の回路の配線としては、出力配線２３，２４，２５でなくてもよく、インバータ回路２１にバッテリＢＡからの電力を入力する入力用の配線やインバータ回路２１を構成するパターンなど、瞬間的に一方向に電流が流れる配線であれば、どのような配線であってもよい。

○閉回路３１全体を含む仮想面は、出力配線２３～２５における閉回路３１全体を含む仮想面と対向する面に対して傾斜するように配置されていてもよい。
○第１の層２６と第２の層３２との間にシールド層を設けてもよい。この場合、ドライブ回路Ｄと出力配線２３，２４，２５との配置により、磁束によってドライブ回路Ｄに生じる電流を低減することで、シールド層を薄くすることができる。

○回路基板２０としては、少なくとも第１の層２６と第２の層３２とを備えていればよく、３つ以上の層を備えるものであってもよい。
○ドライブ回路Ｄは、接続抵抗Ｒ４と接続コンデンサＣ２のうち一方を備えたものでもよい。ドライブ回路Ｄは、接続抵抗Ｒ５と接続コンデンサＣ３のうち一方を備えたものでもよい。

Ｄ…第２の回路としてのドライブ回路、Ｑ１～Ｑ６…パワー素子としてのスイッチング素子、Ｔ１，Ｔ２…制御素子としての駆動用スイッチング素子、２０…回路基板、２１…第１の回路としてのインバータ回路、２３，２４，２５…第１の回路の配線としての出力配線、２６…第１の層、３１…閉回路、３２…第２の層、４０…第２の回路、４１…第１の部位、４２…第２の部位、４３…コンデンサ、４４…接続配線。

Claims (5)

1. 第１の回路を有する第１の層と、
   前記第１の回路とは異なる第２の回路を有する第２の層と、を備え、前記第１の層と前記第２の層とが重ねて配置されるとともに、前記第２の回路が、前記第１の層と前記第２の層とが重なる方向から見て、少なくとも一部分が、前記第１の回路の配線と重なるように配置された回路基板であって、
   前記第２の回路は、前記第１の回路の配線に流れる電流によって生じる磁束により、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線と重なる部分に生じる電流が許容値となるように配置されている回路基板。
2. 前記第２の回路は、閉回路を含み、
   前記第１の層と前記第２の層とが重なる方向から見て、前記閉回路の全体が前記第１の回路の配線と重なる請求項１に記載の回路基板。
3. 前記第１の回路は、パワー素子を備えるパワー回路であり、
   前記第２の回路は、前記パワー素子を制御する制御素子を備える制御回路である請求項１又は請求項２に記載の回路基板。
4. 前記第２の回路は、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線に重なる第１の部位と、
   前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線に重なり合わない第２の部位と、
   前記第１の部位と前記第２の部位とを接続する接続配線と、
   前記第１の部位と前記第２の部位と並列接続されるように前記接続配線に設けられており、かつ、前記第１の層と前記第２の層とが重なる方向から見て、前記第１の回路の配線と重なるコンデンサと、を備える請求項１に記載の回路基板。
5. 第１の回路を有する第１の回路基板と、
   前記第１の回路とは異なる第２の回路を有する第２の回路基板と、を備え、前記第１の回路基板と前記第２の回路基板とが重ねて配置されるとともに、前記第２の回路が、前記第１の回路基板と前記第２の回路基板とが重なる方向から見て、少なくとも一部分が、前記第１の回路の配線と重なるように配置された回路基板モジュールであって、
   前記第２の回路は、前記第１の回路の配線に流れる電流によって生じる磁束により、前記第１の回路基板と前記第２の回路基板とが重なる方向から見て、前記第１の回路の配線と重なる部分に生じる電流が許容値となるように配置されている回路基板モジュール。

Images