JP2007259690A

JP2007259690A - パワーモジュール

Info

Publication number: JP2007259690A
Application number: JP2007036024A
Authority: JP
Inventors: Akira Sasaki; 亮佐々木
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2006-02-24
Filing date: 2007-02-16
Publication date: 2007-10-04

Abstract

【課題】既に製品化されているインバータ回路とそのインバータ回路用のゲート駆動回路を備えたパワー基板をそのまま並列接続して電流容量を増やせるようにする。
【解決手段】複数相のインバータ回路とそのゲート駆動回路を備えた複数のパワー基板２と、制御基板３とを備えたパワーモジュールにおいて、制御基板２と複数のパワー基板２とを接続するインターフェース基板１を備え、インターフェース基板１が、ＰＷＭ制御信号を各パワー基板に分配する信号分岐部と、前記パワー基板内の各相出力を合成する出力合成部とを備える。
【選択図】図１

Description

本発明は、電動機などを駆動するパワーモジュールに関し、特にパワー部の電流容量を向上させるパワーモジュールに関する。

インバータやサーボアンプにおいて、電流容量をアップするためにパワー半導体素子を並列に接続する方法が採用されている。

その第１従来例として、複数の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと呼ぶ）を内蔵した半導体パッケージを並列接続するもので、第１パッケージのコレクタ端子と第２パッケージのコレクタ端子を近接して共通な導体に接続させ、第１パッケージのエミッタ端子と第２パッケージのエミッタ端子を別の導体に接続させ、それぞれ外部接続端子に接続するというものがある。これにより各ＩＧＢＴの総合インダクタンスが均等になるようにしている。（例えば、特許文献１参照）。

また、第２従来例として、直列二辺を構成する二組の並列に接続されたスイッチング素子群をスイッチング素子群のコレクタを相対させて配置し、出力回路を形成する導体板を各スイッチング素子の並列方向に対して垂直に伸ばして取り付けることにより、簡単な構成部品で素子から出力端子までの各通電ルートの条件を均一に揃え、スイッチング素子に流れる電流が均等化になるようにしているものもある（例えば、特許文献２参照）。
特開２０００−３５０４７５号公報（第１０頁、図１）特開平１１−２７５８６７号公報（第４頁、図１）

第１従来例は、複数のＩＧＢＴを共通の導体に接続して配線距離を短縮し、配線導体のインダクタンスを均等化するものであった。

また、第２従来例は、配置の工夫により通電ルートの条件を均一化し、電流のアンバランスを軽減するものであった。何れもパワー半導体素子単体を並列接続するものであり、パワー半導体素子で構成されたインバータ回路とそのゲート駆動回路を備えたパワー基板を並列に使用する構成のものはなかった。したがってインバータやサーボアンプの電流容量をアップさせるときは、パワー半導体素子を並列接続数を増やさなければならず、そのための設計をして作る必要があり、容易に電流容量をアップさせることができなかった。

本発明はこのような問題点に鑑みてなされたものであり、既に製品化されているインバータ回路とそのインバータ回路用のゲート駆動回路を備えたパワー基板をそのまま並列接続して電流容量を増やせるようにすることを目的とする。

上記問題を解決するため、本発明は次のように構成したものである。

第１の発明は、複数のインバータ回路とゲート駆動回路を備えた複数のパワー基板と、前記パワー基板を制御する制御基板とを備えたパワーモジュールにおいて、前記制御基板と前記複数のパワー基板とを接続するインターフェース基板を備え、前記インターフェース基板が、前記制御基板の各相のＰＷＭ制御信号を各パワー基板に分配する信号分配回路と、前記パワー基板の複数の出力を短絡する出力短絡回路とを備え、各相のＰＷＭ信号を複数のパワー基板に供給し、各パワー基板内の各相に同一動作をさせ、その各相出力を短絡することで、全体として３相の出力を得ることを特徴としている。

第２の発明は、前記インターフェース基板が、さらに加算器を備え、前記加算器が前記パワー基板からの２つの電流信号を加算して前記制御基板にフィードバックすることを特徴としている。

第３の発明は、前記複数のパワー基板が、さらに温度検出部を備え、前記温度検出部が前記ＣＰＵにフィードバックした温度信号を比較し最も高い温度信号を使って温度制限により保護することを特徴としている。

第４の発明は、前記複数のパワー基板の前記温度検出部が前記ＣＰＵにフィードバックした温度信号使って、ＰＷＭ信号を補正して前記パワー基板の温度をバランスさせるように制御することを特徴としている。

第５の発明は、前記パワー基板は２つ又は３つの前記インバータ回路を備えており、前記パワー基板は前記インバータ基板の数の整数倍の枚数が使われていることを特徴としている。

第６の発明は、ゲート駆動回路が複数のインバータ回路にゲート信号を出力して電力を出力するパワー基板と、当該パワー基板にＰＷＭ制御信号を出力して前記パワー基板の出力を制御する制御基板と、を備えたパワーモジュールにおいて、前記制御基板の１つの相のＰＷＭ制御信号が１つの前記パワー基板の複数のインバータ回路のＰＷＭ制御信号として使われるよう接続回路が形成されているインターフェース基板を前記制御基板と前記パワー基板の間に設けたことを特徴としている。

第７の発明は、前記パワー基板は３つのインバータ回路を備えていることを特徴としている。

第８の発明は、前記パワー基板は３個であることを特徴としている。

第９の発明は、前記インターフェース基板は前記パワー基板の２つの電流信号を加算して前記制御基板に出力することを特徴としている。

第１０の発明は、前記制御基板は前記インターフェース基板から前記電流信号を入力すると、外部から入力する指令信号に応じて前記パワー基板の出力電流を制御することを特徴としている。

第１１の発明は、前記パワー基板は温度検出部を備えており、当該パワー基板内の温度を検出して温度信号を出力することを特徴としている。

第１２の発明は、前記インターフェース基板が前記温度信号を入力して前記制御基板に出力すると、前記制御基板は前記温度信号が所定の範囲に維持されるようＰＷＭ制御信号を制御して出力することを特徴としている。

第１３の発明は、前記インターフェース基板が前記温度信号を入力して前記制御基板に出力すると、前記制御基板は前記温度信号が所定の範囲を超えていればそれまで出力していたＰＷＭ制御信号を出力しないことを特徴としている。

第１の発明によると、複数のパワー基板で各相を分担して並列動作させることで、パワー基板１枚と比較して出力電流容量が３倍に向上できる。

また、第２の発明によると、各パワー基板で検出した各相の電流を加算してフィードバックさせることができるので、複数のパワー基板を使用した場合でも電流制御が実現できる。

また、第３の発明によると複数のパワー基板を複数のサーミスタで温度を検出して温度保護ができるため、最も熱的に弱いパフー基板を保護できパワーモジュールの信頼性が向上できる。

また、第４の発明によると複数のパワー基板に備えた温度検出部で検出し、ＣＰＵにフィードバックした温度信号使ってＰＷＭ信号を補正するため、パワー基板の温度のばらつきをなくすことができる。

また、第５の発明によると、パワー基板は２つ又は３つのインバータ回路を備え、パワー基板はインバータ回路の数の整数倍の枚数が使われているので、単相または３相のパワー基板を使って安価にしてパワーアップすることができる。

また、第６の発明によると、制御基板の１つの相のＰＷＭ制御信号で１つのパワー基板の複数のインバータ回路を同時に動作させるので、パワー基板１枚だけを用いる場合と比較して出力電流容量が複数倍に向上できる。

また、第７の発明によると、パワー基板が３つのインバータ回路を備えているので出力電流容量が３倍に向上できる。

また、第８の発明によると、パワー基板が３個であるので、３相のモータを駆動することができる。

また、第９の発明によると、インターフェース基板がパワー基板の２つの電流信号を加算して制御基板に出力するので、小型の検出器で検出することができ電流検出部を小型化することができる。

また、第１０の発明によると、制御基板がインターフェース基板から電流信号を入力し、外部から入力する指令信号に応じてパワー基板の出力電流を制御するので、負荷に所望の電流を与えることができて多様な制御をすることができる。

また、第１１の発明によると、パワー基板が温度検出部を備えているので、パワー基板の温度を知ることができる。

また、第１２の発明によると、温度信号が所定の範囲に維持されるよう制御されるので、パワーモジュールの信頼性を向上することができる。

また、第１３の発明によると、温度信号が所定の範囲を超えていればＰＷＭ制御信号が出力されなくなるので、温度が異常に上昇した時にパワー基板を保護することができる。

以下、本発明の実施の形態について図面を用いて説明する。

図１は、本発明の第１実施例を示すパワーモジュールの構成図である。図において、１はインターフェース基板、２ａ、２ｂ、２ｃはパワー基板、３は制御基板であり、制御基板３と３枚のパワー基板２ａ、２ｂ、２ｃとがインターフェース基板１を介して接続されている。そして制御基板３はＣＰＵ３１と電流制御部３２、ＰＷＭ生成部３３、端子３４から構成されている。

図２はパワー基板２ａ、２ｂ、２ｃの内部回路を示しており、パワー半導体素子２１ａ〜２１ｆとゲート駆動回路２２、電流検出部２３、電源端子２４、２５、出力端子２６、制御入出力端子２７から構成されていることを示している。パワー半導体素子２１ａ〜２１ｆがハーフブリッジ式の３つのインバータ回路を構成しており、各インバータ回路は正負の電源間に直列に接続された２つのパワー半導体素子２１ａと２１ｂ、２１ｃと２１ｄ、２１ｅと２１ｆで構成されている。３つのＰＷＭ信号は制御入出力端子２７を経由してゲート駆動回路２２に入力されている。この３つのＰＷＭ信号によりゲート駆動回路２２が６つのゲート駆動信号を生成し、パワー半導体素子２１ａ〜２１ｆに入力される。そして３つのハーフブリッジの出力は出力端子２６の３つの端子に接続されている。３つのハーフブリッジの出力と出力端子２６間の２つの経路には２つの電流検出部２３が設けられており、この２つの電流検出部２３の出力が制御入出力端子２７の２つの端子に接続されている。

図３は、図１のインターフェース基板の内部回路を示す図であり、制御入出力端子１１、電源端子１２、１３、出力端子１４、電源供給端子１５ａ〜１５ｃ、１６ａ〜１６ｃ、制御入出力端子１７ａ〜１７ｃ、結合端子１８ａ〜１８ｃ、加算器１９ａ〜１９ｃから構成されていることを示している。正の電源を入力する電源端子１２は正の電源を出力する電源供給端子１５ａ、１５ｂ、１５ｃに接続されており、負の電源を入力する電源端子１３は負の電源を出力する電源供給端子１６ａ、１６ｂ、１６ｃに接続されている。３つのＰＷＭ信号（Ｕ）（Ｖ）（Ｗ）を入力する制御入出力端子１１の３つの端子は、それぞれ制御入出力端子１７ａ、１７ｂ、１７ｃの３つの短絡されたＰＷＭ信号の端子に接続されている。それぞれ短絡された３つの端子を持つ結合端子１８ａ、１８ｂ、１８ｃは出力端子１４の対応する端子（Ｕ）（Ｖ）（Ｗ）に接続されている。電流検出信号を入力する制御入出力端子１７ａ、１７ｂ、１７ｃのそれぞれ２つの端子はそれぞれ加算器１９ａ、１９ｂ、１９ｃの２つの入力に接続されており、加算器１９ａ、１９ｂ、１９ｃによって２つの電流信号が加算されている。加算器１９ａ、１９ｂ、１９ｃの出力はそれぞれ制御入出力端子１１の電流信号（Ｕ）（Ｖ）（Ｗ）の端子に接続されている。

次に図１を用いて３種類の基板の接続関係について説明する。

ＰＷＭ生成部３３の信号を出力する制御基板３の端子３４の３つの端子は、ＰＷＭ信号を入力するインターフェース基板１の制御入出力端子１１の３つの端子に接続されており、電流信号を出力するインターフェース基板１の制御入出力端子１１の３つの端子は電流制御部３２に接続された制御基板３の端子３４の３つの端子に接続されている。

正負の電源を出力するインターフェース基板１の３組の電源供給端子１５ａと１６ａ、１５ｂと１６ｂ、１５ｃと１６ｃはそれぞれパワー基板２ａ、２ｂ、２ｃの正負の電源端子２４ａと２５ａ、２４ｂと２５ｂ、２４ｃと２５ｃに接続されている。ＰＷＭ信号を出力する制御入出力端子１７ａ、１７ｂ、１７ｃのそれぞれ３つの端子は、パワー基板２ａ、２ｂ、２ｃの制御入出力端子２７ａ、２７ｂ、２７ｃのそれぞれ３つの端子に接続されており、電流信号を入力する制御入出力端子１７ａ、１７ｂ、１７ｃのそれぞれ２つの端子は、電流信号を出力するパワー基板２ａ、２ｂ、２ｃの制御入出力端子２７ａ、２７ｂ、２７ｃのそれぞれ２つの端子に接続されている。パワー基板２ａ、２ｂ、２ｃの出力端子２６ａ、２６ｂ、２６ｃのそれぞれ３つの端子は、インターフェース基板１の結合端子１８ａ、１８ｂ、１８ｃのそれぞれ３つの端子に接続されている。

次に図１、図２、図３を用いてパワーモジュールの動作について説明する。
制御基板３が上位装置から指令信号を受けると、その指令信号はＣＰＵ３１に入力されて所定の処理をする。その処理結果をＰＷＭ生成部３３が受けると、３相のＰＷＭ制御信号を生成して端子３４より出力する。インターフェース基板１がその３相のＰＷＭ制御信号を制御入出力端子１１から入力すると、Ｕ相のＰＷＭ制御信号が制御入出力端子１７ａからパワー基板２ａに出力され、Ｖ相のＰＷＭ制御信号が制御入出力端子１７ｂからパワー基板２ｂに出力され、Ｗ相のＰＷＭ制御信号が制御入出力端子１７ｃからパワー基板２ｃに出力され、パワー基板２ａ、２ｂ、２ｃはそれぞれ制御入出力端子２７ａ、２７ｂ、２７ｃの３つの端子から３つの同一信号を入力する。

このときのパワー基板２ａ、２ｂ、２ｃの半導体素子２１ａ〜２１ｆの動作を示すタイムチャートは図４のようになっている。各ハーフブリッジの上側パワー半導体素子２１ａ〜２１ｃは同じスイッチング動作をしており、下側パワー半導体素子２１ｄ〜２１ｆはその逆の動作をしている。このため、パワー基板２ａ〜２ｃの何れも、それぞれの３つのハーフブリッジが同じタイムチャートとなる。

パワー基板２ａ〜２ｃの３つの出力が出力端子２６ａ、２６ｂ、２６ｃから出力されると、インターフェース基板がそれぞれ結合端子１８ａ、１８ｂ、１８ｃの３つの端子から入力してインターフェース基板１内で短絡され、それぞれ出力端子１４の１つの端子から３相の出力（Ｕ）（Ｖ）（Ｗ）が出力される。そして、出力端子１４に接続された図示しないモータ等を駆動する。パワー基板２ａ、２ｂ、２ｃの制御入出力端子２７ａ、２７ｂ、２７ｃから出力される２つの電流信号は、それぞれインターフェース基板の制御入出力端子１７ａ、１７ｂ、１７ｃの２つの端子から入力されて加算器１９ａ〜１９ｃで加算され、その電流信号（Ｕ）（Ｖ）（Ｗ）が制御入出力端子１１のそれぞれ１つの端子から出力され制御基板３に供給される。

なおインターフェース基板１の電源端子１２、１３には外部電源が接続されており、この電源端子１２、１３から供給された電源がインターフェース基板１の内部で分岐され、電源供給端子１５ａ〜１５ｃ、１６ａ〜１６ｃからパワー基板２ａ、２ｂ、２ｃの電源端子２４ａ〜２４ｃ、２５ａ〜２５ｃに供給される。

以上述べたように、インターフェース基板１を用いることにより、３相のＰＷＭ制御信号を３つのパワー基板２ａ、２ｂ、２ｃに分配してそれぞれ１相分を分担させ、３つのパワー基板２ａ、２ｂ、２ｃのそれぞれ３つの出力をインターフェース基板で短絡してそれぞれ１相分とし、パワー基板３枚で３相分の出力を得ることができるようになっている。パワー基板２ａ、２ｂ、２ｃはそれぞれ３つの出力で１相分を分担するので、パワー基板１枚と比較して３倍の出力電流を流すことができるようになっている。

また、パワー基板２ａ、２ｂ、２ｃで検出されたそれぞれ２つの電流信号はインターフェース基板１の加算器１９ａ、１９ｂ、１９ｃで加算されてそれぞれ１つの電流信号にして制御基板３にフィードバックされるので、パワー基板２ａ、２ｂ、２ｃのそれぞれが電流制御を行うことができる。

次に本発明の第２実施例について、図５のパワーモジュールの構成図を用いて説明する。

図において、１Ｂはインターフェース基板、２Ｂａ、２Ｂｂ、２Ｂｃはパワー基板、３Ｂは制御基板であり、制御基板３Ｂと３枚のパワー基板２Ｂａ、２Ｂｂ、２Ｂｃとがインターフェース基板１Ｂを介して接続されている。そして制御基板３ＢはＣＰＵ３１Ｂと電流制御部３２、ＰＷＭ生成部３３、端子３４Ｂから構成されている。

図６はパワー基板２Ｂａ、２Ｂｂ、２Ｂｃの内部回路を示しており、温度センサ２８と入出力端子２７の他は図２と同じであり、これらの説明を省略する。温度センサ２８はパワー基板の温度を検知することができ、温度センサ２８が出力する温度信号が制御入出力端子２７の１つの端子に接続されている。

図７は図５のインターフェース基板１Ｂの内部回路を示す図であり、図３と異なるのは、温度信号を出力する制御入出力端子１１Ｂの３つの端子がそれぞれ温度信号を入力する制御入出力端子１７Ｂａ、１７Ｂｂ、１７Ｂｃの１つの端子に接続されている点である。その他は図５と同じ回路になっている。

次に図５を用いて３種類の基板の接続関係について説明する。パワー基板２Ｂａ、２Ｂｂ、２Ｂｃの温度が検出されて温度信号が出力される制御入出力端子２７Ｂａ、２７Ｂｂ、２７Ｂｃのそれぞれ１つの端子は、それぞれインターフェース基板１Ｂの制御入出力端子１７Ｂａ、１７Ｂｂ、１７Ｂｃの１つの端子に接続されている。３つの温度信号を出力するインターフェース基板１の制御入出力端子１１Ｂの３つの端子は、制御基板３Ｂの端子３４Ｂの３つの端子に接続されている。そのほかの端子は図１と同じように接続されている。

次に図５、図６、図７を用いてパワーモジュールの動作について説明する。

制御基板３Ｂが上位装置から指令信号を受けると、その指令信号はＣＰＵ３１Ｂに入力されて所定の処理をする。その処理結果をＰＷＭ生成部３３が受けると、３相のＰＷＭ制御信号を生成して端子３４Ｂより出力する。インターフェース基板１Ｂがその３相のＰＷＭ制御信号を制御入出力端子１１Ｂから入力すると、Ｕ相のＰＷＭ制御信号が制御入出力端子１７Ｂａからパワー基板２Ｂａに出力され、Ｖ相のＰＷＭ制御信号が制御入出力端子１７Ｂｂからパワー基板２Ｂｂに出力され、Ｗ相のＰＷＭ制御信号が制御入出力端子１７Ｂｃからパワー基板２Ｂｃに出力され、パワー基板２Ｂａ、２Ｂｂ、２Ｂｃはそれぞれ制御入出力端子２７Ｂａ、２７Ｂｂ、２７Ｂｃの３つの端子から３つの同一信号を入力する。

このときのパワー基板２Ｂａ、２Ｂｂ、２Ｂｃの半導体素子２１ａ〜２１ｆの出力の平均電圧とパワー基板２Ｂ内の温度は図８のタイムチャートのようになっている。図に示されているように、パワー基板２Ｂａ、２Ｂｂ、２Ｂｃの温度信号ｔａ〜ｔｃは時間の経過と共に信号にばらつきが生じている。これは使用している電子部品や放熱器および設置位置のズレやバラツキなどに起因するもので、制御できないため必ず生じるものである。この温度信号のばらつきが温度センサの検出誤差を超えて大きくなると、パワー基板に与えるＰＷＭ制御信号の電圧指令を低減するように補正するようになっている。また、各パワー基板の温度信号の平均値が上昇して一つでも温度信号が温度制限レベルを超えると、ＰＷＭ制御信号を全相すべて停止するようになっている。

このように、複数のパワー基板２Ｂａ、２Ｂｂ、２Ｂｃにそれぞれ温度センサ２８を搭載して、温度を検出して温度保護ができるため、最も熱に弱いパワー基板を保護することができ、パワーモジュールの信頼性を向上することができる。また、検出された複数のパワー基板の温度信号を用いてＣＰＵ３１ＢがＰＷＭ信号を補正しているため、パワー基板の温度のばらつきをなくすことができる。

以上、実施例１と実施例２では、パワー基板が３つのインバータ回路を備えており、パワー基板が３枚の場合について説明したが、パワー基板が備えるインバータ回路の数は３つに限らず２つ以上に適用でき、パワー基板の枚数も３枚に限らず２枚以上に適用できる。特に、３相のＡＣサーボと２相のＤＣサーボが広く使われているので、２つのインバータ回路を備えたパワー基板を２の整数倍の枚数使ってパワーモジュールを構成するか、或いは、３つのインバータ回路を備えたパワー基板を３の整数倍の枚数使ってパワーモジュールを構成すれば、安価にしてパワーアップをすることが容易なものとなる。例えば、２つのインバータ回路を備えたパワー基板が４枚使われる場合は、制御基板の出力端子のＰＷＭ信号を出力する端子と電流信号を入力する端子がそれぞれ４つとなるので、インターフェース基板の制御入出力端子のＰＷＭ信号を入力する端子と電流信号を出力する端子がそれぞれ４つとなり、これらに直接あるいは４つの加算器を介してそれぞれ４つの電源供給端子と制御入出力端子および結合端子に接続されるよう回路が形成される。そしてパワー基板が４枚とも同じようにインターフェース基板に接続される。実施例２の場合は温度信号がパワー基板から制御基板に受け渡されるが、他の信号と同じようにパワー基板の枚数に応じて回路を形成すればよい。

複数のハーフブリッジ回路を持つ既存のパワー基板を複数台用いることにより、各パワー基板の複数のハーフブリッジ回路を同じ相の主回路として用いて複数台のパワー基板を各相に割り当てて電流容量を向上させているので、インバータやサーボアンプのほかに、一般の電源装置にも広く適用することができる。

第１実施例のパワーモジュールの構成図図１のパワー基板の構成図図１のインターフェース基板の構成図図２の半導体素子のタイムチャート第２実施例のパワーモジュールの構成図図５のパワー基板の構成図図５のインターフェース基板の構成図図６の半導体素子と温度のタイムチャート

符号の説明

１、１Ｂインターフェース基板
１１、１１Ｂ、１７ａ、１７ｂ、１７ｃ、２７、２７ａ、２７ｂ、２７ｃ制御入出力端子
１７Ｂａ、１７Ｂｂ，１７Ｂｃ、２７Ｂ、２７Ｂａ、２７Ｂｂ、２７Ｂｃ制御入出力端子
１２、１３、２４、２４ａ、２４ｂ、２４ｃ、２５、２５ａ、２５ｂ、２５ｃ電源端子
１４、２６、２６ａ、２６ｂ、２６ｃ出力端子
１５ａ、１５ｂ、１５ｃ、１６ａ、１６ｂ、１６ｃ電源供給端子
１８ａ、１８ｂ、１８ｃ結合端子
１９ａ、１９ｂ、１９ｃ加算器
２、２ａ、２ｂ、２ｃ、２Ｂ、２Ｂａ、２Ｂｂ、２Ｂｃパワー基板
２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆパワー半導体素子
２２ゲート駆動回路２３電流検出部２８温度センサ
３、３Ｂ制御基板３１、３１ＢＣＰＵ３２電流制御部
３３ＰＷＭ生成部３４、３４Ｂ端子

Claims

複数のインバータ回路とゲート駆動回路を備えた複数のパワー基板と、前記パワー基板を制御する制御基板とを備えたパワーモジュールにおいて、
前記制御基板と前記複数のパワー基板とを接続するインターフェース基板を備え、
前記インターフェース基板が、前記制御基板の各相のＰＷＭ制御信号を各パワー基板に分配する信号分配回路と、前記パワー基板の複数の出力を短絡する出力短絡回路とを備え、
各相のＰＷＭ信号を複数のパワー基板に供給し、各パワー基板内の各相に同一動作をさせ、その各相出力を短絡することで、全体として３相の出力を得ることを特徴とするパワーモジュール。
前記インターフェース基板が、さらに加算器を備え、前記加算器が前記パワー基板からの２つの電流信号を加算して前記制御基板にフィードバックすることを特徴とする請求項１記載のパワーモジュール。
前記複数のパワー基板が、さらに温度検出部を備え、前記温度検出部が前記制御基板にフィードバックした温度信号を比較し最も高い温度信号を使って温度制限により保護することを特徴とする請求項１記載のパワーモジュール。
前記複数のパワー基板の前記温度検出部が前記制御基板にフィードバックした温度信号使って、ＰＷＭ信号を補正して前記パワー基板の温度をバランスさせるように制御することを特徴とする請求項３記載のパワーモジュール。
前記パワー基板は２つ又は３つの前記インバータ回路を備えており、前記パワー基板は前記インバータ基板の数の整数倍の枚数が使われていることを特徴とする請求項いに記載のパワーモジュール。
ゲート駆動回路が複数のインバータ回路にゲート信号を出力して電力を出力するパワー基板と、当該パワー基板にＰＷＭ制御信号を出力して前記パワー基板の出力を制御する制御基板と、を備えたパワーモジュールにおいて、
前記制御基板の１つの相のＰＷＭ制御信号が１つの前記パワー基板の複数のインバータ回路のＰＷＭ制御信号として使われるよう接続回路が形成されているインターフェース基板を前記制御基板と前記パワー基板の間に設けたことを特徴とするパワーモジュール。
前記パワー基板は２つ又は３つのインバータ回路を備えていることを特徴とする請求項６に記載のパワーモジュール。
前記パワー基板は前記インバータ回路の数の整数倍の枚数が使われていることを特徴とする請求項６に記載のパワーモジュール。
前記インターフェース基板は前記パワー基板の２つの電流信号を加算して前記制御基板に出力することを特徴とする請求項６に記載のパワーモジュール。
前記制御基板は前記インターフェース基板から前記電流信号を入力すると、外部から入力する指令信号に応じて前記パワー基板の出力電流を制御することを特徴とする請求項９に記載のパワーモジュール。
前記パワー基板は温度検出部を備えており、当該パワー基板内の温度を検出して温度信号を前記インターフェース基板に出力することを特徴とする請求項１０に記載のパワーモジュール。
前記インターフェース基板が前記温度信号を入力して前記制御基板に出力すると、前記制御基板は前記温度信号が所定の範囲に維持されるようＰＷＭ制御信号を制御して出力することを特徴とする請求項１１に記載のパワーモジュール。
前記インターフェース基板が前記温度信号を入力して前記制御基板に出力すると、前記制御基板は前記温度信号が所定の範囲を超えていればそれまで出力していたＰＷＭ制御信号の出力を停止することを特徴とする請求項１１に記載のパワーモジュール。