JP5994462B2 - インバータ装置 - Google Patents

Description

本発明は、直流電力を交流電力に変換するインバータ装置に関する。

特許文献１には、インバータ装置に用いられるＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュールが記載されている。特許文献１に記載のＩＧＢＴモジュールにおいては、絶縁基板を２枚の絶縁基板に分割したうえで、各絶縁基板に振り分けてインバータ回路１相分の上アーム及び下アームに対応するＩＧＢＴ及びＦＷＤ（Free Wheeling Diode）を実装し、各絶縁基板の実装面が互いに向き合うように近接してそれらを配置している。

特開２００４−３１１６８５号公報

特許文献１に記載のＩＧＢＴモジュールにおいては、近接対向配置される２枚の絶縁基板上の回路パターン等を流れる電流が互いに逆向きとなるので、回路パターン間の相互誘導作用によって当該モジュール内部の配線インダクタンスの低減が図られている。このように、インバータ装置においては、サージ電圧の影響を小さくするためにも内部の配線インダクタンスを低減することが求められている。

しかしながら、特許文献１の方法では、ＩＧＢＴなどのスイッチング素子が搭載される主回路基板が２枚の絶縁基板で構成されるので、複数の平滑コンデンサが搭載されるコンデンサ基板を別途設けた場合に、その体格がおおきくなってしまうという問題がある。

本発明は、そのような事情に鑑みてなされたものであり、装置全体の体格を大きくすることなく配線インダクタンスを低減可能なインバータ装置を提供することを課題とする。

上記課題を解決するために、本発明に係るインバータ装置は、ブリッジ回路の上アーム及び下アームを構成する複数のスイッチング素子と、複数のスイッチング素子が搭載される主回路基板と、主回路基板に設けられた主回路用導体パターンと、コンデンサが搭載されると共に主回路基板に平行且つ近接配置されたコンデンサ基板と、コンデンサ基板に設けられたコンデンサ用導体パターンと、主回路基板に搭載されて主回路用導体パターン及びコンデンサ用導体パターンに電気的に接続される正側入力電極及び負側入力電極と、主回路基板に搭載されると共に上アームと下アームとの接続点より引き出される出力電極と、を備え、主回路用導体パターンには、正側入力電極から負側入力電極に向かう第１の方向に沿って延びる第１のスリットが形成されており、コンデンサ用導体パターンには、第１の方向に沿って延びる第２のスリットが形成されている、ことを特徴とする。

このインバータ装置においては、上アーム及び下アームのスイッチング素子のスイッチング時に、主回路基板上において、例えば、正側入力電極からスイッチング素子を介して出力電極に向かう電流と、出力電極からスイッチング素子を介して負側入力電極に向かう電流とによって、全体として正側入力電極から負側入力電極に向かうような電流経路が形成される。このとき、コンデンサ用基板上においては、コンデンサを介して負側入力電極から正側入力電極へ向かうように電流経路が形成される。このインバータ装置においては、主回路基板とコンデンサ用基板とが互いに平行且つ近接配置されており、特に、正側入力電極から負側入力電極に向かう方向（第１の方向）に沿って延びる第１のスリットが主回路用導体パターンに形成され、同様の方向に延びる第２のスリットがコンデンサ用導体パターンに形成されている。したがって、主回路基板上の電流経路と、コンデンサ基板上の電流経路とを、互いに逆向きで、且つ、スリットの延びる方向に沿って互いに平行となるようにすることができる。よって、このインバータ装置によれば、スイッチング時における主回路基板上の電流変化とコンデンサ基板上の電流変化との相互作用によって、装置全体の体格を大きくすることなく、配線インダクタンスを低減することが可能となる。

本発明に係るインバータ装置においては、複数のスイッチング素子は、互いに並列接続されて上アームを構成する複数の第１のスイッチング素子と、互いに並列接続されて下アームを構成する複数の第２のスイッチング素子とを含み、複数の第１のスイッチング素子、及び、複数の第２のスイッチング素子は、第１の方向に直交する第２の方向に沿って配列されており、正側入力電極、負側入力電極、及び、出力電極は、それぞれ、第２の方向に沿って延在する延在部を有しており、第１のスリットは、主回路用導体パターンにおける第１のスイッチング素子及び第２のスイッチング素子が配置される領域のそれぞれに形成されているものとすることができる。この場合、主回路基板上の電流経路を、それぞれのスイッチング素子ごとに、第１の方向に規制することができる。

本発明に係るインバータ装置においては、第１のスリットは、主回路用導体パターンにおける第１のスイッチング素子が配置される領域、及び、第２のスイッチング素子が配置される領域の互いに対応する位置に形成されているものとすることができる。この場合、主回路基板上において、第１のスイッチング素子を経る電流経路と、第２のスイッチング素子を経る電流経路とを互いに対応させることができる。

本発明に係るインバータ装置においては、第２のスリットは、第２の方向について第１のスリットが形成された位置に対応するように形成されているものとすることができる。この場合、コンデンサ用回路基板上の電流経路と、主回路基板上の電流経路とを、第２の方向について対応させることができる。

本発明によれば、装置全体の体格を大きくすることなく、配線インダクタンスを低減可能なインバータ装置を提供することができる。

本発明の一実施形態に係るインバータ装置の部分的な構成を示す模式的な側面図である。 図１に示されたインバータ装置の等価回路を示す図である。 図１に示されたインバータ装置からコンデンサ基板等を省略した状態の模式的な平面図である。 図１に示されたインバータ装置の模式的な平面図である。 半導体素子を配置していない状態の導体パターンの拡大図である。 電流経路を説明するための模式的図である。

以下、本発明の一実施形態に係るインバータ装置について、図面を参照して詳細に説明する。なお、各図において、同一又は相当部分には同一の符号を付し、重複する説明を省略する。また、各図における寸法比率は、実際のものとは異なる場合がある。

図２は、本発明の一実施形態に係るインバータ装置の等価回路を示す図である。図１は、図２に示されたインバータ装置の部分的な構成を示す模式的な側面図である。まず、図２を参照し、本実施形態に係るインバータ装置１の回路構成について説明する。図２に示されるように、インバータ装置１は、例えば３相モータ等を駆動するための３相インバータ装置である。

インバータ装置１は、各相に対応する上アームと下アームとが直列接続されたブリッジ回路を構成する複数のスイッチング素子Ｑ１〜Ｑ６を備えている。ここでは、スイッチング素子Ｑ１〜Ｑ６として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いているが、例えばＩＧＢＴ等を用いてもよい。

スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、正極側入力端子Ｐと負極側入力端子Ｎとの間に互いに直列に接続されており、それらの間にはＵ相出力端子Ｕが接続されている。スイッチング素子Ｑ３とスイッチング素子Ｑ４とは、正極側入力端子Ｐと負極側入力端子Ｎとの間に互いに直列に接続されており、それらの間にはＶ相出力端子Ｖが接続されている。スイッチング素子Ｑ５とスイッチング素子Ｑ６とは、正極側入力端子Ｐと負極側入力端子Ｎとの間に互いに直列に接続されており、それらの間にはＷ相出力端子Ｗが接続されている。スイッチング素子Ｑ１，Ｑ３，Ｑ５が上アームを構成するスイッチング素子となり、スイッチング素子Ｑ２，Ｑ４，Ｑ６が下アームを構成するスイッチング素子となる。

スイッチング素子Ｑ１〜Ｑ６のドレインとソースとの間には、それぞれ、ダイオードＤ１〜Ｄ６が逆並列に接続されている。また、正極側入力端子Ｐと負極側入力端子Ｎとの間には、コンデンサＣが接続されている。さらに、スイッチング素子Ｑ１〜Ｑ６のゲートには、制御回路１００が接続されており、制御回路１００からの駆動信号が入力される。これにより、スイッチング素子Ｑ１〜Ｑ６が適宜ＯＮ・ＯＦＦされる。

なお、図２においては、上述したように接続されたスイッチング素子とダイオードとからなる半導体素子（例えば図１における半導体素子５０，６０等）を互いに複数（例えば６つ）並列接続して構成された半導体素子群Ｇ１〜Ｇ６を、スイッチング素子Ｑ１〜Ｑ６のそれぞれとダイオードＤ１〜Ｄ６のそれぞれとの１つの組として等価的に表している。

図１，３，４を参照して、インバータ装置１の具体的な構成について説明する。なお、図３は、図１に示されたインバータ装置１からコンデンサ用基板等を省略した状態の模式的な平面図である。また、図４は、図１に示されたインバータ装置１の模式的な平面図である。インバータ装置１は、例えば絶縁金属基板（ＩＭＳ）等の主回路基板１０、及び、主回路基板１０上に形成される導体パターン（主回路用導体パターン）Ｐ１〜３を備えている。主回路基板１０は、主面１０ａを有している。導体パターンＰ１〜Ｐ３は、互いに分離しつつ、主回路基板１０の主面１０ａに沿った第１の方向（主回路基板１０の長さ方向）Ｄ１に沿ってこの順で配列されている。

インバータ装置１は、正極側端子電極（正側入力電極）２０、中点端子電極（出力電極）３０、及び負極側端子電極（負側入力電極）４０を備えている。正極側端子電極２０は、導体パターンＰ１上に設けられて導体パターンＰ１に電気的に接続されている。中点端子電極３０は、導体パターンＰ２上に設けられて導体パターンＰ２に電気的に接続されている。負極側端子電極４０は、導体パターンＰ３上に設けられて導体パターンＰ３に電気的に接続されている。したがって、正極側端子電極２０、中点端子電極３０、及び負極側端子電極４０は、第１の方向Ｄ１に沿ってこの順で配列されている（すなわち、第１の方向Ｄ１は、正極側端子電極２０から負極側端子電極４０に向かう方向である）。

正極側端子電極２０は、第２の方向（主回路基板１０の幅方向）Ｄ２に沿って延在している。より具体的には、正極側端子電極２０は、第２の方向Ｄ２に沿って延在する基部（延在部）２０ａと、基部２０ａの中心付近から立設された円柱状の外部接続部２０ｂとからなる。正極側端子電極２０は、外部接続部２０ｂを介して、例えば外部のバッテリ等に電気的に接続される。正極側端子電極２０は、例えば図２における正極側入力端子Ｐに相当する。なお、第２の方向Ｄ２は、主回路基板１０の主面に平行であり、第１の方向Ｄ１に直交する方向である。

中点端子電極３０は、第２の方向Ｄ２に沿って延在している。より具体的には、中点端子電極３０は、第２の方向Ｄ２に沿って延在する基部（延在部）３０ａと、基部３０ａの中心付近から立設された円柱状の外部接続部３０ｂとからなる。中点端子電極３０は、外部接続部３０ｂを介して、例えば外部の３相モータ等に電気的に接続される。中点端子電極３０は、例えば図２におけるＵ相出力端子Ｕに相当する。

負極側端子電極４０は、第２の方向Ｄ２に沿って延在している。より具体的には、負極側端子電極４０は、第２の方向Ｄ２に沿って延在する基部（延在部）４０ａと、基部４０ａの中心付近から立設された円柱状の外部接続部４０ｂとからなる。負極側端子電極４０は、外部接続部４０ｂを介して、例えば外部のバッテリ等に電気的に接続される。負極側端子電極４０は、例えば図２における負極側入力端子Ｎに相当する。

正極側端子電極２０は、主回路基板１０に搭載されて導体パターンＰ１及び後述する導体パターンＰ４に電気的に接続される。また、負極側端子電極４０は、主回路基板１０に搭載されて導体パターンＰ３及び後述する導体パターンＰ４に電気的に接続される。

インバータ装置１は、複数（ここでは６つ）の半導体素子５０を備えている。半導体素子５０は、上述したようにスイッチング素子とそのスイッチング素子に逆並列に接続されたダイオードとを含む。半導体素子５０は、正極側端子電極２０と中点端子電極３０との間において、第２の方向Ｄ２に沿って配列されて導体パターンＰ１上に設けられている。半導体素子５０は、導体パターンＰ１と導体パターンＰ２とに電気的に接続されている。半導体素子５０は、互いに並列に接続されている。このように、インバータ装置１は、正極側端子電極２０と中点端子電極３０との間において導体パターンＰ１上に設けられ、互いに並列に接続されて上アームを構成する複数の第１のスイッチング素子を備えている。半導体素子５０は、例えば図２における半導体素子群Ｇ１に相当する。

インバータ装置１は、複数（ここでは６つ）の半導体素子６０を備えている。半導体素子６０は、半導体素子５０と同様に、スイッチング素子とそのスイッチング素子に逆並列に接続されたダイオードとを含む。半導体素子６０は、中点端子電極３０と負極側端子電極４０との間において、第２の方向Ｄ２に沿って配列されて導体パターンＰ２上に設けられている。半導体素子６０は、導体パターンＰ２と導体パターンＰ３とに電気的に接続されている。半導体素子６０は、互いに並列に接続されている。このように、インバータ装置１は、中点端子電極３０と負極側端子電極４０との間において導体パターンＰ２上に設けられ、互いに並列に接続されて下アームを構成する複数の第２のスイッチング素子を備えている。半導体素子６０は、例えば図２における半導体素子群Ｇ２に相当する。したがって、上述した中点端子電極３０は、上アームと下アームとの接続点より引き出される。

インバータ装置１は、コンデンサ基板７０と、導体パターン（コンデンサ用導体パターン）Ｐ４とを備えている。コンデンサ基板７０は、主回路基板１０に対向するように主回路基板１０に平行且つ近接配置されている。コンデンサ基板７０は、主回路基板１０の主面１０ａと略平行な主面７０ａを有している。導体パターンＰ４は、コンデンサ基板７０の主面７０ａ上に設けられている。導体パターンＰ４は、正極側端子電極２０に電気的に接続された正極側パターン（不図示）と、負極側端子電極４０に電気的に接続された負極側パターン（不図示）とを有している。

インバータ装置１は、複数のコンデンサ８０を備えている。コンデンサ８０は、コンデンサ基板７０の幅方向の両端部において、第２の方向Ｄ２についての位置を互い違いにずらしながら、第１の方向Ｄ１に沿って配列されている。コンデンサ８０は、導体パターンＰ４（導体パターンＰ４の正極側パターン及び負極側パターン）を介して、正極側端子電極２０と負極側端子電極４０との間に電気的に接続されている。なお、これらの一群のコンデンサ８０は、例えば図２におけるコンデンサＣに相当する。

ここで、導体パターンＰ１，Ｐ２，Ｐ４にはスリットが設けられている。導体パターンＰ１，Ｐ２，Ｐ４に設けられたスリットについてより詳細に説明する。図５は、半導体素子を配置していない状態の導体パターンの拡大図である。図３，５に示されるように、主回路基板１０の主面１０ａ上の導体パターンＰ１には、正極側端子電極２０から負極側端子電極４０に向かう方向（すなわち第１の方向Ｄ１）に沿って延びる複数（ここでは６つ）のスリット（第１のスリット）Ｓ１が形成されている。また、導体パターンＰ２には、第１の方向Ｄ１に沿って延びる複数（ここでは６つ）のスリット（第１のスリット）Ｓ２が形成されている。

スリットＳ１，Ｓ２は、半導体素子５０，６０の配列方向（第２の方向Ｄ２）に沿って配列されている。より具体的には、スリットＳ１は、導体パターンＰ１における半導体素子５０が配置される領域Ａ１のそれぞれに形成されている。スリットＳ１は、領域Ａ１における基部３０ａ側の端部から領域Ａ１の中心付近まで延びている（つまり、スリットＳ１は、半導体素子５０の中心付近まで延びている）。なお、スリットＳ１は、半導体素子５０を導体パターンＰ１上に実装するためのはんだ９５にも連続して形成されている。

スリットＳ２もスリットＳ１と同様であるが、導体パターンＰ２における半導体素子６０が配置される領域Ａ２のそれぞれに形成されている。スリットＳ２は、領域Ａ２における基部４０ａ側の端部から領域Ａ２の中心付近まで延びている（つまり、スリットＳ２は、半導体素子６０の中心付近まで延びている）。なお、スリットＳ２は、半導体素子６０を導体パターンＰ２に実装するためのはんだ９６にも連続して形成されている。特に、スリットＳ１とスリットＳ２とは、領域Ａ１及び領域Ａ２の互いに対応する位置に形成されている。また、スリットＳ１とスリットＳ２とは、第１の方向Ｄ１に沿って互いに並ぶように形成されている。

また、図４に示されるように、コンデンサ基板７０の主面７０ａ上の導体パターンＰ４には、第１の方向Ｄ１に沿って延びる複数（ここでは４つ）のスリット（第２のスリット）Ｓ３が形成されている。ここでは、スリットＳ３は、導体パターンＰ４におけるコンデンサ８０が実装された領域（両端部）の間の領域（中心部）に形成されている。特に、スリットＳ３は、主回路基板１０からコンデンサ基板７０に向かう方向（主面１０ａ及び主面７０ａに直交する方向であり、第１の方向Ｄ１及び第２の方向Ｄ２に直交する第３の方向Ｄ３（図１参照））からみて、第２の方向Ｄ２についてスリットＳ１，Ｓ２が形成された位置に対応するように形成することができる。なお、スリットＳ３は、導体パターンＰ４の正極側パターン及び負極側パターンの両方に設けられている。

なお、図１，３〜６は、インバータ装置１の一部分を図示したものであり、図２における半導体素子群Ｇ３〜Ｇ６に相当する半導体素子、図２におけるＶ相出力端子Ｖ及びＷ相出力端子Ｗに相当する端子電極、図２における制御回路１００に相当する要素等が省略されている。

以上のように構成されるインバータ装置１においては、例えば、半導体素子５０のスイッチング素子をＯＮとし、半導体素子６０のスイッチング素子をＯＦＦとしたときに、正極側端子電極２０から半導体素子５０を介して中点端子電極３０に向かうように電流が流れ、半導体素子５０のスイッチング素子をＯＦＦとし、半導体素子６０のスイッチング素子をＯＮとしたときに、中点端子電極３０から半導体素子６０を介して負極側端子電極４０に向かうように電流が流れる。

したがって、スイッチング時には、図１及び図６の（ａ）に示されるように、全体として正極側端子電極２０から半導体素子５０，６０を介して負極側端子電極４０に向かうような電流経路（電流変化を示す経路）ＣＰ１が形成される。このとき、コンデンサ基板７０上においては、図１及び図６の（ｂ）に示されるように、コンデンサ８０からの電流によって、負極側端子電極４０から正極側端子電極２０に向かうような電流経路（電流変化を示す経路）ＣＰ２が形成される。

上述したように、本実施形態に係るインバータ装置１においては、主回路基板１０上の導体パターンＰ１，Ｐ２には、第１の方向Ｄ１に沿って延びるスリットＳ１，Ｓ２が形成されており、コンデンサ基板７０上の導体パターンＰ４には、第１の方向Ｄ１に沿って延びるスリットＳ３が形成されている。このため、主回路基板１０上の電流経路ＣＰ１と、コンデンサ基板７０上の電流経路ＣＰ２とが、それらのスリットＳ１〜Ｓ３によって第１の方向に規制され、互いに平行（且つ逆向き）となる。

その結果、本実施形態に係るインバータ装置１によれば、スイッチング時における主回路基板１０上の電流変化とコンデンサ基板７０の電流変化との相互作用によって、装置全体の体格を大きくすることなく、全体としての配線インダクタンスを低減することが可能となる。このように配線インダクタンスを低減すれば、各スイッチング素子におけるスイッチング速度を早くすることができるので、損失（発熱）の低減に繋がると共に、損失が低減される分、電流定格を上げることが可能となる。

以上の実施形態は、本発明に係るインバータ装置の一実施形態を説明したものである。したがって、本発明は、上述したインバータ装置１に限定されない。本発明は、各請求項の要旨を変更しない範囲において、上述したインバータ装置１を任意に変更したものとすることができる。

例えば、コンデンサ基板７０の導体パターンＰ４におけるスリットＳ３は、主回路基板１０の導体パターンＰ１，Ｐ２におけるスリットＳ１，Ｓ２の位置及び個数に対応するよう（すなわち、第３の方向Ｄ３からみてスリットＳ１，Ｓ２のそれぞれに対応するように）形成されてもよい。この場合には、第３の方向からみて、主回路基板１０上の電流経路ＣＰ１とコンデンサ基板７０上の電流経路ＣＰ２とを一致させることができ、より配線インダクタンスを低減することが可能となる。

１…インバータ装置、１０…主回路基板、２０…正極側端子電極（正側入力電極）、３０…中点端子電極（出力電極）、４０…負極側端子電極（負側入力電極）、５０…半導体素子（第１のスイッチング素子）、６０…半導体素子（第２のスイッチング素子）、７０…コンデンサ基板、８０…コンデンサ、Ｐ１〜Ｐ３…導体パターン（主回路用導体パターン）、Ｄ１…第１の方向、Ｄ２…第２の方向、Ｐ４…導体パターン（コンデンサ用導体パターン）、Ｓ１，Ｓ２…スリット（第１のスリット）、Ｓ３…スリット（第２のスリット）。

Claims (3)

1. ブリッジ回路の上アーム及び下アームを構成する複数のスイッチング素子と、
   前記複数のスイッチング素子が搭載される主回路基板と、
   前記主回路基板に設けられた主回路用導体パターンと、
   コンデンサが搭載されると共に前記主回路基板に平行且つ近接配置されたコンデンサ基板と、
   前記コンデンサ基板に設けられたコンデンサ用導体パターンと、
   前記主回路基板に搭載されて前記主回路用導体パターン及び前記コンデンサ用導体パターンに電気的に接続される正側入力電極及び負側入力電極と、
   前記主回路基板に搭載されると共に前記上アームと前記下アームとの接続点より引き出される出力電極と、を備え、
   前記主回路用導体パターンには、前記正側入力電極から前記負側入力電極に向かう第１の方向に沿って延びる第１のスリットが形成されており、
   前記コンデンサ用導体パターンには、前記第１の方向に沿って延びる第２のスリットが形成されており、
   前記複数のスイッチング素子は、互いに並列接続されて前記上アームを構成する複数の第１のスイッチング素子と、互いに並列接続されて前記下アームを構成する複数の第２のスイッチング素子とを含み、
   前記複数の第１のスイッチング素子、及び、前記複数の第２のスイッチング素子は、前記第１の方向に直交する第２の方向に沿って配列されており、
   前記正側入力電極、前記負側入力電極、及び、前記出力電極は、それぞれ、前記第２の方向に沿って延在する延在部を有しており、
   前記第１のスリットは、前記主回路用導体パターンにおける前記第１のスイッチング素子及び前記第２のスイッチング素子が配置される領域のそれぞれに形成されている、
   ことを特徴とするインバータ装置。
2. 前記第１のスリットは、前記主回路用導体パターンにおける前記第１のスイッチング素子が配置される領域、及び、前記第２のスイッチング素子が配置される領域の互いに対応する位置に形成されている、ことを特徴とする請求項１に記載のインバータ装置。
3. 前記第２のスリットは、前記第２の方向について前記第１のスリットが形成された位置に対応するように形成されている、ことを特徴とする請求項２に記載のインバータ装置。

Images