JP2018093616A - 半導体装置 - Google Patents

Abstract

【課題】 半導体モジュール内の寄生インダクタンスが低減された半導体装置を提供すること。【解決手段】 半導体装置１が備える半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）は、正極面１４１が形成された正極板１４と、正極面１４１と同一方向を向いた負極面１５１が形成された負極板１５と、第一トランジスタ１７１と、第二トランジスタ１７２と、導電性の分割片５１を備える。正極板１４と負極板１５は、隣接して配置される。第一トランジスタ１７１は、そのドレイン電極Ｄが形成された一方面１７１ａが正極面１４１に対面配置した状態で正極板１４に接合される。第二トランジスタ１７２は、そのソース電極Ｓが形成された他方面１７２ｂが負極面１５１に対面配置した状態で負極板１５に接合される。また、分割片５１又は端末片５２は、第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａとを電気的に接続する。【選択図】 図４

Description

本発明は、半導体素子を有する半導体装置に関する。

トランジスタ等の半導体素子を有する半導体装置内の寄生インダクタンスが大きい場合、大きなサージ電圧が発生する可能性がある。このサージ電圧は、半導体素子の動作に悪影響を及ぼす虞がある。従って、半導体装置内の寄生インダクタンスは、できるだけ小さいのがよい。従来において、寄生インダクタンスを低減するために、様々な工夫が施された半導体装置が提案されている。

特許文献１は、半導体素子を有する半導体モジュールにそれぞれ電気接続するとともにその間に直流電圧が印加される正極バスバー及び負極バスバーを備える半導体装置を開示する。特許文献１によれば、半導体モジュールが、大電流を流すことができる大電流半導体モジュールと、小電流しか流すことができない小電流半導体モジュールとにより構成される。また、大電流半導体モジュールには、正極バスバーの大電流基板部及び負極バスバーの大電流基板部が接続され、小電流半導体モジュールには、正極バスバーの小電流基板部及び負極バスバーの小電流基板部が接続される。各基板部は、コンデンサに接続される部分を有する。そして、コンデンサへの接続部分における正極バスバーの大電流基板部と負極バスバーの大電流基板部との間の距離が、コンデンサへの接続部分における正極バスバーの小電流基板部と負極バスバーの小電流基板部との間の距離よりも小さくされている。このようにして正極バスバーの大電流基板部と負極バスバーの大電流基板部との間の距離が相対的に小さくされているために、大電流基板部の寄生インダクタンスが低減される。

特許文献２は、パワー半導体モジュールと、パワー半導体モジュールに接続される正極導体板及び負極導体板を有するパワーボードとを備える電力変換装置を開示する。特許文献２によれば、パワーボードの正極導体板及び負極導体板が、積層配置される。斯かる積層配置によって、正極導体板を流れる正極電流と負極導体板を流れる負極電流が互いに逆向きに流れる領域が形成される。そのため、それぞれの電流に起因するインダクタンスが打ち消し合う。その結果、パワーボード上の寄生インダクタンスが低減される。

特許文献３は、直列接続されてなる第一のスイッチング素子及び第二のスイッチング素子と、第一のスイッチング素子及び第二のスイッチング素子に対して電気的に並列接続されるコンデンサとを有する回路ユニットが、複数個並べて配置された半導体装置を開示する。特許文献３によれば、それぞれの回路ユニットにコンデンサが備えられているために、複数の回路ユニットを１個のコンデンサに接続する場合に比較して、寄生インダクタンスを低減することができる。

特開２０１５−０１５７８７号公報 特開２０１４−１７１３４２号公報 特開２０１５−１０６６４６号公報

（発明が解決しようとする課題）
特許文献１によれば、半導体モジュールとコンデンサとを接続する配線内の寄生インダクタンスを低減することはできるものの、半導体モジュール内の寄生インダクタンスを低減することはできない。また、特許文献２によれば、半導体モジュールに接続されたパワーボードで発生する寄生インダクタンスを低減することはできるものの、半導体モジュール内の寄生インダクタンスを低減することはできない。また、特許文献３によれば、それぞれの回路ユニットにコンデンサを設ける必要性があることから、半導体装置のコストが増大する。

本発明は、コストの増大を抑えつつ、半導体モジュール内の寄生インダクタンスが低減された半導体装置を提供することを、目的とする。

本発明は、直流電源（Ｖ）の電源側正極端子（ＶＰ）に接続される正極ライン（Ｐ）と直流電源の電源側負極端子（ＶＮ）に接続される負極ライン（Ｎ）との間に接続される半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）を備える半導体装置であって、半導体モジュールが、導電性金属により構成され、直流電源の電源側正極端子に電気的に接続されるとともに、所定方向（Ｚ１）を向いた正極面（１４１）が形成された正極板（１４）と、導電性金属により構成され、直流電源の電源側負極端子に電気的に接続されるとともに、正極面と同一方向を向いた負極面（１５１）が形成され、正極板に隣接して配置された負極板（１５）と、第一の電極（Ｄ）が形成された一方面（１７１ａ）及び一方面とは反対側を向く面であって第二の電極（Ｓ）が形成された他方面（１７１ｂ）を有する半導体素子であって、その一方面が正極面に対面配置した状態で正極板に接合される第一半導体素子（１７１）と、第一の電極（Ｄ）が形成された一方面（１７２ａ）及び一方面とは反対側を向く面であって第二の電極（Ｓ）が形成された他方面（１７２ｂ）を有する半導体素子であって、その他方面が負極面に対面配置した状態で負極板に接合される第二半導体素子（１７２）と、同一方向を向いた第一半導体素子の他方面と第二半導体素子の一方面とを電気的に接続する第一接続部（５１３）を有する導電性接続部材（５１）と、を有する、半導体装置（１）を提供する。

本発明によれば、半導体モジュールに備えられる第一半導体素子と第二半導体素子の向きが反対向きにされる。つまり、第一半導体素子の一方面と第二半導体素子の他方面が同一方向を向き、第一半導体素子の他方面と第二半導体素子の一方面が同一方向を向く。このため、第一の電極が形成された第一半導体素子の一方面の向きと、第二の電極が形成された第二半導体素子の他方面との向きを、合わせることができる。よって、第一の電極が形成された第一半導体素子の一方面に対面接続される正極板の正極面の向きと、第二の電極が形成された第二半導体素子の他方面に対面接続される負極板の負極面の向きとを合わせることができる。このように正極面の向きと負極面の向きを合わせることにより、正極板と負極板とを隣り合わせに平行配置することができる。よって、正極板と負極板との距離を短く設定することができ、その結果、正極板及び負極板の寄生インダクタンスを低減することができる。

さらに、本発明によれば、第一半導体素子と第二半導体素子が上記のように反転配置されていることにより、第二の電極が形成された第一半導体素子の他方面の向きと、第一の電極が形成された第二半導体素子の一方面の向きとを合わせることができる。このため、第二の電極が形成された第一半導体素子の他方面と、第一の電極が形成された第二半導体素子の一方面とを接続する第一接続部の長さを短く設定することができ、その結果、第一接続部を有する導電性接続部材の寄生インダクタンスをも低減することができる。

このように、本発明によれば、正極板、負極板、及び、導電性接続部材の寄生インダクタンスを低減することができるが、これらの部材は、半導体モジュールを構成する部材である。つまり、本発明によれば、半導体モジュール内の寄生インダクタンスを低減することができる。また、本発明によれば、半導体モジュール内の各構成の配置を工夫することで、例えば特許文献３のように寄生インダクタンスを低減させるためのコンデンサを追加することなく、寄生インダクタンスが低減される。つまり、コストの増大を抑えつつ、半導体モジュール内の寄生インダクタンスを低減することができる。

また、本発明において、正極面と負極面が、同一平面内に形成されているとよい。これによれば、正極板と負極板が隣接配置される領域、つまり隣り合わせに平行配置される領域が最も大きくなるため、より一層、正極板及び負極板の寄生インダクタンスを低減することができる。なお、上記「同一平面」という用語に関し、正極面が含まれる平面と負極面が含まれる平面が、完全に一致する場合のみならず、正極面が含まれる平面と負極面が含まれる平面との法線方向における位置の差が、許容される誤差範囲内であれば、正極面と負極面が同一平面内に形成されているとみなすことができる。

また、第一半導体素子及び第二半導体素子は、それぞれ、第三の電極（Ｇ）を有するトランジスタ（１７１，１７２）であり、第一の電極がドレイン電極又はコレクタ電極であり、第二の電極がソース電極又はエミッタ電極であり、第三の電極がゲート電極又はベース電極であるとよい。これによれば、本発明に係る半導体装置を、インバータ回路を備える電力変換装置に適用することができる。

第一半導体素子及び第二半導体素子は、第三の電極（ゲート電極又はベース電極）が、他方面、すなわち第二の電極（ソース電極又はエミッタ電極）が形成されている面に形成されている構造を採用することができる。この場合、負極板の負極面のうち、第二半導体素子の他方面に形成された第三の電極の対面部分に凹部（１５２）が形成されているとよい。なお、この凹部は、第三の電極の対面部分及び第二の電極の対面部分の一部に形成されていてもよい。第三の電極がゲート電極又はベース電極である場合、第一半導体素子及び第二半導体素子としてのトランジスタをスイッチング作動させるために、第三の電極に信号線を介して信号を入力させなければならない。しかし、第二半導体素子の第三の電極が形成される他方面には、対面配置した負極面が接合されているため、第二半導体素子の他方面と負極面が全面接触している場合、第二半導体素子の第三電極に信号線を接続するための隙間が形成されない。この点に関し、本発明では、負極板の負極面のうち、第二半導体素子の他方面に形成された第三の電極の対面部分に凹部が形成されているので、この凹部を介して、信号線を第三の電極に接続することができる。なお、凹部が第二の電極の対面部分の一部にも形成されている場合、この凹部を介して、信号線を第二の電極にも接続することができる。

この場合、第一半導体素子の他方面に形成された第三の電極及び第二半導体素子の他方面に形成された第三の電極は、可撓性を有するフレキシブル配線（６１，６２）を介して、第三の電極に信号を出力する制御基板（６０）に接続されているのがよい。これによれば、第二半導体素子の他方面に形成された第三の電極に接続される信号線が、可撓性を有するフレキシブル配線であるので、第二半導体素子の第三の電極の対面部分に形成された凹部内でフレキシブル配線を折り返すことができる。こうして凹部内で折り返されたフレキシブル配線の端部を、確実に第二半導体素子の第三の電極に接続することができる。また、第一半導体素子の他方面に形成された第三の電極と制御基板との接続、及び、第二半導体素子の他方面に形成された第三の電極と制御基板との接続の双方に、フレキシブル配線を用いることにより、ワイヤボンディング等の接続工程を廃止することができる。

また、本発明に係る半導体装置が備える半導体モジュールは、正極板と負極板との間に並列接続された複数のアーム回路（１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ）を備えるのがよい。そして、複数のアーム回路のそれぞれが、第一半導体素子と、第二半導体素子と、導電性接続部材とを有するとよい。これによれば、正負極間に並列接続された複数のアーム回路からそれぞれ電流を取り出すことにより、半導体装置から大きな電流を取り出すことができる。

この場合、複数のアーム回路が所定の方向に沿って整列配置されているとよい。さらにこの場合、複数のアーム回路がそれぞれ備える第一半導体素子、第二半導体素子、及び導電性接続部材も、上記所定の方向に沿って整列配置されているとよい。これによれば、複数のアーム回路を整列配置することにより、半導体装置をコンパクトに構成することができる。

また、複数のアーム回路のそれぞれが備える導電性接続部材は、隣接配置するアーム回路に備えられる導電性接続部材の第一接続部に接続する第二接続部（５１４）を有するとよい。これによれば、各アーム回路の導電性接続部材が、第二接続部により接続される。このような導電性接続部材の構成は、全てのアーム回路を所定の方向に沿って横断するように設けられている一つの導電性接続部材が、アーム回路ごとに分割して割り当てられている構成であると言える。このようにアーム回路ごとに分割して導電性接続部材が割り当てられることにより、それぞれのアーム回路の寸法誤差を、各アーム回路間を接続する第二接続部により吸収することができる。また、アーム回路が備える第一半導体素子及び第二半導体素子の作動に伴う発熱による熱膨張に起因してアーム回路が熱変形した場合であっても、その変形を、アーム回路間を接続する第二接続部により吸収することができる。このため、熱変形に起因した半導体装置の破損が効果的に防止され、その結果、半導体装置の信頼性を向上させることができる。

また、本発明に係る半導体装置は、正極ラインと負極ラインとの間に並列的に接続される複数の半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）を備えるとよい。これによれば、例えば、３つの半導体モジュールのそれぞれを、３相ＤＣブラシレスモータのＵ相コイル、Ｖ相コイル、Ｗ相コイルに接続することにより、３相ＤＣブラシレスモータのインバータ回路を構成することができる。

本実施形態に係る半導体装置の平面図である ケースの底面に埋め込まれて固定された正極板、負極板、及び導電板の配置関係を示す平面図である。 アームユニットの平面図である。 図３のＩＶ−ＩＶ断面図である 図４のＶ−Ｖ断面図である。 分割バスバーの平面図である。 分割バスバーの側面図である。 分割片を示す図である。 端末片を示す図である。 第一半導体モジュール、第二半導体モジュール、第三半導体モジュールにより構成されるインバータ回路を示す回路図である。

以下、本発明の実施形態に係る半導体装置について、図面を参照して説明する。本実施形態では、３相ＤＣブラシレスモータのインバータ回路として用いられる半導体装置について説明する。図１は、本実施形態に係る半導体装置１の平面図である。図１に示すように、半導体装置１は、第一半導体モジュール１０Ａと、第二半導体モジュール１０Ｂと、第三半導体モジュール１０Ｃと、これらの半導体モジュールを収容するケース４０とを備える。

ケース４０は、例えば樹脂等の絶縁性材料により構成される。また、ケース４０は、平面視にて円形状である底壁４１と、底壁４１の周端から底壁４１の中心軸方向に沿って上方に延設したリング状の側壁４２を備える。側壁４２の先端は開口している。この開口面上に、制御基板等を載置することができる。

第一半導体モジュール１０Ａ、第二半導体モジュール１０Ｂ、及び第三半導体モジュール１０Ｃは、ケース４０の底壁４１上に配設される。図１からわかるように、第一半導体モジュール１０Ａ、第二半導体モジュール１０Ｂ、第三半導体モジュール１０Ｃの構造は同一であり、底壁４１の中心回りに１２０°間隔で、それぞれの半導体モジュールが配設される。

第一半導体モジュール１０Ａ，第二半導体モジュール１０Ｂ，第三半導体モジュール１０Ｃは、それぞれ、正極端子１１と、負極端子１２と、出力端子１３と、正極板１４と、負極板１５と、導電板１６と、５個のアーム回路（１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ）からなるアームユニット１７とを備える。

それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極端子１１、各負極端子１２、各出力端子１３、各正極板１４、各負極板１５、及び各導電板１６は、導電性金属により構成される。例えば、銅、アルミニウム、モリブデン、及びこれらの複合材、を例示することができる。本実施形態では、銅によりこれらが形成される。

それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極端子１１は、図１の紙面に直交する方向に延設された円柱形状を呈しており、その一方端（上端）が、直流電源の電源側正極端子に正極ラインを介して並列接続される。また、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各負極端子１２は、図１の紙面に直交する方向に延設された円柱形状を呈しており、その一方端（上端）が、直流電源の電源側負極端子に負極ラインを介して並列接続される。ここで、直流電源は、電源側正極端子と電源側負極端子を有し、電源側正極端子と電源側負極端子との間に直流電圧を印加することができるデバイスであれば、どのようなものでもよい。例えば、直流電源として、バッテリ、電池、コンデンサ、を例示することができる。また、商用交流等の交流を全波整流或いは半波整流した後に平滑コンデンサにより平滑化した電力、所謂中間直流電力も、直流電源として利用することができる。

また、正極端子１１の他方端（下端）は、正極板１４に電気的に接続され、負極端子１２の他方端（下端）は、負極板１５に電気的に接続される。従って、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極板１４は、各正極端子１１及び正極ラインを介して直流電源の電源側正極端子に電気的に接続され、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各負極板１５は、各負極端子１２及び負極ラインを介して直流電源の電源側負極端子に電気的に接続されることになる。

また、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各出力端子１３は、各正極端子１１及び各負極端子１２と同様に、図１の紙面に直交する方向に延設された円柱形状を呈している。また、第一半導体モジュール１０Ａが備える出力端子１３の一方端（上端）は、出力ラインを介して３相ＤＣブラシレスモータのＵ相コイルに電気的に接続され、第二半導体モジュール１０Ｂが備える出力端子１３の一方端（上端）は、出力ラインを介して３相ＤＣブラシレスモータのＶ相コイルに電気的に接続され、第三半導体モジュール１０Ｃが備える出力端子１３の一方端（上端）は、出力ラインを介して３相ブラシレスモータのＷ相コイルに電気的に接続される。また、それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各出力端子１３の他方端（下端）は、それぞれ、各導電板１６に接続される。

それぞれの半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える各正極板１４、各負極板１５、各導電板１６は、ケース４０の底壁４１に埋め込まれて固定されている。図２は、ケース４０の底壁４１に埋め込まれて固定された正極板１４、負極板１５、及び導電板１６の配置関係を示す平面図である。ケース４０の底壁４１に埋め込まれた正極板１４は、その一端面にて底壁４１から露出する。同様に、ケース４０の底壁４１に埋め込まれた負極板１５は、その一端面にて底壁４１から露出し、ケース４０の底壁４１に埋め込まれた導電板１６は、その一端面にて底壁４１から露出する。正極板１４の露出面が正極面１４１を構成し、負極板１５の露出面が負極面１５１を構成する。従って、図２には、正極板１４の正極面１４１、負極板１５の負極面１５１、及び、導電板１６の底壁４１からの露出面１６１が、それぞれ示される。

図２に示すように、正極板１４の正極面１４１は、台形領域１４ａと、台形領域１４ａの下底に接続した矩形領域１４ｂにより構成される。台形領域１４ａに正極端子１１の他方端が接続される。また、負極板１５の負極面１５１も、台形領域１５ａと、台形領域１５ａの下底に接続した矩形領域１５ｂにより構成される。台形領域１５ａに負極端子１２の他方端が接続される。

また、正極板１４と負極板１５は、正極面１４１の矩形領域１４ｂの端辺１４２と，負極面１５１の矩形領域１５ｂの端辺１５２が、一定の微小距離αを隔てて対向するように、ケース４０の底壁４１に埋め込まれる。端辺１４２と端辺１５２との間の微小距離αは、正極板１４と負極板１５との距離に相当する。この微小距離αは小さい方が良い。例えば、微小距離αを０．０５ｍｍ〜１．０ｍｍに設定することができる。このように、正極板１４と負極板１５は、ケース４０の底壁４１に埋め込まれた状態で、微小距離αを隔てて隣接配置（近接配置）される。

ここで、説明の便宜上、図２の平面視における左右方向をＸ方向と定義し、右方をＸ１方向と定義し、左方をＸ２方向と定義する。また、図２の平面視における上下方向（すなわちＸ方向と直交する方向）をＹ方向と定義する。また、Ｘ方向及びＹ方向に直交する方向、すなわち鉛直上下方向をＺ方向と定義する。こうして方向を定義した場合、図２からわかるように、微小距離αは、Ｙ方向における正極板１４と負極板１５との間の距離を表す。また、正極板１４と負極板１５は、互いの矩形領域１４ｂ、１５ｂを対向させた状態で、Ｙ方向に沿って微小距離αを隔てて隣接配置する。

また、正極板１４の正極面１４１と負極板１５の負極面１５１は、Ｙ方向における微小距離αの中間点を通り且つＸ方向に沿った直線Ｌに対して線対称状に形成される。また、導電板１６の露出面１６１は、正極板１４の正極面１４１及び負極板１５の負極面１５１よりもＸ１方向側の領域であって且つ直線Ｌが通過する領域に、形成される。

また、正極板１４の正極面１４１の矩形領域１４ｂには、後述する５個のアーム回路がそれぞれ備える第一トランジスタ１７１が接続され、負極板１５の負極面１５１の矩形領域１５ｂには、後述する５個のアーム回路がそれぞれ備える第二トランジスタ１７２が接続される。図２からわかるように、５個のアーム回路がそれぞれ備える第一トランジスタ１７１は、Ｘ方向に沿って直線状に整列するように、正極面１４１の矩形領域１４ｂに接続される。同様に、５個のアーム回路がそれぞれ備える第二トランジスタ１７２も、Ｘ方向に沿って直線状に整列するように、負極面１５１の矩形領域１５ｂに接続される。

次に、アームユニット１７について説明する。図３は、アームユニット１７の平面図である。図３において、左右方向がＸ方向であり、右方がＸ１方向であり、左方がＸ２方向であり、上下方向がＹ方向である。上述したように、アームユニット１７は、５個のアーム回路（第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄ、第五アーム回路１７ｅ）から構成される。図３からわかるように、各アーム回路は、Ｘ方向に沿って整列して配置される。具体的には、Ｘ１方向に向かって、第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄ、第五アーム回路１７ｅが、この順で、整列配置される。各アーム回路の構成は基本的には同一である。代表的に、第一アーム回路１７ａの構成を説明する。

図４は、図３のＩＶ−ＩＶ断面図であり、第一アーム回路１７ａのＹ方向に沿った断面を示す。図４の左右方向がＹ方向であり、上下方向がＺ方向（鉛直方向）である。また、Ｚ方向のうち上方向をＺ１方向と定義し、下方向をＺ２方向と定義する。図４に示すように、第一アーム回路１７ａは、第一トランジスタ１７１と、第二トランジスタ１７２と、後述する分割バスバー５０の第一分割片５１ａとを備える。第一トランジスタ１７１が本発明の第一半導体素子に相当し、第二トランジスタ１７２が本発明の第二半導体素子に相当する。

第一トランジスタ１７１及び第二トランジスタ１７２は、本実施形態では、Ｎチャネル型のパワーＭＯＳＦＥＴである。第一トランジスタ１７１は薄板形状を呈し、板厚方向に沿って、一方面１７１ａ及び一方面１７１ａとは反対側を向いた他方面１７１ｂが形成される。一方面１７１ａにドレイン電極Ｄが形成され、他方面１７１ｂにソース電極Ｓ及びゲート電極Ｇが形成される。同様に、第二トランジスタ１７２も薄板形状を呈し、板厚方向に沿って、一方面１７２ａ及び一方面１７２ａとは反対側を向いた他方面１７２ｂが形成される。一方面１７２ａにドレイン電極Ｄが形成され、他方面１７２ｂにソース電極Ｓ及びゲート電極Ｇが形成される。

第一トランジスタ１７１は、ケース４０の底壁４１に埋め込まれている正極板１４の正極面１４１の矩形領域１４ｂ上に配設され、はんだ等の接合材１９１を介して正極板１４に接合される。この場合において、第一トランジスタ１７１の一方面１７１ａ、すなわちドレイン電極Ｄが形成されている面が、正極板１４の正極面１４１の矩形領域１４ｂに対面配置した状態で、第一トランジスタ１７１が正極板１４に接合される。

第二トランジスタ１７２は、ケース４０の底壁４１に埋め込まれている負極板１５の負極面１５１の矩形領域１５ｂ上に配設され、はんだ等の接合材１９２を介して負極板１５に接合される。この場合において、第二トランジスタ１７２の他方面１７２ｂ、すなわちソース電極Ｓ及びゲート電極Ｇが形成されている面が、負極板１５の負極面１５１の矩形領域１５ｂに対面配置した状態で、第二トランジスタ１７２が負極板１５に接合される。

図４に示すように、正極板１４の正極面１４１と負極板１５の負極面１５１は、共に、底部４１からの露出面であるため、底壁４１の底面（表面）と同じ平面内、すなわち同一平面内に形成され、且つ、同一の方向を向いている。図４においては、正極板１４の正極面１４１と負極板１５の負極面１５１は、Ｚ１方向（上方向）を向いている。同一方向を向いた２つの電極面（１４１，１５１）の一方の電極面（例えば正極板１４の正極面１４１）には、一方面（例えばドレイン電極Ｄが形成された面）が対面配置するように一方のトランジスタ（例えば第一トランジスタ１７１）が配設され、他方の電極面（例えば負極板１５の負極面１５１）には、他方面（例えばソース電極Ｓ及びゲート電極Ｇが形成された面）が対面配置するように他方のトランジスタ（例えば第二トランジスタ１７２）が配設されている。つまり、２つのトランジスタ（１７１，１７２）は、それぞれ反対向きとなるように、それぞれの電極板（正極板１４及び負極板１５）上に配設される。換言すれば、一方のトランジスタに対して他方のトランジスタが反転した状態で、両トランジスタが配設される。そのため、第一トランジスタ１７１のドレイン電極Ｄが形成された面（一方面１７１ａ）の向きと、第二トランジスタ１７２のソース電極Ｓ及びゲート電極Ｇが形成された面（他方面１７２ｂ）の向きは、同じ向き、すなわち下向き（Ｚ２方向向き）である。また、第一トランジスタ１７１のソース電極Ｓ及びゲート電極Ｇが形成された面（他方面１７１ｂ）の向きと第二トランジスタ１７２のドレイン電極Ｄが形成された面（一方面１７２ａ）の向きは、同じ向き、すなわち上向き（Ｚ１方向向き）である。

図４からわかるように、第一トランジスタ１７１と第二トランジスタ１７２は、第一分割片５１ａを介して電気的に接続される。なお、上述したように、第一分割片５１ａは、リードフレームである分割バスバー５０の一部を構成する。ここで、分割バスバー５０について説明する。

図６は、分割バスバー５０の平面図であり、図７は、分割バスバー５０の側面図である。なお、図６及び図７において、左右方向がＸ方向であり、右方がＸ１方向、左方がＸ２方向である。また、図６の上下方向がＹ方向である。さらに、図７の上下方向がＺ方向であり、上方がＺ１方向、下方がＺ２方向である。図６及び図７に示すように、分割バスバー５０は、４個の分割片（第一分割片５１ａ、第二分割片５１ｂ、第三分割片５１ｃ、第四分割片５１ｄ）と、１個の端末片５２とを有し、これらが連結されることによって構成される。各分割片の形状は同一である。各分割片を総称して、分割片５１と呼ぶ。分割片５１及び端末片５２が、本発明の導電性接続部材に相当する。

図８は、分割片５１を示す図であり、図８（ａ）が分割片５１の平面図、図８（ｂ）が分割片５１の側面図である。図９は、端末片５２を示す図であり、図９（ａ）が端末片５２の平面図、図９（ｂ）が端末片５２の側面図である。図８（ａ）に示す分割片５１の向き及び図９（ａ）に示す端末片５２の向きは、図６に示す分割片５１及び端末片５２の向きに一致し、図８（ｂ）に示す分割片５１の向き及び図９（ｂ）に示す端末片５２の向きは、図７に示す分割片５１及び端末片５２の向きに一致する。すなわち、図８（ａ）及び図９（ａ）の左右方向がＸ方向、右方がＸ１方向、左方がＸ２方向であり、上下方向がＹ方向である。また、図８（ｂ）及び図９（ｂ）の左右方向がＸ方向、右方がＸ１方向、左方がＸ２方向であり、上下方向がＺ方向、上方がＺ１方向、下方がＺ２方向である。

図８（ａ）によく示すように、分割片５１は、第一接合部５１１と、第二接合部５１２と、アーム内接続部５１３と、アーム間接続部５１４を有し、銅等の弾性係数の高い導電性金属により構成される。また、図９（ａ）によく示すように、端末片５２は、第一接合部５２１と、第二接合部５２２と、アーム内接続部５２３と、端末接続部を５２４有し、銅等の弾性係数の高い導電性金属により構成される。アーム内接続部５１３、５２３が、本発明の第一接続部に相当し、アーム間接続部５２３が、本発明の第二接続部に相当する。

図４には、分割片５１としての第一分割片５１ａの断面が示されている。分割片５１は、図４に示す断面方向（Ｘ方向）から見たときに、Ｙ方向に延設される。また、分割片５１のＹ方向における中央部分に上に凸（Ｚ１方向に凸）の凸状部分が形成される。凸状部分の左下端から図４のＹ方向における左方に延びる部分が第一接合部５１１を構成し、凸状部分の右下端から図４のＹ方向における右方に延びる部分が第二接合部５１２を構成し、凸状部分がアーム内接続部５１３を構成する。従って、Ｙ方向に沿って、第一接合部５１１、アーム内接続部５１３、第二接合部５１２が、この順で形成されていることになる。

また、図８（ａ）からわかるように、アーム間接続部５１４は、アーム内接続部５１３から、Ｘ１方向に延設される。また、図８（ｂ）からわかるように、アーム内接続部５１３とアーム間接続部５１４との間に傾斜部５１５が形成される。傾斜部５１５は、Ｘ方向に沿ってアーム内接続部５１３からアーム間接続部５１４に向かうにつれて、斜め上方に傾斜するように構成される。そして、傾斜部５１５の下方端（左方端）に凸状のアーム内接続部５１３の上辺部分が接続され、傾斜部５１５の上方端（右方端）にアーム間接続部５１４が接続される。従って、分割片５１を側面から見た場合におけるアーム間接続部５１４の上下方向位置（Ｚ方向位置）は、アーム内接続部５１３の上辺部分の上下方向位置よりも高い。具体的には、アーム間接続部５１４の下面５１４ａの上下方向位置（Ｚ方向位置）が、アーム内接続部５１３の上面５１３ｂの上下方向位置にほぼ等しい。

上記構造を有する４個の分割片５１は、図６に示すように、それぞれの第一接合部５１１がＸ方向に沿った直線上に配設され、且つ、それぞれの第二接合部５１２がＸ方向に沿った直線上に配設されるように、整列される。このとき、図７に示すように、第一分割片５１ａのアーム間接続部５１４が第二分割片５１ｂのアーム内接続部５１３の直上に重ね合わされ、第二分割片５１ｂのアーム間接続部５１４が第三分割片５１ｃのアーム内接続部５１３の直上に重ね合わされ、第三分割片５１ｃのアーム間接続部５１４が第四分割片５１ｄのアーム内接続部５１３の直上に重ね合わされるように、４個の分割片５１がＸ方向に沿って整列される。そして、互いに重ね合わされた一の分割片５１のアーム間接続部５１４と他の分割片５１のアーム内接続部５１３が、はんだ等の接合部材により接合される。このようにして、４個の分割片５１が連結される。また、連結された４個の分割片５１のうち、第四分割片５１ｄのアーム間接続部５１４には、端末片５２が接続される。

端末片５２の第一接合部５２１、第二接合部５２２、及びアーム内接続部５２３の形状は、それぞれ、分割片５１の第一接合部５１１、第二接合部５１２、及びアーム内接続部５１３の形状と、ほぼ同一である。つまり、端末片５２は、図４に示す分割片５１と同様に、Ｘ方向から見たときにＹ方向に延在しており、その中央部分に上に凸の凸状部分が形成される。この凸状部分がアーム内接続部５２３を構成し、アーム内接続部５２３の左下端から第一接合部５２１が左方に延設され、アーム内接続部５２３の右下端から第二接合部５２２が右方に延設される。また、端末片５２の端末接続部５２４は、図９（ａ）に示すように、アーム内接続部５２３からＸ１方向に延設される。また、図９（ｂ）からわかるように、アーム内接続部５２３と端末接続部５２４との間に鉛直部５２５が形成される。鉛直部５２５は、上下方向（Ｚ方向）に延設されており、その上端に凸状のアーム内接続部５２３の上辺部分が接続され、その下端に端末接続部５２４が接続される。従って、端末片５２を側面から見た場合における端末接続部５２４の上下方向位置（Ｚ方向位置）は、アーム内接続部５１３の上辺部分の上下方向位置よりも低い。端末接続部５２４の下面５２４ａの上下方向位置（Ｚ方向位置）は、第一接合部５２１の下面５２１ａ（及び第二接合部５２２の下面）の上下方向位置に等しい。

端末片５２は、図６に示すように連結された、４個の分割片５１とともに整列される。このとき、端末片５２は、その第一接合部５２１が、連結された４個の分割片５１の第一接合部５１１とともに、Ｘ方向に沿った直線上に配置し、第二接合部５２２が、連結された４個の分割片５１の第二接合部５１２とともに、Ｘ方向に沿った直線上に配置するように、連結された４個の分割片５１に対して配設される。さらに、図７に示すように、端末片５２のアーム内接続部５２３が、第四分割片５１ｄのアーム間接続部５１４の直下に重ね合わされるように、連結された４個の分割片５１に対して配設される。そして、端末片５２のアーム内接続部５２３とその直上に配置する第四分割片５１ｄのアーム間接続部５１４が、はんだ等の接合材を介して接合される。このようにして、端末片５２のアーム内接続部５２３が第四分割片５１ｄに連結される。

上記構成の分割バスバー５０は、図６に示すように、第一分割片５１ａ、第二分割片５１ｂ、第三分割片５１ｃ、第四分割片５１ｄ、及び端末片５２が、Ｘ方向に沿って一列に整列するように、構成される。そして、分割バスバー５０は、図３に示すように、各分割片５１及び端末片５２の連結方向（すなわち各分割片５１及び端末片５２の整列方向）がＸ方向に一致し、且つ、Ｘ方向に整列した５個のアーム回路（１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ）を横断するように、ケース４０内に配設される。このように５個のアーム回路に対して分割バスバー５０が配設されることにより、第一分割片５１ａが第一アーム回路１７ａに割り当てられ、第二分割片５１ｂが第二アーム回路１７ｂに割り当てられ、第三分割片５１ｃが第三アーム回路１７ｃに割り当てられ、第四分割片５１ｄが第四アーム回路１７ｄに割り当てられ、端末片５２が第五アーム回路１７ｅに割り当てられる。

図４に示すように、第一アーム回路１７ａに割り当てられた分割片５１（第一分割片５１ａ）の第一接合部５１１が、第一トランジスタ１７１のソース電極Ｓ及びゲート電極Ｇが形成された面である他方面１７１ｂに対面し、分割片５１の第二接合部５１２が、第二トランジスタ１７２のドレイン電極Ｄが形成された面である一方面１７２ａに対面する。そして、対面配置した分割片５１の第一接合部５１１と第一トランジスタ１７１の他方面１７１ｂが、はんだ等の接合材１９３を介して接合され、対面配置した分割片５１の第二接合部５１２と第二トランジスタ１７２の一方面１７２ａが、はんだ等の接合材１９４を介して接合される。

なお、第二〜第五アーム回路に割り当てられた分割片５１及び端末片５２と、第一トランジスタ１７１及び第二トランジスタ１７２との接続構成も、上記と同様である。

図５は、図３のＶ−Ｖ断面図であり、分割バスバー５０のＹ方向に沿った断面を示す。図５に示すように、第一アーム回路１７ａに割り当てられた第一分割片５１ａのアーム間接続部５１４が、第二アーム回路１７ｂに割り当てられた第二分割片５１ｂのアーム内接続部５１３に接続される。また、第二アーム回路１７ｂに割り当てられた第二分割片５１ｂのアーム間接続部５１４が、第三アーム回路１７ｃに割り当てられた第三分割片５１ｃのアーム内接続部５１３に接続される。また、第三アーム回路１７ｃに割り当てられた第三分割片５１ｃのアーム間接続部５１４が、第四アーム回路１７ｄに割り当てられた第四分割片５１ｄのアーム内接続部５１３に接続される。そして、第四アーム回路１７ｄに割り当てられた第四分割片５１ｄのアーム間接続部５１４が、第五アーム回路１７ｅに割り当てられた端末片５２のアーム内接続部５２３に接続される。また、第五アーム回路１７ｅに割り当てられた端末片５２の端末接続部５２４は、ケース４０の底壁４１に埋め込まれている導電板１６の露出面１６１に接続される。導電板１６には、上記したように出力端子１３が接続されている。従って、分割バスバー５０は、導電板１６を介して出力端子１３に接続されていることになる。

また、図４に示すように、第一トランジスタ１７１の他方面１７１ｂのうちゲート電極Ｇが形成されている部分及びソース電極Ｓが形成されている部分の一部の領域には、第一接合部５１１（５２１）が接合されていない。そして、第一トランジスタ１７１の他方面１７１ｂのうちゲート電極Ｇが形成されている部分に、可撓性を有する電線であるフレキシブル配線６１の一方端が接続され、第一トランジスタ１７１の他方面１７１ｂのうちソース電極Ｓが形成されている部分に、可撓性を有する電線であるフレキシブル配線６３の一方端が接続される。また、第二トランジスタ１７２の他方面１７２ｂのうちゲート電極Ｇが形成されている部分にも、可撓性を有する電線であるフレキシブル配線６２の一方端が接続され、第二トランジスタ１７２の他方面１７２ｂのうちソース電極Ｓが形成されている部分にも、可撓性を有する電線であるフレキシブル配線６４の一方端が接続される。ここで、第二トランジスタ１７２の他方面１７２ｂは、下向きの面であり、その全面が負極板１５の負極面１５１に対面接触していると、フレキシブル配線６２，６４を第二トランジスタ１７２の他方面１７２ｂに接続することができない。この点に関し、本実施形態においては、負極板１５の負極面１５１のうち、第二トランジスタ１７２の他方面１７２ｂに形成されたゲート電極Ｇ及びソース電極Ｓに対面する部分に、ケース４０の内部空間に連通する凹部１５２が形成されており、この凹部１５２を経由して、フレキシブル配線６２，６４の一方端が第二トランジスタ１７２の他方面１７２ｂ（下面）に接続される。ここで、フレキシブル配線６２，６４は可撓性を有するので、凹部１５２内でフレキシブル配線６２，６４を図４に示すように折り返すことにより、確実に、フレキシブル配線６２，６４の一方端を第二トランジスタ１７２の他方面１７２ｂに形成されているゲート電極Ｇ及びソース電極Ｓに接続することができる。フレキシブル配線６１，６２，６３，６４の他方端は、図示しない制御基板に接続される。

図１０は、上記構成を備える第一半導体モジュール１０Ａ、第二半導体モジュール１０Ｂ、第三半導体モジュール１０Ｃにより構成されるインバータ回路を示す回路図である。図１０に示すように、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの正極端子１１は、直流電源Ｖの電源側正極端子ＶＰに接続されている正極ラインＰに並列的に接続され、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの負極端子１２は、直流電源Ｖの電源側負極端子ＶＮに接続されている負極ラインＮに並列的に接続される。従って、本実施形態に係る半導体装置１（インバータ回路）は、直流電源Ｖの電源側正極端子ＶＰに接続される正極ラインＰと直流電源Ｖの電源側負極端子ＶＮに接続される負極ラインＮとの間に並列接続される複数の半導体モジュール（第一半導体モジュール１０Ａ，第二半導体モジュール１０Ｂ，第三半導体モジュール１０Ｃ）を備える半導体装置である。

また、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃが備える５個のアーム回路（第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄ、第五アーム回路１７ｅ）は、正極端子１１に接続された正極板１４と、負極端子１２に接続された負極板１５との間に、並列的に接続される。また、並列的に接続された５個のアーム回路にそれぞれ割り当てられた分割片５１及び端末片５２が、直列的に、出力端子１３に接続された導電板１６に接続される。そして、第一半導体モジュール１０Ａの出力端子１３が、第一出力ライン７１を介して３相ＤＣブラシレスモータＭのＵ相コイルに接続され、第二半導体モジュール１０Ｂの出力端子１３が、第二出力ライン７２を介して３相ＤＣブラシレスモータＭのＶ相コイルに接続され、第三半導体モジュール１０Ｃの出力端子１３が、第三出力ライン７３を介して３相ＤＣブラシレスモータＭのＷ相コイルに接続される。

各半導体モジュール１０Ａ，１０Ｂ，１０Ｃにそれぞれ備えられる５個の第一トランジスタ１７１及び５個の第二トランジスタ１７２は、スイッチング素子として機能する。この場合、制御基板６０から各トランジスタ１７１，１７２のゲート電極Ｇに所定のパターンで信号が入力されることにより、各トランジスタ１７１，１７２がスイッチング作動する。また、本実施形態において、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃがそれぞれ備える５個の第一トランジスタ１７１は、全て同時に動作する。つまり、５個の第一トランジスタ１７１のＯＮ動作及びＯＦＦ動作は、全て同じタイミングで行われる。同様に、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃがそれぞれ備える５個の第二トランジスタ１７２は、全て同時に動作する。つまり、５個の第二トランジスタ１７２のＯＮ動作及びＯＦＦ動作は、全て同じタイミングで行われる。

図１０に示すインバータ回路において、例えば、第一半導体モジュール１０Ａの第一トランジスタ１７１及び第三半導体モジュール１０Ｃの第二トランジスタ１７２がＯＮにされ、その他のトランジスタがＯＦＦにされている場合、インバータ回路内にて電流が以下のように流れる。すなわち、正極ラインＰからの電流が、第一半導体モジュール１０Ａの正極端子１１、正極板１４、第一トランジスタ１７１、分割バスバー５０、導電板１６、出力端子１３、にこの順で流れる。そして、第一半導体モジュール１０Ａの出力端子１３から第一出力ライン７１を経由して３相ＤＣブラシレスモータＭのＵ相コイルに電流が供給される。また、３相ＤＣブラシレスモータＭのＷ相コイルからの電流が、第三出力ライン７３を経由して第三半導体モジュール１０Ｃの出力端子１３に流れ、さらに、第三半導体モジュール１０Ｃの導電板１６、分割バスバー５０、第二トランジスタ１７２、負極板１５、負極端子１２、にこの順で流れる。そして、第三半導体モジュール１０Ｃの負極端子１２から負極ラインＮに電流が流れる。

また、例えば、第二半導体モジュール１０Ｂの第一トランジスタ１７１及び第一半導体モジュール１０Ａの第二トランジスタ１７２がＯＮにされ、その他のトランジスタがＯＦＦにされている場合、インバータ回路内にて電流が以下のように流れる。すなわち、正極ラインＰからの電流が、第二半導体モジュール１０Ｂの正極端子１１、正極板１４、第一トランジスタ１７１、分割バスバー５０、導電板１６、出力端子１３、にこの順で流れる。そして、第二半導体モジュール１０Ｂの出力端子１３から第二出力ライン７２を経由して３相ＤＣブラシレスモータＭのＶ相コイルに電流が供給される。また、３相ＤＣブラシレスモータＭのＵ相コイルからの電流が、第一出力ライン７１を経由して第一半導体モジュール１０Ａの出力端子１３に流れ、さらに、第一半導体モジュール１０Ａの導電板１６、分割バスバー５０、第二トランジスタ１７２、負極板１５、負極端子１２、にこの順で流れる。そして、第一半導体モジュール１０Ａの負極端子１２から負極ラインＮに電流が流れる。

上記した例のように、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの第一トランジスタ１７１がＯＮにされているときには、正極板１４から第一トランジスタ１７１に電流が流れる。一方、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃの第二トランジスタ１７２がＯＮにされているときには、第二トランジスタ１７２から負極板１５に電流が流れる。これらの電流の流れを図４に示した場合、正極板１４を流れる電流の向きは矢印Ａで示すように上向き（Ｚ１方向）であり、負極板１５を流れる電流の向きは矢印Ｂで示すように下向き（Ｚ２方向）である。つまり、正極板１４を流れる電流の向きと負極板１５を流れる電流の向きは、反対である。

反対向きに電流が流れる部材を近接配置すると、相互インダクタンスが増加する。このためインダクタンスが打ち消し合って、寄生インダクタンスを低減することができる。本実施形態によれば、正極板１４の正極面１４１（第一トランジスタ１７１の一方面１７１ａに接続される面）と負極板１５の負極面１５１（第二トランジスタ１７２の他方面１７２ｂに接続される面）とを同じ向きにすることにより、反対向きに電流が流れる正極板１４と負極板１５を隣り合わせに平行配置することを、実現している。そのため、隣接配置する正極板１４と負極板１５との間の距離（微小距離α）をできるだけ小さくすることができる。その結果、正極板１４及び負極板１５の寄生インダクタンスを低減することができる。

また、正極板１４の正極面１４１（第一トランジスタ１７１の一方面１７１ａに接続される面）と、負極板１５の負極面１５１（第二トランジスタ１７２の他方面１７２ｂに接続される面）とを同じ向きにするために、第一トランジスタ１７１の向きと第二トランジスタ１７２の向きが反対にされる。これにより、第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａが同じ向き（上向き）にされる。このため第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａとを直線状に繋ぐことができ、それ故に、第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方１７２ａとを接続する接続部（アーム内接続部５１３，５２４）の長さの短縮化を図ることができる。その結果、上記接続部の寄生インダクタンスを低減することができる。

以上のように、本実施形態に係る半導体装置１は、直流電源Ｖの電源側正極端子ＶＰに接続される正極ラインＰと直流電源Ｖの電源側負極端子ＶＮに接続される負極ラインＮとの間に接続される半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）を備える半導体装置である。また、半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）は、正極板１４と、負極板１５と、第一半導体素子としての第一トランジスタ１７１と、第二半導体素子としての第二トランジスタ１７２と、導電性接続部材としての分割バスバー５０の分割片５１又は端末片５２を備える。正極板１４は、導電性金属により構成され、正極端子１１を介して直流電源Ｖの電源側正極端子ＶＰに電気的に接続される。この正極板１４には、所定方向（Ｚ１方向）を向いた正極面１４１が形成される。負極板１５は、導電性金属により構成され、負極端子１２を介して直流電源Ｖの電源側負極端子ＶＮに電気的に接続される。この負極板１５には、正極面１４１と同一方向を向いた負極面１５１が形成される。そして、正極板１４と負極板１５は、互いに向き合った状態で平行に隣接して配置される。第一トランジスタ１７１は、第一の電極（ドレイン電極Ｄ）が形成された一方面１７１ａ及び一方面１７１ａとは反対側を向く面であって第二の電極（ソース電極Ｓ）が形成された他方面１７１ｂを有し、その一方面１７１ａが正極面１４１に対面配置した状態で正極板１４に接合される。第二トランジスタ１７２は、第一の電極（ドレイン電極Ｄ）が形成された一方面１７２ａ及び一方面１７２ａとは反対側を向く面であって第二の電極（ソース電極Ｓ）が形成された他方面１７２ｂを有し、その他方面１７２ｂが負極面１５１に対面配置した状態で負極板１５に接合される。また、分割バスバー５０の分割片５１又は端末片５２は、同一方向を向いた第一トランジスタ１７１の他方面１７１ｂと第二トランジスタ１７２の一方面１７２ａとを電気的に接続するアーム内接続部（５１３．５２３）を有する。

本実施形態に係る半導体装置１によれば、第一トランジスタ１７１と第二トランジスタ１７２の向きが反対向きにされているため、ドレイン電極Ｄが形成された第一トランジスタ１７１の一方面１７１ａに対面接続される正極板１４の正極面１４１の向きと、ソース電極が形成された第二トランジスタ１７２の他方面１７２ｂに対面接続される負極板１５の負極面１５１の向きとを合わせることができる。このように正極面１４１の向きと負極面１５１の向きを合わせることにより、正極板１４と負極板１５とを隣り合わせに配置することができる。よって、正極板１４と負極板１５との距離（微小距離α）を短く設定することができ、その結果、正極板１４及び負極板１５の寄生インダクタンスを低減することができる。

また、第一トランジスタ１７１と第二トランジスタ１７２とを反転配置させることで、ソース電極Ｓが形成された第一トランジスタ１７１の他方面１７１ｂの向きと、ドレイン電極Ｄが形成された第二トランジスタ１７２の一方面１７２ａの向きとを合わせることができる。よって、これらの面（第一トランジスタ１７１の他方面１７１ｂ及び第二トランジスタ１７２の一方面１７２ａ）を接続するアーム内接続部（５１３、５２３）の長さを短く設定することができ、その結果、アーム内接続部（５１３、５２３）の寄生インダクタンスをも低減することができる。

また、正極板１４、負極板１５、及び、アーム内接続部（５１３、５２３）は、半導体モジュールを構成する部材である。したがって、本実施形態によれば、半導体モジュール内の寄生インダクタンスを低減することができる。また、例えば特許文献３のように寄生インダクタンスを低減させるためのコンデンサを追加することなく、寄生インダクタンスが低減される。つまり、コストの増大を抑えつつ、半導体モジュール内の寄生インダクタンスを低減することができる。

また、本実施形態において、正極板１４の正極面１４１と負極板１５の負極面１５１は、共に、ケース４０の底壁４１に露出した面であって、これらの面は、ケース４０の底壁４１の底面と同一平面状に形成される。このように、正極面１４１と負極面１５１とを同一面上に形成することにより、正極板１４と負極板１５が隣接配置される領域（隣り合わせに平行配置される領域）が最も大きくなる。このため、より一層、正極板及び負極板の寄生インダクタンスを低減することができる。

また、正極板１４と負極板１５を隣り合わせに配置することができるので、放熱性を向上させるためにこれらに厚銅基板を用いた場合でも、一方向に厚みが増大するのみである。これに対して、正極板１４と負極板１５が第一トランジスタ１７１及び第二トランジスタ１７２を挟んで配置されている場合、これらに厚銅基板を用いると、一方向及びその反対方向に厚みが増大する。このことから、本実施形態によれば、正極板１４及び負極板１５に厚銅基板を用いて放熱性を向上させた場合であっても、コンパクトに半導体装置１を構成することができる。

また、本実施形態によれば、ゲート電極Ｇ及びソース電極Ｓが形成される第二トランジスタ１７２の他方面１７２ｂは、負極板１５の負極面１５１に対面接触しているが、負極面１５１のうち、第二トランジスタ１７２の他方面１７２ｂに形成されたゲート電極Ｇ及びソース電極Ｓの対面部分の一部に凹部１５２が形成されている。このため、凹部１５２を介して、信号線を第二トランジスタ１７２のゲート電極Ｇ及びソース電極Ｓに接続することができる。

また、第一トランジスタ１７１の他方面１７１ｂに形成されたゲート電極Ｇ及び第二トランジスタ１７２の他方面１７２ｂに形成されたゲート電極Ｇは、可撓性を有するフレキシブル配線６１，６２を介して、ゲート電極Ｇに信号を出力する制御基板６０にそれぞれ接続されている。さらに、第一トランジスタ１７１の他方面１７１ｂに形成されたソース電極Ｓ及び第二トランジスタ１７２の他方面１７２ｂに形成されたソース電極Ｓも、可撓性を有するフレキシブル配線６３，６４を介して、制御基板６０にそれぞれ接続されている。これによれば、第二トランジスタ１７２の他方面１７２ｂに形成されたゲート電極Ｇ及びソース電極Ｓに接続される信号線が、可撓性を有するフレキシブル配線６２，６４であるので、第二トランジスタ１７２のゲート電極Ｇ及びソース電極Ｓの対面部分に形成された凹部１５２内でフレキシブル配線６２、６４を折り返すことができる。こうして凹部１５２内で折り返されたフレキシブル配線６２、６４の一方端を、確実に第二トランジスタ１７２のゲート電極Ｇ及びソース電極Ｓに接続することができる。また、第一トランジスタ１７１の他方面１７１ｂ及び第二トランジスタ１７２の他方面１７２ｂにそれぞれ形成されたゲート電極Ｇと制御基板６０との接続、及び、第一トランジスタ１７１の他方面１７１ｂ及び第二トランジスタ１７２の他方面１７２ｂにそれぞれ形成されたソース電極Ｓと制御基板６０との接続に、フレキシブル配線を用いることにより、ワイヤボンディング等の接続工程を廃止することができる。

また、本実施形態に係る半導体装置１が備える半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）は、正極板１４と負極板１５との間に並列接続された複数のアーム回路（１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ）を備える。そして、複数のアーム回路のそれぞれが、第一トランジスタ１７１と、第二トランジスタ１７２と、導電性接続部材としての分割バスバー５０の分割片５１又は端末片５２を有する。これによれば、並列接続された複数のアーム回路からそれぞれ電流を取り出すことにより、半導体装置１から大きな電流を取り出すことができる。

また、フレキシブル配線６１，６３は、アームユニット１７を構成する複数のアーム回路のそれぞれの第一トランジスタ１７１のゲート電極Ｇ及びソース電極Ｓに取り付けられ、フレキシブル配線６２，６４は、アームユニット１７を構成する複数のアーム回路のそれぞれの第二トランジスタ１７２のゲート電極Ｇ及びソース電極Ｓに取り付けられる。この場合、各アーム回路におけるフレキシブル配線６１とフレキシブル配線６３、フレキシブル配線６２とフレキシブル配線６４を、互いに平行配置することで、これら信号配線内の寄生インダクタンスを低減することができる。これにより、信号配線内におけるサージ電圧の発生を抑制することができる。さらに、この構成によれば、ゲート電極Ｇ及びソース電極Ｓに接続される外部接続端子をケース４０に設ける必要がなく、直接、フレキシブル配線６１，６２，６３，６４によって信号配線をケース外部に取り出すことができる。

また、複数のアーム回路は、それらのそれぞれが備える第一トランジスタ１７１が図２に示すようにＸ方向に沿って直線状に整列され、且つ、それらのそれぞれが備える第二トランジスタ１７２が図２に示すようにＸ方向に沿って直線状に整列されるように、所定の方向（Ｘ方向）に沿って整列されている。こうした複数のアーム回路の整列配置により、半導体装置１をコンパクトに構成することができる。

また、複数のアーム回路のうち第一アーム回路１７ａ、第二アーム回路１７ｂ、第三アーム回路１７ｃ、第四アーム回路１７ｄがそれぞれ備える導電性接続部材としての分割片５１は、隣接配置するアーム回路に備えられる分割片５１のアーム内接続部５１３又は端末片５２のアーム内接続部５２３に接続する第二接続部としてのアーム間接続部５１４を有する。このような構成は、全てのアーム回路に共通の導電性接続部材（リードフレーム）をアーム回路ごとに分割して割り当てた構成であると言える。このようにアーム回路ごとに分割して導電性接続部材が割り当てられることにより、それぞれのアーム回路の寸法誤差を、各アーム回路間を接続するアーム間接続部５１４により吸収することができる。また、アーム回路が備える第一トランジスタ１７１及び第二トランジスタ１７２の作動に伴う発熱による熱膨張に起因して、例えば分割バスバー５０がＸ方向に対して反るように熱変形した場合であっても、その変形を、アーム回路間を接続するアーム間接続部５１４により吸収することができる。このため、熱変形に起因した半導体装置１の破損が効果的に防止され、その結果、半導体装置１の信頼性を向上させることができる。加えて、電極板（正極板１４、負極板１５）、半導体素子（第一トランジスタ１７１、第二トランジスタ１７２）、リードフレーム（分割バスバー５０）を、一回のリフロー工程により接合することができる。

さらに、各半導体モジュール１０Ａ，１０Ｂ，１０Ｃにそれぞれ備えられる複数のアーム回路（１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ）が、所定の方向（Ｘ方向）に沿って整列配置しているため、アーム間接続部５１４の長さの短縮化をも図ることができる。その結果、アーム間接続部５１４の寄生インダクタンスを低減することができる。

また、図４からわかるように、分割バスバー５０を構成する分割片５１又は端末片５２のアーム内接続部（５１３，５２３）は、図４において上に凸の凸形状を呈している。このため、アーム内接続部（５１３，５２３）と正極板１４との間の距離、及び、アーム内接続部（５１３，５２３）と負極板１５との間の距離を大きくすることができる。よって、これらの距離が小さいことに起因して、分割片５１と正負極との短絡及び端末片５２と正負極との短絡が防止される。

また、本実施形態に係る半導体装置１は、正極ラインＰと負極ラインＮとの間に並列的に接続される３つの半導体モジュール（１０Ａ，１０Ｂ，１０Ｃ）を備える。このため、３つの半導体モジュールのそれぞれを、３相ＤＣブラシレスモータのＵ相コイル、Ｖ相コイル、Ｗ相コイルに接続することにより、３相ＤＣブラシレスモータのインバータ回路を構成することができる。

以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるべきものではない。例えば、上記実施形態では、第一半導体素子及び第二半導体素子がＮチャネル型のパワーＭＯＳＦＥＴである例について説明したが、Ｐチャネル型のＭＯＳＦＥＴでもよい。また、上記実施形態では、第一半導体素子及び第二半導体素子が、ＭＯＳＦＥＴである例について説明したが、ＩＧＢＴ等のバイポーラトランジスタでもよいし、トランジスタ以外の半導体素子であっても良い。このように、本発明は、その趣旨を逸脱しない限りにおいて、変形可能である。

１…半導体装置、１０Ａ…第一半導体モジュール、１０Ｂ…第二半導体モジュール、１０Ｃ…第三半導体モジュール、１１…正極端子、１２…負極端子、１３…出力端子、１４…正極板、１４ａ…台形領域、１４ｂ…矩形領域、１４１…正極面、１４２…端辺、１５…負極板、１５ａ…台形領域、１５ｂ…矩形領域、１５１…負極面、１５２…端辺、１５２…凹部、１６…導電板、１６１…露出面、１７…アームユニット、１７ａ…第一アーム回路、１７ｂ…第二アーム回路、１７ｃ…第三アーム回路、１７ｄ…第四アーム回路、１７ｅ…第五アーム回路、１７１…第一トランジスタ（第一半導体素子）、１７１ａ…一方面、１７１ｂ…他方面、１７２…第二トランジスタ（第二半導体素子）、１７２ａ…一方面、１７２ｂ…他方面、４０…ケース、４１…底壁、４２…側壁、５０…分割バスバー（導電性接続部材）、５１…分割片（導電性接続部材）、５１ａ…第一分割片、５１ｂ…第二分割片、５１ｃ…第三分割片、５１ｄ…第四分割片、５１１…第一接合部、５１２…第二接合部、５１３…アーム内接続部（第一接続部）、５１３ｂ…上面、５１４…アーム間接続部（第二接続部）、５１４ａ…下面、５１５…傾斜部、５２…端末片（導電性接続部材）、５２１…第一接合部、５２１ａ…下面、５２２…第二接合部、５２３…アーム内接続部（第一接続部）、５２４…端末接続部、５２４ａ…下面、５２５…鉛直部、６０…制御基板、６１，６２，６３，６４…フレキシブル配線、Ｄ…ドレイン電極（第一の電極）、Ｓ…ソース電極（第二の電極）、Ｇ…ゲート電極（第三の電極）、Ｖ…直流電源、ＶＰ…電源側正極端子、ＶＮ…電源側負極端子、Ｐ…正極ライン、Ｎ…負極ライン、

Claims (9)

1. 直流電源の電源側正極端子に接続される正極ラインと前記直流電源の電源側負極端子に接続される負極ラインとの間に接続される半導体モジュールを備える半導体装置であって、
   前記半導体モジュールが、
   導電性金属により構成され、直流電源の電源側正極端子に電気的に接続されるとともに、所定方向を向いた正極面が形成された正極板と、
   導電性金属により構成され、前記直流電源の電源側負極端子に電気的に接続されるとともに、前記正極面と同一方向を向いた負極面が形成され、前記正極板に隣接して配置された負極板と、
   第一の電極が形成された一方面及び前記一方面とは反対側を向く面であって第二の電極が形成された他方面を有する半導体素子であって、その前記一方面が前記正極面に対面配置した状態で前記正極板に接合される第一半導体素子と、
   第一の電極が形成された一方面及び前記一方面とは反対側を向く面であって第二の電極が形成された他方面を有する半導体素子であって、その前記他方面が前記負極面に対面配置した状態で前記負極板に接合される第二半導体素子と、
   同一方向を向いた前記第一半導体素子の前記他方面と前記第二半導体素子の前記一方面とを電気的に接続する第一接続部を有する導電性接続部材と、を有する、
   半導体装置。
2. 請求項１に記載の半導体装置において、
   前記正極面と前記負極面が、同一平面内に形成される、半導体装置。
3. 請求項１又は２に記載の半導体装置において、
   前記第一半導体素子及び前記第二半導体素子は、それぞれ、第三の電極を有するトランジスタであり、
   前記第一の電極がドレイン電極又はコレクタ電極であり、前記第二の電極がソース電極又はエミッタ電極であり、前記第三の電極がゲート電極又はベース電極である、半導体装置。
4. 請求項３に記載の半導体装置において、
   前記第三の電極が前記他方面に形成されており、
   前記負極面のうち、前記第二半導体素子の前記他方面に形成された前記第三の電極の対面部分に凹部が形成されている、半導体装置。
5. 請求項４に記載の半導体装置において、
   前記第一半導体素子の前記他方面に形成された前記第三の電極及び前記第二半導体素子の前記他方面に形成された前記第三の電極は、可撓性を有するフレキシブル配線を介して、前記第三の電極に信号を出力する制御基板に接続されている、半導体装置。
6. 請求項１乃至５のいずれか１項に記載の半導体装置において、
   前記半導体モジュールは、前記正極板と前記負極板との間に並列接続された複数のアーム回路を備え、
   前記複数のアーム回路のそれぞれが、前記第一半導体素子と、前記第二半導体素子と、前記導電性接続部材とを有する、半導体装置。
7. 請求項６に記載の半導体装置において、
   前記複数のアーム回路が所定の方向に沿って整列配置される、半導体装置。
8. 請求項７に記載の半導体装置において、
   前記複数のアーム回路のそれぞれが備える前記導電性接続部材は、隣接配置する前記アーム回路に備えられる前記導電性接続部材の前記第一接続部に接続する第二接続部を有する、半導体装置。
9. 請求項１乃至８のいずれか１項に記載の半導体装置において、
   前記正極ラインと前記負極ラインとの間に並列的に接続される複数の前記半導体モジュールを備える、半導体装置。

Images