JP2017028058A - 電子回路装置 - Google Patents
電子回路装置 Download PDFInfo
- Publication number
- JP2017028058A JP2017028058A JP2015144052A JP2015144052A JP2017028058A JP 2017028058 A JP2017028058 A JP 2017028058A JP 2015144052 A JP2015144052 A JP 2015144052A JP 2015144052 A JP2015144052 A JP 2015144052A JP 2017028058 A JP2017028058 A JP 2017028058A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- current
- resistor
- terminal
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Inverter Devices (AREA)
Abstract
【課題】抵抗体に流れる高周波電流に起因するノイズを低減することが可能な電子回路装置を提供する。
【解決手段】電子回路装置(1)は、第1面(11)と、前記第1面(11)と厚み方向に重なる第2面(12)と、を有する基板(10)と、前記第1面(11)に実装され、第1端子(21)及び第2端子(22)を有し、前記第1及び第2端子(21,22)間に通電されることにより高周波ノイズを発生する抵抗体(20)と、前記第1面(11)に形成され、前記抵抗体(20)に電流を流す第1回路パターン(30)と、前記第2面(12)に形成され、前記第1回路パターン(30)と電気的に接続され、前記厚み方向に前記抵抗体(20)と重なり、かつ前記抵抗体(20)に流れる電流(I1)と方向が逆でかつ同じ大きさの電流(I2)が流れる第1逆電流部(41)を有する第2回路パターン(40)と、を備えている。
【選択図】図2
【解決手段】電子回路装置(1)は、第1面(11)と、前記第1面(11)と厚み方向に重なる第2面(12)と、を有する基板(10)と、前記第1面(11)に実装され、第1端子(21)及び第2端子(22)を有し、前記第1及び第2端子(21,22)間に通電されることにより高周波ノイズを発生する抵抗体(20)と、前記第1面(11)に形成され、前記抵抗体(20)に電流を流す第1回路パターン(30)と、前記第2面(12)に形成され、前記第1回路パターン(30)と電気的に接続され、前記厚み方向に前記抵抗体(20)と重なり、かつ前記抵抗体(20)に流れる電流(I1)と方向が逆でかつ同じ大きさの電流(I2)が流れる第1逆電流部(41)を有する第2回路パターン(40)と、を備えている。
【選択図】図2
Description
本発明は、電子回路装置に関する。
従来、回路内における電流値を検出するためのシャント抵抗が基板上に実装された電子回路装置が知られている(特許文献1)。この電子回路装置では、基板上に形成された回路パターンにシャント抵抗の両端子が接続され、当該回路パターンから電流検出パターンが引き出され、その先端に電流検出回路が配置されている。この電流検出回路において、シャント抵抗の電圧値と抵抗値とに基づいて当該シャント抵抗を流れる電流値が検出される。
下記特許文献1には、この種の電子回路装置を備えた電力変換装置が開示されている。この電力変換装置は空気調和装置の圧縮機用モータの駆動に用いられ、シャント抵抗及び電流検出回路によりモータに流れる電流値を検出する。
上記特許文献1では、電流検出回路によりシャント抵抗を流れる電流値を検出し、これに基づいてモータに流れる電流値を制御することができる。しかし、シャント抵抗への通電時において電流検出パターンが高周波ノイズの影響を受け、これにより電流検出回路による電流値の検出精度が悪化するという問題がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、抵抗体への通電により発生する高周波ノイズを低減することが可能な電子回路装置を提供することである。
本発明の一局面に係る電子回路装置(1,1B)は、第1面(11,61)と、前記第1面(11,61)と厚み方向に重なる第2面(12,62)と、を有する基板(10,60)と、前記第1面(11,61)に実装され、第1端子(21)及び第2端子(22)を有し、前記第1及び第2端子(21,22)間に通電されることにより高周波ノイズを発生する抵抗体(20)と、前記第1面(11,61)に形成され、前記抵抗体(20)に電流を流す第1回路パターン(30)と、前記第2面(12,62)に形成され、前記第1回路パターン(30)と電気的に接続され、前記厚み方向に前記抵抗体(20)と重なり、かつ前記抵抗体(20)に流れる電流(I1)と方向が逆でかつ同じ大きさの電流(I2)が流れる第1逆電流部(41)を有する第2回路パターン(40)と、を備えている。
上記電子回路装置(1,1B)では、抵抗体(20)が実装される第1面(11,61)と厚み方向に重なる第2面(12,62)において第2回路パターン(40)が形成され、かつ第2回路パターン(40)は抵抗体(20)に流れる電流(I1)と方向が逆でかつ同じ大きさの電流(I2)が流れる第1逆電流部(41)を有している。これにより、抵抗体(20)に流れる電流(I1)により発生する磁界(B1)を、第2回路パターン(40)(第1逆電流部(41))に流れる電流(I2)により発生する磁界(B2)によって打ち消すことができる。その結果、抵抗体(20)に流れる電流(I1)より発生する磁界(B1)に起因して生じる高周波ノイズを低減することができる。
上記電子回路装置(1,1B)において、前記第1回路パターン(30)は、第1電子素子(3)の端子(3A)と前記抵抗体(20)の前記第1端子(21)とを電気的に接続する上流パターン(31)を有していてもよい。前記第2回路パターン(40)は、前記第1逆電流部(41)に接続されるとともに前記厚み方向に前記上流パターン(31)と重なり、かつ前記上流パターン(31)に流れる電流(I1)と方向が逆の電流(I2)が流れる第2逆電流部(42)をさらに有していてもよい。
上記構成では、第2逆電流部(42)において上流パターン(31)と方向が逆の電流(I2)を流すことにより相互インダクタンス(M)を発生させ、これにより上流パターン(31)のインダクタンス(L1)を低減させることができる。そのため、抵抗体(20)と第1電子素子(3)との距離を離した場合でも上流パターン(31)におけるインダクタンスの増加を防ぐことが可能となり、回路設計におけるレイアウトの自由度が大きくなる。
上記電子回路装置(1,1B)において、前記抵抗体(20)は、前記第1回路パターン(30)を流れる電流を検出するためのシャント抵抗(20)であってもよい。前記第1回路パターン(30)は、前記抵抗体(20)の前記第2端子(22)と電気的に接続され、前記上流パターン(31)と電気的に絶縁された下流パターン(32)をさらに有していてもよい。上記電子回路装置(1)は、前記上流パターン(31)と前記下流パターン(32)との間に形成され、前記厚み方向に前記第1逆電流部(41)と重なり、前記シャント抵抗(20)の電圧を検出するための検出パターン(33,34)をさらに備えていてもよい。
上記構成では、検出パターン(33,34)を含む部分において、第1回路パターン(30)を流れる電流(I1)に起因した磁界(B1)と第2回路パターン(40)を流れる電流(I2)に起因した磁界(B2)とを互いに打ち消し合うように作用させることができる。これにより、検出パターン(33,34)において誘導起電力が発生し、電流検出精度が悪化することを防ぐことができる。
上記電子回路装置(1,1B)において、前記第1電子素子(3)は、スイッチング素子(S1)を有するインバータ(3)であってもよい。上記電子回路装置(1)は、前記抵抗体(20)の前記第2端子(22)側を前記スイッチング素子(S1)への電圧印加の基準電位として動作してもよい。
一般に、インバータ(3)のスイッチング素子(S1)に対して適正な電圧を印加する観点から、抵抗体(20)とインバータ(3)との距離は小さくする必要がある。これに対して、上記電子回路装置(1)では、抵抗体(20)とインバータ(3)との間のインダクタンス(L1)を相互インダクタンス(M)により低減することができる。そのため、上記電子回路装置(1)では、抵抗体(20)とインバータ(3)との距離を離した場合でも、スイッチング素子(S1)に対して適正な電圧を印加することができる。
上記電子回路装置(1,1B)において、前記第2回路パターン(40)は、前記第2逆電流部(42)に接続されるとともに前記第2逆電流部(42)と異なる方向に延在し、第2電子素子(5)の端子(5A)に接続される端子接続部(43)をさらに有していてもよい。
上記構成では、第2電子素子(5)の端子(5A)に向かう方向に延在する端子接続部(43)をさらに設けることにより、当該第2電子素子(5)が実装される位置の自由度をより大きくすることができる。
上記電子回路装置(1,1B)において、前記第2電子素子(5)は、電解コンデンサ(5)であってもよい。
上記構成では、他の電子素子との位置関係などを考慮して電解コンデンサ(5)が実装される位置を決めることができる。
上記電子回路装置(1)において、前記基板(10,60)は、両面基板(10)であってもよい。前記第1面(11)は、前記両面基板(10)の一方の主面であってもよい。前記第2面(12)は、前記両面基板(10)における前記一方の主面と反対側の他方の主面であってもよい。
上記構成では、両面基板(10)の両主面に第1及び第2回路パターン(30,40)をそれぞれ形成して上記電子回路装置(1)が作製されるため、多層基板を用いる場合に比べて作製プロセスがより簡易である。
上記電子回路装置(1B)において、前記基板(10,60)は、複数の層(63,64,65,66)が厚み方向に重なった多層基板(60)であってもよい。前記第1面(61)は、前記多層基板(60)を構成する一つの層(63)の主面であってもよい。前記第2面(62)は、前記多層基板(60)のうち前記一つの層(63)を除いた他の層(64)の主面であってもよい。
上記構成では、多層基板(60)を構成する各層において第1及び第2回路パターン(30,40)を形成することができるため、両面基板(10)を用いる場合に比べて上記電子回路装置(1)の構造設計の自由度がより大きくなる。
本発明によれば、抵抗体への通電により発生する高周波ノイズを低減することが可能な電子回路装置を提供することができる。
以下、図面に基づいて、本発明の実施形態につき詳細に説明する。
(実施形態1)
[電力変換装置の構成]
まず、本発明の実施形態1に係る電子回路装置1を備えた電力変換装置2の構成について、図1を参照して説明する。図1は、電力変換装置2の構成を示す回路図である。
[電力変換装置の構成]
まず、本発明の実施形態1に係る電子回路装置1を備えた電力変換装置2の構成について、図1を参照して説明する。図1は、電力変換装置2の構成を示す回路図である。
電力変換装置2は、商用交流電源からの入力交流電圧を所定の周波数を有する出力交流電圧に変換してモータMに供給する装置である。モータMは、埋込磁石同期モータであり、空気調和機の圧縮機の駆動に用いられる。電力変換装置2は、インバータ3(第1電子素子)と、コンバータ4と、電解コンデンサ5(第2電子素子)と、ノイズフィルタ6と、交流電源7と、電子回路装置1と、電流検出回路8と、を有している。
コンバータ4は、複数の整流素子81,82,83,84を有する整流回路である。コンバータ4は、交流電源7よりノイズフィルタ6を介して入力された交流電圧を直流電圧に変換する。コンバータ4は、第1配線W1及び第2配線W2によりインバータ3と電気的に接続されている。
電解コンデンサ5は、コンバータ4の出力を平滑化して直流電圧を生成する。電解コンデンサ5は、N端子5Aと、P端子5Bと、を有している。N端子5Aは第1配線W1に接続され、かつP端子5Bは第2配線W2に接続されている。
インバータ3は、電解コンデンサ5により生成された直流電圧を出力交流電圧に変換してモータMに供給する。インバータ3は、N端子3Aと、P端子3Bと、を有している。インバータ3は、インテリジェントパワーモジュール(IPM)によって構成され、スイッチング素子S1と、当該スイッチング素子S1に対して逆並列に接続された還流ダイオードDと、を有している。スイッチング素子S1は、絶縁ゲートバイポーラトランジスタ(IGBT)などのパワー半導体素子である。
電子回路装置1は、モータMに流れる電流を検出するためのシャント抵抗20(抵抗体)を有し、配線W1に設けられている。シャント抵抗20は、インバータ3側の第1配線W1に接続される第1端子21と、電解コンデンサ5側の第1配線W1に接続される第2端子22と、を有している。インバータ3を構成するIPM(IGBT)は、シャント抵抗20の第2端子22側をゲート電圧印加の基準電位として動作する。
第1配線W1におけるシャント抵抗20の第1端子21側及び第2端子22側からは、検出パターン33,34が各々引き出されている。電流検出回路8は、検出パターン33,34において第1配線W1との接続部と反対側に接続されている。電流検出回路8は、シャント抵抗20の電圧値と抵抗値とに基づいて当該シャント抵抗20に流れる電流を検出する。電流検出回路8は、高周波ノイズ(オーバーシュートやリンギングなど)を除去するためのフィルタ回路(図示しない)や、シャント抵抗20の電圧値を増幅するための増幅回路(図示しない)などを有している。
[電子回路装置の構成]
次に、上記電子回路装置1の詳細な構成について、図2及び図3を主に参照して説明する。図2は、電子回路装置1の全体構造を示した斜視図である。図3は、図2中の線分III−IIIに沿った電子回路装置1の断面構造を示している。電子回路装置1は、基板10と、第1及び第2端子21,22を有するシャント抵抗20と、第1回路パターン30と、第2回路パターン40と、検出パターン33,34と、を有している。
次に、上記電子回路装置1の詳細な構成について、図2及び図3を主に参照して説明する。図2は、電子回路装置1の全体構造を示した斜視図である。図3は、図2中の線分III−IIIに沿った電子回路装置1の断面構造を示している。電子回路装置1は、基板10と、第1及び第2端子21,22を有するシャント抵抗20と、第1回路パターン30と、第2回路パターン40と、検出パターン33,34と、を有している。
基板10は、ガラスエポキシなどの材料からなる絶縁基板である。基板10は、両面基板であり、両面基板の一方の主面である第1面11と、当該一方の主面と反対側の他方の主面である第2面12と、を含む。第2面12は、基板10の厚み方向において第1面11と重なる面である。基板10は、第1面11の平面視において、第1方向D1及び当該第1方向D1に対して垂直な第2方向D2に沿った外周辺を有する矩形の平板形状からなる。
第1回路パターン30は、シャント抵抗20に電流を流すための回路パターンであり、第1面11に形成されている。第1回路パターン30は、第1面11に形成された上流パターン31と、上流パターン31との間に隙間Sを空けて第1面11に形成され、当該上流パターン31と電気的に絶縁された下流パターン32と、を有している。
上流パターン31は、銅、アルミニウム又はこれらの合金などの導電性材料からなり、第1面11の平面視において四角形状を有している。上流パターン31は、第1面11において第1方向D1の中央部よりも一方の端面側に形成されている。上流パターン31は、シャント抵抗20の第1端子21と、インバータ3のN端子3Aとを電気的に接続している。つまり、上流パターン31は、図1の回路図において、シャント抵抗20の第1端子21とインバータ3のN端子3Aとの間における第1配線W1を構成している。
下流パターン32は、上流パターン31と同様の導電性材料からなり、かつ上流パターン31と略同じ大きさの四角形状を有している。下流パターン32は、第1面11において第2方向D2に上流パターン31と並んで形成されている。下流パターン32は、シャント抵抗20の第2端子22と電気的に接続されている。下流パターン32は、図1の回路図において、シャント抵抗20の第2端子22側に位置する第1配線W1の一部を構成している。
シャント抵抗20は、モータMに流れる電流を検出するためのものであり、第1面11に実装されている。シャント抵抗20は、略直方体形状の抵抗本体23と、当該抵抗本体23の下面に設けられた第1及び第2端子21,22とからなる。第1端子21は半田付けなどにより上流パターン31に接続され、第2端子22は同様に半田付けなどにより下流パターン32に接続されている。
シャント抵抗20は、第1及び第2端子21,22間に通電されることにより電磁誘導の作用によって高周波ノイズを発生するものである。より詳細には、シャント抵抗20を流れる第1電流I1に時間変化が生じると、当該第1電流I1の周りに形成される第1磁界B1に時間変化が生じ、その結果シャント抵抗20の周囲に形成された導体(検出パターン33,34)においてノイズ電流が誘起される。
検出パターン33,34は、シャント抵抗20の端子電圧を検出するためのものであり、第1面11において上流パターン31と下流パターン32との間に挟まれるように形成されている。第1検出パターン33は、上流パターン31の外周の一部を成す上流辺31Aから下流パターン32に向かってライン状に引き出された第1引出部33Aと、当該第1引出部33Aと略直交するようにライン状に延出する第1延出部33Bと、を有している。第2検出パターン34は、下流パターン32の外周の一部を成す下流辺32A(上流辺31Aと略平行に対向する辺)から上流パターン31に向かってライン状に引き出された第2引出部34Aと、当該第2引出部34Aと略直交するようにライン状に延出する第2延出部34Bと、を有している。第1及び第2延出部33B,34Bは、第1方向D1に沿って略平行に延出しており、その延出端に電流検出回路8(図1)が配置されている。
第2回路パターン40は、第1回路パターン30と同様の導電性材料からなり、第2面12に形成されている。第2回路パターン40は、基板10を厚み方向に貫通するビア50により、第1回路パターン30(下流パターン32)と電気的に接続されている。第2回路パターン40は、シャント抵抗20に流れる第1電流I1(第1面11側において上流パターン31、シャント抵抗20、下流パターン32の順に流れる電流)と方向が逆でかつ同じ大きさの第2電流I2が流れる第1逆電流部41及び第2逆電流部42と、当該第2逆電流部42に接続され、かつ電解コンデンサ5のN端子5Aに接続された端子接続部43と、を有している。つまり、第1回路パターン30の下流パターン32と第2回路パターン40とにより、図1の回路図において、シャント抵抗20の第2端子22と電解コンデンサ5のN端子5Aとの間における第1配線W1が構成されている。
第1逆電流部41は、基板10の厚み方向においてシャント抵抗20、検出パターン33,34及び下流パターン32と重なるように形成されている(図3)。つまり、第1逆電流部41は、厚み方向において基板10を挟んでシャント抵抗20、検出パターン33,34及び下流パターン32と対向するように形成されている。第1逆電流部41は、第1方向D1における幅W2が下流パターン32の幅W1と略同じであり、かつ下流パターン32に対して第1方向D1における位置が略同じになるように形成されている。第1逆電流部41は、ビア50により下流パターン32と電気的に接続されており、シャント抵抗20側に向かって同じ幅W2で延在している。
第2逆電流部42は、基板10の厚み方向において上流パターン31と重なるように形成されている(図3)。つまり、第2逆電流部42は、厚み方向において基板10を挟んで上流パターン31と対向するように形成されている。第2逆電流部42は、第1方向D1における幅W4が上流パターン31の幅W3と略同じであり、かつ上流パターン31に対して第1方向D1における位置が略同じになるように形成されている。第2逆電流部42は、第1方向D1における幅W4が第1逆電流部41の幅W2と同じであり、かつ第1逆電流部41と接続されている。つまり、第2逆電流部42は、第2方向D2に長手方向を有する長方形状の回路パターンを第1逆電流部41とともに構成している(図2)。
端子接続部43は、第2逆電流部42の側部42Aに接続されている。端子接続部43は、第1及び第2逆電流部41,42が延在する第2方向D2と異なり、第1方向D1に延在している。端子接続部43は、第2逆電流部42に接続される部分である第1接続部43Aと、第1接続部43Aよりも第2方向D2の幅が大きい第2接続部43Bと、を有し、これらが互いに接続されることにより構成されている。端子接続部43は、第2接続部43Bにおいて電解コンデンサ5のN端子5Aに接続されている。
[電子回路装置における電流の流れ]
次に、上記電子回路装置1における電流の流れについて、図2及び図3を参照して説明する。
次に、上記電子回路装置1における電流の流れについて、図2及び図3を参照して説明する。
まず、基板10の第1面11側において、インバータ3のN端子3Aより上流パターン31、シャント抵抗20、下流パターン32の順に右から左に向かって第1電流I1が流れる。このとき、第1電流I1の回りには、当該第1電流I1が流れる方向を進行方向としたときの右回りの向き(図2では反時計回りの向き)に第1磁界B1が発生する。この第1磁界B1は、検出パターン33,34を含む領域Aにおいて、第2面12から第1面11に向かう方向(上向き)に発生する。
次に、下流パターン32からビア50を介して第2面12側へ電流が流れる。そして、第2面12側において、第1逆電流部41、第2逆電流部42の順に左から右に向かって第2電流I2が流れる。その後、電流の方向が第1方向D1に変更され、端子接続部43を流れて電解コンデンサ5のN端子5Aに至る。
第1逆電流部41には、第1電流I1と方向が逆でかつ同じ大きさの第2電流I2が流れる。このとき、第2電流I2の回りには、第1電流I1と同様に、第2電流I2が流れる方向を進行方向としたときの右回りの向き(図2では時計回りの向き)に第2磁界B2が発生する。この第2磁界B2は、領域Aにおいて第1面11から第2面12に向かう方向(下向き)、つまり第1磁界B1と逆方向に発生する。そのため、領域Aにおいては、第1磁界B1と第2磁界B2とが互いに打消し合うように作用する。
また第2逆電流部42にも、第1電流I1と方向が逆でかつ同じ大きさの第2電流I2が流れる。これにより、図4に示すようにシャント抵抗20とインバータ3との間で相互インダクタンスMが発生し、当該相互インダクタンスMによりシャント抵抗20とインバータ3との間(上流パターン31)におけるインダクタンスL1が低減される(図4)。上流パターン31において発生するインダクタンスをL1、第2逆電流部42において発生するインダクタンスをL2とすると、インダクタンスの合計は、L1+L2−2M、と表される。
<作用効果>
次に、上記電子回路装置1の作用効果について、比較例の電子回路装置と対比しながら説明する。図6は、比較例の電子回路装置1Aの全体構成を示している。図7は、図6中の線分VII−VIIに沿った上記電子回路装置1Aの断面構造を示している。
次に、上記電子回路装置1の作用効果について、比較例の電子回路装置と対比しながら説明する。図6は、比較例の電子回路装置1Aの全体構成を示している。図7は、図6中の線分VII−VIIに沿った上記電子回路装置1Aの断面構造を示している。
電子回路装置1Aは、第1面110及び第2面120を有する絶縁性の基板100と、第1面110に形成された第1回路パターン300と、第1回路パターン300と電気的に接続され、基板100に実装されたシャント抵抗200と、第1回路パターン300から引き出された検出パターン330,340と、を有している。
図8は、シャント抵抗200に流れる主電流I100の波形、及びシャント抵抗200による電流検出波形を示している。図8のグラフ中、横軸は時間を示し、縦軸は電流値を示している。図8中、(A)は主電流I100の波形を示し、(B)は高周波ノイズの影響を受けた場合のシャント抵抗200による電流検出波形を示し、(C)はフィルタ回路によりノイズが除去された場合のシャント抵抗200による電流検出波形を示している。
シャント抵抗200では、主電流I100の立ち上がり時にオーバーシュートが発生し(図8(A))、これにより電流値が大きく時間変化する。このため、シャント抵抗200の周囲に形成された検出パターン330,340を含む領域A1において、当該主電流I100に起因して発生する磁界B100が時間変化する。磁界B100は、領域A1において、図6に示すように第2面120から第1面110に向かう向き(反時計回りの向き)に発生する。この磁界B100の変化を受けて検出パターン330,340において誘導起電力が発生し、主電流I100のオーバーシュートに対応してノイズ電流が発生する。その結果、シャント抵抗200による電流検出値が大きく変化し(図8(B))、電流検出精度が悪化してしまう。
これに対して、上記本実施形態に係る電子回路装置1では、シャント抵抗20が実装される第1面11と厚み方向に重なる第2面12において第2回路パターン40が形成され、かつ第2回路パターン40はシャント抵抗20に流れる第1電流I1と方向が逆でかつ同じ大きさの第2電流I2が流れる第1逆電流部41を有している。これにより、シャント抵抗20に流れる第1電流I1により発生する第1磁界B1を、第1逆電流部41に流れる第2電流I2により発生する第2磁界B2により打ち消すことができる。その結果、第1磁界B1に起因して生じる高周波ノイズにより電流の検出精度が悪化することを防ぐことができる。
上記電子回路装置1において、第1回路パターン30は、インバータ3のN端子3Aとシャント抵抗20の第1端子21とを電気的に接続する上流パターン31を有している。また第2回路パターン40は、基板10の厚み方向に上流パターン31と重なり、かつ上流パターン31に流れる第1電流I1と方向が逆の第2電流I2が流れる第2逆電流部42を有している。
これにより、シャント抵抗20とインバータ3との間に相互インダクタンスMを発生させ、これらの間において発生するインダクタンスL1を低減させることができる(図4)。そのため、シャント抵抗20とインバータ3との距離を離した場合でも、インダクタンスL1の増加が抑制され、回路設計におけるレイアウト上の制約をより少なくすることができる。例えば、上流パターン31の面積をより大きくすることも可能となり、これにより放熱性をより向上させることができる。
上記電子回路装置1において、第1回路パターン30は、シャント抵抗20の第2端子22と電気的に接続され、上流パターン31と電気的に絶縁された下流パターン32を有している。また上記電子回路装置1は、上流パターン31と下流パターン32との間に形成され、基板10の厚み方向に第1逆電流部41と重なり、シャント抵抗20の電圧を検出するための検出パターン33,34を有している。
上記電子回路装置1では、検出パターン33,34を含む領域Aにおいて、第1電流I1より発生する第1磁界B1と第2電流I2より発生する第2磁界B2とを互いに打ち消し合うように作用させることができる。これにより、検出パターン33,34において誘導起電力が発生し、電流検出精度が悪化することを防ぐことができる。
上記電子回路装置1は、シャント抵抗20の第2端子22側をスイッチング素子S1へのゲート電圧印加の基準電位として動作する。
通常、シャント抵抗20とインバータ3との間の距離は、インダクタンスを低減してスイッチング素子S1に対して適正な電圧を印加する観点から、小さくなるように設計される必要がある。これに対して、上記電子回路装置1では、シャント抵抗20とインバータ3との間において発生するインダクタンスL1を相互インダクタンスMにより低減することができる。そのため、シャント抵抗20とインバータ3との距離を大きくした場合でも、スイッチング素子S1に対して適正な電圧を印加することができる。
上記電子回路装置1において、第2回路パターン40は、第2逆電流部42と異なる方向に延在し、電解コンデンサ5のN端子5Aに接続される端子接続部43を有している。これにより、電解コンデンサ5が実装される位置の自由度をより大きくすることができる。つまり、他の電子素子との位置関係などを考慮して電解コンデンサ5が実装される位置を適宜決定することができる。
上記電子回路装置1において、基板10は両面基板である。よって、両面基板の両主面に第1及び第2回路パターン30,40をそれぞれ形成して上記電子回路装置1が作製されるため、多層基板を用いる場合に比べて作製プロセスがより簡易である。
(実施形態2)
次に、本発明の他の実施形態である実施形態2に係る電子回路装置1Bの構成について、図5を参照して説明する。実施形態2に係る電子回路装置1Bは、基本的には上記実施形態1に係る電子回路装置1と同様の構成を有し、かつ同様の効果を奏する。しかし、実施形態2に係る電子回路装置1Bは、基板の構成において上記実施形態1に係る電子回路装置1とは異なっている。
次に、本発明の他の実施形態である実施形態2に係る電子回路装置1Bの構成について、図5を参照して説明する。実施形態2に係る電子回路装置1Bは、基本的には上記実施形態1に係る電子回路装置1と同様の構成を有し、かつ同様の効果を奏する。しかし、実施形態2に係る電子回路装置1Bは、基板の構成において上記実施形態1に係る電子回路装置1とは異なっている。
電子回路装置1Bは、両面基板である基板10(図3)と異なり、複数(4つ)の層63,64,65,66が厚み方向に重なった多層基板である基板60を有している。第1層63の主面である第1面61には第1回路パターン30(上流パターン31及び下流パターン32)が形成されており、当該第1層63の直下に位置する第2層64の主面である第2面62には第2回路パターン40が形成されている。第2回路パターン40は、ビア70により第1回路パターン30と電気的に接続されている。シャント抵抗20は、第1端子21が上流パターン31に接続され、かつ第2端子22が下流パターン32に接続された状態で第1面61に実装されている。第2回路パターン40は、基板60の厚み方向においてシャント抵抗20と重なる第1逆電流部41を含むように形成されている。
上記電子回路装置1Bでは、図5中矢印に示すように、第1面61側において上流パターン31、シャント抵抗20、下流パターン32の順に電流が流れ、その後第2面62側において第2回路パターン40に同じ大きさでかつ方向が逆の電流が流れる。これにより、上記実施形態1の場合と同様に、第1面61側を流れる電流と第2面62側を流れる電流とにより発生する磁界を互いに打ち消し合うように作用させて高周波ノイズを低減し、シャント抵抗20による電流検出精度の悪化を防ぐことができる。
なお、上記電子回路装置1Bにおいて、第2回路パターン40は、第1層63の真下に位置する第2層64に形成される場合に限定されず、第1層63との間に第2層64を挟む第3層65に形成されてもよいし、第1層63との間に第2及び第3層64,65を挟む第4層66に形成されてもよいし、その形成位置は特に限定されない。また多層基板である基板60の層数も特に限定されない。
<変形例>
最後に、上記実施形態1及び2の変形例について説明する。
最後に、上記実施形態1及び2の変形例について説明する。
上記電子回路装置1,1Bにおいて、シャント抵抗20以外の抵抗体であって、端子間の通電により高周波ノイズを発生するものが用いられてもよい。
上記電子回路装置1において、第2逆電流部42及び端子接続部43が省略されてもよい。
今回開示された実施形態及びその変形例は、全ての点で例示であって、制限的なものではないと解されるべきである。本発明の範囲は、上記した説明ではなくて特許請求の範囲により示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1,1B 電子回路装置、3 インバータ(第1電子素子)、3A,5A N端子(端子)、5 電解コンデンサ(第2電子素子)、10,60 基板、11,61 第1面、12,62 第2面、20 抵抗体(シャント抵抗)、21 第1端子、22 第2端子、30 第1回路パターン、31 上流パターン、32 下流パターン、33,34 検出パターン、40 第2回路パターン、41 第1逆電流部、42 第2逆電流部、43 端子接続部、63 第1層、64 第2層、65 第3層、66 第4層、I1 第1電流(電流)、I2 第2電流(電流)、S1 スイッチング素子
Claims (8)
- 第1面(11,61)と、前記第1面(11,61)と厚み方向に重なる第2面(12,62)と、を有する基板(10,60)と、
前記第1面(11,61)に実装され、第1端子(21)及び第2端子(22)を有し、前記第1及び第2端子(21,22)間に通電されることにより高周波ノイズを発生する抵抗体(20)と、
前記第1面(11,61)に形成され、前記抵抗体(20)に電流を流す第1回路パターン(30)と、
前記第2面(12,62)に形成され、前記第1回路パターン(30)と電気的に接続され、前記厚み方向に前記抵抗体(20)と重なり、かつ前記抵抗体(20)に流れる電流(I1)と方向が逆でかつ同じ大きさの電流(I2)が流れる第1逆電流部(41)を有する第2回路パターン(40)と、を備えた、電子回路装置(1,1B)。 - 前記第1回路パターン(30)は、第1電子素子(3)の端子(3A)と前記抵抗体(22)の前記第1端子(21)とを電気的に接続する上流パターン(31)を有し、
前記第2回路パターン(40)は、前記第1逆電流部(41)に接続されるとともに前記厚み方向に前記上流パターン(41)と重なり、かつ前記上流パターン(41)に流れる電流(I1)と方向が逆の電流(I2)が流れる第2逆電流部(42)をさらに有する、請求項1に記載の電子回路装置(1,1B)。 - 前記抵抗体(20)は、前記第1回路パターン(30)を流れる電流を検出するためのシャント抵抗(20)であり、
前記第1回路パターン(30)は、前記抵抗体(20)の前記第2端子(22)と電気的に接続され、前記上流パターン(31)と電気的に絶縁された下流パターン(32)をさらに有し、
前記上流パターン(31)と前記下流パターン(32)との間に形成され、前記厚み方向に前記第1逆電流部(41)と重なり、前記シャント抵抗(20)の電圧を検出するための検出パターン(33,34)をさらに備えた、請求項2に記載の電子回路装置(1,1B)。 - 前記第1電子素子(3)は、スイッチング素子(S1)を有するインバータ(3)であり、
前記抵抗体(20)の前記第2端子(22)側を前記スイッチング素子(S1)への電圧印加の基準電位として動作する、請求項2又は3に記載の電子回路装置(1,1B)。 - 前記第2回路パターン(40)は、前記第2逆電流部(42)に接続されるとともに前記第2逆電流部(42)と異なる方向に延在し、第2電子素子(5)の端子(5A)に接続される端子接続部(43)をさらに有する、請求項2〜4の何れか1項に記載の電子回路装置(1,1B)。
- 前記第2電子素子(5)は、電解コンデンサ(5)である、請求項5に記載の電子回路装置(1,1B)。
- 前記基板(10,60)は、両面基板(10)であり、
前記第1面(11)は、前記両面基板(10)の一方の主面であり、
前記第2面(12)は、前記両面基板(10)における前記一方の主面と反対側の他方の主面である、請求項1〜6の何れか1項に記載の電子回路装置(1)。 - 前記基板(10,60)は、複数の層(63,64,65,66)が厚み方向に重なった多層基板(60)であり、
前記第1面(61)は、前記多層基板(60)を構成する一つの層(63)の主面であり、
前記第2面(62)は、前記多層基板(60)のうち前記一つの層(63)を除いた他の層(64)の主面である、請求項1〜6の何れか1項に記載の電子回路装置(1B)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144052A JP2017028058A (ja) | 2015-07-21 | 2015-07-21 | 電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015144052A JP2017028058A (ja) | 2015-07-21 | 2015-07-21 | 電子回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017028058A true JP2017028058A (ja) | 2017-02-02 |
Family
ID=57946792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015144052A Pending JP2017028058A (ja) | 2015-07-21 | 2015-07-21 | 電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017028058A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020095738A1 (ja) * | 2018-11-08 | 2020-05-14 | ローム株式会社 | 電力変換装置 |
US11682975B2 (en) | 2018-11-08 | 2023-06-20 | Rohm Co., Ltd. | Power conversion device |
-
2015
- 2015-07-21 JP JP2015144052A patent/JP2017028058A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020095738A1 (ja) * | 2018-11-08 | 2020-05-14 | ローム株式会社 | 電力変換装置 |
CN112997394A (zh) * | 2018-11-08 | 2021-06-18 | 罗姆股份有限公司 | 电力变换装置 |
JPWO2020095738A1 (ja) * | 2018-11-08 | 2021-10-07 | ローム株式会社 | 電力変換装置 |
US11451153B2 (en) | 2018-11-08 | 2022-09-20 | Rohm Co., Ltd. | Power conversion device |
US11682975B2 (en) | 2018-11-08 | 2023-06-20 | Rohm Co., Ltd. | Power conversion device |
JP7343522B2 (ja) | 2018-11-08 | 2023-09-12 | ローム株式会社 | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5779213B2 (ja) | スイッチングレギュレータにおける磁場キャンセル | |
JP6288769B2 (ja) | 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体 | |
US9385631B2 (en) | Inverter unit | |
JP6271765B1 (ja) | 半導体モジュール | |
JP6103122B1 (ja) | パワー半導体モジュール用信号中継基板 | |
JP2018130015A (ja) | 低誘導性ハーフブリッジ装置 | |
JP7204453B2 (ja) | 電流検出装置 | |
US20240105684A1 (en) | Systems and methods for power module for inverter for electric vehicle | |
JP2014121123A (ja) | 電源装置 | |
JP2017028058A (ja) | 電子回路装置 | |
JPWO2015041127A1 (ja) | コンデンサモジュール、および、電力変換装置 | |
JP2010258135A (ja) | 電力変換用半導体装置 | |
JP2016115834A (ja) | 電子回路装置 | |
JP5494851B2 (ja) | 半導体装置 | |
JP2011135769A (ja) | 電力変換装置 | |
US11785715B2 (en) | Article for power inverter and power inverter | |
JP2013004683A (ja) | 印刷基板の電力変換装置 | |
JP2019102477A (ja) | 回路モジュール | |
JP2017203624A (ja) | 電子回路装置 | |
JP2014155265A (ja) | Dc−dcコンバータのトランス配線構造 | |
CN109565933A (zh) | 多层基板 | |
JP6519630B1 (ja) | 電流検出装置 | |
JP6674398B2 (ja) | 電力変換装置および制御線の配線構造 | |
JP6799050B2 (ja) | Dc/dcコンバータ | |
JP2017188527A (ja) | 電子回路装置 |