JP7040538B2 - 接続端子ユニット - Google Patents

接続端子ユニット Download PDF

Info

Publication number
JP7040538B2
JP7040538B2 JP2019568982A JP2019568982A JP7040538B2 JP 7040538 B2 JP7040538 B2 JP 7040538B2 JP 2019568982 A JP2019568982 A JP 2019568982A JP 2019568982 A JP2019568982 A JP 2019568982A JP 7040538 B2 JP7040538 B2 JP 7040538B2
Authority
JP
Japan
Prior art keywords
terminal
connection
connection terminal
semiconductor module
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019568982A
Other languages
English (en)
Other versions
JPWO2019150950A1 (ja
Inventor
豊 堀田
慎也 大須賀
康弘 粂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Publication of JPWO2019150950A1 publication Critical patent/JPWO2019150950A1/ja
Application granted granted Critical
Publication of JP7040538B2 publication Critical patent/JP7040538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/13294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37012Cross-sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73205Bump and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73255Bump and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1009Electromotor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10174Diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体モジュールに設けられた複数の端子接続部に接続される複数の接続端子を備えた接続端子ユニットに関する。
例えば、IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのパワー半導体素子を含む半導体モジュールの複数の端子接続部は、複数の接続端子を備えた接続端子ユニットを介して、制御回路などに接続される。特開2011-253942号公報には、そのような接続端子ユニットの一例として、複数の信号端子(5)と、これらの信号端子(5)を一体的に樹脂モールドした端子台(4)とを備える形態が開示されている(図1、[0014]-[0016]等)。尚、背景技術の説明において括弧内の符号は参照する文献のものである。これらの信号端子(5)の一端側は半導体素子(3)の電極や半導体素子(3)と接続されるバスバー(8)にボンディングワイヤー(6)によって電気的に接続される。信号端子(5)の他端側は、外部電機機器等に電気的に接続される。つまり、半導体素子(3)は、信号端子(5)を備えた端子台(4)を介して外部電機機器等に電気的に接続される。
このように、ボンディングワイヤー(6)を用いて信号端子(5)と半導体素子(3)とを接続する場合には、信号端子(5)と半導体素子(3)との相対位置の公差を大きくすることができ、適切に信号端子(5)と半導体素子(3)とを接続することができる。しかし、ボンディングワイヤー(6)を配線するための空間が必要となるため、半導体素子(3)のチップ面に沿った方向に直交する方向視における端子台(4)、接続端子(5)、半導体素子(3)の専有面積(投影面積)は大きくなる傾向がある。これは、半導体素子(3)を備えた半導体モジュールの小型化の妨げとなるため、改善が求められる。
特開2011-253942公報
上記背景に鑑みて、半導体素子を含む半導体モジュールの端子接続部に適切に接続できると共に、チップ面に沿った方向に直交する方向視での投影面積をより小さくすることができる接続端子ユニットの実現が望まれる。
上記に鑑みた接続端子ユニットは、少なくとも1つのスイッチング素子を含む半導体モジュールに設けられた複数の端子接続部に対向してそれぞれ接続される複数の接続端子と、
複数の前記接続端子を保持する端子モールド部と、を備え、
前記端子モールド部は、前記半導体モジュール又は前記半導体モジュールを支持する基材に当接する当接部を有し、
前記当接部は、前記端子接続部に前記接続端子が対向する方向である縦方向から当接する縦方向当接部と、前記縦方向に交差し、それぞれ異なる少なくとも2方向から当接する側方当接部と、を有する。
この構成によれば、複数の接続端子がそれぞれの端子接続部に対向することによって、接続端子と端子接続部とが接続されるので、ボンディングワイヤー等を配線するための空間を必要としない。ここで、各接続端子と各端子接続部とを適切に対向させるためには、接続端子ユニットと半導体モジュールとの相対位置が精度良く位置合わせされていることが好ましい。本構成によれば、縦方向の相対位置が縦方向当接部によって規定され、縦方向に交差する2方向の相対位置が側方当接部によって規定される。つまり、接続端子ユニットと半導体モジュールとの相対位置が3方向から規定されるので、各接続端子と各端子接続部との位置を精度良く位置合わせして、適切に対向させることができる。即ち、本構成に係る接続端子ユニットによれば、半導体素子を含む半導体モジュールの端子接続部に適切に接続できると共に、チップ面に沿った方向に直交する方向視での投影面積をより小さくすることができる。
接続端子ユニットのさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
回転電機駆動装置の模式的な回路ブロック図 接続端子ユニットを含むインバータユニットの分解斜視図 モールド前のインバータユニットの斜視図 モールド後のインバータユニットの斜視図 モールド前のインバータユニット及び制御基板の断面図 モールド後のインバータユニット及び制御基板の断面図 モールド前のインバータユニットの平面図 モールド後のインバータユニット及び制御基板の他の構成例の拡大断面図 モールド後のインバータユニット及び制御基板の他の構成例の拡大断面図 モールド後のインバータユニット及び制御基板の他の構成例の拡大断面図 第1端部の側の低剛性部の他の例(モールド外曲げ部)を示す拡大図 第1端部の側の低剛性部の他の例(コイルばね部)を示す拡大図
以下、回転電機を駆動制御するインバータを構成する半導体モジュールに接続される形態を例として、接続端子ユニットの実施形態を図面に基づいて説明する。図1は、インバータ4を含む回転電機駆動装置100の模式的な回路ブロックを示している。回転電機駆動装置100は、例えば電気自動車やハイブリッド車において車両(車輪)の駆動力源となる回転電機6を制御する。回転電機6は、複数相(一例として、U相,V相,W相からなる3相)の交流で駆動される交流回転電機である。インバータ4は、直流電源2及び回転電機6に接続されて、直流と複数相の交流との間で電力を変換する。直流電源2とインバータ4との間には、インバータ4の直流側の電圧(直流リンク電圧)を平滑する直流リンクコンデンサ3(平滑コンデンサ)が備えられている。
インバータ4は、複数のスイッチング素子13を備えて構成されている。スイッチング素子13は、好適には高周波での動作が可能なパワー半導体素子である。例えば、スイッチング素子13として、IGBT(Insulated Gate Bipolar Transistor)や、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、SiC-MOSFET(Silicon Carbide - Metal Oxide Semiconductor FET)、SiC-SIT(SiC -
Static Induction Transistor)、GaN-MOSFET(Gallium Nitride - MOSFET)等を用いることができる。図1に示すように、本実施形態では、スイッチング素子13としてIGBTを例示している。また、各スイッチング素子13には、フリーホイールダイオード15が並列に接続されている。
本実施形態では、スイッチング素子13及びフリーホイールダイオード15が1つの半導体チップに集積され、後述する他の回路素子や端子接続部55と共に1つの半導体モジュール5として構成されている。本実施形態では、半導体チップは、正方形に近い形状(例えばアスペクト比が0.8~1.2程度)の長方形状に形成されている(図2参照)。また、図1に示すように、本実施形態では、フリーホイールダイオード15の他、電流検出回路14、温度検出ダイオード16も一体化されて半導体モジュール5が形成されている。温度検出ダイオード16は、スイッチング素子13の温度を検出する温度検出センサとして機能する。電流検出回路14は、入出力端子間(ドレイン-ソース間)を流れる素子電流(ドレイン-ソース間電流)に比例する微小な電流(センス電流)を流して素子電流を検出する。
本実施形態において、半導体モジュール5は、7つの端子を有している。この内、図1に四角で示す2つの端子(コレクタ端子5C、エミッタ端子5E)は、大電流が流れる端子であり、後述するバスバー(2N,2P,51,52,53等)に接続される。板状の半導体チップの一方側の面にコレクタ端子5Cが形成され、他方側の面にエミッタ端子5Eが形成されている(図2、図7等参照)。図1に丸で示す残りの5つの端子は、コレクタ端子5C及びエミッタ端子5Eに比べて流れる電流は小さく、ドライブ回路(DRV-CCT)7を介してインバータ制御装置(INV-CTRL)8に接続される端子である。これら5つの端子は、接続端子ユニット1(図2等参照)に接続される端子接続部55として、直線状に5つ並んで配置されている(図2参照)。
上述したように、各スイッチング素子13は、半導体モジュール5として構成されている。図1に示すように、複数のスイッチング素子13に対応する複数の半導体モジュール5には、直流電源2の正極に接続される上段側半導体モジュール11と、直流電源2の負極に接続される下段側半導体モジュール12とが含まれる。各相(U相,V相,W相)において、上段側半導体モジュール11と下段側半導体モジュール12とが直列に接続されて1つのアームが構成されるとともに、各アームの中間点が、回転電機6の各相のステータコイルに接続されている。尚、以下の説明においては、U相の上段側半導体モジュール11を符号「11u」、V相の上段側半導体モジュール11を符号「11v」、W相の上段側半導体モジュール11を符号「11w」と表す場合がある。同様に、U相の下段側半導体モジュール12を符号「12u」、V相の下段側半導体モジュール12を符号「12v」、W相の下段側半導体モジュール12を符号「12w」と表す場合がある。
インバータ制御装置8は、例えば、より上位の車両制御装置(VHL-CTRL)9から提供される回転電機6の目標トルクに基づいて、ベクトル制御法を用いた電流フィードバック制御を行う。回転電機6の各相のステータコイルを流れる実電流は、交流電流センサ61により検出され、回転電機6のロータの各時点での磁極位置は、レゾルバなどの回転センサ62により検出される。インバータ制御装置8は、交流電流センサ61及び回転センサ62の検出結果を用いて電流フィードバック制御を実行し、各スイッチング素子13を個別にスイッチング制御する制御信号を生成する。生成された制御信号は、電圧や電流を増幅して駆動能力を高めるドライブ回路7を経由し、スイッチング制御信号SWとして各スイッチング素子13に提供される。
図2から図4に示すように、インバータ4は、半導体モジュール5と、各相の上下段の半導体モジュール5を接続すると共に回転電機6のステータコイルに接続されるバスバー(51,52,53)と、半導体モジュール5及び直流電源2を接続するバスバー(2P,2N)とが、樹脂モールドされて一体化されたインバータユニット10として構成される。図2は、インバータユニット10の分解斜視図であり、図3は、樹脂モールドされる前のインバータユニット10の斜視図、図4は、樹脂モールドされた後のインバータユニット10の斜視図を示している。
インバータユニット10は、複数の半導体モジュール5に加え、正極バスバー2Pと、負極バスバー2Nと、複数の出力バスバー(51,52,53)とを備えている。本実施形のように回転電機6が3相交流で駆動される構成の場合には、複数の出力バスバーとして、第1出力バスバー51、第2出力バスバー52、第3出力バスバー53が備えられる。本実施形態では、第1出力バスバー51がU相に対応し、第2出力バスバー52がV相に対応し、第3出力バスバー53がW相に対応する。
図4に示すように、半導体モジュール5、正極バスバー2P、負極バスバー2N、出力バスバー(51,52,53)は、例えばモールド樹脂からなる素子モールド部40に少なくとも一部が埋め込まれた状態で一体化されている。半導体モジュール5の端子接続部55に接続された接続端子25、正極バスバー2P、負極バスバー2N、出力バスバー(51,52,53)のそれぞれの一部分は、他の回路装置(直流電源2,インバータ制御装置8、ドライブ回路7、回転電機6)との接続のために、素子モールド部40の外部に露出している。
図2に示すように、各相の上段側半導体モジュール11と下段側半導体モジュール12とは、U,V、Wの相ごとに第1横方向H1に並んで配置されている。例えば、U相上段側半導体モジュール11uとU相下段側半導体モジュール12uとが第1横方向H1に並んで配置されている(V相、W相についても同様)。3つの上段側半導体モジュール11及び3つの下段側半導体モジュール12は、第1横方向H1に交差する第2横方向H2にそれぞれ並んで配置されている。3つの上段側半導体モジュール11は、互いに同一平面上に配置され、3つの下段側半導体モジュール12も、互いに同一平面上に配置されている。
即ち、3相各相に対応する3つの上段側半導体モジュール11が、互いに同一平面上において、第2横方向H2に並んで配置され、この並び方向に平行に、3相各相に対応する3つの下段側半導体モジュール12が、互いに同一平面上において、第2横方向H2に並んで配置されている。さらに、本実施形態では、各相の上段側半導体モジュール11と下段側半導体モジュール12とも、互いに同一平面上に配置されている。
このように、インバータ4を構成する全て(本例では6つ)の半導体モジュール5は、同一平面上において、2列×3列のマトリクス状に配置されている。本実施形態では、第1横方向H1と第2横方向H2との交差角度が90°であり、第1横方向H1と第2横方向H2とが互いに直交している。なお、本実施形態では、第1横方向H1及び第2横方向H2の双方に直交する方向を「縦方向V」と称する。尚、以下の説明では、縦方向Vにおいて、インバータユニット10よりも制御基板80の側を「上」、その反対側を「下」と称する場合があるが、これらは、必ずしもインバータユニット10を設置した状態における「上(鉛直上方側)」や「下(鉛直下方側)」と一致する訳ではない。
同一平面上において2列×3列に整列配置される6つの半導体モジュール5に対して、正極バスバー2P、負極バスバー2N、及び出力バスバー(51,52,53)は、それぞれ以下の態様で配置されている。図2等に示すように、正極バスバー2Pは、全相の上段側半導体モジュール11(11u,11v,11w)の下面(コレクタ端子5C)に接して、これらに電気的に接続された状態で第2横方向H2に沿って配置されている。正極バスバー2Pは、上段側半導体モジュール11(半導体モジュール5)を支持する基材Bとして機能する。
複数の出力バスバー(51,52,53)は、対応する相の上段側半導体モジュール11の上面(エミッタ端子5E)に接して、これと電気的に接続された状態で第1横方向H1に沿って配置されている。各出力バスバー(51,52,53)は、第1横方向H1に沿って互いに平行に配置されている。本実施形態では、各出力バスバー(51,52,53)は、上段側半導体モジュール11が並んで配置された正極バスバー2Pに直交するように配置されている。図2に示すように、各出力バスバー(51,52,53)は、第1横方向H1において段差を有して形成されている。各出力バスバー(51,52,53)は、下面側において上段側半導体モジュール11の上面(エミッタ端子5E)に接した後、下面側に屈曲して延伸する。屈曲して延伸した後の各出力バスバー(51,52,53)の上面と、正極バスバー2Pの上面(上段側半導体モジュール11の下面(コレクタ端子5C)に接する側の面)とは、同一平面上に位置する。
屈曲して延伸した後の各出力バスバー(51,52,53)の上面には、3相それぞれに対応する下段側半導体モジュール12(12u,12v,12w)が配置されている。各出力バスバー(51,52,53)は、対応する相の下段側半導体モジュール12の下面(コレクタ端子5C)に接して、これと電気的に接続される。つまり、出力バスバー(51,52,53)を介して、上段側半導体モジュール11のエミッタ端子5Eと、下段側半導体モジュール12のコレクタ端子5Cとが電気的に接続される。各出力バスバー(51,52,53)は、下段側半導体モジュール12(半導体モジュール5)を支持する基材Bとして機能する。また、縦方向Vにおいて上下を反転させると、各出力バスバー(51,52,53)上に上段側半導体モジュール11が配置されていることになるため、各出力バスバー(51,52,53)は、上段側半導体モジュール11(半導体モジュール5)を支持する基材Bとして機能するということもできる。
下段側半導体モジュール12が配置されている位置における各出力バスバー(51,52,53)の上面は、上段側半導体モジュール11が配置されている正極バスバー2Pの上面と同一平面上に位置する。従って、インバータ4を構成する全て(本例では6つ)の半導体モジュール5は、同一平面上において2列×3列のマトリクス状に配置される。
負極バスバー2Nは、全相の下段側半導体モジュール12の上面(エミッタ端子5E)に接する状態で第2横方向H2に沿って配置されている。負極バスバー2Nと正極バスバー2Pとは、第2横方向H2に沿って互いに平行に配置されている。また、本実施形態では、負極バスバー2Nの上面と正極バスバー2Pの上面とも、同一平面上に位置する。縦方向Vにおいて上下を反転させると、負極バスバー2N上に下段側半導体モジュール12が配置されていることになるため、負極バスバー2Nも、下段側半導体モジュール12(半導体モジュール5)を支持する基材Bとして機能する。
上述したように、正極バスバー2P、各相の出力バスバー(51,52,53)、負極バスバー2N、半導体モジュール5を配置することによって、回路接続の上ではインバータ4が形成される。この状態において、縦方向Vに沿った方向視で半導体モジュール5の端子接続部55は露出している。図2に示すように、複数の端子接続部55には、縦方向Vから複数の接続端子25が対向して、それぞれ電気的に接続される。
複数の接続端子25は、これらを保持する端子モールド部20を有する接続端子ユニット1として一体的に形成されている。つまり、接続端子ユニット1は、少なくとも1つのスイッチング素子13を含む半導体モジュール5に設けられた複数の端子接続部55に対向してそれぞれ接続される複数の接続端子25と、複数の接続端子25を保持する端子モールド部20とを備えている。以下、図5及び図6の断面図、図7の平面図も参照して説明する。図5は、図3の斜視図に対応する断面図であり、図5では、さらに樹脂モールドされる前のインバータユニット10に制御基板80を対向させた状態での断面を示している。図6は、図4の斜視図に対応する断面図であり、図6では、さらに樹脂モールドされた後のインバータユニット10に制御基板80が取り付けられた状態での断面を示している。図7は、図3の斜視図に対応する縦方向視の平面図である。
図2、図5から図7に示すように、端子モールド部20は、半導体モジュール5を支持する基材Bに当接する当接部Tを有する。この当接部Tは、端子接続部55に接続端子25が対向する方向である縦方向Vから基材Bに当接する縦方向当接部1aと、縦方向Vに交差し、それぞれ異なる少なくとも2方向から当接する側方当接部(1b,1c)とを有する。本実施形態では、側方当接部として、第1側方当接部1bと第2側方当接部1cとを有する形態を例示している。また、本実施形態では、第1側方当接部1b及び第2側方当接部1cは互いに直交すると共に縦方向Vにも直交する。つまり、本実施形態では、当接部Tは、3次元直交座標系における各軸に対応する3方向から基材Bに当接する。
上段側半導体モジュール11の端子接続部55への接続に際しては、図2に示すように、縦方向Vに沿って端子接続部55と接続端子25の第1端部25aとを対向させた状態で、接続端子ユニット1が正極バスバー2P及び各相の出力バスバー(51,52,53)に当接するように、縦方向Vに沿って移動させる。具体的には、図2及び図7に示すように、接続端子ユニット1の縦方向当接部1aを正極バスバー2Pの上面に相当する縦方向受け部2aに当接させ、第1側方当接部1bを正極バスバー2Pの側面に相当する第1側方受け部2bに当接させ、第2側方当接部1cを各相の出力バスバー(51,52,53)の側面に相当する第2側方受け部2cに当接させる。
下段側半導体モジュール12の端子接続部55への接続に際しては、縦方向Vに沿って端子接続部55と接続端子25の第1端部25aとを対向させた状態で、接続端子ユニット1が各相の出力バスバー(51,52,53)及び負極バスバー2Nに当接するように、縦方向Vに沿って移動させる。具体的には、図2、図5及び図7に示すように、接続端子ユニット1の縦方向当接部1aを各相の出力バスバー(51,52,53)の上面に相当する縦方向受け部2aに当接させ、第1側方当接部1bを各相の出力バスバー(51,52,53)の側面に相当する第1側方受け部2bに当接させ、第2側方当接部1cを負極バスバー2Nの側面に相当する第2側方受け部2cに当接させる。
このように、接続端子ユニット1の端子モールド部20が、異なる3方向から位置決めされることで、端子接続部55及び接続端子25も適切に位置決めされる。その結果、端子接続部55と接続端子25とを適切に対向させて電気的に接続させることができる。具体的には、端子接続部55と接続端子25とは、僅かな隙間を有して対向し、この隙間には、銀ナノペーストや半田などの導電性接合材料が設けられる。端子接続部55と接続端子25とは、そのような導電性接合材料によって電気的に接続される。
図2から図7に示すように、端子モールド部20は、当該端子モールド部20が保持する複数の接続端子25の接続対象の半導体モジュール5に対して、縦方向Vに沿う縦方向視で少なくとも一部が重複する状態で配置される。さらに詳しくは、端子モールド部20は、当該端子モールド部20が保持する複数の接続端子25の接続対象の端子接続部55(対象端子接続部)に対して、縦方向視で重複する状態で配置される。端子モールド部20は、端子接続部55に縦方向Vで対向する複数の接続端子25を覆って、これらの接続端子25を保持している。従って、端子モールド部20は、当該端子接続部55(対象端子接続部)の全てに縦方向視で重複する状態で配置される。
このようにして、6つの接続端子ユニット1を各半導体モジュール5に接続することで、端子部を含めて、インバータ4の回路の全てが形成される(図3参照)。さらに、正極バスバー2P、各相の出力バスバー(51,52,53)、負極バスバー2N、半導体モジュール5、接続端子ユニット1を樹脂等によって一体的にモールドすることによって、図4に示すようにインバータユニット10が形成される。
上述したように、図6は、素子モールド部40が形成された後のインバータユニット10の断面図を示している。接続端子ユニット1の端子モールド部20には、縦方向Vに交差する方向に凹んだ凹部29が形成されている。素子モールド部40は、この凹部29を内部に含んで形成される。換言すれば、端子モールド部20は、素子モールド部40の内部に対応する位置に、縦方向Vに交差する方向に凹んだ凹部29を有する。素子モールド部40を形成する際に、この凹部29に樹脂等のモールド材料が入り込むため、接続端子ユニット1が素子モールド部40に対して縦方向Vに移動することを抑制することができる。つまり、凹部29は、素子モールド部40から接続端子ユニット1が抜けることを抑制する抜け止めとして機能する。
また、本実施形態では、図5及び図6等に示すように、接続端子25は、端子モールド部20の内部において縦方向Vに交差する方向へ曲がったモールド内曲げ部27(移動規制部60)を有する。これによって、接続端子25が端子モールド部20から抜けにくくなる。上述したように、素子モールド部40から端子モールド部20が抜けにくくなると共に、端子モールド部20から接続端子25が抜けにくくなり、接続端子ユニット1の信頼性が向上する。
素子モールド部40が形成されたインバータユニット10には、図5及び図6に示すように、インバータ制御装置8及びドライブ回路7が形成された制御基板80が接続される。具体的には、複数の接続端子25における端子接続部55に接続される側の端部(第1端部25a)とは反対側の端部(第2端部25b)が、半導体モジュール5の制御基板80に形成された複数の端子接続孔85を貫通して制御基板80に接続される。但し、複数の接続端子25を、複数の端子接続孔85に貫通させるための位置合わせは容易ではない。このため、端子モールド部20には、制御基板80に係合して、制御基板80の基板面に沿った方向の位置決めを行うための位置決め部23が形成されている。
本実施形態では、位置決め部23は、縦方向Vに沿って複数の接続端子25よりも制御基板80の側に突出した柱状に形成されている。柱状の位置決め部23は、制御基板80に形成された孔部(第1係合孔81,第2係合孔82)に係合する。本実施形態では、第1係合孔81及び第2係合孔82が制御基板80を貫通する貫通孔であり、柱状の位置決め部23が制御基板80を貫通する形態を例示している。また、本実施形態では、1つの接続端子ユニット1が、位置決め部23として2つの柱状部(第1柱状位置決め部21、第2柱状位置決め部22)を有する形態を例示している。また、2つの柱状部は、それぞれ制御基板80の側への突出長さが異なり、第2柱状位置決め部22に比べて第1柱状位置決め部21の突出長さの方が長い。これにより、先に一方の柱状部(第1柱状位置決め部21)のみを第1係合孔81に係合させて仮の位置決めを容易に行うことができる。1箇所の位置合わせが完了しているため、その後、他方の柱状部(第2柱状位置決め部22)も、容易に第2係合孔82に係合させて位置決めを完了させることができる。
ところで、制御基板80は板状の部材であり、反りや撓みなどが生じる場合がある。制御基板80に反りや撓みが生じると、縦方向Vに直交する方向での端子接続孔85の間隔が変わり、端子接続孔85を貫通して半田等によって固定されている接続端子25に応力が加わる可能性がある。この応力を吸収するため、例えば、図8に例示するように、接続端子25が、端子モールド部20の外部において(端子モールド部20の外部且つ制御基板80の側において)縦方向Vに交差する方向へ曲がったモールド外曲げ部28(低剛性部70)を有すると好適である。つまり、低剛性部70としてのモールド外曲げ部28が、複数の接続端子25における端子接続部55に接続される側の端部(第1端部25a)とは反対側の端部(第2端部25b)と、端子モールド部20との間に設けられていると好適である。
尚、図8には、図5及び図6を参照して上述したモールド内曲げ部27のような移動規制部60を有することなく、モールド外曲げ部28を有する形態を例示している。しかし、当然ながら端子モールド部20の内部に接続端子25の縦方向Vへの移動を規制する移動規制部60を有すると共に、端子モールド部20の外部にモールド外曲げ部28のような低剛性部70を有する形態であってもよい。移動規制部60は、図5、図6を参照して上述したようなモールド内曲げ部27のような形態に限らず、例えば図9に例示するように、膨隆部67であってもよい。
また、上記においては、端子モールド部20には、素子モールド部40の内部に対応する位置に、縦方向Vに交差する方向に凹んだ凹部29が形成されている形態を例示した。しかし、素子モールド部40から端子モールド部20が抜けにくくする上では、凹部29に限らず、図8に例示するように縦方向Vに交差する方向に突出した凸部30が形成されていてもよい。尚、図8には、凹部29と凸部30とが形成されている形態を例示しているが、凹部29を有することなく、凸部30のみが形成されていてもよい(図示省略)。
ところで、図8及び図9を参照して上述した形態では、複数の接続端子25における端子接続部55に接続される側の端部(第1端部25a)とは反対側の端部(第2端部25b)と、端子モールド部20との間に、低剛性部70が設けられている形態を例示した。しかし、低剛性部70は、複数の接続端子25における端子接続部55に接続される側の端部(第1端部25a)と、端子モールド部20との間に設けられていてもよい(図10参照)。低剛性部70が第2端部25bと端子モールド部20との間に設けられる場合には、上述したように、制御基板80に反りや撓みが乗じた場合の応力を吸収する効果が得られる。低剛性部70が第1端部25aと端子モールド部20との間に設けられる場合には、半導体モジュール5の反りや、接続端子25と端子接続部55とを接合する導電性接合材料の厚みのばらつきによる誤差を吸収して両者の接続性を向上させる効果が得られる。
図10には、第1端部25aと端子モールド部20との間に設けられる低剛性部70が、環状ばね部78として構成されている形態を例示している。環状ばね部78は、少なくとも縦方向Vに撓むばね状部であり、上述したように接続端子25と端子接続部55とを接合する際の誤差を吸収し易い。尚、上述したように、半導体モジュール5と端子モールド部20とは、素子モールド部40によって一体的にモールドされる。図10に示すように、低剛性部70は、素子モールド部40の内部に対応する位置に設けられている。接続端子ユニット1を半導体モジュール5に実装する際には、低剛性部70による弾性力を利用して誤差を吸収し、実装後には低剛性部70が樹脂でモールドされることで低剛性部70の弾性力を無くすことができる。これにより、使用環境下での振動等による影響を低減させることができる。例えば、振動により低剛性部70が共振を生じるおそれも低減されるので、インバータユニット10の長寿命化が期待できる。
図10には、第1端部25aと端子モールド部20との間に設けられる低剛性部70としてばね状部(環状ばね部78)を例示した。しかし、低剛性部70は、図11に示すように、第2端部25bと端子モールド部20との間に設けられる低剛性部70と同様に、縦方向Vに交差する方向へ曲がったモールド外曲げ部28であってもよい。図示は省略するが、同様に、第2端部25bと端子モールド部20との間に設けられる低剛性部70が、ばね状部(環状ばね部78)であってもよい。また、図10には、ばね状部として環状ばね部78を例示しているが、ばね状部は、弾性力を有するばね状であれば別の構造であってもよい。例えば、ばね状部は、図12に示すように、コイルばね部79であってもよい。
以上説明したように、本実施形態に係る接続端子ユニット1を用いることで、スイッチング素子13を含む半導体モジュール5の端子接続部55と、接続端子ユニット1とを適切に接続すると共に、チップ面に沿った方向に直交する方向視での投影面積をより小さくすることができる。
〔その他の実施形態〕
以下、その他の実施形態について説明する。尚、以下に説明する各実施形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施形態の構成と組み合わせて適用することも可能である。
(1)上記においては、インバータ4を構成する半導体モジュール5の端子接続部55に接続される接続端子ユニット1を例として説明した。しかし、接続端子ユニット1が接続される半導体モジュール5は、インバータ4を構成するものでなくてもよい。当然ながら、上述したように、6つの半導体モジュール5に対して6つの接続端子ユニット1が接続される形態に限らず、1つの半導体モジュール5に1つの接続端子ユニット1が接続される形態であってもよい。また、1つの半導体モジュール5に複数の接続端子ユニット1が接続される形態であってもよい。
(2)上記においては、縦方向Vに交差し、それぞれ異なる少なくとも2方向から基材Bに当接する側方当接部として、第1側方当接部1bと第2側方当接部1cとを有する形態を例示した。そして、第1側方当接部1b及び第2側方当接部1cは、互いに直交すると共に縦方向Vにも直交する方向から基材Bに当接する形態を例示した。しかし、第1側方当接部1b及び第2側方当接部1cは、交差している方向であれば、互いに直交していない方向から基材Bに当接してもよい。また、第1側方当接部1b及び第2側方当接部1cは、縦方向Vに交差している方向であれば、縦方向Vに直交していない方向から基材Bに当接してもよい。また、側方当接部は、1つであってもよい。例えば、同時に異なる2面に当接するようなノックピン等を用いて側方当接部を構成することができる。ノックピン等によって側方当接部を構成する場合、当接する方向が一義的に定まらない可能性があるが、縦方向Vに交差して、少なくとも2方向から当接すればよい。
(3)上記においては、各半導体モジュール5に端子接続部55が5つ形成され、各接続端子ユニットに接続端子25が5本設けられている形態を例示した。端子接続部55の数は、半導体モジュール5の構成によっても異なるため、端子接続部55は5つ未満であっても、6つ以上であってもよい。また、半導体モジュール5が有する端子接続部55の全てと、制御基板80等の他の回路とを接続する必要が無いような場合もある。従って、端子接続部55の数と、接続端子25の数とが異なっていてもよい。
(4)上記においては、1つの接続端子ユニット1に2つの位置決め部23が形成されている形態を例示した。しかし、1つの接続端子ユニット1に形成される位置決め部23は1つであってもよい。
(5)上記においては、6つ全ての接続端子ユニット1に、位置決め部23が形成されている形態を例示したが、一部の接続端子ユニット1にのみ位置決め部23が形成されていてもよい。1つの接続端子ユニット1に形成される位置決め部23が1つである場合においても、少なくとも1つの接続端子ユニット1と制御基板80との相対位置が規定されることで、接続端子25を制御基板80の端子接続孔85に貫通させる際の作業性は向上する。
〔実施形態の概要〕
以下、上記において説明した接続端子ユニット1の概要について簡単に説明する。
1つの態様として、接続端子ユニット(1)は、少なくとも1つのスイッチング素子(13)を含む半導体モジュール(5)に設けられた複数の端子接続部(55)に対向してそれぞれ接続される複数の接続端子(25)と、複数の前記接続端子(25)を保持する端子モールド部(20)と、を備え、前記端子モールド部(20)は、前記半導体モジュール(5)又は前記半導体モジュール(5)を支持する基材(B)に当接する当接部(T)を有し、前記当接部(T)は、前記端子接続部(55)に前記接続端子(25)が対向する方向である縦方向(V)から当接する縦方向当接部(1a)と、前記縦方向(V)に交差し、それぞれ異なる少なくとも2方向から当接する側方当接部(1b,1c)と、を有する。
この構成によれば、複数の接続端子(25)がそれぞれの端子接続部(55)に対向することによって、接続端子(25)と端子接続部(55)とが接続されるので、ボンディングワイヤー等を配線するための空間を必要としない。ここで、各接続端子(25)と各端子接続部(55)とを適切に対向させるためには、接続端子ユニット(1)と半導体モジュール(5)との相対位置が精度良く位置合わせされていることが好ましい。本構成によれば、縦方向(V)の相対位置が縦方向当接部(1a)によって規定され、縦方向(V)に交差する2方向の相対位置が側方当接部(1b,1c)によって規定される。つまり、接続端子ユニット(1)と半導体モジュール(5)との相対位置が3方向から規定されるので、各接続端子(25)と各端子接続部(55)との位置を精度良く位置合わせして、適切に対向させることができる。即ち、本構成に係る接続端子ユニット(1)によれば、半導体素子(13)を含む半導体モジュール(5)の端子接続部(55)に適切に接続できると共に、チップ面に沿った方向に直交する方向視での投影面積をより小さくすることができる。
ここで、前記端子モールド部(20)は、当該端子モールド部(20)が保持する複数の前記接続端子(25)の接続対象の前記半導体モジュール(5)に対して、前記縦方向(V)に沿う縦方向視で少なくとも一部が重複する状態で配置されると好適である。
この構成によれば、端子モールド部(20)が縦方向(V)視で半導体モジュール(5)と重複するので、半導体モジュール(5)のチップ面に沿った方向に直交する方向視での投影面積をより小さくすることができる。
ここで、前記接続端子(25)は、前記端子モールド部(20)の内部において前記接続端子(25)の前記縦方向(V)への移動を規制する移動規制部(60)を有すると好適である。
端子モールド部(20)の内部に、移動規制部(60)を有することによって、接続端子(25)が端子モールド部(20)から抜けにくくなる。その結果、接続端子ユニット(1)の信頼性が向上する。
ここで、前記移動規制部(60)は、前記端子モールド部(20)の内部において前記縦方向(V)に交差する方向へ曲がったモールド内曲げ部(27)であると好適である。
端子モールド部(20)の内部に、モールド内曲げ部(27)を有することによって、接続端子(25)が端子モールド部(20)から抜けにくくなる。従って、モールド内曲げ部(27)は、移動規制部(60)として好適な形態である。
また、前記接続端子(25)は、前記端子モールド部(20)の外部において前記接続端子(25)の他の部位よりも剛性が低い低剛性部(70)を有すると好適である。
接続端子(25)は、一方側の端部(25a)において半導体モジュール(5)の端子接続部(55)に接続されると共に、他方側の端部(25b)において、他の部材に接続される。他方側の端部(25b)が接続される他の部材には、例えば回路基板など、反りや撓み等の影響で形状に変化やばらつきがある部材の場合がある。また、半導体モジュール(5)も反りを生じている場合や、導電性接合材料の塗布厚のばらつきが大きい場合がある(接続先の状態にばらつきが生じている場合がある。)。接続端子(25)が、端子モールド部(20)の外部に低剛性部(70)を有すると、接続端子(25)の接続対象となるこれらの部材の形状や状態にばらつきや変化がある場合にも、その形状や状態の変化やばらつきを低剛性部(70)において吸収することができる。その結果、接続対象の部材の形状や状態に起因して生じた外力が、端子モールド部(20)や、半導体モジュール(5)の端子接続部(55)に与える影響を軽減させることができる。
また、前記低剛性部(70)は、前記縦方向(V)に交差する方向へ曲がったモールド外曲げ部(28)、又は、少なくとも前記縦方向(V)に撓むばね状部(78,79)であると好適である。
モールド外曲げ部(28)は、接続対象の部材の形状にばらつきや変化がある場合にも、その形状の変化やばらつきを吸収することができる形状である。従って、モールド外曲げ部(28)は、低剛性部(70)の構造として好適である。また、ばね状部(78,79)も、接続対象の部材の形状にばらつきや変化がある場合に、その形状の変化やばらつきを弾性力によって吸収することができる形状である。従って、ばね状部(78,79)も、低剛性部(70)の構造として好適である。
ここで、前記低剛性部(70)は、複数の前記接続端子(25)における前記端子接続部(55)に接続される側の端部(25a)とは反対側の端部(25b)と、前記端子モールド部(20)との間に設けられていると好適である。
上述したように、端子接続部(55)に接続される側の端部(25a)とは反対側の端部(25b)は、例えば回路基板など、反りや撓み等の影響で形状に変化やばらつきがある部材に接続されることがある。低剛性部(70)が上記の箇所に設けられていると、回路基板などの形状に変化やばらつきがあっても、それを低剛性部(70)において吸収することができる。
或いは、前記低剛性部(70)は、複数の前記接続端子(25)における前記端子接続部(55)に接続される側の端部(25a)と、前記端子モールド部(20)との間に設けられていると好適である。
低剛性部(70)がこの箇所に設けられていると、半導体モジュール(5)が反りを生じている場合や、導電性接合材料の塗布厚のばらつきが大きい場合であっても、そのような形状や状態の変化やばらつきを低剛性部(70)において吸収することができる。従って、半導体モジュール(5)への接続端子(25)の接続性が良くなり、信頼性が向上する。
前記半導体モジュール(5)と前記端子モールド部(20)とは、素子モールド部(40)によって一体的にモールドされるものであり、前記低剛性部(70)が、複数の前記接続端子(25)における前記端子接続部(55)に接続される側の端部(25a)と、前記端子モールド部(20)との間に設けられている場合、前記低剛性部(70)は、前記素子モールド部(40)の内部に対応する位置に設けられていると好適である。
この構成によれば、半導体モジュール(5)に接続端子(25)を接続する際には、低剛性部(70)の弾性力を利用して、半導体モジュール(5)の側の形状や状態の変化やばらつきを適切に吸収することができる。そして、半導体モジュール(5)に接続端子(25)が接続された後には、低剛性部(70)は素子モールド部(40)の内部にモールドされて、その弾性力は失われる。従って、使用環境における振動等によって、半導体モジュール(5)と接続端子(25)との接続箇所(端子接続部(55))に掛かる応力も低減される。従って、半導体モジュール(5)及び接続端子(25)を備えた装置の長寿命化も期待できる。
また、前記半導体モジュール(5)と前記端子モールド部(20)とは、素子モールド部(40)によって一体的にモールドされるものであり、前記端子モールド部(20)は、前記素子モールド部(40)の内部に対応する位置に、前記縦方向(V)に交差する方向に凹んだ凹部(29)又は突出した凸部(30)を有すると好適である。
端子モールド部(20)がこのような凹部(29)又は凸部(30)を有することで、素子モールド部(40)から接続端子ユニット(1)が縦方向(V)に抜ける可能性を低減することができる。
また、複数の前記接続端子(25)における前記端子接続部(55)に接続される側とは反対側の端部(25b)が、前記半導体モジュール(5)の制御回路(8)が形成された制御基板(80)に形成された複数の端子接続孔(85)を貫通して前記制御基板(80)に接続されるように構成され、前記端子モールド部(20)は、前記制御基板(80)に係合して、前記制御基板(80)の基板面に沿った方向の位置決めを行う位置決め部(23)を有すると好適である。
制御基板(80)に形成された複数の端子接続孔(85)に複数の接続端子(25)を適切に貫通させるためには、制御基板(80)と接続端子ユニット(1)との相対位置が精度良く位置合わせさせていることが好ましい。本構成によれば、端子モールド部(20)に形成された位置決め部(23)が制御基板(80)に係合することで、制御基板(80)と接続端子ユニット(1)とを精度良く位置合わせすることができる。その結果、複数の端子接続孔(85)に複数の接続端子(25)を容易且つ適切に貫通させることができる。
上述したように、前記端子モールド部(20)は、前記制御基板(80)に係合して、前記制御基板(80)の基板面に沿った方向の位置決めを行う位置決め部(23)を有する場合、前記位置決め部(23)は、前記縦方向(V)に沿って複数の前記接続端子(25)よりも前記制御基板(80)の側に突出した柱状に形成され、前記制御基板(80)に形成された孔部(81,82)に係合すると好適である。
この構成によれば、制御基板(80)の側に突出した柱状の位置決め部(23)が接続端子(25)よりも先に制御基板(80)に係合するため、接続端子(25)を制御基板(80)の端子接続孔(85)に貫通させる際には、制御基板(80)と接続端子ユニット(1)とが適切に位置合わせされている。従って、制御基板(80)に形成された複数の端子接続孔(85)に複数の接続端子(25)を容易且つ適切に貫通させることができる。
前記位置決め部(23)が柱状に形成される場合、前記位置決め部(23)は、前記制御基板(80)の側への突出長さが異なる2本の柱状部(21,22)を有すると好適である。
2本の柱状の位置決め部(23)を同時に制御基板に係合させる場合は、制御基板(80)と接続端子ユニット(1)との位置合わせに精度が要求される。しかし、制御基板(80)の側への突出長さが異なる2本の柱状部を有する場合には、突出長さが長い1本の柱状部(21)を先に制御基板(80)に係合させることができる。従って、2本の柱状の位置決め部(23)を同時に制御基板(80)に係合させる場合に比べて制御基板(80)と接続端子ユニット(1)との位置合わせが容易になる。そして、1本の柱状の位置決め部(21)が制御基板(80)に係合されている状態で、他方の柱状の位置決め部(22)を制御基板(80)に係合させればよいので、この際の位置合わせも容易になる。
よって、本構成によれば、制御基板(80)と接続端子ユニット(1)とを簡単且つ精度良く位置合わせして、制御基板(80)に形成された複数の端子接続孔(85)に複数の接続端子(25)を容易且つ適切に貫通させることができる。
1 :接続端子ユニット
1a :縦方向当接部
1b :第1側方当接部(側方当接部)
1c :第2側方当接部(側方当接部)
2N :負極バスバー(基材)
2P :正極バスバー(基材)
5 :半導体モジュール
7 :ドライブ回路
8 :インバータ制御装置(半導体モジュールの制御回路)
11 :上段側半導体モジュール(半導体モジュール)
12 :下段側半導体モジュール(半導体モジュール)
13 :スイッチング素子
20 :端子モールド部
21 :第1柱状位置決め部(突出長さが異なる2本の柱状部)
22 :第2柱状位置決め部(突出長さが異なる2本の柱状部)
23 :位置決め部
25 :接続端子
25a :第1端部(端子接続部に接続される側の端部)
25b :第2端部(端子接続部に接続される側とは反対側の端部)
27 :モールド内曲げ部(移動規制部)
28 :モールド外曲げ部(低剛性部)
29 :凹部
30 :凸部
40 :素子モールド部
51 :第1出力バスバー(基材)
52 :第2出力バスバー(基材)
53 :第3出力バスバー(基材)
55 :端子接続部
60 :移動規制部
67 :膨隆部(移動規制部)
70 :低剛性部
78 :環状ばね部(ばね状部)
79 :コイルばね部(ばね状部)
80 :制御基板
81 :第1係合孔(制御基板に形成された孔部)
82 :第2係合孔(制御基板に形成された孔部)
85 :端子接続孔
B :基材
H1 :第1横方向(縦方向に交差する方向)
H2 :第2横方向(縦方向に交差する方向)
T :当接部
V :縦方向

Claims (14)

  1. 少なくとも1つのスイッチング素子を含む半導体モジュールに設けられた複数の端子接続部に対向してそれぞれ接続される複数の接続端子と、
    複数の前記接続端子を保持する端子モールド部と、を備え、
    前記端子モールド部は、前記半導体モジュールを支持する基材に当接する当接部を有し、
    前記当接部は、前記端子接続部に前記接続端子が対向する方向である縦方向から当接する縦方向当接部と、前記縦方向に交差し、それぞれ異なる少なくとも2方向から当接する側方当接部と、を有する接続端子ユニット。
  2. 前記側方当接部は、第1側方当接部と第2側方当接部とを備え、
    前記第1側方当接部及び前記第2側方当接部は、互いに直交すると共に前記縦方向に直交する方向から基材に当接する、請求項1に記載の接続端子ユニット。
  3. 前記端子モールド部は、当該端子モールド部が保持する複数の前記接続端子の接続対象の前記半導体モジュールに対して、前記縦方向に沿う縦方向視で少なくとも一部が重複する状態で配置される請求項1又は2に記載の接続端子ユニット。
  4. 前記接続端子は、前記端子モールド部の内部において前記接続端子の前記縦方向への移動を規制する移動規制部を有する請求項1から3の何れか一項に記載の接続端子ユニット。
  5. 前記移動規制部は、前記縦方向に交差する方向へ曲がったモールド内曲げ部である請求項に記載の接続端子ユニット。
  6. 前記接続端子は、前記端子モールド部の外部において前記接続端子の他の部位よりも剛性が低い低剛性部を有する請求項1からの何れか一項に記載の接続端子ユニット。
  7. 前記低剛性部は、前記縦方向に交差する方向へ曲がったモールド外曲げ部、又は、少なくとも前記縦方向に撓むばね状部である請求項に記載の接続端子ユニット。
  8. 前記低剛性部は、複数の前記接続端子における前記端子接続部に接続される側の端部とは反対側の端部と、前記端子モールド部との間に設けられている請求項又はに記載の接続端子ユニット。
  9. 前記低剛性部は、複数の前記接続端子における前記端子接続部に接続される側の端部と、前記端子モールド部との間に設けられている請求項又はに記載の接続端子ユニット。
  10. 前記半導体モジュールと前記端子モールド部とは、素子モールド部によって一体的にモールドされるものであり、
    前記低剛性部は、前記素子モールド部の内部に対応する位置に設けられている請求項に記載の接続端子ユニット。
  11. 前記半導体モジュールと前記端子モールド部とは、素子モールド部によって一体的にモールドされるものであり、
    前記端子モールド部は、前記素子モールド部の内部に対応する位置に、前記縦方向に交差する方向に凹んだ凹部又は突出した凸部を有する請求項1から10の何れか一項に記載の接続端子ユニット。
  12. 複数の前記接続端子における前記端子接続部に接続される側とは反対側の端部が、前記半導体モジュールの制御回路が形成された制御基板に形成された複数の端子接続孔を貫通して前記制御基板に接続されるように構成され、
    前記端子モールド部は、前記制御基板に係合して、前記制御基板の基板面に沿った方向の位置決めを行う位置決め部を有する請求項1から11の何れか一項に記載の接続端子ユニット。
  13. 前記位置決め部は、前記縦方向に沿って複数の前記接続端子よりも前記制御基板の側に突出した柱状に形成され、前記制御基板に形成された孔部に係合する請求項12に記載の接続端子ユニット。
  14. 前記位置決め部は、前記制御基板の側への突出長さが異なる2本の柱状部を有する請求項13に記載の接続端子ユニット。
JP2019568982A 2018-01-31 2019-01-16 接続端子ユニット Active JP7040538B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018015928 2018-01-31
JP2018015928 2018-01-31
JP2018158291 2018-08-27
JP2018158291 2018-08-27
PCT/JP2019/001095 WO2019150950A1 (ja) 2018-01-31 2019-01-16 接続端子ユニット

Publications (2)

Publication Number Publication Date
JPWO2019150950A1 JPWO2019150950A1 (ja) 2021-01-07
JP7040538B2 true JP7040538B2 (ja) 2022-03-23

Family

ID=67479654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019568982A Active JP7040538B2 (ja) 2018-01-31 2019-01-16 接続端子ユニット

Country Status (5)

Country Link
US (1) US11404363B2 (ja)
EP (1) EP3726574A1 (ja)
JP (1) JP7040538B2 (ja)
CN (1) CN111630661B (ja)
WO (1) WO2019150950A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11070140B2 (en) * 2018-10-25 2021-07-20 Eaton Intelligent Power Limited Low inductance bus assembly and power converter apparatus including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010160916A (ja) 2009-01-06 2010-07-22 Mitsubishi Electric Corp 半導体装置およびそのコネクター
JP2010176922A (ja) 2009-01-27 2010-08-12 Sumitomo Wiring Syst Ltd 基板用コネクタ及び該基板用コネクタを実装したコネクタ付プリント基板
JP5259334B2 (ja) 2008-10-17 2013-08-07 リンテック株式会社 防眩性ハードコートフィルム及びそれを用いた偏光板
WO2015045648A1 (ja) 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP2017208382A (ja) 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556448Y2 (ja) 1974-03-28 1980-02-14
JPH0385655U (ja) 1989-12-21 1991-08-29
JPH05259334A (ja) * 1992-03-12 1993-10-08 Mitsubishi Electric Corp 半導体装置
JP5029139B2 (ja) * 2006-12-05 2012-09-19 株式会社豊田自動織機 車載用半導体装置及び車載用半導体装置の製造方法
JP5422466B2 (ja) * 2010-04-01 2014-02-19 日立オートモティブシステムズ株式会社 電力変換装置
JP2011253942A (ja) 2010-06-02 2011-12-15 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP5879238B2 (ja) * 2012-09-26 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2017050326A (ja) 2015-08-31 2017-03-09 株式会社豊田自動織機 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259334B2 (ja) 2008-10-17 2013-08-07 リンテック株式会社 防眩性ハードコートフィルム及びそれを用いた偏光板
JP2010160916A (ja) 2009-01-06 2010-07-22 Mitsubishi Electric Corp 半導体装置およびそのコネクター
JP2010176922A (ja) 2009-01-27 2010-08-12 Sumitomo Wiring Syst Ltd 基板用コネクタ及び該基板用コネクタを実装したコネクタ付プリント基板
WO2015045648A1 (ja) 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP2017208382A (ja) 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN111630661B (zh) 2023-10-24
JPWO2019150950A1 (ja) 2021-01-07
EP3726574A4 (en) 2020-10-21
US20210074617A1 (en) 2021-03-11
CN111630661A (zh) 2020-09-04
US11404363B2 (en) 2022-08-02
WO2019150950A1 (ja) 2019-08-08
EP3726574A1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
JP6753475B2 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP6252293B2 (ja) 半導体装置
EP2099119B1 (en) Power converter apparatus
US11538794B2 (en) Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member
JP6631562B2 (ja) 電流センサ装置
KR20160036505A (ko) 반도체 장치 및 그 제조 방법
US9123711B2 (en) Wiring member and semiconductor module having the same
JP6969501B2 (ja) 半導体装置
JP6805768B2 (ja) 半導体装置
US11431254B2 (en) Switching element unit and switching element module for use in an inverter circuit
JP7040538B2 (ja) 接続端子ユニット
CN108242436B (zh) 共接触部半导体器件封装
US11437305B2 (en) Semiconductor module
JP6123722B2 (ja) 半導体装置
JP2004134460A (ja) 半導体装置
US20220223502A1 (en) Semiconductor module
JP5062029B2 (ja) 半導体装置
JP2021103905A (ja) 回路装置及び回路装置の製造方法
JP2018033266A (ja) 電流センサ装置
JP3922698B2 (ja) 半導体装置
JP2020161683A (ja) 半導体装置及び半導体装置の製造方法
JP2018195751A (ja) 半導体装置
JP2020102524A (ja) スイッチング素子ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200610

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R150 Certificate of patent or registration of utility model

Ref document number: 7040538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150