JP2017208382A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017208382A
JP2017208382A JP2016097953A JP2016097953A JP2017208382A JP 2017208382 A JP2017208382 A JP 2017208382A JP 2016097953 A JP2016097953 A JP 2016097953A JP 2016097953 A JP2016097953 A JP 2016097953A JP 2017208382 A JP2017208382 A JP 2017208382A
Authority
JP
Japan
Prior art keywords
terminal
case
sensor
power device
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016097953A
Other languages
English (en)
Other versions
JP6559093B2 (ja
Inventor
基信 上甲
Motonobu Joko
基信 上甲
玲 米山
Rei Yoneyama
玲 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016097953A priority Critical patent/JP6559093B2/ja
Priority to US15/374,634 priority patent/US10290555B2/en
Priority to DE102017207382.9A priority patent/DE102017207382B4/de
Priority to CN201710343625.1A priority patent/CN107403793B/zh
Publication of JP2017208382A publication Critical patent/JP2017208382A/ja
Priority to US16/268,698 priority patent/US10861756B2/en
Application granted granted Critical
Publication of JP6559093B2 publication Critical patent/JP6559093B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】モジュールの種類を変更することが容易な半導体装置を提供する。【解決手段】パワーデバイスと、パワーデバイスの物理状態を測定し、物理状態に応じた信号を発信するセンサと、パワーデバイスの主電流が流れる主電極端子と、センサに接続されセンサからの信号を受けるセンサ用信号端子と、パワーデバイスを駆動する駆動電力を受ける駆動用端子と、パワーデバイス、センサ、主電極端子、センサ用信号端子および駆動用端子を収容する有底無蓋のケースとを備え、センサ用信号端子および駆動用端子は、ケースの内側壁面から離れて設けられた第１の端子および第２の端子とを有し、第１および第２の端子は、電気的に導通して２重構造をなす。【選択図】図８

Description

本発明は半導体装置に関し、特に電力用半導体装置に関する。
一般に、インテリジェントパワーモジュール（ＩＰＭ：Intelligent Power Module）は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、還流ダイオード（ＦＷＤ：Free Wheeling Diode））等のパワーデバイスを搭載すると共に、パワーデバイスの駆動を制御する機能も備えている。さらに、ＩＰＭにはパワーデバイスの温度、電流値等を検出して、それらの情報を信号として発信する種々のセンサも有しており、各センサが発信する信号を用いてパワーデバイスを過熱、過電流等から保護する機能を備えている。このようにパワーデバイスの駆動の制御機能および保護機能を備えたＩＰＭはパッケージ化され、例えば、特許文献１に開示されるように、インバータ装置の逆変換部等に使用される。
特開平６−３０３７７８号公報
特許文献１に開示されるように、従来のＩＰＭでは、パワーデバイス、センサ部、パワーデバイスの駆動の制御回路および保護動作の制御回路がパッケージ内に収められている。このため、駆動または保護動作の制御について仕様を変更する際には、ＩＰＭ全体での設計変更が必要となるだけでなく、ＩＰＭ以外のＩＧＢＴモジュール、ＭＯＳトランジスタモジュールとして構成しようとすると、大幅な設計変更が必要であり、製造コストが増大すると言う問題があった。
本発明は、上述の問題点を解決するためになされたもので、モジュールの種類を変更することが容易な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、パワーデバイスと、前記パワーデバイスの物理状態を測定し、前記物理状態に応じた信号を発信するセンサと、前記パワーデバイスの主電流が流れる主電極端子と、前記センサに接続され前記センサからの信号を受けるセンサ用信号端子と、前記パワーデバイスを駆動する駆動電力を受ける駆動用端子と、前記パワーデバイス、前記センサ、前記主電極端子、前記センサ用信号端子および前記駆動用端子を収容する有底無蓋のケースと、を備え、前記センサ用信号端子および前記駆動用端子は、前記ケースの内側壁面から離れて設けられた第１の端子および第２の端子を有し、前記第１および第２の端子は、電気的に導通して２重構造をなす。
本発明に係る半導体装置によれば、第１および第２の端子が電気的に導通して２重構造をなしているので、モジュールの種類を変更する場合には、モジュールの種類に応じて第１および第２の端子のうち一方を使用すれば良く、部品の共通化を実現して、製造コストの削減が可能となる。
本発明の前提技術を説明するためのＩＰＭの構成を示す分解図である。 本発明の前提技術を説明するためのＩＰＭの構成を示す断面図である。 本発明の前提技術を説明するためのＩＰＭのより具体的な構成を示す分解斜視図である。 本発明の前提技術を説明するためのＩＧＢＴモジュールの構成を示す断面図である。 異なるモジュール間で共通化されたコアブロックを示す断面図である。 共通化されたコアブロックを使用して構成されたＩＰＭを示す断面図である。 ユーザーＰＣＢを上方から見た平面図である。 本発明に係る実施の形態１のコアブロックの構成を示す断面図である。 本発明に係る実施の形態１のコアブロックを使用して構成されたＩＧＢＴモジュールを示す断面図である。 本発明に係る実施の形態１のコアブロックを使用して構成されたＩＰＭを示す断面図である。 ユーザーＰＣＢを上方から見た平面図である。 本発明に係る実施の形態２のコアブロックの構成を示す断面図である。 本発明に係る実施の形態２のコアブロックの構成を示す断面図である。 本発明に係る実施の形態２のコアブロックの構成を示す断面図である。 端子係合部および中継用端子の構成を示す斜視図である。 本発明に係る実施の形態２のコアブロックを使用して構成されたＩＰＭを示す断面図である。 本発明に係る実施の形態３のＩＧＢＴモジュールの構成を示す断面図である。 本発明に係る実施の形態３のＩＰＭの構成を示す断面図である。 ケース内に樹脂材を充填した構成を示す断面図である。 ケース内に樹脂材を充填した構成を示す断面図である。 ケース内に樹脂材を充填すると共に、ケースの開口部を蓋で覆った構成を示す断面図である。 ケース内に樹脂材を充填すると共に、ケースの開口部を蓋で覆った構成を示す断面図である。 ケースの開口部を覆う蓋の構成を示す断面図である。 プレスフィット端子の構成を示す図である。
＜はじめに＞
実施の形態の説明に先立って、本発明の前提技術について説明する。図１は、本発明の前提技術となるＩＰＭ７０の構成を示す分解図であり、コアブロック３０および制御基板３２の構成を模式的に示す断面図である。なお、コアブロックとは、パワーデバイスなどを含む半導体装置と、当該半導体装置を収容するケース等で構成されるモジュールの総称である。
図１に示すように、コアブロック３０では金属等のベース板３４の上に樹脂等の絶縁材で構成されたケース３６が配置される。ケース３６の内側において、ベース板３４上には配線パターン３８が、例えば、はんだ４０を介して接合されている。配線パターン３８の上面には絶縁基板４２が配置されている。絶縁基板４２の上面には配線パターン４４が配置され、配線パターン４４の上面にはパワーデバイス４６およびセンサ４７が、はんだ４８によって接合される。センサ４７はパワーデバイスの温度に応じた信号およびパワーデバイス４６を流れる電流に応じた信号など、パワーデバイスの物理状態を計測し、物理状態に応じた信号を発信する。なお、配線パターン３８および４４は、アルミナセラミックス等で構成される絶縁基板４２上に、例えばＤＣＢ（Direct Copper Bond）法で銅パターンを直接接合することで形成されている。
ケース３６の内側には、絶縁基板４２の外側にセンサ用信号端子２００および駆動用端子２２０と、主電極端子５６が配置されている。センサ用信号端子２００、駆動用端子２２０および主電極端子５６と絶縁基板４２の間には一定のスペースが設けられている。ここで、センサ用信号端子２００、駆動用端子２２０および主電極端子５６は複数設けられているが、図１においては重なっているため１本の端子として示されている。
センサ用信号端子２００はセンサ４７に接続され、センサ４７からの信号を受ける。駆動用端子２２０は、外部からパワーデバイス４６を駆動するための駆動電力を受け、パワーデバイス４６に供給する。また、主電極端子５６はパワーデバイス４６の主電流が流れる端子であり、パワーデバイス４６と主電極端子５６は電力配線用ボンディングワイヤ５８で接続される。また、パワーデバイス４６とセンサ用信号端子２００および駆動用端子２２０は信号配線用ボンディングワイヤ６０で接続される。
制御基板３２は、プリント基板６２を備え、プリント基板６２上には、図示されない回路パターンと、当該回路パターンによって互いに接続される集積回路６６および制御回路６８が設けられ、パワーデバイス４６の駆動の制御およびセンサ４７が出力する信号に応じたパワーデバイス４６の保護動作の制御を行う。また、プリント基板６２上には、外部入出力用端子６４が設けられている。
制御基板３２はケース３６の開口部からケース３６内に挿入され、センサ用信号端子２００および駆動用端子２２０がプリント基板６２に設けられたスルーホール（不図示）に挿入されて接合されることで、コアブロック３０と制御基板３２とが接続されてＩＰＭ７０を構成する。なお、センサ用信号端子２００および駆動用端子２２０と制御基板３２の接合方法には、はんだ付け、コネクタによる接続、超音波接合および溶接を用いることができる。
その後、ケース３６の開口部から樹脂材を流し入れて絶縁基板４２および絶縁基板４２に搭載されたパワーデバイス４６等を樹脂ＲＳで覆い、ケース３６の開口部を蓋７２で覆うことで、図２に示されるＩＰＭ７０が得られる。なお、蓋７２には制御基板３２上の外部入出力用端子６４の先端部が挿入されるスルーホール（不図示）が設けられており、外部入出力用端子６４の先端部が当該スルーホールを介して、外部に突出して構成となる。
図３は図２に示したＩＰＭ７０のより具体的な構成の一例を示す分解斜視図である。図３に示されるように、コアブロック３０の上部に制御基板３２が配置され、コアブロック３０と制御基板３２とは、センサ用信号端子２００および駆動用端子２２０を介して接続される。さらに制御基板３２の上部に蓋７２が配置される。なお、主電極端子５６は、ケース３６の壁面に埋め込まれ、その先端部がケース３６の壁面の端面から外部に突出する。
以上説明したように、ＩＰＭ７０では、コアブロック３０と制御基板３２は別個に構成されており、制御基板３２を独立して設計することが可能である。このため、駆動および保護動作の仕様変更を行う際には、制御基板３２のみを変更をすれば良く、仕様変更に際してＩＰＭ全体での設計変更を行う場合に比べて仕様の変更が容易になる。また、制御基板３２を独立させたことにより、コアブロック３０を標準化することが可能となり、開発期間の短縮が可能になる。
また、上記ではＩＰＭ７０の構成について説明したが、制御基板３２を有さず、単なるＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールとしてコアブロック３０を使用することもできる。図４はコアブロック３０を使用して構成されたＩＧＢＴモジュール８０を示す断面図である。なお、図４においては、図２を用いて説明したＩＰＭ７０と同一の構成については同一の符号を付し、重複する説明は省略する。
図４に示されるようにＩＧＢＴモジュール８０においては、センサ用信号端子２００および駆動用端子２２０は、主電極端子５６と同様にケース３６の側壁に埋め込まれ、その先端部がケース３６の壁面の端面から外部に突出する構成となっている。
このように、コアブロック３０を使用してＩＧＢＴモジュールおよびＭＯＳトランジスタモジュールを構成することができるが、ＩＰＭ７０とＩＧＢＴモジュール８０とでは、コアブロック３０を共通化できていない。
そこで発明者達は、ＩＰＭ、ＩＧＢＴモジュールおよびＭＯＳトランジスタモジュールで、コアブロックを共通化するための構成として、図５に示すコアブロック３０１を開発した。
図５は、コアブロック３０１を使用して構成されたＩＧＢＴモジュール８０１を示す断面図である。なお、図５においては、図２を用いて説明したＩＰＭ７０と同一の構成については同一の符号を付し、重複する説明は省略する。
図５に示されるようにＩＧＢＴモジュール８０１においては、センサ用信号端子２００および駆動用端子２２０の何れも、ケース３６の側壁に埋め込まれ、先端部がケース３６の壁面の端面から外部に突出する外部接続用端子ＯＴと、ケース３６の側壁には埋め込まれず、先端部がケース３６内から突出しない中継用端子ＲＴを有した２重構造となっている。すなわち、外部接続用端子ＯＴおよび中継用端子ＲＴは共通の端子パッドＴＰを有し、電気的に導通した構成となっている。従って、コアブロック３０１を使用してＩＧＢＴモジュール８０１を構成する場合は、外部接続用端子ＯＴを用いて外部との間で駆動電力信号および信号の入出力を行うことができる。一方、中継用端子ＲＴはケース３６内に収まっているので、蓋７２によってケース３６の開口部が覆われることで、中継用端子ＲＴが外部と接触することはない。
なお、図５においては、ケース３６の側壁に埋め込まれた主電極端子５６も、外部接続用端子ＯＴおよび中継用端子ＲＴも、プレスフィット端子で構成された例を示しているが、はんだ端子で構成しても良い。
図６は、コアブロック３０１を使用して構成されたＩＰＭ７０１を示す断面図である。なお、図６においては、図２を用いて説明したＩＰＭ７０と同一の構成については同一の符号を付し、重複する説明は省略する。
図６に示されるようにＩＰＭ７０１においては、センサ用信号端子２００および駆動用端子２２０の中継用端子ＲＴがプリント基板６２に設けられたスルーホール（不図示）に挿入されて接合されることで、コアブロック３０１と制御基板３２とが接続され、制御基板３２上に設けられた外部入出力用端子６４の先端部は、蓋７２に設けられたスルーホール（不図示）を介して外部に突出している。
ここで、ＩＰＭ７０１の上部には、ユーザープリント回路基板（ＰＣＢ：printed circuit board）５１が搭載されており、外部入出力用端子６４の先端部および主電極端子５６の先端部は、ユーザーＰＣＢ５１のスルーホール（不図示）に挿入されて接合されることで、ＩＰＭ７０１とユーザーＰＣＢ５１とが接続される。
ＩＰＭ７０１の制御基板３２は、パワーデバイスの駆動の制御回路および保護動作の制御回路を有し、パワーデバイスの駆動の制御およびセンサ４７が出力する信号に応じたパワーデバイスの保護動作の制御を行うが、ＩＰＭを動作させるための信号回路（フォトカプラ等）、電源回路、ＭＣＵ（memory control unit）等の電気部品は制御基板３２には搭載されていないので、ＩＰＭ７０１の使用者が所望するスペックに合わせてこれらの回路を設計し、ユーザーＰＣＢ５１に実装することとなる。
ここで問題となるのは、先端部がケース３６の壁面の端面から外部に突出する外部接続用端子ＯＴの存在である。外部接続用端子ＯＴは中継用端子ＲＴと電気的に導通しているので、先端部がユーザーＰＣＢ５１上の電気的な部品と接触することは望ましくない。そのため、外部接続用端子ＯＴの先端部も、ユーザーＰＣＢ５１に設けられたスルーホール（不図示）に挿入されて接合される構成となっている。もちろん、外部接続用端子ＯＴの先端部が挿入されたスルーホールは、互いに接触することなく、ユーザーＰＣＢ５１上の電気的な部品と接触することもない。
図７にユーザーＰＣＢ５１を上方から見た場合の平面図を示す。図７に示すように、ユーザーＰＣＢ５１においては、外部入出力用端子６４の配列位置に対応して設けられたスルーホールＴＨ１と、主電極端子５６の配列位置に対応して設けられたスルーホールＴＨ２と、外部接続用端子ＯＴの配列位置に対応して設けられたスルーホールＴＨ３とが設けられている。スルーホールＴＨ１〜ＴＨ３は何れも列をなすように複数設けられている。
このような構成において、スルーホールＴＨ３の配列よりも外側（ＩＰＭ７０１の上部ではない側）に設けられた電気部品を、例えば、スルーホールＴＨ１と電気的に接続させるためには、スルーホールＴＨ３の配列を迂回するような配線パターンＰＰを設けなければならず、ユーザーＰＣＢ５１の絶縁設計、パターン設計などの設計の自由度が損なわれる可能性が高い。そこで発明者達は、本発明としてさらに使い勝手の良いコアブロックを開発した。以下、本発明に係る実施の形態について説明する。
＜実施の形態１＞
図８は、本発明に係る実施の形態１のコアブロック１００の構成を示す断面図である。なお、図８においては、図２を用いて説明したＩＰＭ７０と同一の構成については同一の符号を付し、重複する説明は省略する。
図８に示されるようにコアブロック１００においては、センサ用信号端子２００および駆動用端子２２０の何れも、ケース３６の内側壁面から離れて設けられ、先端部がケース３６の外部に突出する外部接続用端子ＯＴ１（第１の端子）と先端部がケース３６内から突出しない中継用端子ＲＴ１（第２の端子）を有した２重構造となっている。すなわち、外部接続用端子ＯＴ１および中継用端子ＲＴ１は共通の端子パッドＴＰを有し、電気的に導通した構成となっている。従って、コアブロック１００を使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する場合は、外部接続用端子ＯＴ１を用いて外部との間で駆動電力および信号の入出力を行うことができる。
図９は、コアブロック１００を使用して構成されたＩＧＢＴモジュール８００を示す断面図である。図９に示されるようにＩＧＢＴモジュール８００においては、外部接続用端子ＯＴ１を用いて外部との間で駆動電力および信号の入出力を行う。
一方、中継用端子ＲＴ１はケース３６内に収まっているので、蓋７２によってケース３６の開口部が覆われることで、中継用端子ＲＴ１が外部と接触することはなく、容易にＩＧＢＴモジュールを得ることができる。
図１０は、コアブロック１００を使用して構成されたＩＰＭ７００を示す断面図である。なお、図１０においては、図６を用いて説明したＩＰＭ７０１と同一の構成については同一の符号を付し、重複する説明は省略する。
図１０に示されるようにＩＰＭ７００においては、センサ用信号端子２００および駆動用端子２２０の中継用端子ＲＴ１がプリント基板６２に設けられたスルーホール（不図示）に挿入されて接合されることで、コアブロック１００と制御基板３２とが接続され、制御基板３２との間で駆動電力および信号の入出力を行う。また、制御基板３２上に設けられた外部入出力用端子６４の先端部は、蓋７２に設けられたスルーホール（不図示）を介して外部に突出している。
一方、センサ用信号端子２００および駆動用端子２２０の外部接続用端子ＯＴ１は、ケース３６内に収まるように切断され、ケース３６から突出しない構成となっている。従って、ケース３６から突出するのは外部入出力用端子６４の先端部と、ケース３６の側壁に埋め込まれた主電極端子５６の先端部のみとなり、容易にＩＰＭを得ることができる。
なお、図１０においては、ケース３６の側壁に埋め込まれた主電極端子５６も、外部接続用端子ＯＴ１および中継用端子ＲＴ１も、プレスフィット端子で構成された例を示しているが、はんだ端子で構成しても良い。
ここで、ＩＰＭ７００の上部には、ユーザーＰＣＢ５０が搭載されており、外部入出力用端子６４の先端部および主電極端子５６の先端部は、ユーザーＰＣＢ５０のスルーホール（不図示）に挿入されて接合されることで、ＩＰＭ７００とユーザーＰＣＢ５０とが接続される。しかし、センサ用信号端子２００および駆動用端子２２０の外部接続用端子ＯＴ１は、ケース３６内に収まるように切断されているので、ユーザーＰＣＢ５０に接続されることはない。
図１１にユーザーＰＣＢ５１を上方から見た場合の平面図を示す。図１１に示すように、ユーザーＰＣＢ５１においては、外部入出力用端子６４の配列位置に対応して設けられたスルーホールＴＨ１と、主電極端子５６の配列位置に対応して設けられたスルーホールＴＨ２とが設けられている。スルーホールＴＨ１およびＴＨ２は何れも列をなすように複数設けられている。
このような構成において、ＩＰＭ７００の上部ではない側に設けられた電気部品を、例えば、スルーホールＴＨ１と電気的に接続させるためには、両者の間には障害物等がないので、直線的な配線パターンＰＰ１を設けることができ、ユーザーＰＣＢ５０の絶縁設計、パターン設計などの設計の自由度が損なわれることはない。
このように、本発明に係る実施の形態１のコアブロック１００においては、センサ用信号端子２００および駆動用端子２２０の何れも、ケース３６の内側壁面から離れて設けられ、先端部がケース３６の壁面の端面から外部に突出する外部接続用端子ＯＴ１と先端部がケース３６内から突出しない中継用端子ＲＴ１を有した２重構造となっているので、ＩＰＭを構成する際には不要な外部接続用端子ＯＴ１を切断すれば良く、ＩＰＭ、ＩＧＢＴモジュールおよびＭＯＳトランジスタモジュールで、コアブロックを完全に共通化することができ、製造コストの削減が可能となる。また、コアブロック１００を標準化すれば、開発期間の短縮が可能になる。
また、コアブロック１００と制御基板３２は別個に構成されており、制御基板３２を独立して設計することが可能である。このため、駆動および保護動作の仕様変更を行う際には、制御基板３２のみを変更をすれば良く、仕様変更に際してＩＰＭ全体での設計変更を行う場合に比べて仕様の変更が容易になる。
＜実施の形態２＞
図１２は、本発明に係る実施の形態２のコアブロック１００Ａの構成を示す断面図である。なお、図１２においては、図２を用いて説明したＩＰＭ７０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１２に示されるようにコアブロック１００Ａにおいては、センサ用信号端子２００および駆動用端子２２０の何れも設けられてはおらず、ケース３６にはセンサ用信号端子２００および駆動用端子２２０を取り付けるための端子係合部ＴＥが設けられているだけである。また、パワーデバイス４６とセンサ用信号端子２００および駆動用端子２２０とを接続する信号配線用ボンディングワイヤも設けられていない。
このようにコアブロック１００Ａを使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する場合は、図１３に示すように、外部接続用端子ＯＴ２（第１の端子）を端子係合部ＴＥに取り付けてセンサ用信号端子２００および駆動用端子２２０とすることで、外部との間で駆動電力および信号の入出力を行うことができる。
すなわち、外部接続用端子ＯＴ２は、先端部がケース３６の壁面の端面から外部に突出する長さを有しており、端子係合部ＴＥに取り付け、端子パッドＴＰとパワーデバイス４６とを接続する信号配線用ボンディングワイヤ６０を設けることで、外部接続用端子ＯＴ２とパワーデバイス４６とが電気的に接続されることとなり、容易にＩＧＢＴモジュールを得ることができる。
また、コアブロック１００Ａを使用してＩＰＭを構成する場合は、図１４に示すように、中継用端子ＲＴ２（第２の端子）を端子係合部ＴＥに取り付けてセンサ用信号端子２００および駆動用端子２２０とする。そして、端子パッドＴＰとパワーデバイス４６とを接続する信号配線用ボンディングワイヤ６０を設けることで、中継用端子ＲＴ２とパワーデバイス４６とが電気的に接続されることとなり、容易にＩＰＭを得ることができる。
ここで、端子係合部ＴＥおよび中継用端子ＲＴ２の構成の一例を図１５に示す。図１５に示すように端子係合部ＴＥは、ケース３６の壁面の延在方向に沿って配置された樹脂で構成される端子ブロックＴＢに複数設けられている。端子係合部ＴＥのそれぞれは、中継用端子ＲＴ２の端子部ＴＴおよび端子パッドＴＰが挿入可能に端子ブロックＴＢに設けられた溝によって構成されている。この溝に中継用端子ＲＴ２を挿入し熱溶着することで、中継用端子ＲＴ２を端子係合部ＴＥに固定することができる。なお、図１５における中継用端子ＲＴ２は、はんだ端子の例を示しているがプレスフィット端子であっても良い。また、外部接続用端子ＯＴ２も同様に固定できることは言うまでもない。
図１６は、コアブロック１００Ａを使用してＩＰＭを構成する場合に、中継用端子ＲＴ２を端子係合部ＴＥに取り付け、中継用端子ＲＴ２がプリント基板６２に設けられたスルーホール（不図示）に挿入されて接合されることで、コアブロック１００Ａと制御基板３２とが接続された構成を示している。ＩＰＭにおいては外部接続用端子は不要であるので図１６では設けられていない。
このように、本発明に係る実施の形態２のコアブロック１００Ａにおいては、センサ用信号端子２００および駆動用端子２２０の何れも、外部接続用端子ＯＴ２および中継用端子ＲＴ２をモジュールの形態に合わせて取り付ける構造となっているので、ＩＰＭを構成する際には中継用端子ＲＴ２を取り付け、外部接続用端子ＯＴ２は取り付けない構成とすれば良く、ＩＰＭ、ＩＧＢＴモジュールおよびＭＯＳトランジスタモジュールで、コアブロックを完全に共通化することができ、製造コストの削減が可能となる。また、コアブロック１００Ａを標準化すれば、開発期間の短縮が可能になる。
なお、コアブロック１００Ａと制御基板３２は別個に構成されており、仕様の変更が容易になることは言うまでもない。
＜実施の形態３＞
以上説明した実施の形態１および実施の形態２においては、ＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールは、外部接続用端子を用いて駆動電力および信号の入出力を行う構成を示したが、中継用端子を用いて駆動電力および信号の入出力を行う構成とすることもできる。
図１７は、コアブロック１００Ａを使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する場合において、中継用端子ＲＴ２を用いて駆動電力および信号の入出力を行う構成を示す断面図である。
すなわち、図１７に示されるようにコアブロック１００Ａにおいては、中継用端子ＲＴ２を端子係合部ＴＥに取り付け、中継用端子ＲＴ２が内部配線基板３２１を構成するプリント基板６２１に設けられたスルーホール（不図示）に挿入されて接合されることで、コアブロック１００Ａと内部配線基板３２１とが接続された構成を示している。内部配線基板３２１は、プリント基板６２１を備え、プリント基板６２１上には、図示されない内部配線パターンが設けられている。また、プリント基板６２１上には、外部入出力用端子６４１が設けられており、外部入出力用端子６４１と中継用端子ＲＴ２とは内部配線パターンにより電気的に接続されている。従って、パワーデバイス４６は、信号配線用ボンディングワイヤ６０、中継用端子ＲＴ２および内部配線パターンを介して外部入出力用端子６４１と電気的に接続されており、外部との間で駆動電力および信号の入出力を行うことができる。
外部入出力用端子６４１は、プリント基板６２１上の任意の位置に設けることができ、外部入出力用端子６４１の設計の自由度が増すことになる。
また、図１８にはコアブロック１００Ａを使用してＩＰＭを構成する場合に、中継用端子ＲＴ２を端子係合部ＴＥに取り付け、中継用端子ＲＴ２がプリント基板６２に設けられたスルーホール（不図示）に挿入されて接合されることで、コアブロック１００Ａと制御基板３２とが接続された構成を示している。なお、ＩＰＭにおいては外部接続用端子は不要であるので図１８では設けられていない。もちろん、プリント基板６２上に設けられる外部入出力用端子６４の位置も任意に設定可能であり、外部入出力用端子６４の設計の自由度が増すことで、さらに上方に配置されるユーザーＰＣＢの設計の自由度も増すことになる。
なお、図１７においてはコアブロック１００Ａを使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する例を説明したが、図８を用いて説明した実施の形態１のコアブロック１００を使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する場合にも内部配線基板３２１は同様に適用可能である。
＜変形例１＞
図１９は、コアブロック１００Ａを使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する場合において、ケース３６内に樹脂材を充填して、絶縁基板４２および絶縁基板４２に搭載されたパワーデバイス４６等を樹脂ＲＳで封止した構成を開示している。
また、図２０は、コアブロック１００Ａを使用してＩＰＭを構成する場合において、ケース３６内に樹脂材を充填して、絶縁基板４２および絶縁基板４２に搭載されたパワーデバイス４６等だけでなく、中継用端子ＲＴ２および制御基板３２も樹脂ＲＳで封止した構成を開示している。
このようにケース３６内を樹脂ＲＳで封止すると、樹脂ＲＳが固まることである程度の強度を有する固体となり、ケース３６内の構成を保護することができる。特に、外部接続用端子ＯＴ２および中継用端子ＲＴ２が外部応力により変形することを防止でき、製品出荷後に中継用端子ＲＴ２が変形することによる製品不良の発生を低減できる。この効果は、中継用端子ＲＴ２をプレスフィット端子で構成した場合に特に有効である。
なお、図１９および図２０においてはコアブロック１００Ａを使用する例を説明したが、図８を用いて説明した実施の形態１のコアブロック１００を使用する場合にもケース３６内を樹脂ＲＳで封止することは有効である。
＜変形例２＞
図２１は、コアブロック１００Ａを使用してＩＧＢＴモジュールまたはＭＯＳトランジスタモジュールを構成する場合において、ケース３６内に樹脂材を充填すると共に、ケース３６の開口部を蓋ＣＶ１で覆った構成を開示している。
図２１に示すように、ケース３６内から樹脂ＲＳを貫通して突出する外部接続用端子ＯＴ２、およびケース３６の壁面の端面から外部に突出する主電極端子５６は、樹脂で構成される蓋ＣＶ１に設けられたスルーホール（不図示）を介して、蓋ＣＶ１の上面から外部に突出している。
図２２は、コアブロック１００Ａを使用してＩＰＭを構成する場合において、ケース３６内に樹脂材を充填すると共に、ケース３６の開口部を蓋ＣＶ１で覆った構成を開示している。
図２２に示すように、ケース３６内から樹脂ＲＳを貫通して突出する外部入出力用端子６４、およびケース３６の壁面の端面から外部に突出する主電極端子５６は、樹脂で構成される蓋ＣＶ１に設けられたスルーホール（不図示）を介して、蓋ＣＶ１の上面から外部に突出している。
ここで、蓋ＣＶ１はケース３６内に樹脂材を充填する前にケース３６の開口部を覆うように設けられ、樹脂材は蓋ＣＶ１に設けた樹脂導入ホール（不図示）から導入する構成となっている。このため、外部接続用端子ＯＴ２および外部入出力用端子６４が、蓋ＣＶ１に設けられたスルーホール（不図示）に挿入された状態で樹脂材が導入されることとなり、樹脂材導入の際の外部応力により外部接続用端子ＯＴ２および外部入出力用端子６４が変形することを防止できる。
なお、図２１では、外部接続用端子ＯＴ２および主電極端子５６が蓋ＣＶ１を貫通する構成を示したが、この場合、外部接続用端子ＯＴ２および主電極端子５６の位置は、コアブロック１００Ａの構成で規定されてしまう。
しかし、図２３に示す蓋ＣＶ２のように、内部に制御端子１５および電極端子１６を内蔵し、制御端子１５の一方端に外部接続用端子ＯＴ２を接続し、制御端子１５の他方端は蓋ＣＶ２の上面の任意の位置から突出させ、また、電極端子１６の一方端に主電極端子５６を接続し、制御端子１５の他方端は蓋ＣＶ２の上面の任意の位置から突出させた構成とすることで、外部接続用端子ＯＴ２および主電極端子５６の位置を実質的に任意に設定することが可能となる。
なお、この場合、外部接続用端子ＯＴ２および主電極端子５６はプレスフィット端子で構成し、制御端子１５および電極端子１６の一方端には、プレスフィット端子が挿入されるスルーホールを設けるものとする。
ここで、外部接続用端子ＯＴ２を例に採って、図２４を用いてプレスフィット端子の構成について説明する。図２４に示すようにプレスフィット端子は先端のプレスフィット部ＰＦがバネ性を有するようにニードルアイ形状となっており、プレスフィット部ＰＦよりも狭いスルーホールＴＨに挿入されることで、スルーホールＴＨの内壁と接触を保つことができる。
また、制御端子１５に設けられるスルーホールＴＨは、その内面およびホールの周囲が例えば銅メッキで被覆されてメッキ層ＰＬ１となっており、さらにメッキ層ＰＬ１の表面が例えばスズメッキで被覆されてメッキ層ＰＬ２となっており、プレスフィット部ＰＦとの間の電気抵抗を低減する構成となっている。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１５ 制御端子、１６ 電極端子、３２ 制御基板、３６ ケース、４６ パワーデバイス、４７ センサ、５６ 主電極端子、６４，６４１ 外部入出力用端子、２００ センサ用信号端子、２２０ 駆動用端子、３２１ 内部配線基板、ＣＶ１，ＣＶ２ 蓋、ＯＴ１，ＯＴ２ 外部接続用端子、ＲＳ 樹脂、ＲＴ１，ＲＴ２ 中継用端子、ＴＥ 端子係合部。

Claims (11)

  1. パワーデバイスと、
    前記パワーデバイスの物理状態を測定し、前記物理状態に応じた信号を発信するセンサと、
    前記パワーデバイスの主電流が流れる主電極端子と、
    前記センサに接続され前記センサからの信号を受けるセンサ用信号端子と、
    前記パワーデバイスを駆動する駆動電力を受ける駆動用端子と、
    前記パワーデバイス、前記センサ、前記主電極端子、前記センサ用信号端子および前記駆動用端子を収容する有底無蓋のケースと、を備え、
    前記センサ用信号端子および前記駆動用端子は、
    前記ケースの内側壁面から離れて設けられた第１の端子および第２の端子を有し、前記第１および第２の端子は、電気的に導通して２重構造をなす半導体装置。
  2. 前記第１の端子は、
    先端部が前記ケースの上面から外部に突出する長さを有し、外部との間で前記信号および前記駆動電力の入出力を行い、
    前記第２の端子は、
    先端部が前記ケースの上面から外部に突出しない長さを有する、請求項１記載の半導体装置。
  3. 前記半導体装置は、
    前記ケース内の前記パワーデバイスの上方に配置され、前記パワーデバイスの駆動を制御する制御基板をさらに備え、
    前記第１および第２の端子は、
    先端部が前記ケースの上面から外部に突出しない長さを有し、
    前記第２の端子は、先端部が前記制御基板に接続される長さを有し、前記制御基板との間で前記信号および前記駆動電力の入出力を行う、請求項１記載の半導体装置。
  4. パワーデバイスと、
    前記パワーデバイスの物理状態を測定し、前記物理状態に応じた信号を発信するセンサと、
    前記パワーデバイスの主電流が流れる主電極端子と、
    前記センサに接続されるセンサ用信号端子と、
    前記パワーデバイスを駆動するための駆動電力を受ける駆動用端子と、
    前記パワーデバイス、前記センサ、前記主電極端子、前記センサ用信号端子および前記駆動用端子を収容する有底無蓋のケースと、を備え、
    前記センサ用信号端子および前記駆動用端子は、
    前記ケースの内側壁面から離れて設けられ、先端部が前記ケースの上面から外部に突出する長さの第１の端子または、先端部が前記ケースの上面から外部に突出しない長さの第２の端子を有し、
    前記第１および第２の端子は、前記ケース内に設けられた端子係合部に取り付けられる半導体装置。
  5. 前記第１の端子が前記端子係合部に取り付けられ、
    外部との間で前記信号および前記駆動電力の入出力を行う、請求項４記載の半導体装置。
  6. 前記半導体装置は、
    前記ケース内の前記パワーデバイスの上方に配置され、前記パワーデバイスの駆動を制御する制御基板をさらに備え、
    前記第２の端子が前記端子係合部に取り付けられ、
    前記第２の端子は、先端部が前記制御基板に接続される長さを有し、前記制御基板との間で前記信号および前記駆動電力の入出力を行う、請求項４記載の半導体装置。
  7. 前記半導体装置は、
    前記ケース内の前記パワーデバイスの上方に配置され、先端部が前記ケースの上面から外部に突出する長さの外部入出力用端子と、前記外部入出力用端子に続続された配線パターンとを有した内部配線基板をさらに備え、
    前記第２の端子が前記端子係合部に取り付けられ、
    前記第２の端子は、先端部が前記内部配線基板に接続される長さを有し、前記配線パターンおよび前記外部入出力用端子を介して、外部との間で前記信号および前記駆動電力の入出力を行う、請求項４記載の半導体装置。
  8. 前記ケース内は、樹脂で充填される、請求項１または請求項４記載の半導体装置。
  9. 前記ケース内は、樹脂で充填され、
    前記ケースの上面を覆うように設けられた蓋をさらに備え、
    前記第１の端子は、前記蓋を貫通して前記蓋の上面から外部に突出する、請求項２または請求項５記載の半導体装置。
  10. 前記制御基板は、
    先端部が前記ケースの上面から外部に突出する長さの外部入出力用端子を有し、
    前記ケース内は、樹脂で充填され、
    前記ケースの上面を覆うように設けられた蓋をさらに備え、
    前記外部入出力用端子は、前記蓋を貫通して前記蓋の上面から外部に突出する、請求項３または請求項６記載の半導体装置。
  11. 前記ケース内は、樹脂で充填され、
    前記ケースの上面を覆うように設けられた蓋をさらに備え、
    前記主電極端子は、先端部が前記ケースの上面から外部に突出する長さを有し、
    前記蓋は、制御端子および電極端子を内蔵し、
    前記制御端子の一方端に前記第１の端子を接続し、前記制御端子の他方端は前記蓋の上面から外部に突出し、
    前記電極端子の一方端に前記主電極端子を接続し、前記電極端子の他方端は前記蓋の上面から外部に突出し、
    前記主電極端子および前記第１の端子は、プレスフィット端子を含む、請求項２または請求項５記載の半導体装置。
JP2016097953A 2016-05-16 2016-05-16 半導体装置 Active JP6559093B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016097953A JP6559093B2 (ja) 2016-05-16 2016-05-16 半導体装置
US15/374,634 US10290555B2 (en) 2016-05-16 2016-12-09 Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall
DE102017207382.9A DE102017207382B4 (de) 2016-05-16 2017-05-03 Halbleitervorrichtung
CN201710343625.1A CN107403793B (zh) 2016-05-16 2017-05-16 半导体装置
US16/268,698 US10861756B2 (en) 2016-05-16 2019-02-06 Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016097953A JP6559093B2 (ja) 2016-05-16 2016-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2017208382A true JP2017208382A (ja) 2017-11-24
JP6559093B2 JP6559093B2 (ja) 2019-08-14

Family

ID=60163379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016097953A Active JP6559093B2 (ja) 2016-05-16 2016-05-16 半導体装置

Country Status (4)

Country Link
US (2) US10290555B2 (ja)
JP (1) JP6559093B2 (ja)
CN (1) CN107403793B (ja)
DE (1) DE102017207382B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019150950A1 (ja) * 2018-01-31 2019-08-08 アイシン・エィ・ダブリュ株式会社 接続端子ユニット
JP2021114511A (ja) * 2020-01-17 2021-08-05 三菱電機株式会社 電力変換装置
US11462445B2 (en) 2020-08-24 2022-10-04 Fuji Electric Co., Ltd. Semiconductor module and semiconductor-module deterioration detecting method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111971793A (zh) * 2018-04-18 2020-11-20 三菱电机株式会社 半导体模块
JP6897628B2 (ja) * 2018-04-26 2021-07-07 株式会社デンソー 半導体装置
CN110085565A (zh) * 2019-06-06 2019-08-02 昆山铼铄精密五金有限公司 功率器件外壳端子、外壳以及加工工艺
DE102019125108A1 (de) * 2019-09-18 2021-03-18 Audi Ag Leistungselektronikanordnung umfassend eine Leiterplatte und ein Leistungsmodul, Verfahren zur Herstellung einer Leistungselektronikanordnung, Kraftfahrzeug umfassend eine Leistungselektronikanordnung
EP3896726A1 (de) 2020-04-17 2021-10-20 Siemens Aktiengesellschaft Halbleitermodul mit einem gehäuse
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块
EP4227986A1 (en) * 2022-02-10 2023-08-16 Infineon Technologies AG Power semiconductor module arrangement and methods for producing a semiconductor arrangement
EP4270466A1 (en) * 2022-04-25 2023-11-01 Infineon Technologies AG Power semiconductor module arrangements and methods for producing power semiconductor module arrangements

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153907A (ja) * 1993-11-29 1995-06-16 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JPH1116937A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd パワー半導体モジュールの端子構造
DE19914741A1 (de) * 1999-03-31 2000-10-12 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
JP2009099645A (ja) * 2007-10-15 2009-05-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011238691A (ja) * 2010-05-07 2011-11-24 Mitsubishi Electric Corp 半導体装置
US20120025393A1 (en) * 2010-07-30 2012-02-02 Infineon Technologies Ag Power Semiconductor Module, Method for Producing a Power Semiconductor Module and a Housing Element for a Power Semiconductor Module
JP2015220295A (ja) * 2014-05-15 2015-12-07 三菱電機株式会社 パワーモジュール及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303778A (ja) 1993-04-14 1994-10-28 Hitachi Ltd インバータ装置
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
DE10122363B4 (de) * 2001-05-09 2007-11-29 Infineon Technologies Ag Halbleitermodul
JP4410242B2 (ja) 2006-12-27 2010-02-03 三菱電機株式会社 電子制御装置及びその製造方法
JP5249283B2 (ja) 2010-05-10 2013-07-31 デクセリアルズ株式会社 緑色発光蛍光体粒子及びその製造方法、並びに、色変換シート、発光装置及び画像表示装置組立体
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
JP6455364B2 (ja) 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153907A (ja) * 1993-11-29 1995-06-16 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JPH1116937A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd パワー半導体モジュールの端子構造
DE19914741A1 (de) * 1999-03-31 2000-10-12 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP2004022705A (ja) * 2002-06-14 2004-01-22 Mitsubishi Electric Corp パワーモジュール
JP2009099645A (ja) * 2007-10-15 2009-05-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011238691A (ja) * 2010-05-07 2011-11-24 Mitsubishi Electric Corp 半導体装置
US20120025393A1 (en) * 2010-07-30 2012-02-02 Infineon Technologies Ag Power Semiconductor Module, Method for Producing a Power Semiconductor Module and a Housing Element for a Power Semiconductor Module
JP2015220295A (ja) * 2014-05-15 2015-12-07 三菱電機株式会社 パワーモジュール及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019150950A1 (ja) * 2018-01-31 2019-08-08 アイシン・エィ・ダブリュ株式会社 接続端子ユニット
JPWO2019150950A1 (ja) * 2018-01-31 2021-01-07 アイシン・エィ・ダブリュ株式会社 接続端子ユニット
JP7040538B2 (ja) 2018-01-31 2022-03-23 株式会社アイシン 接続端子ユニット
US11404363B2 (en) 2018-01-31 2022-08-02 Aisin Corporation Connection terminal unit
JP2021114511A (ja) * 2020-01-17 2021-08-05 三菱電機株式会社 電力変換装置
US11462445B2 (en) 2020-08-24 2022-10-04 Fuji Electric Co., Ltd. Semiconductor module and semiconductor-module deterioration detecting method

Also Published As

Publication number Publication date
CN107403793B (zh) 2020-03-24
JP6559093B2 (ja) 2019-08-14
US20190172763A1 (en) 2019-06-06
US10861756B2 (en) 2020-12-08
DE102017207382B4 (de) 2020-01-02
CN107403793A (zh) 2017-11-28
US10290555B2 (en) 2019-05-14
DE102017207382A1 (de) 2017-11-16
US20170330810A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6559093B2 (ja) 半導体装置
WO2018066420A1 (ja) 半導体装置
JP2007305983A (ja) パワー半導体モジュール
CN105684147B (zh) 半导体模块及其制造方法
US9922906B2 (en) Electronic device and manufacturing method of electronic device
US11315850B2 (en) Semiconductor device
CN102201402A (zh) 半导体装置
CN110582847B (zh) 半导体模块
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2008218688A (ja) 半導体装置
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP2021072329A (ja) パワー半導体装置
JP6450853B2 (ja) 電子装置
CN205406513U (zh) 半导体装置
CN102403294B (zh) 半导体器件
JP2006054245A (ja) 半導体装置
JP2011066281A (ja) 発熱デバイス
KR100325669B1 (ko) 반도체 패키지
JP2002335060A (ja) 回路基板
JP2013207168A (ja) 半導体モジュール
JPH0648875Y2 (ja) 半導体装置
JP2020077725A (ja) 半導体装置
JP2001111267A (ja) 電子制御装置及びその製造方法
JP2011066282A (ja) 発熱デバイス装置
JP2005353977A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190716

R150 Certificate of patent or registration of utility model

Ref document number: 6559093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250