JP6450853B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6450853B2
JP6450853B2 JP2017540354A JP2017540354A JP6450853B2 JP 6450853 B2 JP6450853 B2 JP 6450853B2 JP 2017540354 A JP2017540354 A JP 2017540354A JP 2017540354 A JP2017540354 A JP 2017540354A JP 6450853 B2 JP6450853 B2 JP 6450853B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
wiring
power
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017540354A
Other languages
English (en)
Other versions
JPWO2017046841A1 (ja
Inventor
晋二 西園
晋二 西園
忠 清水
忠 清水
知宏 西山
知宏 西山
紀和 本橋
紀和 本橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2017046841A1 publication Critical patent/JPWO2017046841A1/ja
Application granted granted Critical
Publication of JP6450853B2 publication Critical patent/JP6450853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子装置に関し、例えば、モータ駆動用の電子装置に好適に利用できるものである。
特開２０１３−６２９５９号公報（特許文献１）、特開２０１１−１７６９９９号公報（特許文献２）および特開２００４−２９７８４７号公報（特許文献３）には、モータ駆動装置に関する技術が記載されている。
特開２０１３−６２９５９号公報 特開２０１１−１７６９９９号公報 特開２００４−２９７８４７号公報
モータ駆動などに用いられる電子装置において、性能を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、電子装置は、第１配線基板と、前記第１配線基板と対向する第２配線基板と、スイッチング用のパワートランジスタを有する第１半導体装置と、前記第１半導体装置を駆動する駆動回路を有する第２半導体装置と、を有している。電子装置は、更に、外部から供給された第１電源電圧を第２電源電圧に変換する電圧生成回路を有する第３半導体装置と、前記第３半導体装置から供給された前記第２電源電圧により動作し、前記第２半導体装置を制御する制御回路を有する第４半導体装置と、を有している。前記第１配線基板は、前記第１配線基板と前記第２配線基板との間を電気的に接続する複数の接続部材がそれぞれ挿通される複数の第１孔部を有している。前記第１半導体装置は、前記第２配線基板上に搭載されている。前記第２半導体装置および前記第４半導体装置は、前記第１配線基板の前記第１主面において、前記複数の第１孔部が配列する第１領域を介して互いに隣り合う第２領域および第３領域のうち、前記第２領域に搭載されている。前記第３半導体装置は、前記第１配線基板の前記第２主面において、前記第２領域の反対側に位置する第４領域と前記第３領域の反対側に位置する第５領域のうち、前記第５領域に搭載されている。
一実施の形態によれば、電子装置の性能を向上させることができる。
一実施の形態の電子装置を用いたモータ駆動システムを示す回路図である。 一実施の形態の電子装置を用いたモータ駆動システム全体を示す模式図である。 一実施の形態の電子装置を用いたモータ駆動システム全体を示す模式図である。 自動車の制御システムを示す説明図である。 自動車の制御システムを示す説明図である。 モータに取り付けられた一実施の形態の電子装置を示す説明図である。 図６の一部を拡大して示す部分拡大断面図である。 図６の一部を拡大して示す部分拡大断面図である。 パワー用配線基板の上面図である。 制御用配線基板の上面図である。 制御用配線基板の下面図である。 半導体装置の上面図である。 図１２の半導体装置の下面図である。 図１２の半導体装置の平面透視図である。 図１２の半導体装置の断面図である。 図１２の半導体装置の断面図である。 図１２の半導体装置の断面図である。 図１２の半導体装置の断面図である。 半導体装置の上面図である。 図１９の半導体装置の下面図である。 図１９の半導体装置の平面透視図である。 図１９の半導体装置の断面図である。 図１９の半導体装置の断面図である。 半導体装置の上面図である。 図２４の半導体装置の平面透視図である。 図２４の半導体装置の断面図である。 半導体装置の上面図である。 図２７の装置の平面透視図である。 図２７の半導体装置の断面図である。 制御用配線基板の上面側の平面透視図である。 制御用配線基板の上面側の平面透視図である。 制御用配線基板の上面側の平面透視図である。 制御用配線基板の上面側の平面透視図である。 制御用配線基板の下面側の平面透視図である。 制御用配線基板の下面側の平面透視図である。 制御用配線基板の下面側の平面透視図である。 制御用配線基板の下面側の平面透視図である。 制御用配線基板の上面上に図１９の半導体装置が搭載された構造の断面図である。 制御用配線基板の上面上に図１９の半導体装置が搭載された構造の断面図である。 制御用配線基板の下面上に図２４の半導体装置が搭載された構造の断面図である。 制御用配線基板の下面上に図２４の半導体装置が搭載された構造の断面図である。 制御用配線基板の下面上に図２７の半導体装置が搭載された構造の断面図である。 制御用配線基板の下面上に図２７の半導体装置が搭載された構造の断面図である。 制御用配線基板の下面図である。 電子装置の一部を示す断面図である。 電子装置の一部を示す断面図である。 電子装置の一部を示す断面図である。 電子装置の一部を示す断面図である。 制御用配線基板の下面側の平面透視図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。特に、本明細書中で用いる「円形状」は「真円の形状」に限定されるものではなく、所謂「真円ではない略円形状」も含むものとする。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態）
＜回路構成について＞
図１は、本実施の形態の電子装置を用いたモータ駆動システムを示す回路図である。
図１に示されるモータ駆動システムは、パワー系回路構成部ＰＫと、制御系回路構成部ＳＫと、を有しており、パワー系回路構成部ＰＫは、後述のパワー用配線基板ＰＢ１およびその上に搭載された電子部品により構成され、制御系回路構成部ＳＫは、後述の制御用配線基板ＰＢ２およびその上に搭載された電子部品により構成されている。
なお、図１において、点線で囲まれた領域内の回路構成が、パワー系回路構成部ＰＫに対応し、一点鎖線で囲まれた領域内の回路構成が、制御系回路構成部ＳＫに対応している。
制御系回路構成部ＳＫは、レギュレータ（レギュレータ回路部、電圧生成回路部）ＲＥと、制御回路部ＣＴと、ドライバ回路部（プリドライバ回路部、駆動回路部）ＤＲとを含んでいる。パワー系回路構成部ＰＫは、パワーＭＯＳＦＥＴ（パワートランジスタ）１，２，３，４，５，６と抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９とを含んでおり、インバータ回路を構成している。
なお、本願において、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と言うときは、ゲート絶縁膜として酸化膜を用いる場合だけでなく、ゲート絶縁膜として酸化膜以外の絶縁膜を用いる場合も含むものとする。
パワー系回路構成部ＰＫ（インバータ回路）に供給された直流電力は、パワー系回路構成部ＰＫ（インバータ回路）で交流電力に変換されて、モータＭＯＴに供給されるようになっている。モータＭＯＴは、パワー系回路構成部ＰＫから供給された交流電力によって駆動される。パワー系回路構成部ＰＫは、制御系回路構成部ＳＫによって制御される。
まず、パワー系回路構成部ＰＫについて具体的に説明する。
パワー系回路構成部ＰＫにおいては、パワーＭＯＳＦＥＴ１とパワーＭＯＳＦＥＴ２とが、電源電位（電源電圧）ＶＩＮが供給される端子ＴＥ１とグランド電位（グランド電圧）ＧＮＤが供給される端子ＴＥ２との間に、直列に接続されている。グランド電位ＧＮＤは、基準電位（基準電圧）とみなすこともできる。パワーＭＯＳＦＥＴ１がハイサイド用ＭＯＳＦＥＴに対応し、パワーＭＯＳＦＥＴ２がロウサイド用ＭＯＳＦＥＴに対応している。パワーＭＯＳＦＥＴ１のドレインは、端子ＴＥ１（電源電位ＶＩＮ）に接続され、パワーＭＯＳＦＥＴ１のソースは、パワーＭＯＳＦＥＴ２のドレインに接続され、パワーＭＯＳＦＥＴ２のソースは、抵抗（シャント抵抗）Ｒ１を介して、端子ＴＥ２（グランド電位ＧＮＤ）に接続されている。パワーＭＯＳＦＥＴ１とパワーＭＯＳＦＥＴ２との接続点は、モータＭＯＴ（より特定的にはモータＭＯＴのＵ相コイルＵＣ）に接続された端子ＴＥ３に接続されている。パワーＭＯＳＦＥＴ１のゲートは、抵抗Ｒ２を介して、制御系回路構成部ＳＫのドライバ回路部ＤＲに接続され、また、パワーＭＯＳＦＥＴ２のゲートは、抵抗Ｒ３を介して、制御系回路構成部ＳＫのドライバ回路部ＤＲに接続されている。
また、パワー系回路構成部ＰＫにおいては、パワーＭＯＳＦＥＴ３とパワーＭＯＳＦＥＴ４とが、電源電位ＶＩＮが供給される端子ＴＥ１とグランド電位ＧＮＤが供給される端子ＴＥ２との間に、直列に接続されている。パワーＭＯＳＦＥＴ３がハイサイド用ＭＯＳＦＥＴに対応し、パワーＭＯＳＦＥＴ４がロウサイド用ＭＯＳＦＥＴに対応している。パワーＭＯＳＦＥＴ３のドレインは、端子ＴＥ１（電源電位ＶＩＮ）に接続され、パワーＭＯＳＦＥＴ３のソースは、パワーＭＯＳＦＥＴ４のドレインに接続され、パワーＭＯＳＦＥＴ４のソースは、抵抗（シャント抵抗）Ｒ４を介して、端子ＴＥ２（グランド電位ＧＮＤ）に接続されている。パワーＭＯＳＦＥＴ３とパワーＭＯＳＦＥＴ４との接続点は、モータＭＯＴ（より特定的にはモータＭＯＴのＶ相コイルＶＣ）に接続された端子ＴＥ３に接続されている。パワーＭＯＳＦＥＴ３のゲートは、抵抗Ｒ５を介して、制御系回路構成部ＳＫのドライバ回路部ＤＲに接続され、また、パワーＭＯＳＦＥＴ４のゲートは、抵抗Ｒ６を介して、制御系回路構成部ＳＫのドライバ回路部ＤＲに接続されている。
また、パワー系回路構成部ＰＫにおいては、パワーＭＯＳＦＥＴ５とパワーＭＯＳＦＥＴ６とが、電源電位ＶＩＮが供給される端子ＴＥ１とグランド電位ＧＮＤが供給される端子ＴＥ２との間に、直列に接続されている。パワーＭＯＳＦＥＴ５がハイサイド用ＭＯＳＦＥＴに対応し、パワーＭＯＳＦＥＴ６がロウサイド用ＭＯＳＦＥＴに対応している。パワーＭＯＳＦＥＴ５のドレインは、端子ＴＥ１（電源電位ＶＩＮ）に接続され、パワーＭＯＳＦＥＴ５のソースは、パワーＭＯＳＦＥＴ６のドレインに接続され、パワーＭＯＳＦＥＴ６のソースは、抵抗（シャント抵抗）Ｒ７を介して、端子ＴＥ２（グランド電位ＧＮＤ）に接続されている。パワーＭＯＳＦＥＴ５とパワーＭＯＳＦＥＴ６との接続点は、モータＭＯＴ（より特定的にはモータＭＯＴのＷ相コイルＷＣ）に接続された端子ＴＥ３に接続されている。パワーＭＯＳＦＥＴ５のゲートは、抵抗Ｒ８を介して、制御系回路構成部ＳＫのドライバ回路部ＤＲに接続され、また、パワーＭＯＳＦＥＴ６のゲートは、抵抗Ｒ９を介して、制御系回路構成部ＳＫのドライバ回路部ＤＲに接続されている。
なお、端子ＴＥ１は、後述のパワー用配線基板ＰＢ１の孔ＨＰ１か、あるいは、孔ＨＰ１に挿通した後述の電源接続用ピンＰＮ１に対応している。また、端子ＴＥ２は、後述のパワー用配線基板ＰＢ１の孔ＨＰ２か、あるいは、孔ＨＰ２に挿通した後述のグランド接続用ピンＰＮ２に対応している。また、端子ＴＥ３は、後述のパワー用配線基板ＰＢ１の孔ＨＭ１か、あるいは、孔ＨＭ１に挿通した後述の接続ピンＢＢ１に対応している。また、端子ＴＥ４は、後述のパワー用配線基板ＰＢ１の孔ＨＭ２か、あるいは、孔ＨＭ２に挿通した後述の接続ピンＢＢ２に対応している。また、端子ＴＥ５は、後述のパワー用配線基板ＰＢ１の孔ＨＭ３か、あるいは、孔ＨＭ３に挿通した後述の接続ピンＢＢ３に対応している。
モータＭＯＴのＵ相コイルＵＣ、Ｖ相コイルＶＣおよびＷ相コイルＷＣは、パワー系回路構成部ＰＫの端子ＴＥ３，ＴＥ４，ＴＥ５にそれぞれ接続され、パワー系回路構成部ＰＫの端子ＴＥ３，ＴＥ４，ＴＥ５から供給された交流電力によってモータＭＯＴが駆動される。
なお、電源電位ＶＩＮとグランド電位ＧＮＤとの間に直列に接続された一対のＭＯＳＦＥＴのうち、電源電位ＶＩＮ側（すなわち高電位側）のＭＯＳＦＥＴが、ハイサイド用ＭＯＳＦＥＴに対応し、グランド電位ＧＮＤ側（すなわち低電位側）のＭＯＳＦＥＴが、ロウサイド用ＭＯＳＦＥＴに対応する。ハイサイド用ＭＯＳＦＥＴは、ハイサイドスイッチ用の電界効果トランジスタであり、ロウサイド用ＭＯＳＦＥＴは、ロウサイドスイッチ用の電界効果トランジスタである。パワーＭＯＳＦＥＴ１，２，３，４，５，６は、それぞれ、スイッチング用のパワートランジスタとみなすことができる。
次に、制御系回路構成部ＳＫについて説明する。
制御系回路構成部ＳＫは、レギュレータＲＥと、制御回路部ＣＴと、ドライバ回路部ＤＲとを含んでいる。レギュレータＲＥは、外部から供給された電源電位（電源電圧）ＶＩＮを電圧（電源電位、電源電圧）Ｖ１に変換し、変換されたその電圧Ｖ１を制御回路部ＣＴに供給する電圧生成回路部である。制御回路部ＣＴは、ドライバ回路部ＤＲを制御する制御回路部である。ドライバ回路部ＤＲは、パワー系回路構成部ＰＫのパワーＭＯＳＦＥＴ１，２，３，４，５，６を駆動する駆動回路部である。以下、制御系回路構成部ＳＫについて具体的に説明する。
電源電位ＶＩＮとグランド電位ＧＮＤは、制御系回路構成部ＳＫにも供給される。すなわち、電源電位ＶＩＮが、端子ＴＥ６に供給され、グランド電位ＧＮＤが、端子ＴＥ７に供給される。端子ＴＥ６は、後述の制御用配線基板ＰＢ２における電源用ケーブルＣＢ１の接続部に対応し、端子ＴＥ７は、後述の制御用配線基板ＰＢ２におけるグランド用ケーブルＣＢ２の接続部に対応している。
電源電位ＶＩＮが供給される端子ＴＥ６とグランド電位ＧＮＤが供給される端子ＴＥ７とに、レギュレータＲＥが接続されている。また、電源電位ＶＩＮが供給される端子ＴＥ６とグランド電位ＧＮＤが供給される端子ＴＥ７とに、ドライバ回路部ＤＲが接続されている。また、グランド電位ＧＮＤが供給される端子ＴＥ７に、制御回路部ＣＴが接続されている。このため、端子ＴＥ６に供給された電源電位ＶＩＮは、レギュレータＲＥとドライバ回路部ＤＲとに供給され、端子ＴＥ７に供給されたグランド電位ＧＮＤは、レギュレータＲＥと制御回路部ＣＴとドライバ回路部ＤＲとに供給される。
端子ＴＥ６に供給された電源電位ＶＩＮは、レギュレータＲＥに入力されてレギュレータＲＥで所定の電圧（定電圧）Ｖ１に変換され、レギュレータＲＥで生成された電圧Ｖ１が制御回路部ＣＴおよびドライバ回路部ＤＲに供給される。電圧Ｖ１は、例えば、電源電位（電源電圧）ＶＩＮよりも低い定電圧である。レギュレータＲＥから制御回路部ＣＴに供給された電圧Ｖ１は、制御回路部ＣＴの動作電圧として用いられる。すなわち、制御回路部ＣＴは、レギュレータＲＥから供給された電圧Ｖ１によって、動作することができる。
ドライバ回路部ＤＲは、パワー系回路構成部ＰＫのパワーＭＯＳＦＥＴ１，２，３，４，５，６を駆動する回路であり、制御回路部ＣＴによって制御される。ドライバ回路部ＤＲは、パワー系回路構成部ＰＫのパワーＭＯＳＦＥＴ１，２，３，４，５，６の各ゲートにゲート信号（ゲート電圧）を供給する。制御回路部ＣＴがドライバ回路部ＤＲを制御し、ドライバ回路部ＤＲからパワーＭＯＳＦＥＴ１，２，３，４，５，６の各ゲートに供給されるゲート信号によって、パワーＭＯＳＦＥＴ１，２，３，４，５，６のそれぞれのオン／オフを制御することができる。従って、制御系回路構成部ＳＫは、パワー系回路構成部ＰＫを制御することができる。
パワーＭＯＳＦＥＴ２のソースと端子ＴＥ２（グランド電位ＧＮＤ）との間には、抵抗Ｒ１が介在し、パワーＭＯＳＦＥＴ４のソースと端子ＴＥ２（グランド電位ＧＮＤ）との間には、抵抗Ｒ４が介在し、パワーＭＯＳＦＥＴ６のソースと端子ＴＥ２（グランド電位ＧＮＤ）との間には、抵抗Ｒ７が介在している。各抵抗Ｒ１，Ｒ４，Ｒ７の両端は、ドライバ回路部ＤＲ内の検出回路に接続されている。抵抗Ｒ１，Ｒ４，Ｒ７に印加される電圧をドライバ回路部ＤＲ内の検出回路で検知することにより、モータＭＯＴのＵ相コイル、Ｖ相コイル、およびＷ相コイルにそれぞれ流れる電流を検出することができる。例えば、ドライバ回路部ＤＲは、抵抗Ｒ１，Ｒ４，Ｒ７のそれぞれに流れる電流を検出し、その検出電流を利用して、パワー系回路構成部ＰＫからモータＭＯＴに供給される電力が所望の波形になるように、パワーＭＯＳＦＥＴ１，２，３，４，５，６を駆動（制御）することができる。
このように、図１に示されるモータ駆動システムにおいては、制御系回路構成部ＳＫによってパワー系回路構成部ＰＫ（インバータ回路）を制御することにより、端子ＴＥ１，ＴＥ２からパワー系回路構成部ＰＫに供給された直流電力を交流電力に変換して端子ＴＥ３，ＴＥ４，ＴＥ５からモータＭＯＴに供給し、モータＭＯＴを駆動することができる。
＜全体構成について＞
図２および図３は、本実施の形態の電子装置を用いたモータ駆動システム全体を示す模式図である。図２には、側面図が示され、図３には、斜視図が示されているが、図３では、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との積層体をカバーする部材は、図示を省略している。なお、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とは、いずれも配線基板であるが、パワー用配線基板ＰＢ１は、上記パワー系回路構成部ＰＫを形成するための配線基板であり、制御用配線基板ＰＢ２は、上記制御系回路構成部ＳＫを形成するための配線基板である。
図２および図３に示されるモータ駆動システムにおいては、モータＭＯＴにパワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とが取り付けられている。具体的には、モータＭＯＴの上部（上面）に、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とが、下から順に積み重なるようにして、取り付けられている。
モータＭＯＴは、例えば、燃料ポンプ（後述の燃料ポンプＰＭに対応）用のモータであり、シャフトＳＦＴとともに回転するインペラ（羽根車）ＩＭＰを有している。上述のように、パワー用配線基板ＰＢ１およびその上に搭載された電子部品（図２および図３では図示せず）により、上記パワー系回路構成部ＰＫが形成され、制御用配線基板ＰＢ２およびその上に搭載された電子部品（図２および図３では図示せず）により、上記制御系回路構成部ＳＫが形成される。上記パワー系回路構成部ＰＫから供給された交流電力により、モータＭＯＴのシャフトＳＦＴが回転し、それによって、モータＭＯＴのシャフトＳＦＴに固定されたインペラＩＭＰが回転するようになっている。
パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２は、モータＭＯＴの上部に、積み重なるように、取り付けられているため、パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２のそれぞれの平面寸法は、モータＭＯＴの平面寸法と同等以下であることが望ましい。但し、モータＭＯＴの平面形状は、円形であるため、モータＭＯＴの平面形状に合わせて、パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２のそれぞれの平面形状も、同一平面寸法（直径または面積）の円形状とすれば、実装スペースに無駄が生じることなく空間を有効に活用することができるため、より好ましい。
また、モータＭＯＴの上面には、インペラＩＭＰの回転によって吸い上げた燃料を吐出する吐出口（管、配管）ＴＫが設けられている。吐出口ＴＫは、管状の部材であり、燃料が通過できるように構成されている。この吐出口ＴＫが貫通するように、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とにそれぞれ貫通孔が設けられている。このため、吐出口ＴＫは、モータＭＯＴの上面から、パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２の各貫通孔を通って、モータＭＯＴの上方に突出している。パワー用配線基板ＰＢ１における吐出口ＴＫが通る貫通孔（後述の孔ＨＴ１に対応）と、制御用配線基板ＰＢ２における吐出口ＴＫが通る貫通孔（後述の孔ＨＴ２に対応）とは、平面視において重なっている。
図２および図３では、インペラＩＭＰの回転によって吸い上げられた燃料の流れＧＳＦを、矢印で模式的に示してある。図２および図３において、矢印（ＧＳＦ）で示されるように、インペラＩＭＰの回転によって吸入口ＧＫから吸い上げられた燃料は、モータＭＯＴ内における燃料が通過可能な空間（スペース）を通って、モータＭＯＴ内から吐出口ＴＫに流れ、吐出口ＴＫから、モータＭＯＴの外部に送られる。吐出口ＴＫには、燃料用の管（図示せず）などがつなげられており、インペラＩＭＰの回転によって吸い上げられた燃料は、モータＭＯＴから吐出口ＴＫおよび燃料用の管などを通って、後述のエンジンＥＮＧに送られる。
図４および図５は、自動車の制御システムを示す説明図である。なお、図５が、燃料ポンプＰＭに上記図１〜図３のモータ駆動システムを適用した場合に対応している。また、図面を見やすくするために、燃料タンクＧＴ内に貯えられた燃料ＧＳについては、ハッチングを付してある。
図４および図５に示される自動車の制御システムにおいては、燃料タンクＧＴ内に貯えられた燃料ＧＳが、燃料ポンプＰＭによって吸い上げられてエンジンＥＮＧに供給されるようになっている。図４および図５では、燃料ポンプＰＭから燃料用の管などを通ってエンジンＥＮＧに送られる燃料ＧＳの流れＧＳＦを、矢印で模式的に示してある。エンジンＥＮＧは、エンジン制御用のＥＣＵ（Electronic Control Unit：電子制御ユニット）１１によって制御される。
図４の場合は、エンジン制御用のＥＣＵ１１が、燃料ポンプＰＭも直接制御する。すなわち、エンジン制御用のＥＣＵ１１が、モータ駆動用の電力を燃料ポンプＰＭに供給し、それによって、燃料ポンプＰＭのモータを駆動する。そして、エンジン制御用のＥＣＵ１１は、燃料ポンプＰＭに供給するモータ駆動用の電力を制御することによって、燃料ポンプＰＭのモータを制御し、それによって、燃料タンクＧＴから燃料ポンプＰＭによりエンジンＥＮＧに供給される燃料ＧＳの量を制御する。
図５の場合は、燃料ポンプＰＭに取り付けられた燃料ポンプ制御用のＥＣＵ１２が、燃料ポンプＰＭを制御する。すなわち、燃料ポンプ制御用のＥＣＵ１２が、モータ駆動用の電力を燃料ポンプＰＭに供給し、それによって、燃料ポンプＰＭのモータを駆動する。そして、燃料ポンプ制御用のＥＣＵ１２は、燃料ポンプＰＭに供給するモータ駆動用の電力を制御することによって、燃料ポンプＰＭのモータを制御し、それによって、燃料タンクＧＴから燃料ポンプＰＭによりエンジンＥＮＧに供給される燃料ＧＳの量を制御する。エンジン制御用のＥＣＵ１１と、燃料ポンプ制御用のＥＣＵ１２との間では、必要に応じて、エンジン制御用のＥＣＵ１１から燃料ポンプ制御用のＥＣＵ１２への指令信号（制御信号）や、燃料ポンプ制御用のＥＣＵ１２からエンジン制御用のＥＣＵ１１へのフィードバック信号が伝送される。
すなわち、図４の場合は、エンジン制御用のＥＣＵ１１が、燃料ポンプ制御用のＥＣＵ１２に相当するものも兼ねており、燃料ポンプＰＭには、燃料ポンプ制御用のＥＣＵ１２に相当するものは取り付けられていない。一方、図５の場合は、燃料ポンプ制御用のＥＣＵ１２が、エンジン制御用のＥＣＵ１１から分離され、燃料ポンプＰＭに取り付けられている。
図４の場合は、エンジン制御用のＥＣＵ１１が、燃料ポンプ制御用のＥＣＵ１２に相当するものも兼ねており、燃料ポンプＰＭから比較的離れた位置にあるエンジン制御用のＥＣＵ１１から燃料ポンプＰＭにモータ駆動用の電力が供給される。このため、電力損失が大きくなってしまう。また、自動車内の配線配置のための重量増加とそれに伴う燃費悪化、及び必要なスペース増加が発生する。
それに対して、図５の場合は、燃料ポンプ制御用のＥＣＵ１２が燃料ポンプＰＭに取り付けられており、燃料ポンプ制御用のＥＣＵ１２は、燃料ポンプＰＭに近接している。燃料ポンプＰＭに取り付けられたエンジン制御用のＥＣＵ１２から燃料ポンプＰＭにモータ駆動用の電力が供給されるため、電力損失を抑制することができる。また、自動車内の配線配置のための重量増加を削減し、必要なスペースも減らすことができる。
なお、図５の場合の燃料ポンプ制御用のＥＣＵ１２および燃料ポンプＰＭが、上記図１〜図３に示されるモータ駆動システムに対応している。すなわち、上記図１〜図３に示されるモータＭＯＴは、燃料ポンプＰＭのモータに対応している。そして、燃料ポンプ制御用のＥＣＵ１２の回路構成は、上記図１に示される回路構成のうち、モータＭＯＴ以外の回路構成（上記パワー系回路構成部ＰＫおよび上記制御系回路構成部ＳＫ）に対応している。このため、燃料ポンプ制御用のＥＣＵ１２は、上記図２および図３のパワー用配線基板ＰＢ１およびその上に搭載された電子部品（図２および図３では図示せず）と、制御用配線基板ＰＢ２およびその上に搭載された電子部品（図２および図３では図示せず）と、により、構成されている。
＜電子装置の構成について＞
図６は、モータＭＯＴに取り付けられた本実施の形態の電子装置を示す説明図である。図６は、断面図に対応しているが、モータＭＯＴの内部断面構造については、図示を省略している。また、図７および図８は、図６の一部を拡大して示す部分拡大断面図である。このうち、図７には、パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２と接続ピンＰＮ（ＰＮ１，ＰＮ２，ＰＮ３）とを接続する構造が示され、図８には、パワー用配線基板ＰＢ１と接続ピンＢＢ（ＢＢ１，ＢＢ２，ＢＢ３）とを接続する構造が示されている。
上記図２および図３を参照して説明したが、図６にも示されるように、モータＭＯＴの上面（上部）に、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とが、下から順に積み重なるようにして、取り付けられている。図６に示されるように、パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２は、例えばネジ（固定用ネジ、固定部材）ＮＧ１によってモータＭＯＴに取り付けられて固定されており、モータＭＯＴとパワー用配線基板ＰＢ１との間と、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との間には、所定の隙間が介在している。
具体的には、図６に示されるように、制御用配線基板ＰＢ２には、ネジＮＧ１が挿通される孔（貫通孔）ＮＨ２が形成されており、また、パワー用配線基板ＰＢ１にも、ネジＮＧ１が挿通される孔（貫通孔）ＮＨ１が形成されている。モータＭＯＴの上部には、ネジＮＧ１をネジ止めするためのネジ穴ＮＨ３が形成されている。なお、制御用配線基板ＰＢ２における孔ＮＨ２と、パワー用配線基板ＰＢ１における孔ＮＨ１と、モータＭＯＴにおけるネジ穴ＮＨ３とは、平面視において重なっている。そして、ネジＮＧ１が、制御用配線基板ＰＢ２の孔ＮＨ２と、制御用配線基板ＰＢ２とパワー用配線基板ＰＢ１との間に配置されたスペーサＳＰ２と、パワー用配線基板ＰＢ１の孔ＮＨ１と、パワー用配線基板ＰＢ１とモータＭＯＴの上面との間に配置されたスペーサＳＰ１とを、挿通し、モータＭＯＴのネジ穴ＮＨ３に螺合されている。スペーサＳＰ１により、モータＭＯＴとパワー用配線基板ＰＢ１との間に所定の間隔が確保され、スペーサＳＰ２により、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との間に所定の間隔が確保されるとともに、ネジＮＧ１により、制御用配線基板ＰＢ２とパワー用配線基板ＰＢ１とがモータＭＯＴの上面（上部）に取り付けられて固定されている。なお、図６にはネジＮＧ１は代表して１本だけ示されているが、後述するように、制御用配線基板ＰＢ２とパワー用配線基板ＰＢ１とをモータＭＯＴに固定するのに、ネジＮＧ１を３本用いている。
また、図６に示されるように、モータＭＯＴの上部に取り付けられたパワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とを覆うように、保護用のカバー部材（ケース、筐体）ＣＶを設けることもできる。このカバー部材ＣＶは、モータＭＯＴに固定されている。カバー部材ＣＶは、モータＭＯＴとは別部材としても、あるいは、モータＭＯＴと一体的な部材としてもよい。
また、パワー用配線基板ＰＢ１（の配線）と制御用配線基板ＰＢ２（の配線）とは、複数の接続ピンＰＮにより電気的に接続されている。接続ピンＰＮは、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とを電気的に接続する接続部材である。接続ピンＰＮは、ピン状の形状を有している。パワー用配線基板ＰＢ１（の配線）と制御用配線基板ＰＢ２（の配線）とを電気的に接続する接続ピンＰＮには、電源接続用ピンＰＮ１とグランド接続用ピンＰＮ２と信号用ピンＰＮ３とがある。図６では、代表して２つの接続ピンＰＮが示され、そのうちの一方は、信号用ピンＰＮ３であり、もう一方は、電源接続用ピンＰＮ１またはグランド接続用ピンＰＮ２である。
ここで、パワー用配線基板ＰＢ１（の配線）と制御用配線基板ＰＢ２（の配線）とを接続ピンＰＮを介して電気的に接続する構造について、図７を参照して説明する。
制御用配線基板ＰＢ２には、それぞれ接続ピンＰＮが挿通される複数の孔（貫通孔）ＨＣが形成され、また、パワー用配線基板ＰＢ１には、それぞれ接続ピンＰＮが挿通される複数の孔（貫通孔）ＨＰが形成されているが、図７には、代表して、一対の孔ＨＣ，ＨＰとそれに挿通された１本の接続ピンＰＮとが示されている。なお、実際には、図６にも示されるように、信号用ピンＰＮ３の直径は、電源接続用ピンＰＮ１やグランド接続用ピンＰＮ２の各直径よりも小さくなっている。
制御用配線基板ＰＢ２における孔ＨＣと、パワー用配線基板ＰＢ１における孔ＨＰとは、平面視において重なっており、図７に示されるように、各接続ピンＰＮの一方の端部側が制御用配線基板ＰＢ２の孔ＨＣに挿通され、各接続ピンＰＮの他方の端部側がパワー用配線基板ＰＢ１の孔ＨＰに挿通されている。接続ピンＰＮは導電体からなり、好ましくは金属材料からなる。
各接続ピンＰＮにおいて、制御用配線基板ＰＢ２の孔ＨＣ内に位置する部分は、孔ＨＣの直径より若干小さな直径を有し、パワー用配線基板ＰＢ１の孔ＨＰ内に位置する部分は、孔ＨＰの直径より若干小さな直径を有している。一方、各接続ピンＰＮにおいて、孔ＨＣ，ＨＰの外部に位置し、かつ、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との間に位置する部分は、孔ＨＰ，ＨＣの各直径よりも大きな直径を有することもでき、それによって、接続ピンＰＮに対するパワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との高さ位置を位置決めすることもできる。
制御用配線基板ＰＢ２およびパワー用配線基板ＰＢ１は、例えば樹脂基板である。制御用配線基板ＰＢ２は、絶縁性の基材層ＢＳ２と、基材層ＢＳ２の上面上に形成された配線パターン（導電膜ＣＤ２ａ）と、基材層ＢＳ２の下面上に形成された配線パターン（導電膜ＣＤ２ｂ）と、基材層ＢＳ２の上面上に配線パターンを覆うように形成されたレジスト層ＲＳ２ａと、基材層ＢＳ２の下面上に配線パターンを覆うように形成されたレジスト層ＲＳ２ｂと、を有している。また、パワー用配線基板ＰＢ１は、絶縁性の基材層ＢＳ１と、基材層ＢＳ１の上面上に形成された配線パターン（導電膜ＣＤ１ａ）と、基材層ＢＳ１の下面上に形成された配線パターン（導電膜ＣＤ１ｂ）と、基材層ＢＳ１の上面上に配線パターンを覆うように形成されたレジスト層ＲＳ１ａと、基材層ＢＳ１の下面上に配線パターンを覆うように形成されたレジスト層ＲＳ１ｂと、を有している。基材層ＢＳ１，ＢＳ２は、絶縁材料（絶縁層）からなり、例えばガラスエポキシ樹脂などからなる。制御用配線基板ＰＢ２の上面の配線パターンは、導電膜ＣＤ２ａにより形成され、制御用配線基板ＰＢ２の下面の配線パターンは、導電膜ＣＤ２ｂにより形成され、パワー用配線基板ＰＢ１の上面の配線パターンは、導電膜ＣＤ１ａにより形成され、パワー用配線基板ＰＢ１の下面の配線パターンは、導電膜ＣＤ１ｂにより形成される。レジスト層ＲＳ１ａ，ＲＳ１ｂ，ＲＳ２ａ，ＲＳ２ｂのそれぞれは、絶縁材料（絶縁層）からなり、例えば半田レジスト層である。レジスト層ＲＳ１ａ，ＲＳ１ｂ，ＲＳ２ａ，ＲＳ２ｂは、それぞれ保護膜とみなすこともできる。
制御用配線基板ＰＢ２において、孔ＨＣの側面（内壁）には、導電膜ＣＤ２ｃが形成されており、また、パワー用配線基板ＰＢ１において、孔ＨＰの側面（内壁）には、導電膜ＣＤ１ｃが形成されている。制御用配線基板ＰＢ２の孔ＨＣの側面の導電膜ＣＤ２ｃは、その孔ＨＣに挿通された接続ピンＰＮと電気的に接続され、また、パワー用配線基板ＰＢ１の孔ＨＰの側面の導電膜ＣＤ１ｃは、その孔ＨＣに挿通された接続ピンＰＮと電気的に接続されている。例えば、制御用配線基板ＰＢ２の孔ＨＣの側面の導電膜ＣＤ２ｃと接続ピンＰＮとは、間に半田ＳＬなどの導電性の接合材が介在し、その導電性接合材を介して電気的に接続され、また、パワー用配線基板ＰＢ１の孔ＨＰの側面の導電膜ＣＤ１ｃと接続ピンＰＮは、間に半田ＳＬなどの導電性の接合材が介在し、その導電性接合材を介して電気的に接続される。あるいは、制御用配線基板ＰＢ２の孔ＨＣの側面の導電膜ＣＤ２ｃと接続ピンＰＮとが、互いに接することで電気的に接続される場合もあり得、また、パワー用配線基板ＰＢ１の孔ＨＰの側面の導電膜ＣＤ１ｃと接続ピンＰＮとが、互いに接することで電気的に接続される場合もあり得る。
これにより、制御用配線基板ＰＢ２の孔ＨＣの側面の導電膜ＣＤ２ｃと、パワー用配線基板ＰＢ１の孔ＨＰの側面の導電膜ＣＤ１ｃとは、その孔ＨＰ，ＨＣに挿通された接続ピンＰＮを介して電気的に接続される。なお、半田ＳＬなどの導電性の接合材を用いて、接続ピンＰＮを制御用配線基板ＰＢ２およびパワー用配線基板ＰＢ１に固定することもできる。
パワー用配線基板ＰＢ１の孔ＨＰの側面の導電膜ＣＤ１ｃは、パワー用配線基板ＰＢ１の上面において、孔ＨＰの周囲に形成された導電膜ＣＤ１ａと電気的に接続され、また、パワー用配線基板ＰＢ１の下面において、孔ＨＰの周囲に形成された導電膜ＣＤ１ｂと電気的に接続されている。また、制御用配線基板ＰＢ２の孔ＨＣの側面の導電膜ＣＤ２ｃは、制御用配線基板ＰＢ２の上面において、孔ＨＣの周囲に形成された導電膜ＣＤ２ａと電気的に接続され、また、制御用配線基板ＰＢ２の下面において、孔ＨＣの周囲に形成された導電膜ＣＤ２ｂと電気的に接続されている。従って、図７において、パワー用配線基板ＰＢ１の導電膜ＣＤ１ａ，ＣＤ１ｂ，ＣＤ１ｃと、制御用配線基板ＰＢ２の導電膜ＣＤ２ａ，ＣＤ２ｂ，ＣＤ２ｃとを、接続ピンＰＮを介して電気的に接続することができる。
すなわち、制御用配線基板ＰＢ２の上面または下面に形成された配線パターン（導電膜ＣＤ２ａまたは導電膜ＣＤ２ｂに対応）を、接続ピンＰＮに電気的に接続するためには、その配線パターンの一部を孔ＨＣの周囲に設けるとともに、その配線パターンに電気的に接続された導電膜ＣＤ２ｃを、その孔ＨＣの側面に形成しておき、その孔ＨＣに接続ピンＰＮを挿通させる。そして、必要に応じて半田ＳＬなどの導電性の接合材で接続ピンＰＮを制御用配線基板ＰＢ２に接合する。これにより、制御用配線基板ＰＢ２の上面または下面に形成された配線パターンを、接続ピンＰＮに電気的に接続することができる。
また、パワー用配線基板ＰＢ１の上面または下面に形成された配線パターン（導電膜ＣＤ１ａまたは導電膜ＣＤ１ｂに対応）を、接続ピンＰＮに電気的に接続するためには、その配線パターンの一部を孔ＨＰの周囲に設けるとともに、その配線パターンに電気的に接続された導電膜ＣＤ１ｃを、その孔ＨＰの側面に形成しておき、その孔ＨＰに接続ピンＰＮを挿通させる。そして、必要に応じて半田ＳＬなどの導電性の接合材で接続ピンＰＮをパワー用配線基板ＰＢ１に接合する。これにより、パワー用配線基板ＰＢ１の上面または下面に形成された配線パターンを、接続ピンＰＮに電気的に接続することができる。
また、制御用配線基板ＰＢ２において、レジスト層ＲＳ２ａ，ＲＳ２ｂは、孔ＨＣを平面視で内包するような開口部ＯＰ３，ＯＰ４を有していてもよい。ここで、開口部ＯＰ３は、制御用配線基板ＰＢ２の上面側のレジスト層ＲＳ２ａの開口部であり、開口部ＯＰ２は、制御用配線基板ＰＢ２の下面側のレジスト層ＲＳ２ｂの開口部である。この場合、制御用配線基板ＰＢ２の孔ＨＣの周囲でレジスト層ＲＳ２ａ，ＲＳ２ｂの開口部ＯＰ３，ＯＰ４から露出する導電膜ＣＤ２ａ，ＣＤ２ｂの一方または両方を、半田ＳＬなどの導電性接合材を介して接続ピンＰＮに電気的に接続することもできる。また、パワー用配線基板ＰＢ１において、レジスト層ＲＳ１ａ，ＲＳ１ｂは、孔ＨＰを平面視で内包するような開口部ＯＰ１，ＯＰ２を有していてもよい。ここで、開口部ＯＰ１は、パワー用配線基板ＰＢ１の上面側のレジスト層ＲＳ１ａの開口部であり、開口部ＯＰ２は、パワー用配線基板ＰＢ１の下面側のレジスト層ＲＳ１ｂの開口部である。この場合、パワー用配線基板ＰＢ１の孔ＨＰの周囲でレジスト層ＲＳ１ａ，ＲＳ１ｂの開口部ＯＰ１，ＯＰ２から露出する導電膜ＣＤ１ａ，ＣＤ１ｂの一方または両方を、半田ＳＬなどの導電性接合材を介して接続ピンＰＮに電気的に接続することもできる。
このように、制御用配線基板ＰＢ２の上面または下面に形成された配線パターン（導電膜ＣＤ２ａまたは導電膜ＣＤ２ｂ）と、パワー用配線基板ＰＢ１の上面または下面に形成された配線パターン（導電膜ＣＤ１ａまたは導電膜ＣＤ１ｂ）とを、接続ピンＰＮを介して電気的に接続することができる。
次に、制御用配線基板ＰＢ２およびパワー用配線基板ＰＢ１への電源電位ＶＩＮとグランド電位ＧＮＤとの供給の仕方について、図６を参照して説明する。
パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との両方に、電源電位ＶＩＮとグランド電位ＧＮＤとが供給される。図６の場合は、バッテリ（図示せず）などから制御用配線基板ＰＢ２にそれぞれケーブルＣＢを介して電源電位ＶＩＮとグランド電位ＧＮＤとが供給され、制御用配線基板ＰＢ２に供給された電源電位ＶＩＮとグランド電位ＧＮＤとが、それぞれ電源接続用ピンＰＮ１およびグランド接続用ピンＰＮ２を介してパワー用配線基板ＰＢ１に供給されるようになっている。電源接続用ピンＰＮ１は、制御用配線基板ＰＢ２からパワー用配線基板ＰＢ１に電源電位ＶＩＮを供給するために用いられている接続ピンＰＮである。また、グランド接続用ピンＰＮ２は、制御用配線基板ＰＢ２からパワー用配線基板ＰＢ１にグランド電位ＧＮＤを供給するために用いられている接続ピンＰＮである。
なお、図６では、簡略化のために、ケーブルＣＢは１つだけ示してあるが、実際には、ケーブルＣＢは２つあり、一方は、電源電位ＶＩＮ供給用のケーブルＣＢであり、他方は、グランド電位ＧＮＤ供給用のケーブルＣＢである。電源電位ＶＩＮ供給用のケーブルＣＢと、グランド電位ＧＮＤ供給用のケーブルＣＢとは、電気的に接続されてはおらず、別々の部材である。以下では、電源電位ＶＩＮ供給用のケーブルＣＢを、電源用ケーブルＣＢ１と称し、グランド電位ＧＮＤ供給用のケーブルＣＢを、グランド用ケーブルＣＢ２と称することとする。また、図６では、簡略化のために、電源接続用ピンＰＮ１とグランド接続用ピンＰＮ２とを代表して１つの接続ピンＰＮで示してあるが、実際には、１つの電源接続用ピンＰＮ１と１つのグランド接続用ピンＰＮ２とが存在しており、電源接続用ピンＰＮ１とグランド接続用ピンＰＮ２とは、電気的に接続されてはおらず、別々の部材である。
具体的に説明すると、図６に示されるように、電源用ケーブルＣＢ１が、制御用配線基板ＰＢ２にネジ（固定用ネジ、固定部材）ＮＧ２ａなどによって固定され、それによって、電源用ケーブルＣＢ１が、制御用配線基板ＰＢ２の電源配線（後述の電源配線ＷＶ１，ＷＶ２に対応）に電気的に接続されている。これにより、電源用ケーブルＣＢ１から、制御用配線基板ＰＢ２の電源配線（後述の電源配線ＷＶ１，ＷＶ２に対応）に、電源電位ＶＩＮが供給される。また、グランド用ケーブルＣＢ２が、制御用配線基板ＰＢ２にネジ（固定用ネジ、固定部材）ＮＧ２ｂなどによって固定され、それによって、グランド用ケーブルＣＢ２が、制御用配線基板ＰＢ２のグランド配線（後述のグランド配線ＷＧ１，ＷＧ２に対応）に電気的に接続されている。これにより、グランド用ケーブルＣＢ２から、制御用配線基板ＰＢ２のグランド配線（後述のグランド配線ＷＧ１，ＷＧ２に対応）に、グランド電位ＧＮＤが供給される。電源用ケーブルＣＢ１を固定するネジＮＧ２ａは、制御用配線基板ＰＢ２に設けられた孔（ネジ穴）ＮＨ４ａに挿入されて螺合され、グランド用ケーブルＣＢ２を固定するネジＮＧ２ｂは、制御用配線基板ＰＢ２に設けられた孔（ネジ穴）ＮＨ４ｂに挿入されて螺合されている。また、制御用配線基板ＰＢ２の下面側から突出する部分のネジＮＧ２ａ，ＮＧ２ｂに、ナット（ネジ螺合部材、ここでは図示せず）などを螺合させることもでき、その場合は、孔ＮＨ４ａ，ＮＨ４ｂの側面にネジ山を形成しなくともよい。
そして、制御用配線基板ＰＢ２の電源配線（後述の電源配線ＷＶ１，ＷＶ２に対応）が、電源接続用ピンＰＮ１を介して、パワー用配線基板ＰＢ１の電源配線（後述の電源配線ＷＶ３に対応）に電気的に接続されている。具体的には、制御用配線基板ＰＢ２は、電源接続用ピンＰＮ１が挿通する孔（貫通孔）ＨＣ１を有し、パワー用配線基板ＰＢ１は、電源接続用ピンＰＮ１が挿通する孔（貫通孔）ＨＰ１を有している。そして、制御用配線基板ＰＢ２の孔ＨＣ１とパワー用配線基板ＰＢ１の孔ＨＰ１とに挿通された電源接続用ピンＰＮ１によって、制御用配線基板ＰＢ２の電源配線（後述の電源配線ＷＶ１，ＷＶ２）と、パワー用配線基板ＰＢ１の電源配線（後述の電源配線ＷＶ３）とが、電気的に接続されている。上記図７に当てはめると、図７における接続ピンＰＮが、電源接続用ピンＰＮ１に対応し、図７における孔ＨＣが、孔ＨＣ１に対応し、図７における孔ＨＰが、孔ＨＰ１に対応する。そして、図７における導電膜ＣＤ２ａ，ＣＤ２ｂが制御用配線基板ＰＢ２の電源配線（後述の電源配線ＷＶ１，ＷＶ２）に対応し、図７における導電膜ＣＤ１ａ，ＣＤ１ｂがパワー用配線基板ＰＢ１の電源配線（後述の電源配線ＷＶ３）に対応する。
また、制御用配線基板ＰＢ２のグランド配線（後述のグランド配線ＷＧ１，ＷＧ２に対応）が、グランド接続用ピンＰＮ２を介して、パワー用配線基板ＰＢ１のグランド配線に電気的に接続されている。すなわち、制御用配線基板ＰＢ２は、グランド接続用ピンＰＮ２が挿通する孔（貫通孔）ＨＣ２を有し、パワー用配線基板ＰＢ１は、グランド接続用ピンＰＮ２が挿通する孔（貫通孔）ＨＰ２を有している。そして、制御用配線基板ＰＢ２の孔ＨＣ２とパワー用配線基板ＰＢ１の孔ＨＰ２とに挿通されたグランド接続用ピンＰＮ２によって、制御用配線基板ＰＢ２のグランド配線（後述のグランド配線ＷＧ１，ＷＧ２）と、パワー用配線基板ＰＢ１のグランド配線とが、電気的に接続されている。上記図７に当てはめると、図７における接続ピンＰＮが、グランド接続用ピンＰＮ２に対応し、図７における孔ＨＣが、孔ＨＣ２に対応し、図７における孔ＨＰが、孔ＨＰ２に対応する。そして、図７における導電膜ＣＤ２ａ，ＣＤ２ｂが制御用配線基板ＰＢ２のグランド配線（後述のグランド配線ＷＧ１，ＷＧ２）に対応し、図７における導電膜ＣＤ１ａ，ＣＤ１ｂがパワー用配線基板ＰＢ１のグランド配線に対応する。
これにより、電源用ケーブルＣＢ１を経由して、制御用配線基板ＰＢ２の電源配線（後述の電源配線ＷＶ１，ＷＶ２）に供給された電源電位ＶＩＮは、電源接続用ピンＰＮ１を介して、パワー用配線基板ＰＢ１の電源配線（後述の電源配線ＷＶ３）に供給される。また、グランド用ケーブルＣＢ２を経由して、制御用配線基板ＰＢ２のグランド配線（後述のグランド配線ＷＧ１，ＷＧ２）に供給されたグランド電位ＧＮＤは、グランド接続用ピンＰＮ２を介して、パワー用配線基板ＰＢ１のグランド配線に供給される。
次に、パワー用配線基板ＰＢ１（の信号用配線）と制御用配線基板ＰＢ２（の信号用配線）との信号用ピンＰＮ３を介した接続について説明する。
パワー用配線基板ＰＢ１（の信号用配線）と制御用配線基板ＰＢ２（の信号用配線）とは、複数の信号用ピンＰＮ３を介して電気的に接続されている。なお、信号用ピンＰＮ３は、上記制御系回路構成部ＳＫ（より特定的にはドライバ回路部ＤＲ）と上記パワー系回路構成部ＰＫとの間を電気的に接続するために用いられている接続ピンである（上記図１参照）。また、制御用配線基板ＰＢ２の信号用配線（後述の信号用配線ＷＳ１，ＷＳ２）と、パワー用配線基板ＰＢ１の信号用配線（後述の信号用配線ＷＳ３）とは、上記制御系回路構成部ＳＫ（より特定的にはドライバ回路部ＤＲ）と上記パワー系回路構成部ＰＫとの間を電気的に接続するために用いられている配線である。また、制御用配線基板ＰＢ２の信号用配線（後述の信号用配線ＷＳ１，ＷＳ２）は、上記制御系回路構成部ＳＫ内の制御回路部ＣＴとドライバ回路部ＤＲとの間を接続する配線も含んでいる。このため、制御用配線基板ＰＢ２の信号用配線と、信号用ピンＰＮ３と、パワー用配線基板ＰＢ１の信号用配線とを介して、上記制御系回路構成部ＳＫ（より特定的にはドライバ回路部ＤＲ）と上記パワー系回路構成部ＰＫとの間で、信号などを伝送することができる。
具体的には、制御用配線基板ＰＢ２は、信号用ピンＰＮ３が挿通する孔（貫通孔）ＨＣ３を有し、パワー用配線基板ＰＢ１は、信号用ピンＰＮ３が挿通する孔（貫通孔）ＨＰ３を有している。そして、制御用配線基板ＰＢ２の孔ＨＣ３とパワー用配線基板ＰＢ１の孔ＨＰ３とに挿通された信号用ピンＰＮ３によって、制御用配線基板ＰＢ２の信号用配線（後述の信号用配線ＷＳ１，ＷＳ２に対応）と、パワー用配線基板ＰＢ１の信号用配線（後述の信号用配線ＷＳ３に対応）とが、電気的に接続されている。上記図７に当てはめると、図７における接続ピンＰＮが、信号用ピンＰＮ３に対応し、図７における孔ＨＣが、孔ＨＣ３に対応し、図７における孔ＨＰが、孔ＨＰ３に対応する。そして、図７における導電膜ＣＤ２ａ，ＣＤ２ｂが制御用配線基板ＰＢ２の信号用配線（後述の信号用配線ＷＳ１，ＷＳ２）に対応し、図７における導電膜ＣＤ１ａ，ＣＤ１ｂがパワー用配線基板ＰＢ１の信号用配線（後述の信号用配線ＷＳ３）に対応している。
信号用ピンＰＮ３は、複数設けられている。具体的には、信号用ピンＰＮ３は、上記抵抗Ｒ１の両端にそれぞれ接続された２つの信号用ピンＰＮ３と、上記抵抗Ｒ４の両端にそれぞれ接続された２つの信号用ピンＰＮ３と、上記抵抗Ｒ７の両端にそれぞれ接続された２つの信号用ピンＰＮ３と、を含んでいる。信号用ピンＰＮ３は、更に、上記パワーＭＯＳＦＥＴ１のゲートに上記抵抗Ｒ２を介して電気的に接続された信号用ピンＰＮ３と、上記パワーＭＯＳＦＥＴ２のゲートに上記抵抗Ｒ３を介して電気的に接続された信号用ピンＰＮ３と、上記パワーＭＯＳＦＥＴ３のゲートに上記抵抗Ｒ５を介して電気的に接続された信号用ピンＰＮ３と、も含んでいる。信号用ピンＰＮ３は、更に、上記パワーＭＯＳＦＥＴ４のゲートに上記抵抗Ｒ６を介して電気的に接続された信号用ピンＰＮ３と、上記パワーＭＯＳＦＥＴ５のゲートに上記抵抗Ｒ８を介して電気的に接続された信号用ピンＰＮ３と、上記パワーＭＯＳＦＥＴ６のゲートに上記抵抗Ｒ９を介して電気的に接続された信号用ピンＰＮ３と、も含んでいる。また、信号用ピンＰＮ３は、更に、上記パワーＭＯＳＦＥＴ１，２，３，４，５，６の各ソースにそれぞれ接続された６つの信号用ピンＰＮ３を含んでいてもよい。また、制御用配線基板ＰＢ２側においては、いずれの信号用ピンＰＮ３も、ドライバ回路部ＤＲ（従って後述の半導体装置ＰＫＧ６）に接続されている。ドライバ回路部ＤＲは、後述の半導体装置ＰＫＧ６により構成されている。
このため、上記パワーＭＯＳＦＥＴ１，２，３，４，５，６の各ゲートは、パワー用配線基板ＰＢ１の信号用配線や抵抗素子（上記抵抗Ｒ２，Ｒ３，Ｒ５，Ｒ６，Ｒ８，Ｒ９のいずれかに対応する抵抗素子）を介して、信号用ピンＰＮ３に電気的に接続され、更にその信号用ピンＰＮ３と制御用配線基板ＰＢ２の信号用配線とを介して、後述の半導体装置ＰＫＧ６に電気的に接続されている。また、上記抵抗Ｒ１，Ｒ４，Ｒ７のそれぞれの両端は、それぞれパワー用配線基板ＰＢ１の信号用配線を介して信号用ピンＰＮ３に電気的に接続され、更にその信号用ピンＰＮ３と制御用配線基板ＰＢ２の信号用配線とを介して、後述の半導体装置ＰＫＧ６に電気的に接続されている。また、上記パワーＭＯＳＦＥＴ１，２，３，４，５，６の各ソースは、パワー用配線基板ＰＢ１の信号用配線を介して、信号用ピンＰＮ３に電気的に接続され、更にその信号用ピンＰＮ３と制御用配線基板ＰＢ２の信号用配線とを介して、後述の半導体装置ＰＫＧ６に電気的に接続されている。従って、制御用配線基板ＰＢ２上に搭載された後述の半導体装置ＰＫＧ６は、制御用配線基板ＰＢ２の信号用配線と、信号用ピンＰＮ３と、パワー用配線基板ＰＢ１の信号用配線とを介して、パワー用配線基板ＰＢ１上に搭載された電子部品（後述の半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３およびチップ抵抗Ｒ１ａ〜Ｒ９ａに対応）と電気的に接続されている。
次に、パワー用配線基板ＰＢ１とモータＭＯＴとの接続ピンＢＢ（ＢＢ１，ＢＢ２，ＢＢ３）を介した接続について、図６を参照して説明する。
パワー用配線基板ＰＢ１（の配線）とモータＭＯＴとは、接続ピンＢＢ（ＢＢ１，ＢＢ２，ＢＢ３）を介して電気的に接続されている。パワー用配線基板ＰＢ１（の配線）とモータＭＯＴとを電気的に接続する接続ピン（バスバー）ＢＢには、接続ピンＢＢ１と接続ピンＢＢ２と接続ピンＢＢ３とがあるが、図６および図８では、代表して１つの接続ピンＢＢが示されている。接続ピンＢＢ１と接続ピンＢＢ２と接続ピンＢＢ３とは、電気的に接続されてはおらず、別々の部材である。また、パワー用配線基板ＰＢ１には、それぞれ接続ピンＢＢ１，ＢＢ２，ＢＢ３が挿通される孔（貫通孔）ＨＭ１，ＨＭ２，ＨＭ３が形成されているが、図６および図８には、代表して、孔ＨＭ１，ＨＭ２，ＨＭ３を代表する１つの孔ＨＭと、それに挿通される１本の接続ピンＢＢとが示されている。図６および図８において、孔ＨＭが、孔ＨＭ１の場合は、接続ピンＢＢは接続ピンＢＢ１に対応し、孔ＨＭが、孔ＨＭ２の場合は、接続ピンＢＢは接続ピンＢＢ２に対応し、孔ＨＭが、孔ＨＭ３の場合は、接続ピンＢＢは接続ピンＢＢ３に対応する。
なお、上記接続ピンＰＮは、パワー用配線基板ＰＢ１（の配線）と制御用配線基板ＰＢ２（の配線）とを電気的に接続するものであったが、接続ピンＢＢは、上記接続ピンＰＮとは異なり、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とを電気的に接続するものではなく、パワー用配線基板ＰＢ１（の配線）とモータＭＯＴ（のコイル）とを電気的に接続するものである。接続ピンＰＮと同様に、接続ピンＢＢも、導電体からなり、好ましくは金属材料からなる。
具体的に説明すると、パワー用配線基板ＰＢ１は、接続ピンＢＢ１が挿通する孔（貫通孔）ＨＭ１と、接続ピンＢＢ２が挿通する孔（貫通孔）ＨＭ２と、接続ピンＢＢ３が挿通する孔（貫通孔）ＨＭ３と、を有している。そして、接続ピンＢＢ１の一方の端部側がパワー用配線基板ＰＢ１の孔ＨＭ１に挿通され、その接続ピンＢＢ１の他方の端部側がモータＭＯＴの上部の孔に挿入されて固定されている。また、接続ピンＢＢ２の一方の端部側がパワー用配線基板ＰＢ１の孔ＨＭ２に挿通され、その接続ピンＢＢ２の他方の端部側がモータＭＯＴの上部の孔に挿入されて固定されている。また、接続ピンＢＢ３の一方の端部側がパワー用配線基板ＰＢ１の孔ＨＭ３に挿通され、その接続ピンＢＢ３の他方の端部側がモータＭＯＴの上部の孔に挿入されて固定されている。接続ピンＢＢ１は、モータＭＯＴの内部配線（図示せず）などを介して、モータＭＯＴ内のＵ相コイルに電気的に接続され、接続ピンＢＢ２は、モータＭＯＴの内部配線（図示せず）などを介して、モータＭＯＴ内のＶ相コイルに電気的に接続され、接続ピンＢＢ３は、モータＭＯＴの内部配線（図示せず）などを介して、モータＭＯＴ内のＷ相コイルに電気的に接続されている。
ここで、パワー用配線基板ＰＢ１とモータＭＯＴとを接続ピンＢＢ１，ＢＢ２，ＢＢ３を介して電気的に接続する構造について、図８を参照して説明する。
図８に示されるように、パワー用配線基板ＰＢ１において、孔ＨＭの側面（内壁）には、導電膜ＣＤ１ｃが形成されており、この孔ＨＭの側面の導電膜ＣＤ１ｃは、その孔ＨＭに挿通された接続ピンＢＢと電気的に接続されている。例えば、パワー用配線基板ＰＢ１の孔ＨＭの側面の導電膜ＣＤ１ｃと、その孔ＨＭに挿通された接続ピンＢＢとは、間に半田ＳＬなどの導電性の接合材が介在し、その接合材を介して電気的に接続される。あるいは、パワー用配線基板ＰＢ１の孔ＨＭの側面の導電膜ＣＤ１ｃとその孔ＨＭに挿通された接続ピンＢＢとが、互いに接することで電気的に接続される場合もあり得る。なお、半田ＳＬなどの導電性の接合材を用いて、接続ピンＢＢをパワー用配線基板ＰＢ１に固定することもできる。
パワー用配線基板ＰＢ１の孔ＨＭの側面の導電膜ＣＤ１ｃは、パワー用配線基板ＰＢ１の上面において、孔ＨＭの周囲に形成された導電膜ＣＤ１ａと電気的に接続され、また、パワー用配線基板ＰＢ１の下面において、孔ＨＭの周囲に形成された導電膜ＣＤ１ｂと電気的に接続されている。従って、図８において、パワー用配線基板ＰＢ１の導電膜ＣＤ１ａ，ＣＤ１ｂ，ＣＤ１ｃを、接続ピンＢＢに電気的に接続することができる。
このように、パワー用配線基板ＰＢ１の上面または下面に形成された配線パターン（導電膜ＣＤ１ａまたは導電膜ＣＤ１ｂ）を、接続ピンＢＢに電気的に接続することができる。
また、パワー用配線基板ＰＢ１において、レジスト層ＲＳ１ａ，ＲＳ１ｂは、孔ＨＭを平面視で内包するような開口部ＯＰ１，ＯＰ２を有していてもよい。この場合、パワー用配線基板ＰＢ１の孔ＨＭの周囲でレジスト層ＲＳ１ａ，ＲＳ１ｂの開口部ＯＰ１，ＯＰ２から露出する導電膜ＣＤ１ａ，ＣＤ１ｂの一方または両方を、半田ＳＬなどの導電性接合材を介して接続ピンＢＢに電気的に接続することもできる。
このため、パワー用配線基板ＰＢ１上に搭載された後述の半導体装置ＰＫＧ１のロウサイド用ドレイン端子（ダイパッドＤＰ２）を、パワー用配線基板ＰＢ１の配線（出力配線）を介して接続ピンＢＢ１に電気的に接続し、その接続ピンＢＢ１およびモータＭＯＴの内部配線（図示せず）を介して、モータＭＯＴ内のＵ相コイルに電気的に接続することができる。また、パワー用配線基板ＰＢ１上に搭載された後述の半導体装置ＰＫＧ２のロウサイド用ドレイン端子（ダイパッドＤＰ２）を、パワー用配線基板ＰＢ１の配線（出力配線）を介して接続ピンＢＢ２に電気的に接続し、その接続ピンＢＢ２およびモータＭＯＴの内部配線（図示せず）を介して、モータＭＯＴ内のＶ相コイルに電気的に接続することができる。また、パワー用配線基板ＰＢ１上に搭載された後述の半導体装置ＰＫＧ３のロウサイド用ドレイン端子（ダイパッドＤＰ２）を、パワー用配線基板ＰＢ１の配線（出力配線）を介して接続ピンＢＢ３に電気的に接続し、その接続ピンＢＢ３およびモータＭＯＴの内部配線（図示せず）を介して、モータＭＯＴ内のＷ相コイルに電気的に接続することができる。
また、図６に示されるように、モータＭＯＴから突出する吐出口ＴＫが、パワー用配線基板ＰＢ１の孔（貫通孔）ＨＴ１と制御用配線基板ＰＢ２の孔（貫通孔）ＨＴ２とを貫通している。モータＭＯＴが吸い上げた燃料（図示せず）は、吐出口ＴＫおよびそれにつなげられた燃料用の管（図６では図示されない）を通って、上記エンジンＥＮＧ（図６では図示されない)に供給される。
＜パワー用配線基板上の実装構造について＞
図９は、パワー用配線基板ＰＢ１の上面図であり、図９には、パワー用配線基板ＰＢ１上に搭載された複数の電子部品も示されている。
パワー用配線基板ＰＢ１上には、上記パワー系回路構成部ＰＫを形成するための複数の電子部品が搭載されている。具体的には、図９に示されるように、パワー用配線基板ＰＢ１の上面上に、半導体装置（半導体パッケージ）ＰＫＧ１，ＰＫＧ２，ＰＫＧ３と、チップ抵抗Ｒ１ａ，Ｒ２ａ，Ｒ３ａ，Ｒ４ａ，Ｒ５ａ，Ｒ６ａ，Ｒ７ａ，Ｒ８ａ，Ｒ９ａとが、搭載されている。なお、図６では、パワー用配線基板ＰＢ１に搭載されたそれらの半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３およびチップ抵抗Ｒ１ａ，Ｒ２ａ，Ｒ３ａ，Ｒ４ａ，Ｒ５ａ，Ｒ６ａ，Ｒ７ａ，Ｒ８ａ，Ｒ９ａを代表して電子部品ＥＣ１として示している。
半導体装置ＰＫＧ１は、上記パワーＭＯＳＦＥＴ１および上記パワーＭＯＳＦＥＴ２を構成する半導体装置であり、半導体装置ＰＫＧ２は、上記パワーＭＯＳＦＥＴ３および上記パワーＭＯＳＦＥＴ４を構成する半導体装置であり、半導体装置ＰＫＧ３は、上記パワーＭＯＳＦＥＴ５および上記パワーＭＯＳＦＥＴ６を構成する半導体装置である。チップ抵抗Ｒ１ａは、上記抵抗Ｒ１を構成する抵抗素子であり、チップ抵抗Ｒ２ａは、上記抵抗Ｒ２を構成する抵抗素子であり、チップ抵抗Ｒ３ａは、上記抵抗Ｒ３を構成する抵抗素子であり、チップ抵抗Ｒ４ａは、上記抵抗Ｒ４を構成する抵抗素子である。また、チップ抵抗Ｒ５ａは、上記抵抗Ｒ５を構成する抵抗素子であり、チップ抵抗Ｒ６ａは、上記抵抗Ｒ６を構成する抵抗素子であり、チップ抵抗Ｒ７ａは、上記抵抗Ｒ７を構成する抵抗素子であり、チップ抵抗Ｒ８ａは、上記抵抗Ｒ８を構成する抵抗素子であり、チップ抵抗Ｒ９ａは、上記抵抗Ｒ９を構成する抵抗素子である。パワー用配線基板ＰＢ１に搭載された各半導体装置ＰＫＧ１〜ＰＫＧ３および各チップ抵抗Ｒ１ａ〜Ｒ９ａは、パワー用配線基板ＰＢ１の配線に電気的に接続されている。また、パワー用配線基板ＰＢ１に搭載された各半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３は、上記電源接続用ピンＰＮ１、上記グランド接続用ピンＰＮ２、上記接続ピンＢＢ１、上記接続ピンＢＢ２、上記接続ピンＢＢ３、あるいは上記信号用ピンＰＮ３に、パワー用配線基板ＰＢ１の配線を介して必要に応じて電気的に接続されている。
パワー用配線基板ＰＢ１上に搭載された複数の電子部品のうち、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３は、動作時の発熱量が大きい。このため、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３のそれぞれと平面視で重なる位置において、すなわち、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３のそれぞれの直下の位置において、パワー用配線基板ＰＢ１の下面とモータＭＯＴの上面との間に、放熱シートＨＳ（図６参照）のような放熱用部材を介在（配置）させることもできる。そうすることにより、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３で生じた熱を、パワー用配線基板ＰＢ１および放熱シートＨＳを介してモータＭＯＴへ効率的に伝導（放熱）させることができる。これにより、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の放熱特性を向上させ、それによって、電子装置の性能をより安定させ、且つ向上させることができる。
＜制御用配線基板上の実装構造について＞
図１０は、制御用配線基板ＰＢ２の上面図であり、図１１は、制御用配線基板ＰＢ２の下面図であり、図１０および図１１には、制御用配線基板ＰＢ２に搭載された複数の電子部品も示されている。
制御用配線基板ＰＢ２には、上記制御系回路構成部ＳＫを形成するための複数の電子部品が搭載されている。具体的には、図６および図１０に示されるように、制御用配線基板ＰＢ２の上面上に、上記レギュレータＲＥを構成する半導体装置（半導体パッケージ）ＰＫＧ４が搭載されている。また、図６および図１１に示されるように、制御用配線基板ＰＢ２の下面上に、上記制御回路部ＣＴを構成する半導体装置（半導体パッケージ）ＰＫＧ５と、上記ドライバ回路部ＤＲを構成する半導体装置（半導体パッケージ）ＰＫＧ６とが、搭載されている。
なお、理解を簡単にするために、図１０（上面図）においては、制御用配線基板ＰＢ２の下面側に搭載された半導体装置ＰＫＧ５，ＰＫＧ６の位置（平面位置）を、透視して点線で示し、図１１（下面図）においては、制御用配線基板ＰＢ２の上面側に搭載された半導体装置ＰＫＧ４の位置（平面位置）を、透視して点線で示してある。
制御用配線基板ＰＢ２に搭載された各半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６は、制御用配線基板ＰＢ２の配線に電気的に接続され、また、制御用配線基板ＰＢ２の配線によって必要に応じて互いに結線されている。また、制御用配線基板ＰＢ２に搭載された各半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６は、上記電源用ケーブルＣＢ１、上記グランド用ケーブルＣＢ２、上記電源接続用ピンＰＮ１、上記グランド接続用ピンＰＮ２、あるいは上記信号用ピンＰＮ３に、制御用配線基板ＰＢ２の配線を介して必要に応じて電気的に接続されている。
また、制御用配線基板ＰＢ２の上面上や下面上に、単数または複数の受動部品（例えばチップ抵抗などのチップ部品）を更に搭載することもできるが、図１０および図１１では、制御用配線基板ＰＢ２の上面上および下面上に搭載された受動部品については、図示を省略している。
＜半導体装置の構成について＞
まず、パワー用配線基板ＰＢ１に搭載された半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の構成について説明する。
半導体装置ＰＫＧ１の構成と、半導体装置ＰＫＧ２の構成と、半導体装置ＰＫＧ３の構成とは、基本的には同じであるので、ここでは、代表して半導体装置ＰＫＧ１の構成について、図１２〜図１８を参照して説明する。
図１２は、半導体装置ＰＫＧ１の上面図であり、図１３は、半導体装置ＰＫＧ１の下面図である。図１４は、半導体装置ＰＫＧ１の平面透視図であり、封止部ＭＲ１を透視したときの半導体装置ＰＫＧ１の上面側の平面透視図が示されている。図１４では、封止部ＭＲ１の外周位置を、点線で示してある。図１５〜図１８は、半導体装置ＰＫＧ１の断面図である。図１５は、図１４のＡ１−Ａ１線の断面図にほぼ対応し、図１６は、図１４のＡ２−Ａ２線の断面図にほぼ対応し、図１７は、図１４のＡ３−Ａ３線の断面図にほぼ対応し、図１８は、図１４のＡ４−Ａ４線の断面図にほぼ対応している。
図１２〜図１８に示されるように、半導体装置ＰＫＧ１は、ダイパッド（チップ搭載部）ＤＰ１，ＤＰ２と、そのダイパッドＤＰ１，ＤＰ２の各々の上面上に搭載された半導体チップＣＰ１，ＣＰ２と、複数のボンディングワイヤ（以下、単にワイヤという）ＷＡ１と、複数のリードＬＤ１と、これらを封止する封止部（封止樹脂部、封止体）ＭＲ１とを有している。
ダイパッドＤＰ１，ＤＰ２およびリードＬＤ１と、後述のダイパッドＤＰ４，ＤＰ５，ＤＰ６およびリードＬＤ４，ＬＤ５，ＬＤ６とは、いずれも導電体からなり、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。また、封止部ＭＲ１と、後述の封止部ＭＲ４，ＭＲ５，ＭＲ６は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。
ダイパッドＤＰ１とダイパッドＤＰ２とは、平面視において並んで配置されており、ダイパッドＤＰ１上に半導体チップＣＰ１が搭載され、ダイパッドＤＰ２上に半導体チップＣＰ２が搭載されている。
半導体チップＣＰ１には、パワーＭＯＳＦＥＴが形成されている。具体的には、半導体チップＣＰ１を構成する半導体基板には、多数の単位トランジスタセルが形成されており、それら多数の単位トランジスタセルが並列に接続されることにより、パワーＭＯＳＦＥＴが形成されている。単位トランジスタセルは、例えば、トレンチゲート型電界効果トランジスタにより構成される。半導体チップＣＰ１の表面側には、パワーＭＯＳＦＥＴのソースに接続されたソース用パッド（ソース用ボンディングパッド）ＰＤＳと、パワーＭＯＳＦＥＴのゲートに接続されたゲート用パッド（ゲート用ボンディングパッド）ＰＤＧと、が形成されている。半導体チップＣＰ１の裏面全体に、パワーＭＯＳＦＥＴのドレインに接続された裏面電極（裏面ドレイン電極）ＢＥ１が形成されている。
半導体チップＣＰ２の構成は、半導体チップＣＰ１の構成と同様であるので、ここではその繰り返しの説明は省略する。
半導体チップＣＰ１は、ハイサイドＭＯＳＦＥＴ（上記パワーＭＯＳＦＥＴ１，３，５のいずれか）を備えたハイサイド用の半導体チップであり、半導体チップＣＰ２は、ロウサイドＭＯＳＦＥＴ（上記パワーＭＯＳＦＥＴ２，４，６のいずれか）を備えたロウサイド用の半導体チップである。
半導体チップＣＰ１の裏面電極ＢＥ１は、ダイパッドＤＰ１の上面に導電性の接合材ＢＤ１を介して接合され、それによって、ダイパッドＤＰ１に電気的に接続されている。また、半導体チップＣＰ２の裏面電極ＢＥ１は、ダイパッドＤＰ２の上面に導電性の接合材ＢＤ２を介して接合され、それによって、ダイパッドＤＰ２に電気的に接続されている。
半導体装置ＰＫＧ１が有する複数のリードＬＤ１は、ゲート用リードＬＤ１ａ，ＬＤ１ｃとソース用リードＬＤ１ｂ，ＬＤ１ｄとドレイン用リードＬＤ１ｅ，ＬＤ１ｆ，ＬＤ１ｇ，ＬＤ１ｈとからなる。
ゲート用リードＬＤ１ａは、半導体チップＣＰ１のゲート用パッドＰＤＧとワイヤＷＡ１を介して電気的に接続されている。ソース用リードＬＤ１ｂは、半導体チップＣＰ１のソース用パッドＰＤＳとワイヤＷＡ１を介して電気的に接続されている。ゲート用リードＬＤ１ｃは、半導体チップＣＰ２のゲート用パッドＰＤＧとワイヤＷＡ１を介して電気的に接続されている。ソース用リードＬＤ１ｄは、半導体チップＣＰ２のソース用パッドＰＤＳとワイヤＷＡ１を介して電気的に接続されている。
ドレイン用リードＬＤ１ｅおよびドレイン用リードＬＤ１ｆは、ゲート用リードＬＤ１ａおよびソース用リードＬＤ１ｂが配置されている側とは逆側において、ダイパッドＤＰ１と一体的に形成されている。また、ドレイン用リードＬＤ１ｇおよびドレイン用リードＬＤ１ｈは、ゲート用リードＬＤ１ｃおよびソース用リードＬＤ１ｄが配置されている側とは逆側において、ダイパッドＤＰ２と一体的に形成されている。
ダイパッドＤＰ１，ＤＰ２、ゲート用リードＬＤ１ａ，ＬＤ１ｃ、ソース用リードＬＤ１ｂ，ＬＤ１ｄおよびドレイン用リードＬＤ１ｅ，ＬＤ１ｆ，ＬＤ１ｇ，ＬＤ１ｈの各下面は、封止部ＭＲ１の下面から露出され、半導体装置ＰＫＧ１の外部接続端子となっている。
半導体装置ＰＫＧ２の構成および半導体装置ＰＫＧ３の構成は、それぞれ半導体装置ＰＫＧ１の構成と同様であるので、ここではその繰り返しの説明は省略する。なお、半導体装置ＰＫＧ１の場合は、半導体装置ＰＫＧ１に内蔵された２つの半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ１が上記パワーＭＯＳＦＥＴ１を構成し、半導体チップＣＰ２が上記パワーＭＯＳＦＥＴ２を構成している。また、半導体装置ＰＫＧ２の場合は、半導体装置ＰＫＧ２に内蔵された２つの半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ１が上記パワーＭＯＳＦＥＴ３を構成し、半導体チップＣＰ２が上記パワーＭＯＳＦＥＴ４を構成している。また、半導体装置ＰＫＧ３の場合は、半導体装置ＰＫＧ３に内蔵された２つの半導体チップＣＰ１，ＣＰ２のうち、半導体チップＣＰ１が上記パワーＭＯＳＦＥＴ５を構成し、半導体チップＣＰ２が上記パワーＭＯＳＦＥＴ６を構成している。
このため、半導体装置ＰＫＧ１において、ゲート用リードＬＤ１ａは、パワーＭＯＳＦＥＴ１のゲートに接続されたゲート端子であり、ソース用リードＬＤ１ｂは、パワーＭＯＳＦＥＴ１のソースに接続されたソース端子であり、ダイパッドＤＰ１およびドレイン用リードＬＤ１ｅ，ＬＤ１ｆは、パワーＭＯＳＦＥＴ１のドレインに接続されたドレイン端子である。また、半導体装置ＰＫＧ１において、ゲート用リードＬＤ１ｃは、パワーＭＯＳＦＥＴ２のゲートに接続されたゲート端子であり、ソース用リードＬＤ１ｄは、パワーＭＯＳＦＥＴ２のソースに接続されたソース端子であり、ダイパッドＤＰ２およびドレイン用リードＬＤ１ｇ，ＬＤ１ｈは、パワーＭＯＳＦＥＴ２のドレインに接続されたドレイン端子である。
また、半導体装置ＰＫＧ２において、ゲート用リードＬＤ１ａは、パワーＭＯＳＦＥＴ３のゲートに接続されたゲート端子であり、ソース用リードＬＤ１ｂは、パワーＭＯＳＦＥＴ３のソースに接続されたソース端子であり、ダイパッドＤＰ１およびドレイン用リードＬＤ１ｅ，ＬＤ１ｆは、パワーＭＯＳＦＥＴ３のドレインに接続されたドレイン端子である。また、半導体装置ＰＫＧ２において、ゲート用リードＬＤ１ｃは、パワーＭＯＳＦＥＴ４のゲートに接続されたゲート端子であり、ソース用リードＬＤ１ｄは、パワーＭＯＳＦＥＴ４のソースに接続されたソース端子であり、ダイパッドＤＰ２およびドレイン用リードＬＤ１ｇ，ＬＤ１ｈは、パワーＭＯＳＦＥＴ４のドレインに接続されたドレイン端子である。
また、半導体装置ＰＫＧ３において、ゲート用リードＬＤ１ａは、パワーＭＯＳＦＥＴ５のゲートに接続されたゲート端子であり、ソース用リードＬＤ１ｂは、パワーＭＯＳＦＥＴ５のソースに接続されたソース端子であり、ダイパッドＤＰ１およびドレイン用リードＬＤ１ｅ，ＬＤ１ｆは、パワーＭＯＳＦＥＴ５のドレインに接続されたドレイン端子である。また、半導体装置ＰＫＧ３において、ゲート用リードＬＤ１ｃは、パワーＭＯＳＦＥＴ６のゲートに接続されたゲート端子であり、ソース用リードＬＤ１ｄは、パワーＭＯＳＦＥＴ６のソースに接続されたソース端子であり、ダイパッドＤＰ２およびドレイン用リードＬＤ１ｇ，ＬＤ１ｈは、パワーＭＯＳＦＥＴ６のドレインに接続されたドレイン端子である。
次に、制御用配線基板ＰＢ２に搭載された半導体装置ＰＫＧ４の構成について、図１９〜図２３を参照して説明する。
図１９は、半導体装置ＰＫＧ４の上面図であり、図２０は、半導体装置ＰＫＧ４の下面図である。図２１は、半導体装置ＰＫＧ４の平面透視図であり、封止部ＭＲ４を透視したときの半導体装置ＰＫＧ４の上面側の平面透視図が示されている。図２１では、封止部ＭＲ４の外周位置を、点線で示してある。図２２および図２３は、半導体装置ＰＫＧ４の断面図である。図２２は、図２１のＢ１−Ｂ１線の断面図にほぼ対応し、図２３は、図２１のＢ２−Ｂ２線の断面図にほぼ対応している。
図１９〜図２３に示されるように、半導体装置ＰＫＧ４は、ダイパッド（チップ搭載部）ＤＰ４と、そのダイパッドＤＰ４の上面上に搭載された半導体チップＣＰ４と、複数のワイヤ（ボンディングワイヤ）ＷＡ４と、複数のリードＬＤ４と、これらを封止する封止部（封止樹脂部、封止体）ＭＲ４とを有している。
半導体チップＣＰ４は、上記レギュレータＲＥを構成する半導体チップであり、半導体チップＣＰ４内には、上記レギュレータＲＥを構成する回路が形成されている。半導体チップＣＰ４の表面側には、上記電源電位ＶＩＮが入力されるパッド（ボンディングパッド）ＰＤ４ａと、上記電圧Ｖ１が出力されるパッド（ボンディングパッド）ＰＤ４ｂとが形成されている。半導体チップＣＰ４の裏面全体に、上記グランド電位ＧＮＤが供給される裏面電極ＢＥ４が形成されている。
半導体チップＣＰ４の裏面電極ＢＥ４は、ダイパッドＤＰ４の上面に導電性の接合材ＢＤ４を介して接合され、それによってダイパッドＤＰ４に電気的に接続されている。
半導体装置ＰＫＧ４が有する複数のリードＬＤ４は、リードＬＤ４ａとリードＬＤ４ｂとからなる。リードＬＤ４ａは、半導体チップＣＰ４のパッドＰＤ４ａに、ワイヤＷＡ４を介して電気的に接続されている。リードＬＤ４ｂは、半導体チップＣＰ４のパッドＰＤ４ｂに、ワイヤＷＡ４を介して電気的に接続されている。
ダイパッドＤＰ４、リードＬＤ４ａおよびリードＬＤ４ｂの各下面は、封止部ＭＲ４の下面から露出され、半導体装置ＰＫＧ４の外部接続端子となっている。
次に、制御用配線基板ＰＢ２に搭載された半導体装置ＰＫＧ５の構成について、図２４〜図２６を参照して説明する。
図２４は、半導体装置ＰＫＧ５の上面図であり、図２５は、半導体装置ＰＫＧ５の平面透視図である。図２５には、封止部ＭＲ５を透視したときの半導体装置ＰＫＧ５の上面側の平面透視図が示されており、封止部ＭＲ５の外周位置を、点線で示してある。図２６は、半導体装置ＰＫＧ５の断面図であり、図２５のＣ１−Ｃ１線の断面図にほぼ対応している。
図２４〜図２６に示されるように、半導体装置ＰＫＧ５は、ダイパッド（チップ搭載部）ＤＰ５と、そのダイパッドＤＰ５の上面上に搭載された半導体チップＣＰ５と、複数のワイヤ（ボンディングワイヤ）ＷＡ５と、複数のリードＬＤ５と、これらを封止する封止部（封止樹脂部、封止体）ＭＲ５とを有している。
半導体チップＣＰ５は、上記制御回路部ＣＴを構成する半導体チップであり、半導体チップＣＰ５内には、上記制御回路部ＣＴを構成する回路が形成されている。半導体チップＣＰ５の表面側には、複数のパッド（ボンディングパッド）ＰＤ５が形成されている。複数のパッドＰＤ５は、半導体チップＣＰ５の表面において、半導体チップＣＰ５の外周に沿って、すなわち半導体チップＣＰ５の表面の四辺に沿って、配列されている。半導体チップＣＰ５の裏面は、ダイパッドＤＰ５の上面に接合材ＢＤ５を介して接合されている。
半導体装置ＰＫＧ５において、複数のリードＬＤ５は、半導体チップＣＰ５の周囲に配置され、従ってダイパッドＤＰ５の周囲に配置されている。ダイパッドＤＰ５の平面形状は、例えば矩形状である。複数のリードＬＤ５のそれぞれは、一部が封止部ＭＲ５内に封止され、他の一部が封止部ＭＲ５の側面から封止部ＭＲ５の外部に突出している。以下では、リードのうちの封止部内に位置する部分をインナリード部と呼び、リードのうちの封止部外に位置する部分をアウタリード部と呼ぶものとする。
なお、本実施の形態の半導体装置ＰＫＧ５および半導体装置ＰＫＧ６は、各リードの一部（アウタリード部）が封止部の側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではない。例えば、半導体装置ＰＫＧ５および半導体装置ＰＫＧ６の一方または両方として、封止部の側面から各リードがほとんど突出せず、かつ封止部の下面で各リードの一部が露出した構成（ＱＦＮ型の構成）などを採用することもできる。
封止部ＭＲ５の平面形状は、略矩形であり、その矩形の四辺を構成する封止部ＭＲ５の４つの側面から、複数のリードＬＤ５のアウタリード部が突出している。各リードＬＤ５のアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲ５の下面とほぼ同一平面上に位置するように、折り曲げ加工されている。リードＬＤ５のアウタリード部は、半導体装置ＰＫＧ５の外部接続用端子部（外部端子）として機能する。また、ダイパッドＤＰ５の平面形状を構成する矩形の四隅には、それぞれ吊りリードＴＬ５が一体的に形成されている。
半導体装置ＰＫＧ５が有する複数のリードＬＤ５のインナリード部と、半導体チップＣＰ５の複数のパッドＰＤ５とが、複数のワイヤＷＡ５を介してそれぞれ電気的に接続されている。各ワイヤＷＡ５は、封止部ＭＲ５内に封止されており、封止部ＭＲ５から露出されない。
次に、制御用配線基板ＰＢ２に搭載された半導体装置ＰＫＧ６の構成について、図２７〜図２９を参照して説明する。
図２７は、半導体装置ＰＫＧ６の上面図であり、図２８は、半導体装置ＰＫＧ６の平面透視図である。図２８には、封止部ＭＲ６を透視したときの半導体装置ＰＫＧ６の上面側の平面透視図が示されており、封止部ＭＲ６の外周位置を、点線で示してある。図２９は、半導体装置ＰＫＧ６の断面図であり、図２８のＤ１−Ｄ１線の断面図にほぼ対応している。
図２７〜図２９に示されるように、半導体装置ＰＫＧ６は、ダイパッド（チップ搭載部）ＤＰ６と、そのダイパッドＤＰ６の上面上に搭載された半導体チップＣＰ６と、複数のワイヤ（ボンディングワイヤ）ＷＡ６と、複数のリードＬＤ６と、これらを封止する封止部（封止樹脂部、封止体）ＭＲ６とを有している。
半導体チップＣＰ６は、上記ドライバ回路部ＤＲを構成する半導体チップであり、半導体チップＣＰ６内には、上記ドライバ回路部ＤＲを構成する回路が形成されている。半導体チップＣＰ６の表面側には、複数のパッド（ボンディングパッド）ＰＤ６が形成されている。複数のパッドＰＤ６は、半導体チップＣＰ６の表面において、半導体チップＣＰ６の外周に沿って、すなわち半導体チップＣＰ６の表面の四辺に沿って、配列されている。半導体チップＣＰ６の裏面は、ダイパッドＤＰ６の上面に接合材ＢＤ６を介して接合されている。
半導体装置ＰＫＧ６において、複数のリードＬＤ６は、半導体チップＣＰ６の周囲に配置され、従ってダイパッドＤＰ６の周囲に配置されている。ダイパッドＤＰ６の平面形状は、例えば矩形状である。複数のリードＬＤ６のそれぞれは、一部が封止部ＭＲ６内に封止され、他の一部が封止部ＭＲ６の側面から封止部ＭＲ６の外部に突出している。
封止部ＭＲ６の平面形状は、略矩形であり、その矩形の四辺を構成する封止部ＭＲ６の４つの側面から、複数のリードＬＤ６のアウタリード部が突出している。各リードＬＤ６のアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲ６の下面とほぼ同一平面上に位置するように、折り曲げ加工されている。リードＬＤ６のアウタリード部は、半導体装置ＰＫＧ６の外部接続用端子部（外部端子）として機能する。また、ダイパッドＤＰ６の平面形状を構成する矩形の四隅には、それぞれ吊りリードＴＬ６が一体的に形成されている。
半導体装置ＰＫＧ６が有する複数のリードＬＤ６のインナリード部と、半導体チップＣＰ６の複数のパッドＰＤ６とが、複数のワイヤＷＡ６を介してそれぞれ電気的に接続されている。各ワイヤＷＡ６は、封止部ＭＲ６内に封止されており、封止部ＭＲ６から露出されない。
＜制御用配線基板の配線パターンについて＞
図３０〜図３７は、制御用配線基板ＰＢ２の平面図である。このうち、図３０には、制御用配線基板ＰＢ２の上面側の平面透視図が示され、図３４には、制御用配線基板ＰＢ２の下面側の平面透視図が示されている。すなわち、上記図１０の制御用配線基板ＰＢ２から、制御用配線基板ＰＢ２の上面上に搭載されている半導体装置ＰＫＧ４、ネジＮＧ１，ＮＧ２ａ，ＮＧ２ｂ、ケーブルＣＢ１，ＣＢ２、電源接続用ピンＰＮ１、グランド接続用ピンＰＮ２および信号用ピンＰＮ３を取り除き、かつ、制御用配線基板ＰＢ２の上面側のレジスト層ＲＳ２ａを透視したものが、図３０に対応している。また、上記図１１の制御用配線基板ＰＢ２から、制御用配線基板ＰＢ２の下面上に搭載されている半導体装置ＰＫＧ５，ＰＫＧ６、ネジＮＧ１，ＮＧ２ａ，ＮＧ２ｂ、ケーブルＣＢ１，ＣＢ２、電源接続用ピンＰＮ１、グランド接続用ピンＰＮ２および信号用ピンＰＮ３を取り除き、かつ、制御用配線基板ＰＢ２の下面側のレジスト層ＲＳ２ｂを透視したものが、図３４に対応している。従って、図３０では、制御用配線基板ＰＢ２の上面側の配線パターン（基材層ＢＳ２の上面上の配線パターン、すなわち上記導電膜ＣＤ２ａにより形成された配線パターン）が示され、図３４では、制御用配線基板ＰＢ２の下面側の配線パターン（基材層ＢＳ２の下面上の配線パターン、すなわち上記導電膜ＣＤ２ｂにより形成された配線パターン）が示されている。
また、図３０に示される配線パターンを理解し易くするために、図３１〜図３３を示し、図３４に示される配線パターンを理解し易くするために、図３５〜図３７を示している。すなわち、図３１は、図３０に示される制御用配線基板ＰＢ２の上面側の配線パターンのうち、グランド配線ＷＧ１を示すとともに、それ以外の配線（ＷＣ１，ＷＳ１，ＷＶ１）については、図示を省略している。また、図３２は、図３０に示される制御用配線基板ＰＢ２の上面側の配線パターンのうち、電源配線ＷＶ１および電源配線ＷＣ１を示すとともに、それ以外の配線（ＷＧ１，ＷＳ１）については、図示を省略している。また、図３３は、図３０に示される制御用配線基板ＰＢ２の上面側の配線パターンのうち、信号用配線ＷＳ１を示すとともに、それ以外の配線（ＷＣ１，ＷＧ１，ＷＶ１）については、図示を省略している。また、図３５は、図３４に示される制御用配線基板ＰＢ２の下面側の配線パターンのうち、グランド配線ＷＧ２を示すとともに、それ以外の配線（ＷＣ２，ＷＳ２，ＷＶ２）については、図示を省略している。また、図３６は、図３４に示される制御用配線基板ＰＢ２の上面側の配線パターンのうち、電源配線ＷＶ２および電源配線ＷＣ２を示すとともに、それ以外の配線（ＷＧ２，ＷＳ２）については、図示を省略している。また、図３７は、図３４に示される制御用配線基板ＰＢ２の上面側の配線パターンのうち、信号用配線ＷＳ２を示すとともに、それ以外の配線（ＷＣ２，ＷＧ２，ＷＶ２）については、図示を省略している。また、図面を見やすくするために、平面図であるが、図３１において、グランド配線ＷＧ１にハッチングを付し、図３２において、電源配線ＷＶ１および電源配線ＷＣ１にハッチングを付し、図３５において、グランド配線ＷＧ２にハッチングを付し、図３６において、電源配線ＷＶ２および電源配線ＷＣ２にハッチングを付してある。
図３０を図３１〜図３３と比べることで、図３０に示される制御用配線基板ＰＢ２の上面側の配線パターンにおいて、グランド配線ＷＧ１、電源配線ＷＶ１、電源配線ＷＣ１および信号用配線ＷＳ１がそれぞれどれに対応するか、理解することができる。また、図３４を図３５〜図３７と比べることで、図３４に示される制御用配線基板ＰＢ２の下面側の配線パターンにおいて、グランド配線ＷＧ２、電源配線ＷＶ２、電源配線ＷＣ２および信号用配線ＷＳ２がそれぞれどれに対応するか、理解することができる。また、図３０〜図３７においては、半導体装置ＰＫＧ４が搭載される平面位置を透視して一点鎖線で示し、半導体装置ＰＫＧ５および半導体装置ＰＫＧ６が搭載される平面位置を透視して点線で示してある。但し、上述のように、半導体装置ＰＫＧ４は、制御用配線基板ＰＢ２の上面側に搭載され、半導体装置ＰＫＧ５，ＰＫＧ６は、制御用配線基板ＰＢ２の下面側に搭載される。
なお、パワー用配線基板ＰＢ１および制御用配線基板ＰＢ２のそれぞれにおいて、モータＭＯＴに近い側の主面が下面に対応し、その下面とは反対側に位置する主面が、上面に対応している。このため、パワー用配線基板ＰＢ１において、モータＭＯＴに対向する側の主面がパワー用配線基板ＰＢ１の下面に対応し、制御用配線基板ＰＢ２に対向する側の主面がパワー用配線基板ＰＢ１の上面に対応し、また、制御用配線基板ＰＢ２において、パワー用配線基板ＰＢ１に対向する側の主面が制御用配線基板ＰＢ２の下面に対応している。
上記図１０、図１１および図３０〜図３７に示されるように、制御用配線基板ＰＢ２は、平面形状が円形状である。制御用配線基板ＰＢ２の上面側と下面側とには、それぞれ配線パターンが形成されている。そして、制御用配線基板ＰＢ２の上面に、半導体装置ＰＫＧ４が搭載され、制御用配線基板ＰＢ２の下面に、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とが、互いに異なる位置（平面位置）に搭載されている。
具体的には、制御用配線基板ＰＢ２の上面側には、電源配線（導体パターン、電源パターン）ＷＶ１と、グランド配線（導体パターン、グランドパターン）ＷＧ１と、電源配線（導体パターン、電源パターン）ＷＣ１と、信号用配線（導体パターン、配線パターン）ＷＳ１と、が形成されている。また、制御用配線基板ＰＢ２の下面側には、電源配線（導体パターン、電源パターン）ＷＶ２と、グランド配線（導体パターン、グランドパターン）ＷＧ２と、電源配線（導体パターン、電源パターン）ＷＣ２と、信号用配線（導体パターン、配線パターン）ＷＳ２と、が形成されている。制御用配線基板ＰＢ２の上面側の配線（ＷＶ１，ＷＧ１，ＷＣ１，ＷＳ１）は、制御用配線基板ＰＢ２を構成する上記基材層ＢＳ２の上面上に形成された導電膜（上記導電膜ＣＤ２ａに対応）により形成されている。また、制御用配線基板ＰＢ２の下面側の配線（ＷＶ２，ＷＧ２，ＷＣ２，ＷＳ２）は、制御用配線基板ＰＢ２を構成する上記基材層ＢＳ２の下面上に形成された導電膜（上記導電膜ＣＤ２ｂに対応）により形成されている。
電源配線ＷＶ１および電源配線ＷＶ２は、電源電位ＶＩＮが供給される配線である。電源配線ＷＶ１および電源配線ＷＶ２は、上記電源用ケーブルＣＢ１と電気的に接続されており、上記電源用ケーブルＣＢ１から電源配線ＷＶ１および電源配線ＷＶ２に電源電位ＶＩＮが供給されるようになっている。
制御用配線基板ＰＢ２の上面側に形成された電源配線ＷＶ１と、制御用配線基板ＰＢ２の下面側に形成された電源配線ＷＶ２とは、制御用配線基板ＰＢ２において電源配線ＷＶ１，ＷＶ２の両方に平面視で重なる位置に設けられたビア部（ＶＨ）を介して、必要に応じて電気的に接続されている。
なお、制御用配線基板ＰＢ２のビア部（ＶＨ）は、制御用配線基板ＰＢ２の基材層ＢＳ２を貫通する孔と、その孔内に埋め込まれた導体部とにより構成されており、後述の図３８〜図４３などに示されている。制御用配線基板ＰＢ２のビア部（ＶＨ）は、制御用配線基板ＰＢ２の上面側の配線と制御用配線基板ＰＢ２の下面側の配線とを電気的に接続するための導体部（埋込導体部、ビア配線）として機能する。
グランド配線ＷＧ１およびグランド配線ＷＧ２は、グランド電位ＧＮＤが供給される配線である。グランド配線ＷＧ１およびグランド配線ＷＧ２は、上記グランド用ケーブルＣＢ２と電気的に接続されており、上記グランド用ケーブルＣＢ２からグランド配線ＷＧ１およびグランド配線ＷＧ２にグランド電位ＧＮＤが供給されるようになっている。
制御用配線基板ＰＢ２の上面側に形成されたグランド配線ＷＧ１と、制御用配線基板ＰＢ２の下面側に形成されたグランド配線ＷＧ２とは、制御用配線基板ＰＢ２においてグランド配線ＷＧ１，ＷＧ２の両方に平面視で重なる位置に設けられたビア部（ＶＨ）を介して、必要に応じて電気的に接続されている。
電源配線ＷＣ１および電源配線ＷＣ２は、上記レギュレータＲＥ（すなわち半導体装置ＰＫＧ４または半導体チップＣＰ４）で生成された上記電圧Ｖ１が供給される配線である。電源配線ＷＣ１，ＷＣ２は、制御用配線基板ＰＢ２の上面上に搭載された半導体装置ＰＫＧ４の上記リードＬＤ４ｂに電気的に接続されている。このため、上記半導体チップＣＰ４内に形成されたレギュレータ回路（ＲＥ）で生成された上記電圧Ｖ１は、半導体装置ＰＫＧ４のリードＬＤ４ｂから制御用配線基板ＰＢ２の電源配線ＷＣ１，ＷＣ２に出力される。
制御用配線基板ＰＢ２の上面側に形成された電源配線ＷＣ１と、制御用配線基板ＰＢ２の下面側に形成された電源配線ＷＣ２とは、制御用配線基板ＰＢ２において電源配線ＷＣ１，ＷＣ２の両方に平面視で重なる位置に設けられたビア部（ＶＨ）を介して、必要に応じて電気的に接続されている。
信号用配線ＷＳ１および信号用配線ＷＳ２は、主として、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを電気的に接続する配線と、半導体装置ＰＫＧ６と複数の信号用ピンＰＮ３とを電気的に接続する配線とからなる。
制御用配線基板ＰＢ２の上面側に形成された信号用配線ＷＳ１と、制御用配線基板ＰＢ２の下面側に形成された信号用配線ＷＳ２とは、制御用配線基板ＰＢ２において信号用配線ＷＳ１，ＷＳ２の両方に平面視で重なる位置に設けられたビア部（ＶＨ）を介して、必要に応じて電気的に接続されている。
次に、制御用配線基板ＰＢ２上への半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６の実装構造について、図１０、図１１、図３０〜図４３を参照して説明する。
図３８および図３９は、制御用配線基板ＰＢ２の上面上に半導体装置ＰＫＧ４が搭載（実装）された構造の断面図であり、図４０および図４１は、制御用配線基板ＰＢ２の下面上に半導体装置ＰＫＧ５が搭載（実装）された構造の断面図であり、図４２および図４３は、制御用配線基板ＰＢ２の下面上に半導体装置ＰＫＧ６が搭載（実装）された構造の断面図である。なお、図３８は、上記図２２に相当する断面が示され、図３９は、上記図２３に相当する断面が示されている。また、図４０および図４１は、制御用配線基板ＰＢ２の下面上に搭載された半導体装置ＰＫＧ５における互いに異なる断面が示され、図４２および図４３は、制御用配線基板ＰＢ２の下面上に搭載された半導体装置ＰＫＧ６における互いに異なる断面が示されている。
制御用配線基板ＰＢ２において、上面側に形成された配線（ＷＣ１，ＷＧ１，ＷＳ１，ＷＶ１）は、レジスト層ＲＳ２ａで覆われ、下面側に形成された配線（ＷＣ２，ＷＧ２，ＷＳ２，ＷＶ２）は、レジスト層ＲＳ２ｂで覆われている。しかしながら、制御用配線基板ＰＢ２において、配線（ＷＣ１，ＷＧ１，ＷＳ１，ＷＶ１，ＷＣ２，ＷＧ２，ＷＳ２，ＷＶ２）における電子部品（ここでは半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６）の端子との接続部は、レジスト層ＲＳ２ａ，ＲＳ２ｂ（レジスト層ＲＳ２ａの開口部ＯＰ３およびレジスト層ＲＳ２ｂの開口部ＯＰ３）から露出されている。これにより、制御用配線基板ＰＢ２に搭載する電子部品（ここでは半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６）の各端子を、制御用配線基板ＰＢ２の配線（ＷＣ１，ＷＧ１，ＷＳ１，ＷＶ１，ＷＣ２，ＷＧ２，ＷＳ２，ＷＶ２）に、導電性の接合材（例えば半田）を用いて電気的に接続することができる。
まず、半導体装置ＰＫＧ４の実装構造について説明する。
図３８および図３９などからも分かるように、半導体装置ＰＫＧ４のダイパッドＤＰ４は、制御用配線基板ＰＢ２の上面側に形成されたグランド配線ＷＧ１と平面視において重なっており、そのグランド配線ＷＧ１と導電性の接合材ＳＺを介して接合されて電気的に接続されている。導電性の接合材ＳＺは、例えば半田を用いることができる。また、半導体装置ＰＫＧ４のリードＬＤ４ａは、制御用配線基板ＰＢ２の上面側に形成された電源配線ＷＶ１と平面視において重なっており、その電源配線ＷＶ１と導電性の接合材ＳＺを介して接合されて電気的に接続されている。また、半導体装置ＰＫＧ４のリードＬＤ４ｂは、制御用配線基板ＰＢ２の上面側に形成された電源配線ＷＣ１と平面視において重なっており、その電源配線ＷＣ１と導電性の接合材ＳＺを介して接合されて電気的に接続されている。
このため、半導体装置ＰＫＧ４に内蔵された半導体チップＣＰ４の裏面電極ＢＥ４は、ダイパッドＤＰ４および接合材ＳＺを介してグランド配線ＷＧ１に電気的に接続される。これにより、上記グランド用ケーブルＣＢ２から制御用配線基板ＰＢ２のグランド配線ＷＧ１，ＷＧ２に供給されたグランド電位ＧＮＤが、グランド配線ＷＧ１から半導体装置ＰＫＧ４のダイパッドＤＰ４に供給され、更に半導体装置ＰＫＧ４内の半導体チップＣＰ４の裏面電極ＢＥ４に供給されるようになっている。
また、半導体装置ＰＫＧ４に内蔵された半導体チップＣＰ４のパッドＰＤ４ａは、ワイヤＷＡ４、リードＬＤ４ａおよび接合材ＳＺを介して電源配線ＷＶ１に電気的に接続される。これにより、上記電源用ケーブルＣＢ１から制御用配線基板ＰＢ２の電源配線ＷＶ１，ＷＶ２に供給された電源電位ＶＩＮが、電源配線ＷＶ１から半導体装置ＰＫＧ４のリードＬＤ４ａに供給され、更に半導体装置ＰＫＧ４内の半導体チップＣＰ４のパッドＰＤ４ａに入力されるようになっている。
また、半導体装置ＰＫＧ４に内蔵された半導体チップＣＰ４のパッドＰＤ４ｂは、ワイヤＷＡ４、リードＬＤ４ｂおよび接合材ＳＺを介して電源配線ＷＣ１に電気的に接続され、更に電源配線ＷＣ１，ＷＣ２を介して、半導体装置ＰＫＧ５における電圧Ｖ１入力用のリード（ＬＤ５ｂ）や、半導体装置ＰＫＧ６における電圧Ｖ１入力用のリード（ＬＤ６ｂ）に、電気的に接続されている。パッドＰＤ４ａから半導体チップＣＰ４に入力された電源電位ＶＩＮは、半導体チップＣＰ４内に形成されたレギュレータ回路（ＲＥ）で上記電圧Ｖ１に変換され、変換された電圧Ｖ１が、半導体チップＣＰ４のパッドＰＤ４ｂから出力される。半導体チップＣＰ４のパッドＰＤ４ｂから出力された電圧Ｖ１は、リードＬＤ４ｂから制御用配線基板ＰＢ２の電源配線ＷＣ１に出力され、電源配線ＷＣ１，ＷＣ２を介して、半導体装置ＰＫＧ５，ＰＫＧ６に供給される。
次に、半導体装置ＰＫＧ５の実装構造について説明する。
図４０および図４１などからも分かるように、半導体装置ＰＫＧ５の各リードＬＤ５は、制御用配線基板ＰＢ２の下面側に形成された配線と平面視において重なっており、その配線と導電性の接合材ＳＺ（例えば半田）を介して接合されて電気的に接続されている。半導体装置ＰＫＧ５は、複数のリードＬＤ５を有しているが、それら複数のリードＬＤ５は、信号用配線ＷＳ２に接続されたリードＬＤ５ａと、電源配線ＷＣ２に接続されたリードＬＤ５ｂと、グランド配線ＷＧ２に接続されたリードＬＤ５ｃとを含んでおり、信号用配線ＷＳ２に接続されたリードＬＤ５ａの数が最も多い。また、半導体装置ＰＫＧ５は、電源配線ＷＶ２に接続されたリードは有さなくともよい。
このため、半導体装置ＰＫＧ５に内蔵された半導体チップＣＰ５の各パッドＰＤ５は、ワイヤＷＡ５、リードＬＤ５および接合材ＳＺを介して、信号用配線ＷＳ２、電源配線ＷＣ２、またはグランド配線ＷＧ２のいずれかと電気的に接続される。
半導体装置ＰＫＧ５のリードＬＤ５ａは、信号用配線ＷＳ１，ＷＳ２を介して、半導体装置ＰＫＧ６のリードＬＤ６（ＬＤ６ａ）と電気的に接続されている。このため、半導体装置ＰＫＧ５（半導体チップＣＰ５）と半導体装置ＰＫＧ６（半導体チップＣＰ６）との間で、信号用配線ＷＳ１，ＷＳ２を介して、信号が伝送される。また、半導体装置ＰＫＧ５のリードＬＤ５ｂは、電源配線ＷＣ１，ＷＣ２を介して、半導体装置ＰＫＧ４のリードＬＤ４ｂと電気的に接続されている。このため、半導体装置ＰＫＧ４のリードＬＤ４ｂから出力された上記電圧Ｖ１は、電源配線ＷＣ１，ＷＣ２を介して、半導体装置ＰＫＧ５のリードＬＤ５ｂに供給され、それによって半導体装置ＰＫＧ５内の半導体チップＣＰ５（制御回路部ＣＴ）に電圧Ｖ１が供給される。また、上記グランド用ケーブルＣＢ２から、グランド配線ＷＧ１，ＷＧ２を介して、半導体装置ＰＫＧ５のリードＬＤ５ｃにグランド電位ＧＮＤが供給され、それによって、半導体装置ＰＫＧ５内の半導体チップＣＰ５にグランド電位ＧＮＤが供給される。
次に、半導体装置ＰＫＧ６の実装構造について説明する。
図４２および図４３などからも分かるように、半導体装置ＰＫＧ６の各リードＬＤ６は、制御用配線基板ＰＢ２の下面側に形成された配線と平面視において重なっており、その配線と導電性の接合材ＳＺを介して接合されて電気的に接続されている。半導体装置ＰＫＧ６は、複数のリードＬＤ６を有しているが、それら複数のリードＬＤ６は、信号用配線ＷＳ２に接続されたリードＬＤ６ａと、電源配線ＷＣ２に接続されたリードＬＤ６ｂと、グランド配線ＷＧ２に接続されたリードＬＤ６ｃと、電源配線ＷＶ２に接続されたリードＬＤ６ｄとを含んでおり、信号用配線ＷＳ２に接続されたリードＬＤ６ａの数が最も多い。
このため、半導体装置ＰＫＧ６に内蔵された半導体チップＣＰ６の各パッドＰＤ６は、ワイヤＷＡ６、リードＬＤ６および接合材ＳＺを介して、信号用配線ＷＳ２、電源配線ＷＣ２、グランド配線ＷＧ２、または電源配線ＷＶ２のいずれかと電気的に接続される。
半導体装置ＰＫＧ６のリードＬＤ６ａは、信号用配線ＷＳ１，ＷＳ２を介して、半導体装置ＰＫＧ５のリードＬＤ５（ＬＤ５ａ）か、あるいは、信号用ピンＰＮ３に、電気的に接続されている。このため、半導体装置ＰＫＧ５（半導体チップＣＰ５）と半導体装置ＰＫＧ６（半導体チップＣＰ６）との間、および半導体装置ＰＫＧ６（半導体チップＣＰ６）と信号用ピンＰＮ３との間で、信号用配線ＷＳ１，ＷＳ２を介して、信号が伝送される。また、半導体装置ＰＫＧ６のリードＬＤ６ｂは、電源配線ＷＣ１，ＷＣ２を介して、半導体装置ＰＫＧ４のリードＬＤ４ｂと電気的に接続されている。このため、半導体装置ＰＫＧ４のリードＬＤ４ｂから出力された上記電圧Ｖ１は、電源配線ＷＣ１，ＷＣ２を介して、半導体装置ＰＫＧ６のリードＬＤ６ｂに供給され、それによって半導体装置ＰＫＧ６内の半導体チップＣＰ６（ドライバ回路部ＤＲ）に電圧Ｖ１が供給される。また、上記グランド用ケーブルＣＢ２から、グランド配線ＷＧ１，ＷＧ２を介して、半導体装置ＰＫＧ６のリードＬＤ６ｃにグランド電位ＧＮＤが供給され、それによって、半導体装置ＰＫＧ６内の半導体チップＣＰ６にグランド電位ＧＮＤが供給される。また、上記電源用ケーブルＣＢ１から、電源配線ＷＶ１，ＷＶ２を介して、半導体装置ＰＫＧ６のリードＬＤ６ｄに電源電位ＶＩＮが供給され、それによって、半導体装置ＰＫＧ６内の半導体チップＣＰ６に電源電位ＶＩＮが供給される。
＜主要な特徴と効果について＞
本実施の形態の電子装置は、パワー用配線基板ＰＢ１（第１配線基板）と、パワー用配線基板ＰＢ１に対向する制御用配線基板ＰＢ２（第２配線基板）と、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との間を電気的に接続する接続部材と、を有している。パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との間を電気的に接続する接続部材としては、信号用ピンＰＮ３を好適に用いている。制御用配線基板ＰＢ２は、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２との間を電気的に接続する接続部材（ここでは信号用ピンＰＮ３）がそれぞれ挿通する複数の孔ＨＣ３（第１孔部）を有している。
本実施の形態の電子装置は、更に、スイッチング用のパワートランジスタ（ここではパワーＭＯＳＦＥＴ）を有する半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３（第１半導体装置）と、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３を駆動するドライバ回路部ＤＲ（駆動回路）を有する半導体装置ＰＫＧ６（第２半導体装置）と、を有している。本実施の形態の電子装置は、更に、外部から供給された電源電位ＶＩＮ（第１電源電圧）を電圧Ｖ１（第２電源電圧）に変換するレギュレータＲＥ（電圧生成回路）を有する半導体装置ＰＫＧ４（第３半導体装置）を有している。本実施の形態の電子装置は、更に、半導体装置ＰＫＧ４から供給された電圧Ｖ１（第２電源電圧）により動作し、半導体装置ＰＫＧ６を制御する制御回路部ＣＴ（制御回路）を有する半導体装置ＰＫＧ５（第４半導体装置）を有している。半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３は、パワー用配線基板ＰＢ１に搭載され、半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６は、制御用配線基板ＰＢ２に搭載されている。
本実施の形態の主要な特徴のうちの一つは、制御用配線基板ＰＢ２の互いに反対側に位置する２つの主面（第１主面および第２主面）のうち、一方の主面（第１主面）上に半導体装置ＰＫＧ５，ＰＫＧ６が搭載され、他方の主面（第２主面）上に半導体装置ＰＫＧ４が搭載されていることである。
なお、上記図６、図１０および図１１には、制御用配線基板ＰＢ２の上面上に半導体装置ＰＫＧ４が搭載され、制御用配線基板ＰＢ２の下面上に半導体装置ＰＫＧ５，ＰＫＧ６が搭載されている場合が示されており、ここではこの場合に基づいて説明する。
本実施の形態の主要な特徴のうちの他の一つは、次の点である。すなわち、制御用配線基板ＰＢ２の下面（第１主面）において、複数の孔ＨＣ３が配列する領域（第１領域）を介して互いに隣り合う領域ＲＧ１（第２領域）および領域ＲＧ２（第３領域）のうち、領域ＲＧ１に半導体装置ＰＫＧ５および半導体装置ＰＫＧ６が搭載されていることである。そして、制御用配線基板ＰＢ２の上面（第２主面）において、領域ＲＧ１の反対側に位置する領域ＲＧ３（第４領域）と領域ＲＧ２の反対側に位置する領域ＲＧ４（第５領域）のうち、領域ＲＧ４に半導体装置ＰＫＧ４が搭載されていることである。
ここで、制御用配線基板ＰＢ２には、信号用ピンＰＮ３を挿通する孔ＨＣ３が複数設けられている。それら複数の孔ＨＣ３は、平面視において、ほぼＸ方向に配列している（並んでいる）。好ましくは、複数の孔ＨＣ３は、ほぼＸ方向に一列に並んでいる。以下では、制御用配線基板ＰＢ２において、複数の孔ＨＣ３の配列全体を、「孔ＨＣ３の列」と称することとする。このため、孔ＨＣ３の列は、複数の孔ＨＣ３が配列している領域、あるいは、複数の孔ＨＣ３が形成されている領域にも対応している。
なお、各平面図において、Ｘ方向およびＹ方向を示しているが、それらＸ方向およびＹ方向は、各平面図同士で共通の方向である。また、Ｘ方向およびＹ方向は、パワー用配線基板ＰＢ１の主面に略平行な方向であり、また、制御用配線基板ＰＢ２の主面に略平行な方向である。また、Ｙ方向は、Ｘ方向に交差する方向であり、好ましくは、Ｙ方向は、Ｘ方向に直交する方向である。また、上記図１０をＸ方向に反転させた場合が、図１１に対応する。
制御用配線基板ＰＢ２の主面は、孔ＨＣ３の列により、２つの領域に分けられる（区画される）。制御用配線基板ＰＢ２の下面において、孔ＨＣ３の列の両側のうちの一方の側の領域が、領域ＲＧ１であり、もう一方の側の領域が、領域ＲＧ２である。また、制御用配線基板ＰＢ２の上面において、孔ＨＣ３の列の両側のうちの一方の側の領域が、領域ＲＧ３であり、もう一方の側の領域が、領域ＲＧ４である。領域ＲＧ１，ＲＧ２は上記図１１で指し示されており、図１１において、制御用配線基板ＰＢ２の下面のうち、孔ＨＣ３の列よりも下側の領域が、領域ＲＧ１に対応し、孔ＨＣ３の列よりも上側の領域が、領域ＲＧ２に対応している。半導体装置ＰＫＧ５，ＰＫＧ６は、領域ＲＧ１に搭載されている。また、領域ＲＧ３，ＲＧ４は上記図１０に指し示されており、図１０において、制御用配線基板ＰＢ２の上面のうち、孔ＨＣ３の列よりも下側の領域が、領域ＲＧ３に対応し、孔ＨＣ３の列よりも上側の領域が、領域ＲＧ４に対応している。半導体装置ＰＫＧ４は、領域ＲＧ４に搭載されている。
制御用配線基板ＰＢ２の下面において、領域ＲＧ１と領域ＲＧ２とは、孔ＨＣ３の列を介して、隣り合っており、言い換えると、領域ＲＧ１と領域ＲＧ２とは、孔ＨＣ３の列を挟んで互いに反対側に位置している。つまり、制御用配線基板ＰＢ２の下面において、孔ＨＣ３の列を仮想的な境界とし、その境界で分けられた一方の領域が領域ＲＧ１であり、他方の領域が領域ＲＧ２である。また、制御用配線基板ＰＢ２の上面において、領域ＲＧ３と領域ＲＧ４とは、孔ＨＣ３の列を介して、隣り合っており、言い換えると、領域ＲＧ３と領域ＲＧ４とは、孔ＨＣ３の列を挟んで互いに反対側に位置している。つまり、制御用配線基板ＰＢ２の上面において、孔ＨＣ３の列を仮想的な境界とし、その境界で分けられた一方の領域が領域ＲＧ３であり、他方の領域が領域ＲＧ４である。制御用配線基板ＰＢ２の下面において、領域ＲＧ１と領域ＲＧ２との間に、孔ＨＣ３の列があり、制御用配線基板ＰＢ２の上面において、領域ＲＧ３と領域ＲＧ４との間に、孔ＨＣ３の列がある。
制御用配線基板ＰＢ２の下面の領域ＲＧ１と、制御用配線基板ＰＢ２の上面の領域ＲＧ３とは、互いに反対側に位置しており、平面視において、重なっている。また、制御用配線基板ＰＢ２の下面の領域ＲＧ２と、制御用配線基板ＰＢ２の上面の領域ＲＧ４とは、互いに反対側に位置しており、平面視において、重なっている。つまり、制御用配線基板ＰＢ２において、領域ＲＧ１の裏側（反対側）が領域ＲＧ３であり、領域ＲＧ３の裏側（反対側）が領域ＲＧ１であり、領域ＲＧ２の裏側（反対側）が領域ＲＧ４であり、領域ＲＧ４の裏側（反対側）が領域ＲＧ２である。言い換えると、領域ＲＧ１と領域ＲＧ３とは、平面視において重なっており、領域ＲＧ１と領域ＲＧ３の一方が表で、他方が裏の関係にあり、また、領域ＲＧ２と領域ＲＧ４とは、平面視において重なっており、領域ＲＧ２と領域ＲＧ４の一方が表で、他方が裏の関係にある。
本実施の形態では、制御用配線基板ＰＢ２の一方の主面上に半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６の全てを搭載するのではなく、制御用配線基板ＰＢ２の一方の主面（ここでは下面）上に半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを搭載し、制御用配線基板ＰＢ２の他方の主面（ここでは上面）上に半導体装置ＰＫＧ４を搭載している。そして、半導体装置ＰＫＧ５，ＰＫＧ６搭載側の制御用配線基板ＰＢ２の主面（ここでは下面）においては、孔ＨＣ３の列で分けられた２つの領域ＲＧ１，ＲＧ２のうち、一方の領域ＲＧ１内に半導体装置ＰＫＧ５と半導体装置ＰＫＧ６の両方を搭載し、他方の領域ＲＧ２には、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６のどちらも搭載しないようにしている。そして、半導体装置ＰＫＧ４搭載側の制御用配線基板ＰＢ２の主面（ここでは上面）においては、孔ＨＣ３の列で分けられた２つの領域ＲＧ３，ＲＧ４のうち、領域ＲＧ１の反対側に位置する領域ＲＧ３には、半導体装置ＰＫＧ４は搭載せず、領域ＲＧ２の反対側に位置する領域ＲＧ４に、半導体装置ＰＫＧ４を搭載するようにしている。その理由について、以下に説明する。
モータ駆動などに用いられる電子装置において、制御用配線基板に、機能が互いに異なる複数の半導体装置を搭載するが、半導体装置の機能に合わせて半導体装置の搭載位置や配線のレイアウトなどを工夫しないと、電子装置の性能が低下する虞がある。
そこで、本実施の形態では、半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６が制御用配線基板ＰＢ２に搭載されるが、各半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６の機能を考慮して、その搭載位置を工夫している。
すなわち、半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６のうち、最も発熱量が大きいのは、電源電位ＶＩＮ（第１電源電圧）が入力されて電圧Ｖ１（第２電源電圧）に変換する電圧生成回路（レギュレータＲＥ）を有する半導体装置ＰＫＧ４である。また、半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６のうち、最もノイズ源となりやすいのも、電圧生成回路（レギュレータＲＥ）を有する半導体装置ＰＫＧ４である。つまり、半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６のうち、半導体装置ＰＫＧ４は、発熱源およびノイズ源となりやすい。半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５，ＰＫＧ６が受けてしまうと、電子装置の性能が低下する虞がある。このため、制御用配線基板ＰＢ２に半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６を搭載した電子装置の性能向上のためには、半導体装置ＰＫＧ４で生じた熱やノイズの影響が、半導体装置ＰＫＧ５および半導体装置ＰＫＧ６にできるだけ及ばないようにすることが、重要である。また、半導体装置ＰＫＧ６と、半導体装置ＰＫＧ６を制御する制御回路（ＣＴ）を有する半導体装置ＰＫＧ５との間は、制御用配線基板ＰＢ２の多くの配線で接続する必要がある。このため、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とは、配線で接続しやすい位置に配置することが、望ましい。
そこで、本実施の形態では、制御用配線基板ＰＢ２の一方の主面（ここでは下面）において、孔ＨＣ３の列で分けられた２つの領域ＲＧ１，ＲＧ２のうち、一方の領域ＲＧ１内に半導体装置ＰＫＧ５と半導体装置ＰＫＧ６の両方を搭載している。
ここで、本実施の形態とは異なる場合と比較してみる。制御用配線基板ＰＢ２の一方の主面において、孔ＨＣ３の列で分けられた２つの領域ＲＧ１，ＲＧ２のうち、一方の領域ＲＧ１内に半導体装置ＰＫＧ５を搭載し、他方の領域ＲＧ２内に半導体装置ＰＫＧ６を搭載した場合を仮定する。この場合、複数の孔ＨＣ３が邪魔になって、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを配線で接続しにくくなる。それに対して、本実施の形態では、制御用配線基板ＰＢ２の一方の主面（ここでは下面）において、領域ＲＧ１内に半導体装置ＰＫＧ５と半導体装置ＰＫＧ６の両方を搭載しているため、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを配線で接続するのに、複数の孔ＨＣ３が邪魔にならずに済む。このため、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間を、配線で接続しやすくなる。
また、半導体装置ＰＫＧ４で生じた熱やノイズが、半導体装置ＰＫＧ５および半導体装置ＰＫＧ６にできるだけ影響を与えないようにするためには、平面視において、半導体装置ＰＫＧ４を半導体装置ＰＫＧ５および半導体装置ＰＫＧ６からできるだけ離れた位置に配置することが望ましい。また、半導体装置ＰＫＧ４で生じた熱やノイズの影響が、半導体装置ＰＫＧ５および半導体装置ＰＫＧ６にできるだけ影響を与えないようにするためには、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ５，ＰＫＧ６を搭載した側の主面（ここでは下面）とは反対側の主面（ここでは上面）に、半導体装置ＰＫＧ４を搭載することが望ましい。このため、本実施の形態では、制御用配線基板ＰＢ２の下面の領域ＲＧ１に半導体装置ＰＫＧ５，ＰＫＧ６を搭載し、制御用配線基板ＰＢ２の上面の領域ＲＧ４に半導体装置ＰＫＧ４を搭載している。
本実施の形態とは異なり、制御用配線基板ＰＢ２の下面の領域ＲＧ１または制御用配線基板ＰＢ２の上面の領域ＲＧ３に半導体装置ＰＫＧ４を配置してしまうと、半導体装置ＰＫＧ４の配置位置が、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６に近づいてしまい、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６が受けやすくなってしまう。それに対して、本実施の形態では、半導体装置ＰＫＧ５，ＰＫＧ６を搭載した領域ＲＧ１ではなく、また、領域ＲＧ１の反対側の領域ＲＧ３でもなく、領域ＲＧＲＧ４に半導体装置ＰＫＧ４を搭載したことにより、平面視において、半導体装置ＰＫＧ４を半導体装置ＰＫＧ５および半導体装置ＰＫＧ６から離れた位置に配置することできる。これにより、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６が受けるのを、抑制または防止することができる。
また、本実施の形態では、制御用配線基板ＰＢ２の下面の領域ＲＧ１に半導体装置ＰＫＧ５，ＰＫＧ６を配置しているため、平面視において、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間には、孔ＨＣ３の列は配置されていない。このため、半導体装置ＰＫＧ５のリード（ＬＤ５ａ）と半導体装置ＰＫＧ６のリード（ＬＤ６ａ）とを、制御用配線基板ＰＢ２の配線で接続しやすい。しかしながら、制御用配線基板ＰＢ２の下面の領域ＲＧ１に半導体装置ＰＫＧ５，ＰＫＧ６を配置し、制御用配線基板ＰＢ２の上面の領域ＲＧ４に半導体装置ＰＫＧ４を配置しているため、平面視において、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間と、半導体装置ＰＫＧ４と半導体装置ＰＫＧ６との間とには、孔ＨＣ３の列が配置されることになる。しかしながら、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５とを接続する配線、および、半導体装置ＰＫＧ４と半導体装置ＰＫＧ６とを接続する配線は、半導体装置ＰＫＧ４で生成した上記電圧Ｖ１を半導体装置ＰＫＧ５，ＰＫＧ６に供給するための上記電源配線ＷＣ１，ＷＣ２であり、半導体装置ＰＫＧ５半導体装置ＰＫＧ６との間を接続する配線に比べて、配線数が少ない。このため、平面視において、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間や、半導体装置ＰＫＧ４と半導体装置ＰＫＧ６との間に、孔ＨＣ３の列が配置されていても、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５とを接続する配線や、半導体装置ＰＫＧ４と半導体装置ＰＫＧ６とを接続する配線の引き回しには、問題は生じにくい。
また、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ４で生じた熱やノイズは、主として制御用配線基板ＰＢ２に形成された導電膜（配線）を通って伝導する。このため、本実施の形態とは異なり、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ４を搭載した側の主面に、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６も搭載してしまうと、その主面に形成された配線を介して、半導体装置ＰＫＧ４で生じた熱やノイズが半導体装置ＰＫＧ５や半導体装置ＰＫＧ６にも伝わりやすくなる。それに対して、本実施の形態では、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ４を搭載した側の主面（ここでは上面）とは反対側の主面（下面）に、半導体装置ＰＫＧ５，ＰＫＧ６を搭載しているため、半導体装置ＰＫＧ４で生じた熱やノイズは、制御用配線基板ＰＢ２に形成された配線を通って半導体装置ＰＫＧ５や半導体装置ＰＫＧ６に伝わりにくくなる。これにより、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６が受けるのを、抑制または防止することができる。
このように、本実施の形態では、制御用配線基板ＰＢ２において、一方の主面（ここでは下面）の領域ＲＧ１に半導体装置ＰＫＧ５，ＰＫＧ６を搭載し、他方の主面（ここでは上面）の領域ＲＧ４に半導体装置ＰＫＧ４を搭載していることで、半導体装置ＰＫＧ４を半導体装置ＰＫＧ５，ＰＫＧ６から熱的および電気的に離すことができる。これにより、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６が受けるのを、抑制または防止することができる。従って、制御用配線基板ＰＢ２に半導体装置ＰＫＧ４，ＰＫＧ５，ＰＫＧ６を搭載した電子装置の性能を向上させることができる。また、制御用配線基板ＰＢ２の平面寸法を大きくしなくとも、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５，ＰＫＧ６とを、熱的かつ電気的に離れさせることができるため、制御用配線基板ＰＢ２の小型化、ひいては電子装置の小型化を図ることができる。
また、本実施の形態の変形例として、制御用配線基板ＰＢ２の下面の領域ＲＧ１に半導体装置ＰＫＧ５，ＰＫＧ６を搭載し、制御用配線基板ＰＢ２の下面の領域ＲＧ２に半導体装置ＰＫＧ４を搭載することも可能である。この場合、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間を配線で接続しやすくなるとともに、平面視において、半導体装置ＰＫＧ４を半導体装置ＰＫＧ５，ＰＫＧ６から離れた位置に配置することできるため、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６が受けるのを、抑制する効果を得られる。しかしながら、上述のように、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ４を搭載した側の主面に、半導体装置ＰＫＧ５，ＰＫＧ６も搭載してしまうと、その主面に形成された配線を介して、半導体装置ＰＫＧ４で生じた熱やノイズが半導体装置ＰＫＧ５，ＰＫＧ６にも伝わりやすくなる。このため、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５，ＰＫＧ６が受けるのを、できるだけ抑制する観点では、半導体装置ＰＫＧ４は、制御用配線基板ＰＢ２の下面の領域ＲＧ２ではなく、本実施の形態のように、制御用配線基板ＰＢ２の上面の領域ＲＧ４に搭載することが好ましい。これにより、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５や半導体装置ＰＫＧ６が受けるのを、より的確に抑制または防止することができるようになる。
また、本実施の形態とは異なり、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを、互いに反対側の主面に搭載した場合には、半導体装置ＰＫＧ５，ＰＫＧ６のうちの一方と、半導体装置ＰＫＧ４とが、制御用配線基板ＰＢ２の同じ主面に搭載されることになる。この場合、半導体装置ＰＫＧ４で生じた熱やノイズの影響を、半導体装置ＰＫＧ５，ＰＫＧ６のうちの一方が受けやすくなる。それに対して、本実施の形態では、制御用配線基板ＰＢ２において、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを、同じ主面（ここでは下面）に搭載し、それとは反対側の主面（ここでは上面）に半導体装置ＰＫＧ４を搭載している。これにより、半導体装置ＰＫＧ５，ＰＫＧ６の両方が、半導体装置ＰＫＧ４で生じた熱やノイズの影響を受けにくくなる。このため、電子装置の性能を向上させることができる。
以下、本実施の形態の電子装置の更に他の特徴について説明する。
本実施の形態では、上記図６、図１０および図１１に示されるように、制御用配線基板ＰＢ２の上面上に半導体装置ＰＫＧ４が搭載され、制御用配線基板ＰＢ２の下面上に半導体装置ＰＫＧ５，ＰＫＧ６が搭載されている。すなわち、制御用配線基板ＰＢ２における半導体装置ＰＫＧ５，ＰＫＧ６搭載側の主面（ここでは下面）が、パワー用配線基板ＰＢ１に対向している。他の形態として、制御用配線基板ＰＢ２の上下を反転させることもできる。その場合、電源配線ＷＶ２、電源配線ＷＣ２、グランド配線ＷＧ２および信号用配線ＷＳ２が形成され、かつ、半導体装置ＰＫＧ５，ＰＫＧ６が搭載された側の主面が、制御用配線基板ＰＢ２の上面となり、電源配線ＷＶ１、電源配線ＷＣ１、グランド配線ＷＧ１および信号用配線ＷＳ１が形成され、かつ、半導体装置ＰＫＧ４が搭載された側の主面が、制御用配線基板ＰＢ２の下面となる。
但し、制御用配線基板ＰＢ２の下面上に半導体装置ＰＫＧ５，ＰＫＧ６が搭載され、制御用配線基板ＰＢ２の上面上に半導体装置ＰＫＧ４が搭載されている場合よりも、本実施の形態のように、制御用配線基板ＰＢ２の上面上に半導体装置ＰＫＧ４が搭載され、制御用配線基板ＰＢ２の下面上に半導体装置ＰＫＧ５，ＰＫＧ６が搭載されている場合の方が、次のような点で有利である。
すなわち、半導体装置ＰＫＧ５，ＰＫＧ６よりも、半導体装置ＰＫＧ４の方が動作時の発熱量が大きい。このため、半導体装置ＰＫＧ４を制御用配線基板ＰＢ２の下面上に搭載してしまうと、半導体装置ＰＫＧ４の表面側がパワー用配線基板ＰＢ１で覆われた状態になり、半導体装置ＰＫＧ４から空気中への放熱が、あまり期待できなくなる。それに対して、本実施の形態のように、半導体装置ＰＫＧ４を制御用配線基板ＰＢ２の上面上に搭載すれば、半導体装置ＰＫＧ４の表面側がパワー用配線基板ＰＢ１で覆われた状態にはならずに済むため、半導体装置ＰＫＧ４から空気中への放熱も期待でき、半導体装置ＰＫＧ４の発熱を抑える点で有利となる。また、半導体装置ＰＫＧ５，ＰＫＧ６のそれぞれの高さ（厚み方向の寸法）が、半導体装置ＰＫＧ４の高さ（厚み方向の寸法）よりも小さい場合は、半導体装置ＰＫＧ５，ＰＫＧ６を、パワー用配線基板ＰＢ１に対向する側の制御用配線基板ＰＢ２の主面（ここでは下面）に搭載することにより、電子装置全体の高さを抑えることが可能になる。
また、本実施の形態では、制御用配線基板ＰＢ２とパワー用配線基板ＰＢ１とのうち、パワー用配線基板ＰＢ１を、モータＭＯＴに近い側に配置している。他の形態として、制御用配線基板ＰＢ２とパワー用配線基板ＰＢ１との上下を入れ替え、制御用配線基板ＰＢ２をモータＭＯＴに近い側に配置することもできる。但し、本実施の形態のように、制御用配線基板ＰＢ２とパワー用配線基板ＰＢ１とのうち、パワー用配線基板ＰＢ１がモータＭＯＴに近い場合は、パワー用配線基板ＰＢ１からの出力電流をモータＭＯＴ（のコイル）に伝達しやすいため、より好ましい。
また、制御用配線基板ＰＢ２としては、基材層ＢＳ２の上面と下面に配線層を形成した配線基板を採用しており、制御用配線基板ＰＢ２における配線層は２層である。このため、制御用配線基板ＰＢ２の製造コストを低減することができる。
また、制御用配線基板ＰＢ２の平面形状は、円形状である。これにより、平面形状が円形状の装置（ここではモータＭＯＴ）に制御用配線基板ＰＢ２を取り付けたときに、無駄なスペースを生じずに済む。また、パワー用配線基板ＰＢ１の平面形状も、円形状である。これにより、平面形状が円形状の装置（ここではモータＭＯＴ）にパワー用配線基板ＰＢ１を取り付けたときに、無駄なスペースを生じずに済む。
また、平面視において、孔ＨＰ３の列は、円形状の制御用配線基板ＰＢ２の中央付近を通過するような位置、言い換えると、円形状の制御用配線基板ＰＢ２のほぼ直径を構成するような位置、に配置されていることが好ましい。これにより、制御用配線基板ＰＢ２の直径が同じ場合に、制御用配線基板ＰＢ２に設けることができる孔ＨＰ３の数を多くすることができる。このため、パワー用配線基板ＰＢ１と制御用配線基板ＰＢ２とを接続する信号用ピンＰＮ３の数を効率的に増やすことができる。また、別の見方をすると、信号用ピンＰＮ３の数を維持しながら、制御用配線基板ＰＢ２の小型化が可能になる。
また、制御用配線基板ＰＢ２の下面において、複数の孔ＨＣ３は、Ｘ方向に配列している（並んでいる）。そして、制御用配線基板ＰＢ２の下面において、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とは、Ｘ方向に並んで配置されている。すなわち、制御用配線基板ＰＢ２の下面において、孔ＨＣ３の列とＹ方向に隣り合うように、半導体装置ＰＫＧ５，ＰＫＧ６が配置されており、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とは、Ｘ方向に並んで配置されている。本実施の形態とは異なり、制御用配線基板ＰＢ２の下面において、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とをＹ方向に並べた場合には、制御用配線基板ＰＢ２の平面寸法を大きくしなければならなくなり、電子装置の小型化に不利となる。本実施の形態では、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを、Ｘ方向に並べたことにより、制御用配線基板ＰＢ２の平面寸法を大きくしなくとも、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを配置することができ、電子装置の小型化に有利となる。
また、制御用配線基板ＰＢ２は、複数の孔（ＨＴ２，ＨＣ１，ＨＣ２，ＨＣ３，ＮＨ２，ＮＨ４ａ，ＮＨ４ｂ）を有しているが、孔ＨＴ２は、制御用配線基板ＰＢ２が有する孔（ＨＴ２，ＨＣ１，ＨＣ２，ＨＣ３，ＮＨ２，ＮＨ４ａ，ＮＨ４ｂ）のうち、最も面積（平面寸法）が大きな孔であり、従って最も直径が大きな孔である。孔ＨＴ２は、燃料ポンプＰＭで吸い上げた燃料が通る管（ここでは吐出口ＴＫ）を通すための孔であり、燃料ポンプＰＭからエンジンＥＮＧへ燃料を効率よく運ぶためには、吐出口ＴＫの直径をある程度大きくする必要がある。それゆえ、孔ＨＴ２の面積（直径）は、ある程度大きくする必要がある。
本実施の形態とは異なり、大面積の孔ＨＴ２を制御用配線基板ＰＢ２の領域ＲＧ１（ＲＧ３）に形成した場合には、孔ＨＴ２が邪魔になって、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間を配線で接続しにくくなる。このため、本実施の形態のように、制御用配線基板ＰＢ２において、孔ＨＴ２は、半導体装置ＰＫＧ５，ＰＫＧ６が搭載されている側の領域ＲＧ１（領域ＲＧ３）ではなく、半導体装置ＰＫＧ４が搭載されている側の領域ＲＧ４（ＲＧ２）に形成することが好ましい。これにより、制御用配線基板ＰＢ２に大面積の孔ＨＴ２を設けても、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間を配線で容易かつ的確に接続することができる。
また、制御用配線基板ＰＢ２は、モータＭＯＴに取り付けるため、固定用の孔ＮＨ２を設ける必要がある。この固定用の孔ＮＨ２は、制御用配線基板ＰＢ２に複数設けることが好ましく、安定した固定のためには３つ設けることがより好ましい。このため、制御用配線基板ＰＢ２において、固定用の孔ＮＨ２を設ける場合は、制御用配線基板ＰＢ２の下面において、領域ＲＧ１に設けた孔ＮＨ２の数よりも、領域ＲＧ２に設けた孔ＮＨ２の数を多くすることが好ましい。例えば、固定用の孔ＮＨ２を３つ設けた場合は、制御用配線基板ＰＢ２の下面において、領域ＲＧ１に孔ＮＨ１を１つ設け、領域ＲＧ２に孔ＮＨ１を２つ設けることが、望ましい。また、制御用配線基板ＰＢ２の下面において、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間の領域には、孔ＮＨ２は形成しないことが好ましい。これにより、制御用配線基板ＰＢ２に固定用の孔ＮＨ２を設けても、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との間を配線で接続しやすくなる。
また、制御用配線基板ＰＢ２は、電源電位ＶＩＮが供給される端子と、グランド電位ＧＮＤが供給される端子とを有している。ここで、電源電位ＶＩＮが供給される端子は、電源用ケーブルＣＢ１と制御用配線基板ＰＢ２の電源配線（ＷＶ１，ＷＶ２）との接続部、あるいは、電源用ケーブルＣＢ１を制御用配線基板ＰＢ２に固定して電気的に接続するネジＮＧ２ａまたはそれが挿入される孔ＮＨ４ａに対応している。また、グランド電位ＧＮＤが供給される端子は、グランド用ケーブルＣＢ２と制御用配線基板ＰＢ２のグランド配線（ＷＧ１，ＷＧ２）との接続部、あるいは、グランド用ケーブルＣＢ２を制御用配線基板ＰＢ２に固定して電気的に接続するネジＮＧ２ｂまたはそれが挿入される孔ＮＨ４ｂに対応している。
制御用配線基板ＰＢ２において、平面視における、電源電位ＶＩＮが供給される端子と半導体装置ＰＫＧ６との間の距離は、電源電位ＶＩＮが供給される端子と半導体装置ＰＫＧ５との間の距離よりも小さいことが好ましい。すなわち、制御用配線基板ＰＢ２において、平面視における、孔ＮＨ４ａと半導体装置ＰＫＧ６との間の距離は、孔ＮＨ４ａと半導体装置ＰＫＧ５との間の距離よりも小さいことが好ましい。つまり、平面視において、半導体装置ＰＫＧ５，ＰＫＧ６のうち、半導体装置ＰＫＧ６を孔ＮＨ４ａに近い側に配置し、半導体装置ＰＫＧ５を孔ＮＨ４ａから遠い側に配置することが好ましい。その理由は、次のようなものである。
すなわち、半導体装置ＰＫＧ６には、電源電位ＶＩＮが供給されるため、電源電位ＶＩＮが供給される端子に近い位置に配置することが好ましく、それにより、制御用配線基板ＰＢ２の電源配線（ＷＶ１，ＷＶ２）を介して半導体装置ＰＫＧ６に電源電位ＶＩＮを供給しやすくなる。一方、半導体装置ＰＫＧ５には、電源電位ＶＩＮを供給する必要が無いため、電源電位ＶＩＮが供給される端子から遠い位置に半導体装置ＰＫＧ５を配置しても、不具合は生じずに済む。
また、上記図１０の場合は、制御用配線基板ＰＢ２において、グランド電位ＧＮＤが供給される端子と半導体装置ＰＫＧ６との間の距離は、グランド電位ＧＮＤが供給される端子と半導体装置ＰＫＧ５との間の距離よりも小さくなっている。すなわち、制御用配線基板ＰＢ２において、孔ＮＨ４ｂと半導体装置ＰＫＧ６との間の距離は、孔ＮＨ４ｂと半導体装置ＰＫＧ５との間の距離よりも小さくなっている。
また、図３５にも示されるように、制御用配線基板ＰＢ２は、下面側に、グランド電位ＧＮＤが供給されるグランド配線ＷＧ２（第１グランドパターン）を有している。このグランド配線ＷＧ２は、制御用配線基板ＰＢ２の下面側において、領域ＲＧ１に形成され、かつ、半導体装置ＰＫＧ５と電気的に接続されたグランド配線ＷＧ２ｂ（第２グランドパターン）と、領域ＲＧ２に形成され、かつ、半導体装置ＰＫＧ４と電気的に接続されたグランド配線ＷＧ２ａ（第３グランドパターン）と、を有している。このグランド配線ＷＧ２は、制御用配線基板ＰＢ２の下面側において、更に、グランド配線ＷＧ２ａとグランド配線ＷＧ２ｂとをつなぐグランド配線ＷＧ２ｃ（第４グランドパターン）も有している。なお、グランド配線ＷＧ２ｃは、領域ＲＧ１に形成されたグランド配線ＷＧ２ｂおよび領域ＲＧ２に形成されたグランド配線ＷＧ２ａと、一体的に形成されている。
グランド配線ＷＧ２ｂは、制御用配線基板ＰＢ２の下面側において、領域ＲＧ１に形成され、かつ、半導体装置ＰＫＧ５（リードＬＤ５ｃ）と電気的に接続されている。これにより、グランド配線ＷＧ２ｂから半導体装置ＰＫＧ５（リードＬＤ５ｃ）にグランド電位ＧＮＤを供給することができる。また、制御用配線基板ＰＢ２の下面側の領域ＲＧ２に形成されたグランド配線ＷＧ２ａは、制御用配線基板ＰＢ２のビア部（ＶＨ）を介して、制御用配線基板ＰＢ２の上面側の領域ＲＧ４に形成されたグランド配線ＷＧ１ａ（図３１参照）と電気的に接続されている。制御用配線基板ＰＢ２の上面側の領域ＲＧ４に形成されたグランド配線ＷＧ１ａは、半導体装置ＰＫＧ４（ダイパッドＤＰ４）と電気的に接続されている。
このため、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５とは、領域ＲＧ４に形成されたグランド配線ＷＧ１ａと、グランド配線ＷＧ１ａ，ＷＧ２ａ間を接続するビア部ＶＨと、領域ＲＧ２に形成されたグランド配線ＷＧ２ａと、グランド配線ＷＧ２ａ，ＷＧ２ｂ間をつなぐグランド配線ＷＧ２ｃと、領域ＲＧ１に形成されたグランド配線ＷＧ２ｂと、を介して電気的に接続された状態になっている。この場合、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間がグランド配線を介して低抵抗（低インピーダンス）で接続されていると、半導体装置ＰＫＧ４で生じたノイズが、グランド配線を介して半導体装置ＰＫＧ５に伝わりやすくなり、半導体装置ＰＫＧ４で生じたノイズの影響を、半導体装置ＰＫＧ５が受けやすくなってしまう。また、半導体装置ＰＫＧ４で生じた熱も半導体装置ＰＫＧ５に伝わりやすくなってしまう。
そこで、本実施の形態では、グランド配線ＷＧ２ａ，ＷＧ２ｂ間をつなぐグランド配線ＷＧ２ｃを工夫することにより、半導体装置ＰＫＧ４で生じたノイズや熱が、グランド配線を介して半導体装置ＰＫＧ５に伝わるのを抑制または防止している。すなわち、制御用配線基板ＰＢ２の下面において、グランド配線ＷＧ２ａとグランド配線ＷＧ２ｂとをつなぐグランド配線ＷＧ２ｃを、平面視において、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間以外の領域に形成している。
ここで、図４４は、制御用配線基板ＰＢ２の下面図であり、上記図１１と基本的には同じ図であるが、平面視における半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間の領域ＲＧ５を、ドットハッチングを付して示してある。平面視において、グランド配線ＷＧ２ｃを、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間以外の領域に形成しているということは、図４４においてドットハッチングを付された領域ＲＧ５には、グランド配線ＷＧ２ｃを配置せずに、図４４においてドットのハッチングを付された領域ＲＧ５以外の領域に、グランド配線ＷＧ２ｃを配置することに対応している。
本実施の形態とは異なり、平面視における半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間の領域ＲＧ５（図４４参照）に、グランド配線ＷＧ２ａ，ＷＧ２ｂ間をつなぐグランド配線ＷＧ２ｃを配置した場合を仮定する。この場合、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間を、グランド配線ＷＧ２ｂ、グランド配線ＷＧ２ｃ、グランド配線ＷＧ２ａ、ビア部ＶＨおよびグランド配線ＷＧ１ａを介して接続する経路の抵抗が小さくなる。このため、半導体装置ＰＫＧ４で生じたノイズや熱が、グランド配線を経由して半導体装置ＰＫＧ５に伝わりやすくなってしまう。
それに対して、本実施の形態では、図４４および図３５を参照すると分かるように、グランド配線ＷＧ２ａとグランド配線ＷＧ２ｂとをつなぐグランド配線ＷＧ２ｃを、平面視において、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間以外の領域（図４４に示される領域ＲＧ５以外の領域）に形成している。これにより、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間を、グランド配線ＷＧ２ｂ、グランド配線ＷＧ２ｃ、グランド配線ＷＧ２ａ、ビア部ＶＨおよびグランド配線ＷＧ１ａを介して接続する経路の抵抗（インピーダンス）を高めることができる。このため、半導体装置ＰＫＧ４で生じたノイズや熱が、グランド配線を経由して半導体装置ＰＫＧ５に伝わるのを、抑制または防止することができるようになる。従って、半導体装置ＰＫＧ４で生じたノイズや熱の影響を、半導体装置ＰＫＧ５が受けるのを抑制または防止することができる。
また、図３５に示されるように、グランド配線ＷＧ２ａ，ＷＧ２ｂ間をつなぐグランド配線ＷＧ２ｃは、複数の孔ＨＣ３のうち、隣り合う２つの孔ＨＣ３の間を通過していることが好ましい。グランド配線ＷＧ２ｃが、隣り合う２つの孔ＨＣの間を通過していることで、グランド配線ＷＧ２ａ，ＷＧ２ｂ間を的確につなぐことができるとともに、グランド配線ＷＧ２ｃの幅（Ｘ方向の寸法）が小さくなる。このため、グランド配線ＷＧ２ｃの抵抗成分が大きくなり、それによって、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間を、グランド配線ＷＧ２ｂ、グランド配線ＷＧ２ｃ、グランド配線ＷＧ２ａ、ビア部ＶＨおよびグランド配線ＷＧ１ａを介して接続する経路の抵抗を高めることができる。これにより、半導体装置ＰＫＧ４で生じたノイズや熱が、グランド配線を経由して半導体装置ＰＫＧ５に伝わるのを、更に抑制または防止することができるようになる。
また、図３１に示されるように、制御用配線基板ＰＢ２は、上面側に、グランド電位ＧＮＤが供給されるグランド配線ＷＧ１（第５グランドパターン）を有している。このグランド配線ＷＧ１は、制御用配線基板ＰＢ２の上面側において、領域ＲＧ３に形成され、かつ、半導体装置ＰＫＧ５と電気的に接続されたグランド配線ＷＧ１ｂ（第６グランドパターン）と、領域ＲＧ４に形成され、かつ、半導体装置ＰＫＧ４と電気的に接続されたグランド配線ＷＧ１ａ（第７グランドパターン）と、を有している。このグランド配線ＷＧ１は、制御用配線基板ＰＢ２の上面側において、更に、グランド配線ＷＧ１ａとグランド配線ＷＧ１ｂとをつなぐグランド配線ＷＧ１ｃ（第８グランドパターン）も有しているなお、グランド配線ＷＧ１ｃは、領域ＲＧ３に形成されたグランド配線ＷＧ１ｂおよび領域ＲＧ４に形成されたグランド配線ＷＧ１ａと、一体的に形成されている。
グランド配線ＷＧ１ａは、制御用配線基板ＰＢ２の上面側において、領域ＲＧ４に形成され、かつ、半導体装置ＰＫＧ４（ダイパッドＤＰ４）と電気的に接続されている。これにより、グランド配線ＷＧ１ａから半導体装置ＰＫＧ４（ダイパッドＤＰ４）にグランド電位ＧＮＤを供給することができる。また、制御用配線基板ＰＢ２の上面側の領域ＲＧ３に形成されたグランド配線ＷＧ１ｂは、制御用配線基板ＰＢ２のビア部（ＶＨ）を介して、制御用配線基板ＰＢ２の下面側の領域ＲＧ１に形成されたグランド配線ＷＧ２ｂと電気的に接続されている。制御用配線基板ＰＢ２の下面側の領域ＲＧ１に形成されたグランド配線ＷＧ２ｂは、半導体装置ＰＫＧ５（リードＬＤ５ｃ）と電気的に接続されている。このため、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５とは、領域ＲＧ４に形成されたグランド配線ＷＧ１ａと、グランド配線ＷＧ１ａ，ＷＧ１ｂ間をつなぐグランド配線ＷＧ１ｃと、領域ＲＧ３に形成されたグランド配線ＷＧ１ｂと、グランド配線ＷＧ１ｂ，ＷＧ２ｂ間を接続するビア部ＶＨと、領域ＲＧ１に形成されたグランド配線ＷＧ２ｂと、を介して電気的に接続された状態になっている。
このため、本実施の形態では、図４４および図３１を参照すると分かるように、グランド配線ＷＧ１ａとグランド配線ＷＧ１ｂとをつなぐグランド配線ＷＧ１ｃを、平面視において、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間以外の領域に形成している。すなわち、平面視において、図４４においてドットのハッチングを付された領域ＲＧ５以外の領域に、制御用配線基板ＰＢ２の下面側のグランド配線ＷＧ２ｃだけでなく、制御用配線基板ＰＢ２の上面側のグランド配線ＷＧ１ｃも、配置している。これにより、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間を、グランド配線ＷＧ１ａ、グランド配線ＷＧ１ｃ、グランド配線ＷＧ１ｂ、ビア部ＶＨおよびグランド配線ＷＧ２ｂを介して接続する経路の抵抗を高めることができる。このため、半導体装置ＰＫＧ４で生じたノイズや熱が、グランド配線を経由して、半導体装置ＰＫＧ５に伝わるのを、更に抑制または防止することができるようになる。
また、図３１に示されるように、グランド配線ＷＧ１ｃは、複数の孔ＨＣ３のうち、隣り合う２つの孔ＨＣ３の間を通過していることが好ましい。グランド配線ＷＧ１ｃが隣り合う２つの孔ＨＣの間を通過していることで、グランド配線ＷＧ１ａ，ＷＧ１ｂ間を的確につなぐことができるとともに、グランド配線ＷＧ１ｃの幅（Ｘ方向の寸法）が小さくなる。このため、グランド配線ＷＧ１ｃの抵抗成分が大きくなり、それによって、半導体装置ＰＫＧ４と半導体装置ＰＫＧ５との間を、グランド配線ＷＧ１ａ、グランド配線ＷＧ１ｃ、グランド配線ＷＧ１ｂ、ビア部ＶＨおよびグランド配線ＷＧ２ｂを介して接続する経路の抵抗を高めることができる。これにより、半導体装置ＰＫＧ４で生じたノイズや熱が、グランド配線を経由して半導体装置ＰＫＧ５に伝わるのを、更に抑制または防止することができるようになる。
図４５〜図４８は、本実施の形態の電子装置の一部を示す断面図である。図４５には、半導体装置ＰＫＧ５のリードＬＤ５ａと半導体装置ＰＫＧ６のリードＬＤ６ａ１とを、制御用配線基板ＰＢ２の信号用配線を介して電気的に接続する構造が示されている。また、図４６〜図４８には、制御用配線基板ＰＢ２に搭載した半導体装置ＰＫＧ６とパワー用配線基板ＰＢ１に搭載した半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３とを、制御用配線基板ＰＢ２の信号用配線と、信号用ピンＰＮ３と、パワー用配線基板ＰＢ１の配線とを介して電気的に接続する構造が示されている。但し、図４５〜図４８では、図面を見やすくするために、レジスト層ＲＳ２ａ，ＲＳ２ｂの図示を省略している。また、図４９は、制御用配線基板ＰＢ２の下面側の平面透視図である。但し、図４９では、上記図３４に示される制御用配線基板ＰＢ２の下面側の配線パターンのうち、後述するゲート信号用配線ＷＳ２ｇ１，ＷＳ２ｇ２，ＷＳ２ｇ３，ＷＳ２ｇ４，ＷＳ２ｇ５，ＷＳ２ｇ６およびソース用配線ＷＳ２ｓ１，ＷＳ２ｓ２，ＷＳ２ｓ３，ＷＳ２ｓ４，ＷＳ２ｓ５，ＷＳ２ｓ６を示すとともに、それ以外の配線については、図示を省略している。また、図４９には、一点鎖線で囲まれた領域ＲＧ１０の配線パターン（ゲート信号用配線ＷＳ２ｇ１，ＷＳ２ｇ２，ＷＳ２ｇ３，ＷＳ２ｇ４，ＷＳ２ｇ５，ＷＳ２ｇ６およびソース用配線ＷＳ２ｓ１，ＷＳ２ｓ２，ＷＳ２ｓ３，ＷＳ２ｓ４，ＷＳ２ｓ５，ＷＳ２ｓ６）を拡大したものを、図４９の下部に示してある。
半導体装置ＰＫＧ６の複数のリードＬＤ６は、それぞれ信号用配線ＷＳ２に接続された複数のリードＬＤ６ａを含んでいる。半導体装置ＰＫＧ６の各リードＬＤ６ａは、制御用配線基板ＰＢ２の信号用配線を介して、半導体装置ＰＫＧ５のリードＬＤ５（ＬＤ５ａ）か、あるいは、信号用ピンＰＮ３に、電気的に接続されている。ここで、半導体装置ＰＫＧ６の複数のリードＬＤ６ａのうち、制御用配線基板ＰＢ２の信号用配線を介して半導体装置ＰＫＧ５のリードＬＤ５（ＬＤ５ａ）と電気的に接続されたリードＬＤ６ａを、符号ＬＤ６ａ１を付してリードＬＤ６ａ１と称することとする。また、半導体装置ＰＫＧ６の複数のリードＬＤ６ａのうち、制御用配線基板ＰＢ２の信号用配線を介して信号用ピンＰＮ３と電気的に接続されたリードＬＤ６ａを、符号ＬＤ６ａ２を付してリードＬＤ６ａ２と称することとする。半導体装置ＰＫＧ６は、リードＬＤ６ａ１とリードＬＤ６ａ２とを、それぞれ複数有している。
まず、図４５を参照して、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを、制御用配線基板ＰＢ２の信号用配線を介して電気的に接続する構造について説明する。
図４５に示されるように、半導体装置ＰＫＧ５のリードＬＤ５ａは、導電性の接合材ＳＺを介して信号用配線ＷＳ２（ＷＳ２ａ）に接合され、また、半導体装置ＰＫＧ６のリードＬＤ６ａ１は、導電性の接合材ＳＺを介して信号用配線ＷＳ２（ＷＳ２ｂ）に接合されている。ここで、半導体装置ＰＫＧ５のリードＬＤ５ａが接合された信号用配線ＷＳ２を、符号ＷＳ２ａを付して信号用配線ＷＳ２ａと称し、半導体装置ＰＫＧ６のリードＬＤ６ａ１が接合された信号用配線ＷＳ２を、符号ＷＳ２ｂを付して信号用配線ＷＳ２ｂと称することとする。
半導体装置ＰＫＧ５のリードＬＤ５ａが接合された信号用配線ＷＳ２ａは、制御用配線基板ＰＢ２のビア部ＶＨを介して、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１のうちの信号用配線ＷＳ１ａと電気的に接続されている。この信号用配線ＷＳ１ａは、制御用配線基板ＰＢ２のビア部ＶＨを介して、信号用配線ＷＳ２ｂと電気的に接続され、その信号用配線ＷＳ２ｂに半導体装置ＰＫＧ６のリードＬＤ６ａ１が接合されている。このため、半導体装置ＰＫＧ５のリードＬＤ５ａは、信号用配線ＷＳ２ａと、信号用配線ＷＳ２ａ，ＷＳ１ａ間を接続するビア部ＶＨと、信号用配線ＷＳ１ａと、信号用配線ＷＳ１ａ，ＷＳ２ｂ間を接続するビア部ＶＨと、信号用配線ＷＳ２ｂとを介して、半導体装置ＰＫＧ６のリードＬＤ６ａ１に電気的に接続されている。
このように、本実施の形態においては、半導体装置ＰＫＧ５（リードＬＤ５ａ）と半導体装置ＰＫＧ６（リードＬＤ６ａ１）とは、制御用配線基板ＰＢ２の下面側に形成された配線（ＷＳ２ａ，ＷＳ２ｂ）と、制御用配線基板ＰＢ２の上面側に形成された配線（ＷＳ１ａ）とを介して、電気的に接続されている。すなわち、制御用配線基板ＰＢ２の下面側の配線（ＷＳ２ａ，ＷＳ２ｂ）だけでなく、制御用配線基板ＰＢ２の上面側の配線（ＷＳ１ａ）も用いて、半導体装置ＰＫＧ５（リードＬＤ５ａ）と半導体装置ＰＫＧ６（リードＬＤ６ａ１）とを電気的に接続している。つまり、半導体装置ＰＫＧ５（リードＬＤ５ａ）と半導体装置ＰＫＧ６（リードＬＤ６ａ１）とを、制御用配線基板ＰＢ２の下面側の配線層と、制御用配線基板ＰＢ２の上面側の配線層との、２層の配線層を用いて、電気的に接続している。これにより、半導体装置ＰＫＧ６と信号用ピンＰＮ３とを接続する信号用配線が邪魔にならずに、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを信号用配線（ＷＳ１，ＷＳ２）で電気的に接続することができるため、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６との接続が容易になる。
また、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを接続する信号用配線（ＷＳ２ａ，ＷＳ１ａ，ＷＳ２ｂ）は、主としてＸ方向に延在させることで、半導体装置ＰＫＧ５と半導体装置ＰＫＧ６とを接続しやすくなる。また、半導体装置ＰＫＧ６と信号用ピンＰＮ３とを接続する信号用配線（後述のゲート信号用配線ＷＳ２ｇ１〜ＷＳ２ｇ６およびソース用配線ＷＳ２ｓ１〜ＷＳ２ｓ６など）は、複数の孔ＨＣ３の配列に近づくまでＹ方向に延在させることで、半導体装置ＰＫＧ６と信号用ピンＰＮ３とを接続しやすくなる。
次に、図４６〜図４８を参照して、制御用配線基板ＰＢ２に搭載した半導体装置ＰＫＧ６とパワー用配線基板ＰＢ１に搭載した半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３とを、制御用配線基板ＰＢ２の信号用配線と、信号用ピンＰＮ３と、パワー用配線基板ＰＢ１の配線とを介して電気的に接続する構造について説明する。
半導体装置ＰＫＧ６は、上記ドライバ回路部を有し、半導体装置ＰＫＧ１は、上記パワーＭＯＳＦＥＴ１，２を有し、半導体装置ＰＫＧ２は、上記パワーＭＯＳＦＥＴ３，４を有し、半導体装置ＰＫＧ３は、上記パワーＭＯＳＦＥＴ５，６を有している。このため、半導体装置ＰＫＧ６から、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃに、パワーＭＯＳＦＥＴ駆動用のゲート信号が伝送される。半導体装置ＰＫＧ６は、制御用配線基板ＰＢ２の下面上に搭載され、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３は、パワー用配線基板ＰＢ１上に搭載されている。このため、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃは、それぞれ、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）、信号用ピンＰＮ３、および制御用配線基板ＰＢ２の信号用配線（ＷＳ２）を介して、半導体装置ＰＫＧ６のいずれかのリードＬＤ６ａ２と電気的に接続されている。
半導体装置ＰＫＧ６内のドライバ回路部ＤＲは、上記パワーＭＯＳＦＥＴ１，２，３，４，５，６を駆動するための回路であり、半導体装置ＰＫＧ６から半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃにそれぞれ送られるゲート信号は、信号品質をできるだけ高めることが望ましく、すなわち、できるだけノイズなどが混じらないようにすることが望ましい。
そこで、本実施の形態では、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃと半導体装置ＰＫＧ６のリードＬＤ６との間の導電経路（ゲート信号の伝送経路）については、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２は用いるが、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１は用いないようにしている。すなわち、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２は経由するが、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１は経由させずに、半導体装置ＰＫＧ６（ドライバ回路部ＤＲ）から半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃ（すなわちパワーＭＯＳＦＥＴ１，２，３，４，５，６の各ゲート）にゲート信号を伝送するようにしている。これにより、半導体装置ＰＫＧ６から半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃに伝送されるゲート信号が、制御用配線基板ＰＢ２のビア部（ＶＨ）を通過することがなくなるため、ビア部（ＶＨ）の通過時に信号品質が低下してしまう現象が生じないで済む。このため、半導体装置ＰＫＧ６から半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃに伝送されるゲート信号の信号品質を高めることができる。これにより、電子装置の性能や信頼性を、より向上させることができる。
以下、図４６を参照して具体的な接続関係を説明する。
図４６に示されるように、半導体装置ＰＫＧ６のリードＬＤ６ｇ１，ＬＤ６ｇ２，ＬＤ６ｇ３，ＬＤ６ｇ４，ＬＤ６ｇ５，ＬＤ６ｇ６のそれぞれは、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２に導電性の接合材ＳＺを介して接合され、その信号用配線ＷＳ２を介して信号用ピンＰＮ３に電気的に接続されている。
ここで、半導体装置ＰＫＧ１のゲート用リードＬＤ１ａにゲート信号を伝送するためのリードＬＤ６を、リードＬＤ６ｇ１と称し、半導体装置ＰＫＧ１のゲート用リードＬＤ１ｃにゲート信号を伝送するためのリードＬＤ６を、リードＬＤ６ｇ２と称することとする。また、半導体装置ＰＫＧ２のゲート用リードＬＤ１ａにゲート信号を伝送するためのリードＬＤ６を、リードＬＤ６ｇ３と称し、半導体装置ＰＫＧ２のゲート用リードＬＤ１ｃにゲート信号を伝送するためのリードＬＤ６を、リードＬＤ６ｇ４と称することとする。また、半導体装置ＰＫＧ３のゲート用リードＬＤ１ａにゲート信号を伝送するためのリードＬＤ６を、リードＬＤ６ｇ５と称し、半導体装置ＰＫＧ３のゲート用リードＬＤ１ｃにゲート信号を伝送するためのリードＬＤ６を、リードＬＤ６ｇ６と称することとする。リードＬＤ６ｇ１，ＬＤ６ｇ２，ＬＤ６ｇ３，ＬＤ６ｇ４，ＬＤ６ｇ５，ＬＤ６ｇ６は、半導体装置ＰＫＧ６が有する上述した複数のリードＬＤ６ａ２に含まれる。
また、リードＬＤ６ｇ１が接続された信号用配線ＷＳ２を、ゲート信号用配線ＷＳ２ｇ１と称し、リードＬＤ６ｇ２が接続された信号用配線ＷＳ２を、ゲート信号用配線ＷＳ２ｇ２と称し、リードＬＤ６ｇ３が接続された信号用配線ＷＳ２を、ゲート信号用配線ＷＳ２ｇ３と称することとする。また、リードＬＤ６ｇ４が接続された信号用配線ＷＳ２を、ゲート信号用配線ＷＳ２ｇ４と称し、リードＬＤ６ｇ５が接続された信号用配線ＷＳ２を、ゲート信号用配線ＷＳ２ｇ５と称し、リードＬＤ６ｇ６が接続された信号用配線ＷＳ２を、ゲート信号用配線ＷＳ２ｇ６と称することとする。
また、ゲート信号用配線ＷＳ２ｇ１を介してリードＬＤ６ｇ１に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｇ１と称し、ゲート信号用配線ＷＳ２ｇ２を介してリードＬＤ６ｇ２に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｇ２と称することとする。また、ゲート信号用配線ＷＳ２ｇ３を介してリードＬＤ６ｇ３に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｇ３と称し、ゲート信号用配線ＷＳ２ｇ４を介してリードＬＤ６ｇ４に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｇ４と称することとする。また、ゲート信号用配線ＷＳ２ｇ５を介してリードＬＤ６ｇ５に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｇ５と称し、ゲート信号用配線ＷＳ２ｇ６を介してリードＬＤ６ｇ６に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｇ６と称することとする。
ゲート信号用配線ＷＳ２ｇ１，ＷＳ２ｇ２，ＷＳ２ｇ３，ＷＳ２ｇ４，ＷＳ２ｇ５，ＷＳ２ｇ６は、半導体装置ＰＫＧ６（ドライバ回路部ＤＲ）からパワーＭＯＳＦＥＴ１，２，３，４，５，６の各ゲートへ入力するゲート信号を伝送する配線であり、制御用配線基板ＰＢ２の下面側に形成されており、その平面レイアウトについては、図４９に示されている。
図４６からも分かるように、半導体装置ＰＫＧ６のリードＬＤ６ｇ１は、導電性の接合材ＳＺを介してゲート信号用配線ＷＳ２ｇ１に電気的に接続され、そのゲート信号用配線ＷＳ２ｇ１を介して信号用ピンＰＮ３ｇ１と電気的に接続されている。この信号用ピンＰＮ３ｇ１は、パワー用配線基板ＰＢ１の信号用配線ＷＳ３およびチップ抵抗Ｒ２ａを介して、半導体装置ＰＫＧ１のゲート用リードＬＤ１ａに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｇ２は、導電性の接合材ＳＺを介してゲート信号用配線ＷＳ２ｇ２に電気的に接続され、そのゲート信号用配線ＷＳ２ｇ２を介して信号用ピンＰＮ３ｇ２と電気的に接続されている。この信号用ピンＰＮ３ｇ２は、パワー用配線基板ＰＢ１の信号用配線ＷＳ３およびチップ抵抗Ｒ３ａを介して、半導体装置ＰＫＧ１のゲート用リードＬＤ１ｃに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｇ３は、導電性の接合材ＳＺを介してゲート信号用配線ＷＳ２ｇ３に電気的に接続され、そのゲート信号用配線ＷＳ２ｇ３を介して信号用ピンＰＮ３ｇ３と電気的に接続されている。この信号用ピンＰＮ３ｇ３は、パワー用配線基板ＰＢ１の信号用配線ＷＳ３およびチップ抵抗Ｒ５ａを介して、半導体装置ＰＫＧ２のゲート用リードＬＤ１ａに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｇ４は、導電性の接合材ＳＺを介してゲート信号用配線ＷＳ２ｇ４に電気的に接続され、そのゲート信号用配線ＷＳ２ｇ４を介して信号用ピンＰＮ３ｇ４と電気的に接続されている。この信号用ピンＰＮ３ｇ４は、パワー用配線基板ＰＢ１の信号用配線ＷＳ３およびチップ抵抗Ｒ６ａを介して、半導体装置ＰＫＧ２のゲート用リードＬＤ１ｃに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｇ５は、導電性の接合材ＳＺを介してゲート信号用配線ＷＳ２ｇ５に電気的に接続され、そのゲート信号用配線ＷＳ２ｇ５を介して信号用ピンＰＮ３ｇ５と電気的に接続されている。この信号用ピンＰＮ３ｇ５は、パワー用配線基板ＰＢ１の信号用配線ＷＳ３およびチップ抵抗Ｒ８ａを介して、半導体装置ＰＫＧ３のゲート用リードＬＤ１ａに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｇ６は、導電性の接合材ＳＺを介してゲート信号用配線ＷＳ２ｇ６に電気的に接続され、そのゲート信号用配線ＷＳ２ｇ６を介して信号用ピンＰＮ３ｇ６と電気的に接続されている。この信号用ピンＰＮ３ｇ６は、パワー用配線基板ＰＢ１の信号用配線ＷＳ３およびチップ抵抗Ｒ９ａを介して、半導体装置ＰＫＧ３のゲート用リードＬＤ１ｃに電気的に接続されている。
このように、パワーＭＯＳＦＥＴ１〜６の各ゲートへ入力するゲート信号は、半導体装置ＰＫＧ６から、制御用配線基板ＰＢ２の下面側に形成されたゲート信号用配線ＷＳ２ｇ１〜ＷＳ２ｇ６を介して、信号用ピンＰＮ３ｇ１〜ＰＮ３ｇ６に伝送される。信号用ピンＰＮ３ｇ１とリードＬＤ６ｇ１との間の導電経路、信号用ピンＰＮ３ｇ２とリードＬＤ６ｇ２との間の導電経路、および信号用ピンＰＮ３ｇ３とリードＬＤ６ｇ３との間の導電経路には、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２が用いられており、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１は用いられていない。また、信号用ピンＰＮ３ｇ４とリードＬＤ６ｇ４との間の導電経路、信号用ピンＰＮ３ｇ５とリードＬＤ６ｇ５との間の導電経路、および信号用ピンＰＮ３ｇ６とリードＬＤ６ｇ６との間の導電経路にも、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２が用いられており、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１は用いられていない。このため、半導体装置ＰＫＧ６のリードＬＤ６ｇ１，ＬＤ６ｇ２，ＬＤ６ｇ３，ＬＤ６ｇ４，ＬＤ６ｇ５，ＬＤ６ｇ６から半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３のゲート用リードＬＤ１ａ，ＬＤ１ｃに伝送されるゲート信号が、制御用配線基板ＰＢ２のビア部（ＶＨ）を通過しないで済む。このため、半導体装置ＰＫＧ６から半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃに伝送されるゲート信号の信号品質を高めることができる。
また、図４７に示されるように、半導体装置ＰＫＧ６のリードＬＤ６ｓ１，ＬＤ６ｓ２，ＬＤ６ｓ３，ＬＤ６ｓ４，ＬＤ６ｓ５，ＬＤ６ｓ６のそれぞれは、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２に導電性の接合材ＳＺを介して接合され、その信号用配線ＷＳ２を介して信号用ピンＰＮ３に電気的に接続されている。
ここで、半導体装置ＰＫＧ１のソース用リードＬＤ１ｂに、配線（ＷＳ２，ＷＳ３）および信号用ピンＰＮ３を介して電気的に接続されるリードＬＤ６を、リードＬＤ６ｓ１と称し、半導体装置ＰＫＧ１のソース用リードＬＤ１ｄに、配線（ＷＳ２，ＷＳ３）および信号用ピンＰＮ３を介して電気的に接続されるリードＬＤ６を、リードＬＤ６ｓ２と称することとする。また、半導体装置ＰＫＧ２のソース用リードＬＤ１ｂに、配線（ＷＳ２，ＷＳ３）および信号用ピンＰＮ３を介して電気的に接続されるリードＬＤ６を、リードＬＤ６ｓ３と称し、半導体装置ＰＫＧ２のソース用リードＬＤ１ｄに、配線（ＷＳ２，ＷＳ３）および信号用ピンＰＮ３を介して電気的に接続されるリードＬＤ６を、リードＬＤ６ｓ４と称することとする。また、半導体装置ＰＫＧ３のソース用リードＬＤ１ｂに、配線（ＷＳ２，ＷＳ３）および信号用ピンＰＮ３を介して電気的に接続されるリードＬＤ６を、リードＬＤ６ｓ５と称し、半導体装置ＰＫＧ３のソース用リードＬＤ１ｄに、配線（ＷＳ２，ＷＳ３）および信号用ピンＰＮ３を介して電気的に接続されるリードＬＤ６を、リードＬＤ６ｓ６と称することとする。リードＬＤ６ｓ１，ＬＤ６ｓ２，ＬＤ６ｓ３，ＬＤ６ｓ４，ＬＤ６ｓ５，ＬＤ６ｓ６は、半導体装置ＰＫＧ６が有する上述した複数のリードＬＤ６ａ２に含まれる。
また、リードＬＤ６ｓ１が接続された信号用配線ＷＳ２を、ソース用配線ＷＳ２ｓ１と称し、リードＬＤ６ｓ２が接続された信号用配線ＷＳ２を、ソース用配線ＷＳ２ｓ２と称し、リードＬＤ６ｓ３が接続された信号用配線ＷＳ２を、ソース用配線ＷＳ２ｓ３と称することとする。また、リードＬＤ６ｓ４が接続された信号用配線ＷＳ２を、ソース用配線ＷＳ２ｓ４と称し、リードＬＤ６ｓ５が接続された信号用配線ＷＳ２を、ソース用配線ＷＳ２ｓ５と称し、リードＬＤ６ｓ６が接続された信号用配線ＷＳ２を、ソース用配線ＷＳ２ｓ６と称することとする。
ソース用配線ＷＳ２ｓ１，ＷＳ２ｓ２，ＷＳ２ｓ３，ＷＳ２ｓ４，ＷＳ２ｓ５，ＷＳ２ｓ６は、それぞれパワーＭＯＳＦＥＴ１，２，３，４，５，６のソースに電気的に接続された配線であり、制御用配線基板ＰＢ２の下面側に形成されており、その平面レイアウトについては、図４９に示されている。
また、ソース用配線ＷＳ２ｓ１を介してリードＬＤ６ｓ１に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｓ１と称し、ソース用配線ＷＳ２ｓ２を介してリードＬＤ６ｓ２に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｓ２と称し、ソース用配線ＷＳ２ｓ３を介してリードＬＤ６ｓ３に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｓ３と称することとする。また、ソース用配線ＷＳ２ｓ４を介してリードＬＤ６ｓ４に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｓ４と称し、ソース用配線ＷＳ２ｓ５を介してリードＬＤ６ｓ５に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｓ５と称し、ソース用配線ＷＳ２ｓ６を介してリードＬＤ６ｓ６に電気的に接続された信号用ピンＰＮ３を、信号用ピンＰＮ３ｓ６と称することとする。
図４７からも分かるように、半導体装置ＰＫＧ６のリードＬＤ６ｓ１は、導電性の接合材ＳＺを介してソース用配線ＷＳ２ｓ１に電気的に接続され、そのソース用配線ＷＳ２ｓ１を介して信号用ピンＰＮ３ｓ１と電気的に接続されている。この信号用ピンＰＮ３ｓ１は、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）を介して、半導体装置ＰＫＧ１のソース用リードＬＤ１ｂに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｓ２は、導電性の接合材ＳＺを介してソース用配線ＷＳ２ｓ２に電気的に接続され、そのソース用配線ＷＳ２ｓ２を介して信号用ピンＰＮ３ｓ２と電気的に接続されている。この信号用ピンＰＮ３ｓ２は、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）を介して、半導体装置ＰＫＧ１のソース用リードＬＤ１ｄに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｓ３は、導電性の接合材ＳＺを介してソース用配線ＷＳ２ｓ３に電気的に接続され、そのソース用配線ＷＳ２ｓ３を介して信号用ピンＰＮ３ｓ３と電気的に接続されている。この信号用ピンＰＮ３ｓ３は、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）を介して、半導体装置ＰＫＧ２のソース用リードＬＤ１ｂに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｓ４は、導電性の接合材ＳＺを介してソース用配線ＷＳ２ｓ４に電気的に接続され、そのソース用配線ＷＳ２ｓ４を介して信号用ピンＰＮ３ｓ４と電気的に接続されている。この信号用ピンＰＮ３ｓ４は、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）を介して、半導体装置ＰＫＧ２のソース用リードＬＤ１ｄに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｓ５は、導電性の接合材ＳＺを介してソース用配線ＷＳ２ｓ５に電気的に接続され、そのソース用配線ＷＳ２ｓ５を介して信号用ピンＰＮ３ｓ５と電気的に接続されている。この信号用ピンＰＮ３ｓ５は、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）を介して、半導体装置ＰＫＧ３のソース用リードＬＤ１ｂに電気的に接続されている。また、半導体装置ＰＫＧ６のリードＬＤ６ｓ６は、導電性の接合材ＳＺを介してソース用配線ＷＳ２ｓ６に電気的に接続され、そのソース用配線ＷＳ２ｓ６を介して信号用ピンＰＮ３ｓ６と電気的に接続されている。この信号用ピンＰＮ３ｓ６は、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）を介して、半導体装置ＰＫＧ３のソース用リードＬＤ１ｄに電気的に接続されている。
図４９からも分かるように、制御用配線基板ＰＢ２の下面側において、パワーＭＯＳＦＥＴ１のソースに電気的に接続されたソース用配線ＷＳ２ｓ１が、パワーＭＯＳＦＥＴ１のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ１に並走するように形成されている。すなわち、ゲート信号用配線ＷＳ２ｇ１に沿うように、ソース用配線ＷＳ２ｓ１が延在している。また、制御用配線基板ＰＢ２の下面側において、パワーＭＯＳＦＥＴ２のソースに電気的に接続されたソース用配線ＷＳ２ｓ２が、パワーＭＯＳＦＥＴ２のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ２に並走するように形成されている。すなわち、ゲート信号用配線ＷＳ２ｇ２に沿うように、ソース用配線ＷＳ２ｓ２が延在している。また、制御用配線基板ＰＢ２の下面側において、パワーＭＯＳＦＥＴ３のソースに電気的に接続されたソース用配線ＷＳ２ｓ３が、パワーＭＯＳＦＥＴ３のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ３に並走するように形成されている。すなわち、ゲート信号用配線ＷＳ２ｇ３に沿うように、ソース用配線ＷＳ２ｓ３が延在している。また、制御用配線基板ＰＢ２の下面側において、パワーＭＯＳＦＥＴ４のソースに電気的に接続されたソース用配線ＷＳ２ｓ４が、パワーＭＯＳＦＥＴ４のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ４に並走するように形成されている。すなわち、ゲート信号用配線ＷＳ２ｇ４に沿うように、ソース用配線ＷＳ２ｓ４が延在している。また、制御用配線基板ＰＢ２の下面側において、パワーＭＯＳＦＥＴ５のソースに電気的に接続されたソース用配線ＷＳ２ｓ５が、パワーＭＯＳＦＥＴ５のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ５に並走するように形成されている。すなわち、ゲート信号用配線ＷＳ２ｇ５に沿うように、ソース用配線ＷＳ２ｓ５が延在している。また、制御用配線基板ＰＢ２の下面側において、パワーＭＯＳＦＥＴ６のソースに電気的に接続されたソース用配線ＷＳ２ｓ６が、パワーＭＯＳＦＥＴ６のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ６に並走するように形成されている。すなわち、ゲート信号用配線ＷＳ２ｇ６に沿うように、ソース用配線ＷＳ２ｓ６が延在している。
このように、パワーＭＯＳＦＥＴ１〜６のゲートに電気的に接続されたゲート信号用配線ＷＳ２ｇ１〜ＷＳ２ｇ６にそれぞれ隣接して並走するように、パワーＭＯＳＦＥＴ１〜６のソースに電気的に接続されたソース用配線ＷＳ２ｓ１〜ＷＳ２ｓ６を設けている。この際、同じパワーＭＯＳＦＥＴのゲートとソースにそれぞれ電気的に接続されたゲート信号用配線とソース用配線とが、互いに隣り合って並走（延在）するようにしている。これにより、同じパワーＭＯＳＦＥＴのゲートとソースにそれぞれ電気的に接続されたゲート信号用配線とソース用配線とが結合（カップリング）し、各ゲート信号用配線（ＷＳ２ｇ１，ＷＳ２ｇ２，ＷＳ２ｇ３，ＷＳ２ｇ４，ＷＳ２ｇ５，ＷＳ２ｇ６）が、それに隣り合って並走するソース用配線以外の配線の影響を受けにくくなる。このため、各ゲート信号用配線（ＷＳ２ｇ１，ＷＳ２ｇ２，ＷＳ２ｇ３，ＷＳ２ｇ４，ＷＳ２ｇ５，ＷＳ２ｇ６）が、そこを伝送されるべき信号（ゲート信号）以外の信号の影響を受けにくくなる。従って、ゲート信号用配線を伝送されるゲート信号の信号品質を高めることができ、電子装置の性能や信頼性を、より向上させることができる。
また、図４９の場合は、ゲート信号用配線ＷＳ２ｇ１とソース用配線ＷＳ２ｓ１とゲート信号用配線ＷＳ２ｇ２とソース用配線ＷＳ２ｓ２とゲート信号用配線ＷＳ２ｇ３とソース用配線ＷＳ２ｓ３とゲート信号用配線ＷＳ２ｇ４とソース用配線ＷＳ２ｓ４とゲート信号用配線ＷＳ２ｇ５とソース用配線ＷＳ２ｓ５とゲート信号用配線ＷＳ２ｇ６とソース用配線ＷＳ２ｓ６とが、この順で並んでいる。
図４９からも分かるように、ソース用配線ＷＳ２ｓ１は、ゲート信号用配線ＷＳ２ｇ１とゲート信号用配線ＷＳ２ｇ２との間に配置されているが、ソース用配線ＷＳ２ｓ１とゲート信号用配線ＷＳ２ｇ１との間の間隔（Ｗ１）は、ソース用配線ＷＳ２ｓ１とゲート信号用配線ＷＳ２ｇ２との間の間隔（Ｗ２）よりも小さいことが好ましい（すなわちＷ１＜Ｗ２）。これにより、同じパワーＭＯＳＦＥＴ１のゲートとソースにそれぞれ電気的に接続されたゲート信号用配線ＷＳ２ｇ１とソース用配線ＷＳ２ｓ１とが近づいて結合が強まるため、ゲート信号用配線ＷＳ２ｇ１を伝送されるゲート信号の信号品質を、より向上させることができる。
同様に、ソース用配線ＷＳ２ｓ２は、ゲート信号用配線ＷＳ２ｇ２とゲート信号用配線ＷＳ２ｇ３との間に配置されているが、ソース用配線ＷＳ２ｓ２とゲート信号用配線ＷＳ２ｇ２との間の間隔（Ｗ１）は、ソース用配線ＷＳ２ｓ２とゲート信号用配線ＷＳ２ｇ３との間の間隔（Ｗ２）よりも小さいことが好ましい。また、ソース用配線ＷＳ２ｓ３は、ゲート信号用配線ＷＳ２ｇ３とゲート信号用配線ＷＳ２ｇ４との間に配置されているが、ソース用配線ＷＳ２ｓ３とゲート信号用配線ＷＳ２ｇ３との間の間隔（Ｗ１）は、ソース用配線ＷＳ２ｓ３とゲート信号用配線ＷＳ２ｇ４との間の間隔（Ｗ２）よりも小さいことが好ましい。また、ソース用配線ＷＳ２ｓ４は、ゲート信号用配線ＷＳ２ｇ４とゲート信号用配線ＷＳ２ｇ５との間に配置されているが、ソース用配線ＷＳ２ｓ４とゲート信号用配線ＷＳ２ｇ４との間の間隔（Ｗ１）は、ソース用配線ＷＳ２ｓ４とゲート信号用配線ＷＳ２ｇ５との間の間隔（Ｗ２）よりも小さいことが好ましい。また、ソース用配線ＷＳ２ｓ５は、ゲート信号用配線ＷＳ２ｇ５とゲート信号用配線ＷＳ２ｇ６との間に配置されているが、ソース用配線ＷＳ２ｓ５とゲート信号用配線ＷＳ２ｇ５との間の間隔（Ｗ１）は、ソース用配線ＷＳ２ｓ５とゲート信号用配線ＷＳ２ｇ６との間の間隔（Ｗ２）よりも小さいことが好ましい。これにより、同じパワーＭＯＳＦＥＴのゲートとソースにそれぞれ電気的に接続されたゲート信号用配線とソース用配線とが近づいて結合が強まるため、各ゲート信号用配線を伝送されるゲート信号の信号品質を、より向上させることができる。
別の見方をすると、ゲート信号用配線ＷＳ２ｇ２は、ソース用配線ＷＳ２ｓ１とソース用配線ＷＳ２ｓ２との間に配置されているが、ゲート信号用配線ＷＳ２ｇ２とソース用配線ＷＳ２ｓ２との間の間隔（Ｗ１）は、ゲート信号用配線ＷＳ２ｇ２とソース用配線ＷＳ２ｓ１との間の間隔（Ｗ２）よりも小さいことが好ましい。同様に、ゲート信号用配線ＷＳ２ｇ３は、ソース用配線ＷＳ２ｓ２とソース用配線ＷＳ２ｓ３との間に配置されているが、ゲート信号用配線ＷＳ２ｇ３とソース用配線ＷＳ２ｓ３との間の間隔（Ｗ１）は、ゲート信号用配線ＷＳ２ｇ３とソース用配線ＷＳ２ｓ２の間の間隔（Ｗ２）よりも小さいことが好ましい。また、ゲート信号用配線ＷＳ２ｇ４は、ソース用配線ＷＳ２ｓ３とソース用配線ＷＳ２ｓ４との間に配置されているが、ゲート信号用配線ＷＳ２ｇ４とソース用配線ＷＳ２ｓ４との間の間隔（Ｗ１）は、ゲート信号用配線ＷＳ２ｇ４とソース用配線ＷＳ２ｓ３の間の間隔（Ｗ２）よりも小さいことが好ましい。また、ゲート信号用配線ＷＳ２ｇ５は、ソース用配線ＷＳ２ｓ４とソース用配線ＷＳ２ｓ５との間に配置されているが、ゲート信号用配線ＷＳ２ｇ５とソース用配線ＷＳ２ｓ５との間の間隔（Ｗ１）は、ゲート信号用配線ＷＳ２ｇ５とソース用配線ＷＳ２ｓ４の間の間隔（Ｗ２）よりも小さいことが好ましい。また、ゲート信号用配線ＷＳ２ｇ６は、ソース用配線ＷＳ２ｓ５とソース用配線ＷＳ２ｓ６との間に配置されているが、ゲート信号用配線ＷＳ２ｇ６とソース用配線ＷＳ２ｓ６との間の間隔（Ｗ１）は、ゲート信号用配線ＷＳ２ｇ６とソース用配線ＷＳ２ｓ５の間の間隔（Ｗ２）よりも小さいことが好ましい。これにより、同じパワーＭＯＳＦＥＴのゲートとソースにそれぞれ電気的に接続されたゲート信号用配線とソース用配線とが近づいて結合が強まるため、各ゲート信号用配線を伝送されるゲート信号の信号品質を、より向上させることができる。
つまり、図４９において、間隔Ｗ１と間隔Ｗ２には、Ｗ１＜Ｗ２の関係が成り立っていることが好ましい。
なお、図４９には、ゲート信号用配線ＷＳ２ｇ１とソース用配線ＷＳ２ｓ１との間の間隔（Ｗ１）と、ゲート信号用配線ＷＳ２ｇ２とソース用配線ＷＳ２ｓ２との間の間隔（Ｗ１）と、ゲート信号用配線ＷＳ２ｇ３とソース用配線ＷＳ２ｓ３との間の間隔（Ｗ１）と、ゲート信号用配線ＷＳ２ｇ４とソース用配線ＷＳ２ｓ４との間の間隔（Ｗ１）と、ゲート信号用配線ＷＳ２ｇ５とソース用配線ＷＳ２ｓ５との間の間隔（Ｗ１）と、ゲート信号用配線ＷＳ２ｇ６とソース用配線ＷＳ２ｓ６との間の間隔（Ｗ１）とが、互いに同じである場合が示されているが、必ずしも同じである必要はない。
また、図４９において、ゲート信号用配線とソース用配線との位置が入れ替わる場合もあり得る。その場合は、ソース用配線ＷＳ２ｓ１とゲート信号用配線ＷＳ２ｇ１とソース用配線ＷＳ２ｓ２とゲート信号用配線ＷＳ２ｇ２とソース用配線ＷＳ２ｓ３とゲート信号用配線ＷＳ２ｇ３とソース用配線ＷＳ２ｓ４とゲート信号用配線ＷＳ２ｇ４とソース用配線ＷＳ２ｓ５とゲート信号用配線ＷＳ２ｇ５とソース用配線ＷＳ２ｓ６とゲート信号用配線ＷＳ２ｇ６とが、この順で並ぶことになる。その場合は、ソース用配線ＷＳ２ｓ２は、ゲート信号用配線ＷＳ２ｇ１とゲート信号用配線ＷＳ２ｇ２との間に配置されるが、ソース用配線ＷＳ２ｓ２とゲート信号用配線ＷＳ２ｇ２との間の間隔は、ソース用配線ＷＳ２ｓ２とゲート信号用配線ＷＳ２ｇ１との間の間隔よりも小さいことが好ましい。また、ソース用配線ＷＳ２ｓ３は、ゲート信号用配線ＷＳ２ｇ２とゲート信号用配線ＷＳ２ｇ３との間に配置されるが、ソース用配線ＷＳ２ｓ３とゲート信号用配線ＷＳ２ｇ３との間の間隔は、ソース用配線ＷＳ２ｓ３とゲート信号用配線ＷＳ２ｇ２との間の間隔よりも小さいことが好ましい。ソース用配線ＷＳ２ｓ４，ＷＳ２ｓ５，ＷＳ２ｓ６についても同様である。
次に、図４８を参照して、制御用配線基板ＰＢ２に搭載した半導体装置ＰＫＧ６とパワー用配線基板ＰＢ１に搭載したチップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａとを、制御用配線基板ＰＢ２の信号用配線と、信号用ピンＰＮ３と、パワー用配線基板ＰＢ１の配線とを介して電気的に接続する構造について説明する。
上記図１を参照して説明したように、各抵抗Ｒ１，Ｒ４，Ｒ７の両端は、ドライバ回路部ＤＲ内の検出回路に接続されている。このため、図４８にも示されるように、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極は、それぞれ、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）、信号用ピンＰＮ３、および制御用配線基板ＰＢ２の信号用配線（ＷＳ２，ＷＳ１）を介して、半導体装置ＰＫＧ６のいずれかのリードＬＤ６ａ２と電気的に接続されている。なお、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極は、それぞれ、導電性の接合材ＳＺを介して、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）に接合されて電気的に接続されている。
本実施の形態では、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極と半導体装置ＰＫＧ６のリードＬＤ６との間を電気的に接続する導電経路のうち、制御用配線基板ＰＢ２の導電経路は、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２と、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１と、信号用配線ＷＳ１，ＷＳ２間を接続するビア部ＶＨとが用いられている。すなわち、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極は、それぞれ、パワー用配線基板ＰＢ１の信号用配線（ＷＳ３）と、信号用ピンＰＮ３と、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１と、信号用配線ＷＳ１，ＷＳ２間を接続するビア部ＶＨと、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２とを経由して、半導体装置ＰＫＧ６のリードＬＤ６と電気的に接続されている。
上記ゲート信号用配線ＷＳ２ｇ１〜ＷＳ２ｇ６および上記ソース用配線ＷＳ２ｓ１〜ＷＳ２ｓ６は、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２により形成されており、制御用配線基板ＰＢ２の上面側の配線（ＷＳ１）は用いられていなかった。一方、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極と半導体装置ＰＫＧ６のリードＬＤ６との間を電気的に接続する導電経路には、制御用配線基板ＰＢ２の下面側の信号用配線ＷＳ２だけでなく、制御用配線基板ＰＢ２の上面側の信号用配線ＷＳ１も用いている。これにより、上記ゲート信号用配線ＷＳ２ｇ１〜ＷＳ２ｇ６および上記ソース用配線ＷＳ２ｓ１〜ＷＳ２ｓ６が邪魔にならずに、制御用配線基板ＰＢ２の両面の配線（ＷＳ１，ＷＳ２）を用いて、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極と半導体装置ＰＫＧ６のリードＬＤ６との間を電気的に接続することができる。また、上記ゲート信号用配線ＷＳ２ｇ１〜ＷＳ２ｇ６は、伝送されるゲート信号の信号品質を高めることが要求されるが、それに比べると、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極と半導体装置ＰＫＧ６のリードＬＤ６との間を電気的に接続する導電経路は、それほど高い信号品質は要求されない。このため、パワーＭＯＳＦＥＴ１〜６へのゲート信号の伝送経路は、制御用配線基板ＰＢ２のビア部（ＶＨ）を経由しないようにしているが、各チップ抵抗Ｒ１ａ，Ｒ４ａ，Ｒ７ａの両電極と半導体装置ＰＫＧ６のリードＬＤ６との間を電気的に接続する導電経路は、制御用配線基板ＰＢ２のビア部（ＶＨ）を経由しても、問題は生じずに済む。
次に、図４６および図４７を参照して、パワー用配線基板ＰＢ１上への半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の実装構造について、簡単に説明する。
図４６からも分かるように、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ダイパッドＤＰ１は、パワー用配線基板ＰＢ１の上面側に形成された電源配線ＷＶ３に、導電性の接合材ＳＺ（例えば半田）を介して接合されて電気的に接続されている。半導体装置ＰＫＧ１のダイパッドＤＰ１が接続された電源配線ＷＶ３と、半導体装置ＰＫＧ２のダイパッドＤＰ１が接続された電源配線ＷＶ３と、半導体装置ＰＫＧ３のダイパッドＤＰ１が接続された電源配線ＷＶ３とは、互いにつながることで電気的に接続されている。また、電源配線ＷＶ３は、上記電源接続用ピンＰＮ１に電気的に接続されている。これにより、電源接続用ピンＰＮ１から電源配線ＷＶ３に供給された上記電源電位ＶＩＮが、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ダイパッドＤＰ１に供給され、更に半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各半導体チップＣＰ１の裏面電極ＢＥ１（すなわち上記パワーＭＯＳＦＥＴ１，３，５の各ドレイン）に供給されるようになっている。
また、図４７からも分かるように、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ダイパッドＤＰ２は、パワー用配線基板ＰＢ１の上面側に形成された出力配線ＷＤ３に、導電性の接合材ＳＺを介して接合されて電気的に接続されている。但し、半導体装置ＰＫＧ１のダイパッドＤＰ２が接続された出力配線ＷＤ３と、半導体装置ＰＫＧ２のダイパッドＤＰ２が接続された出力配線ＷＤ３と、半導体装置ＰＫＧ３のダイパッドＤＰ２が接続された出力配線ＷＤ３とは、互いに分離されており、電気的に接続されてはいない。半導体装置ＰＫＧ１のダイパッドＤＰ２が接続された出力配線ＷＤ３は、上記接続ピンＢＢ１に電気的に接続され、半導体装置ＰＫＧ２のダイパッドＤＰ２が接続された出力配線ＷＤ３は、上記接続ピンＢＢ２に電気的に接続され、半導体装置ＰＫＧ３のダイパッドＤＰ２が接続された出力配線ＷＤ３は、上記接続ピンＢＢ３に電気的に接続されている。これにより、半導体装置ＰＫＧ１のダイパッドＤＰ２からの出力（出力電流または出力電圧）を、出力配線ＷＤ３および接続ピンＢＢ１を経由してモータＭＯＴ（のＵ相コイル）に伝送（供給）することができる。また、半導体装置ＰＫＧ２のダイパッドＤＰ２からの出力（出力電流または出力電圧）を、出力配線ＷＤ３および接続ピンＢＢ２を経由してモータＭＯＴ（のＶ相コイル）に伝送（供給）することができる。また、半導体装置ＰＫＧ３のダイパッドＤＰ２からの出力（出力電流または出力電圧）を、出力配線ＷＤ３および接続ピンＢＢ３を経由してモータＭＯＴ（のＷ相コイル）に伝送（供給）することができる。すなわち、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ダイパッドＤＰ２からの出力（出力電流または出力電圧）が、モータＭＯＴに供給され、それによって、モータＭＯＴを駆動することができる。
また、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ゲート用リードＬＤ１ａ，ＬＤ１ｃは、パワー用配線基板ＰＢ１の上面側に形成された信号用配線ＷＳ３に導電性の接合材ＳＺを介して接合されて電気的に接続され、その信号用配線ＷＳ３などを介して信号用ピンＰＮ３（ＰＮ３ｇ１，ＰＮ３ｇ２，ＰＮ３ｇ３，ＰＮ３ｇ４，ＰＮ３ｇ５，ＰＮ３ｇ６）と電気的に接続されている。また、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ソース用リードＬＤ１ｂ，ＬＤ１ｄは、パワー用配線基板ＰＢ１の上面側に形成された信号用配線ＷＳ３に導電性の接合材ＳＺを介して接合されて電気的に接続され、その信号用配線ＷＳ３などを介して信号用ピンＰＮ３（ＰＮ３ｓ１，ＰＮ３ｓ２，ＰＮ３ｓ３，ＰＮ３ｓ４，ＰＮ３ｓ５，ＰＮ３ｓ６）と電気的に接続されている。
また、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ソース用リードＬＤ１ｄは、パワー用配線基板ＰＢ１のグランド配線にも電気的に接続されている。パワー用配線基板ＰＢ１のグランド配線は、上記グランド接続用ピンＰＮ２に電気的に接続されており、グランド接続用ピンＰＮ２からパワー用配線基板ＰＢ１のグランド配線に供給されたグランド電位ＧＮＤが、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各ソース用リードＬＤ１ｄに供給されるようになっている。これにより、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３の各半導体チップＣＰ２のソース用パッドＰＤＳ（すなわち上記パワーＭＯＳＦＥＴ２，４，６の各ソース）にグランド電位ＧＮＤが供給される。また、半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３のそれぞれにおいて、ソース用リードＬＤ１ｂ（ハイサイドＭＯＳＦＥＴのソース）と、ダイパッドＤＰ２（ロウサイドＭＯＳＦＥＴのドレイン）とは、パワー用配線基板ＰＢ１の配線などを介して電気的に接続されている。
また、本実施の形では、スイッチング用のパワートランジスタを有する半導体装置（ここでは半導体装置ＰＫＧ１，ＰＫＧ２，ＰＫＧ３に対応）がパワー用配線基板ＰＢ１上に複数搭載されており、より特定的には、スイッチング用のパワートランジスタを有する半導体装置がパワー用配線基板ＰＢ１上に３つ搭載されている。これは、本実施の形態の電子装置の駆動対象が、三相モータであることを反映している。駆動対象が三相モータ以外の場合などには、パワー用配線基板ＰＢ１上に搭載する半導体装置（スイッチング用のパワートランジスタを有する半導体装置）の数は、３つ以外の場合もあり得る。例えば、スイッチング用のパワートランジスタを有する半導体装置がパワー用配線基板ＰＢ１上に１つ搭載されている場合もあり得、あるいは、スイッチング用のパワートランジスタを有する半導体装置がパワー用配線基板ＰＢ１上に複数搭載されている場合もあり得る。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１，２，３，４，５，６ パワーＭＯＳＦＥＴ
１１，１２ ＥＣＵ
ＢＢ，ＢＢ１，ＢＢ２，ＢＢ３ 接続ピン
ＢＤ１，ＢＤ２，ＢＤ４，ＢＤ５，ＢＤ６ 接合材
ＢＥ１，ＢＥ４ 裏面電極
ＢＳ１，ＢＳ２ 基材層
ＣＢ ケーブル
ＣＢ１ 電源用ケーブル
ＣＢ２ グランド用ケーブル
ＣＤ１ａ，ＣＤ１ｂ，ＣＤ１ｃ，ＣＤ２ａ，ＣＤ２ｂ，ＣＤ２ｃ 導電膜
ＣＰ１，ＣＰ２ 半導体チップ
ＣＴ 制御回路部
ＣＶ カバー部材
ＤＰ１，ＤＰ２，ＤＰ４，ＤＰ５，ＤＰ６ ダイパッド
ＥＮＧ エンジン
ＧＳ 燃料
ＨＣ，ＨＣ１，ＨＣ２，ＨＣ３，ＨＭ，ＨＭ１，ＨＭ２，ＨＭ３，ＨＰ，ＨＰ１，ＨＰ２，ＨＰ３，ＨＴ１，ＨＴ２，ＮＨ１，ＮＨ２，ＮＨ２ａ，ＮＨ２ｂ，ＮＨ４ａ，ＮＨ４ｂ 孔
ＨＳ 放熱シート
ＩＭＰ インペラ
ＬＤ１，ＬＤ４，ＬＤ４ａ，ＬＤ４ｂ，ＬＤ５，ＬＤ５ａ，ＬＤ５ｂ，ＬＤ５ｃ，ＬＤ６，ＬＤ６ａ，ＬＤ６ａ１，ＬＤ６ａ２，ＬＤ６ｂ，ＬＤ６ｃ，ＬＤ６ｄ，ＬＤ６ｇ１〜ＬＤ６ｇ６，ＬＤ６ｓ１〜ＬＤ６ｓ６ リード
ＬＤ１ｅ，ＬＤ１ｆ，ＬＤ１ｇ，ＬＤ１ｈ ドレイン用リード
ＬＤ１ａ，ＬＤ１ｃ ゲート用リード
ＬＤ１ｂ，ＬＤ１ｃ ソース用リード
ＭＯＴ モータ
ＭＲ１，ＭＲ４，ＭＲ５，ＭＲ６ 封止部
ＮＧ１，ＮＧ２ａ，ＮＧ２ｂ ネジ
ＮＨ３ ネジ穴
ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４ 開口部
ＰＢ１ パワー用配線基板
ＰＢ２ 制御用配線基板
ＰＤＧ ゲート用パッド
ＰＤＳ ソース用パッド
ＰＫ パワー系回路構成部
ＰＫＧ１，ＰＫＧ２，ＰＫＧ３，ＰＫＧ４，ＰＫＧ５，ＰＫＧ６ 半導体装置
ＰＭ 燃料ポンプ
ＰＮ 接続ピン
ＰＮ１ 電源接続用ピン
ＰＮ２ グランド接続用ピン
ＰＮ３，ＰＮ３ｇ１〜ＰＮ３ｇ６，ＰＮ３ｓ１〜ＰＮ３ｓ６ 信号用ピン
Ｒ１〜Ｒ９ 抵抗
Ｒ１ａ〜Ｒ９ａ チップ抵抗
ＲＥ レギュレータ
ＲＧ１，ＲＧ２，ＲＧ３，ＲＧ４，ＲＧ５ 領域
ＲＳ１ａ，ＲＳ１ｂ，ＲＳ２ａ，ＲＳ２ｂ レジスト層
ＳＦＴ シャフト
ＳＫ 制御系回路構成部
ＳＺ 接合材
ＴＫ 吐出口
ＶＨ ビア部
ＷＡ１，ＷＡ４，ＷＡ５，ＷＡ６， ワイヤ
ＷＤ３ 出力配線
ＷＧ１，ＷＧ１ａ，ＷＧ１ｂ，ＷＧ１ｃ，ＷＧ２，ＷＧ２ａ，ＷＧ２ｂ，ＷＧ２ｃ，ＷＧ３ グランド配線
ＷＳ１，ＷＳ１ａ，ＷＳ２，ＷＳ２ａ，ＷＳ２ｂ，ＷＳ２ｇ１〜ＷＳ２ｇ６，ＷＳ２ｓ１〜ＷＳ２ｓ６，ＷＳ３ 信号用配線
ＷＣ１，ＷＣ２，ＷＶ１，ＷＶ２，ＷＶ３ 電源配線

Claims (19)

  1. 第１主面と、前記第１主面とは反対側の第２主面と、を有する第１配線基板と、
    第３主面と、前記第３主面とは反対側の第４主面と、を有する第２配線基板と、
    スイッチング用のパワートランジスタを有する第１半導体装置と、
    前記第１半導体装置を駆動する駆動回路を有する第２半導体装置と、
    外部から供給された第１電源電圧を第２電源電圧に変換する電圧生成回路を有する第３半導体装置と、
    前記第３半導体装置から供給された前記第２電源電圧により動作し、前記第２半導体装置を制御する制御回路を有する第４半導体装置と、
    前記第１配線基板と前記第２配線基板との間を電気的に接続する複数の接続部材と、
    を有する電子装置であって、
    前記第１配線基板と前記第２配線基板とは、互いに対向し、
    前記第１配線基板は、前記複数の接続部材がそれぞれ挿通する複数の第１孔部を有し、
    前記第１半導体装置は、前記第２配線基板の前記第３主面上に搭載され、
    前記第２半導体装置および前記第４半導体装置は、前記第１配線基板の前記第１主面上に搭載され、
    前記第３半導体装置は、前記第１配線基板の前記第２主面上に搭載され、
    前記第１配線基板の前記第１主面において、前記複数の第１孔部が配列する第１領域を介して互いに隣り合う第２領域および第３領域のうち、前記第２領域に前記第２半導体装置および前記第４半導体装置が搭載され、
    前記第１配線基板の前記第２主面において、前記第２領域の反対側に位置する第４領域と前記第３領域の反対側に位置する第５領域のうち、前記第５領域に前記第３半導体装置が搭載されている、電子装置。
  2. 請求項１記載の電子装置において、
    前記第１配線基板の前記第１主面において、前記複数の第１孔部は、第１方向に配列しており、
    前記複数の第１孔部は、平面視において前記第３半導体装置と前記第４半導体装置との間に配置されており、
    前記第３半導体装置は、平面視において前記第４半導体装置と重なっていない、電子装置。
  3. 請求項２記載の電子装置において、
    前記第１電源電圧は、前記第２電源電圧より大きく、
    前記第１配線基板の前記第１主面において、前記第２半導体装置と前記第４半導体装置とは、前記第１方向に並んで配置されている、電子装置。
  4. 請求項１記載の電子装置において、
    前記第１配線基板は、前記第１主面側に、グランド電位が供給される第１グランドパターンを有し、
    前記第１グランドパターンは、前記第２領域に形成され、かつ、前記第３半導体装置と電気的に接続された第２グランドパターンと、前記第３領域に形成され、かつ、前記第４半導体装置と電気的に接続された第３グランドパターンと、前記第２グランドパターンと前記第３グランドパターンとをつなぐ第４グランドパターンとを有し、
    前記第４グランドパターンは、平面視において、前記第３半導体装置と前記第４半導体装置との間以外の領域に形成されている、電子装置。
  5. 請求項４記載の電子装置において、
    前記第４グランドパターンは、前記複数の第１孔部のうちの、隣り合う２つの前記第１孔部の間を通過している、電子装置。
  6. 請求項４記載の電子装置において、
    前記第１配線基板は、前記第２主面側に、前記グランド電位が供給される第５グランドパターンを有し、
    前記第５グランドパターンは、前記第４領域に形成され、かつ、前記第３半導体装置と電気的に接続された第６グランドパターンと、前記第５領域に形成され、かつ、前記第４半導体装置と電気的に接続された第７グランドパターンと、前記第６グランドパターンと前記第７グランドパターンとをつなぐ第８グランドパターンとを有し、
    前記第８グランドパターンは、平面視において、前記第３半導体装置と前記第４半導体装置との間以外の領域に形成されている、電子装置。
  7. 請求項２記載の電子装置において、
    前記第１配線基板の平面形状は、円形状であり、
    前記複数の第１孔部が配置されている距離は、前記第１方向に沿って前記第１配線基板の半径より大きい、電子装置。
  8. 請求項１記載の電子装置において、
    前記複数の接続部材は、複数の接続ピンである、電子装置。
  9. 請求項１記載の電子装置において、
    前記第１配線基板および前記第２配線基板は、モータに取り付けられ、
    前記第１半導体装置からの出力は、前記モータを駆動するために前記モータに供給される、電子装置。
  10. 請求項１記載の電子装置において、
    前記第１配線基板の前記第１主面が、前記第２配線基板に対向している、電子装置。
  11. 請求項１記載の電子装置において、
    前記パワートランジスタのゲートへ入力するゲート信号は、前記第２半導体装置から、前記第１配線基板の前記第１主面側に形成されたゲート信号用配線を介して、前記複数の接続部材のいずれかに伝送される、電子装置。
  12. 請求項１１記載の電子装置において、
    前記第１配線基板の前記第１主面側に、前記パワートランジスタのソースに電気的に接続されたソース用配線が、前記ゲート信号用配線に並走するように形成されている、電子装置。
  13. 請求項１記載の電子装置において、
    前記第１半導体装置は、第１パワーＭＯＳＦＥＴを備えた第１半導体チップと、第２パワーＭＯＳＦＥＴを備えた第２半導体チップとを含み、
    前記パワートランジスタは、直列に接続された前記第１パワーＭＯＳＦＥＴおよび前記第２パワーＭＯＳＦＥＴからなり、
    前記第１パワーＭＯＳＦＥＴのゲートへ入力するゲート信号を伝送する第１ゲート信号用配線と、前記第１パワーＭＯＳＦＥＴのソースに電気的に接続された第１ソース用配線と、前記第２パワーＭＯＳＦＥＴのゲートへ入力するゲート信号を伝送する第２ゲート信号用配線と、前記第２パワーＭＯＳＦＥＴのソースに電気的に接続された第２ソース用配線とが、前記第１配線基板の前記第１主面側に形成され、
    前記第１ソース用配線は、前記第１ゲート信号用配線に並走するように形成され、
    前記第２ソース用配線は、前記第２ゲート信号用配線に並走するように形成され、
    前記第１ソース用配線は、前記第１ゲート信号用配線と前記第２ゲート信号用配線との間に配置され、
    前記第１ソース用配線は、前記第２ゲート信号用配線よりも前記第１ゲート信号用配線に近い位置に配置されている、電子装置。
  14. 請求項１記載の電子装置において、
    前記第２半導体装置と前記第４半導体装置とは、前記第１配線基板の前記第１主面側に形成された第２配線と、前記第１配線基板の前記第２主面側に形成された第３配線とを介して、電気的に接続されている、電子装置。
  15. 請求項１記載の電子装置において、
    前記第１配線基板は、前記第１電源電圧が供給される第１端子を有し、
    前記第２半導体装置と前記第１端子との間の距離は、前記第４半導体装置と前記第１端子との間の距離よりも小さい、電子装置。
  16. 請求項１記載の電子装置において、
    前記第１半導体装置は、前記第２配線基板の前記第３主面上に、複数搭載されている、電子装置。
  17. 請求項１記載の電子装置において、
    前記第１配線基板は、前記第３領域に内包される位置に第２孔部を有し、
    前記第２孔部は、前記第１配線基板が有する孔のうち、最も面積が大きな孔である、電子装置。
  18. 請求項１７記載の電子装置において、
    前記第２孔部を管が通っている、電子装置。
  19. 請求項１８記載の電子装置において、
    前記第１配線基板および前記第２配線基板は、燃料ポンプ用のモータに取り付けられ、
    前記複数の出力端子からの出力は、前記モータを駆動するために前記モータに供給され、
    前記管は、前記燃料ポンプで吸い上げた燃料が通る、電子装置。
JP2017540354A 2015-09-14 2015-09-14 電子装置 Active JP6450853B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/075999 WO2017046841A1 (ja) 2015-09-14 2015-09-14 電子装置

Publications (2)

Publication Number Publication Date
JPWO2017046841A1 JPWO2017046841A1 (ja) 2017-11-16
JP6450853B2 true JP6450853B2 (ja) 2019-01-09

Family

ID=58288205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017540354A Active JP6450853B2 (ja) 2015-09-14 2015-09-14 電子装置

Country Status (4)

Country Link
US (1) US10566879B2 (ja)
JP (1) JP6450853B2 (ja)
TW (1) TW201713178A (ja)
WO (1) WO2017046841A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015222266A1 (de) * 2015-11-11 2017-05-11 Robert Bosch Automotive Steering Gmbh Elektromechanischer Stellantrieb mit redundantem elektronischen Teilsystem
CN108463051B (zh) * 2018-03-28 2024-04-02 珠海松下马达有限公司 一种伺服驱动器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06299952A (ja) 1993-04-12 1994-10-25 Jidosha Kiki Co Ltd 電磁ポンプ
JP4039288B2 (ja) 2003-03-25 2008-01-30 日産自動車株式会社 電力変換装置
JP2007242703A (ja) 2006-03-06 2007-09-20 Toyota Motor Corp 半導体装置
JP2009261122A (ja) 2008-04-16 2009-11-05 Mitsuba Corp モータ駆動装置、およびサーボモータ
JP5435285B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP5516066B2 (ja) 2009-06-24 2014-06-11 株式会社デンソー 駆動装置
JP5435284B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP5435286B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP5177711B2 (ja) * 2010-05-21 2013-04-10 株式会社デンソー 電動装置
JP5572608B2 (ja) 2011-09-14 2014-08-13 日立オートモティブシステムズ株式会社 モータ駆動装置
JP2013103534A (ja) 2011-11-10 2013-05-30 Honda Elesys Co Ltd 電動パワーステアリング用電子制御ユニット
US9586615B2 (en) * 2012-01-25 2017-03-07 Mitsubishi Electric Corporation Electric power steering apparatus
JP2014086658A (ja) 2012-10-26 2014-05-12 Sumitomo Electric Ind Ltd 半導体装置
US20160355210A1 (en) * 2013-12-13 2016-12-08 Nsk Ltd. Electronic Control Unit, Electric Power Steering Device, and Vehicle
JP6343210B2 (ja) * 2014-09-03 2018-06-13 日立オートモティブシステムズ株式会社 電動駆動装置及び電動パワーステアリング装置

Also Published As

Publication number Publication date
US10566879B2 (en) 2020-02-18
TW201713178A (en) 2017-04-01
WO2017046841A1 (ja) 2017-03-23
US20180367012A1 (en) 2018-12-20
JPWO2017046841A1 (ja) 2017-11-16

Similar Documents

Publication Publication Date Title
CN107546212B (zh) 电子装置
KR102378192B1 (ko) 반도체 장치
JP6569781B2 (ja) パワー半導体モジュール、流路部材、パワー半導体モジュール構造体及び自動車
JP4660214B2 (ja) 電力用半導体装置
JP5017332B2 (ja) インバータ
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP2018050398A (ja) 電力変換装置
JP6450853B2 (ja) 電子装置
JP4196001B2 (ja) 半導体パワーモジュール
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP5409889B2 (ja) インバータ
KR20210018811A (ko) 열 전도성 전자장치 패키징
JP6139366B2 (ja) 電力変換装置
WO2018230467A1 (ja) 電子制御装置、および、これを用いた電動パワーステアリング装置
JP5188602B2 (ja) インバータ
US20210175149A1 (en) Thermally conductive electronic packaging
JP6405472B2 (ja) 電子装置
JP5202685B2 (ja) インバータ
JP6645707B2 (ja) 半導体パワーモジュール
JP6541957B2 (ja) パワーモジュール
JP2012253217A (ja) 半導体モジュールおよびその製造方法
JP2021072293A (ja) 半導体パワーモジュール
JP2009010019A (ja) 配線装置
KR20150076102A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6450853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150