JP2009099645A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009099645A
JP2009099645A JP2007267473A JP2007267473A JP2009099645A JP 2009099645 A JP2009099645 A JP 2009099645A JP 2007267473 A JP2007267473 A JP 2007267473A JP 2007267473 A JP2007267473 A JP 2007267473A JP 2009099645 A JP2009099645 A JP 2009099645A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin case
printed circuit
circuit board
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007267473A
Other languages
English (en)
Other versions
JP5251066B2 (ja
Inventor
Shin Soyano
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007267473A priority Critical patent/JP5251066B2/ja
Priority to US12/232,839 priority patent/US20090096081A1/en
Publication of JP2009099645A publication Critical patent/JP2009099645A/ja
Application granted granted Critical
Publication of JP5251066B2 publication Critical patent/JP5251066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14322—Housings specially adapted for power drive units or power converters wherein the control and power circuits of a power converter are arranged within the same casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】半導体装置において、面積の異なる複数の制御基板や、複数の制御基板と樹脂ケース蓋とを、一括して位置あわせをする。さらに、コンパクトな形状の半導体装置を実現させる。
【解決手段】半導体装置１では、絶縁基板２０上に、半導体素子３０，３１が搭載され、当該半導体素子３０，３１が樹脂ケース４０により包容され、当該樹脂ケース４０内の何れかの場所に、ピン６０が立設されている。また、樹脂ケース４０内もしくは樹脂ケース４０外には、プリント基板７０が配置されている。そして、これらのプリント基板７０並びに樹脂ケース４０の蓋部４０ｂは、共通するピン６０により位置決めされている。これにより、プリント基板７０と樹脂ケース４０の蓋部４０ｂが一括して位置あわせされ得る。
【選択図】図１

Description

本発明は半導体装置に関し、特に半導体素子をパッケージングした半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置（汎用モジュール）が使用されている。
このような半導体装置では、複数の素子を樹脂ケースにより封止させた構造のものが一般的である。また、最近では、それらの素子を駆動する等の制御基板を、半導体装置内に組み込んだＩＰＭ（Intelligent Power Module）も、主流になりつつある。
そして、この制御基板においては、半導体装置の小型化に伴う組み立て性向上のために半導体装置内で正確な位置決めが要求される。それ故、最近では、封止用のケースに、位置決め用のピンを設け、当該ピンに、上記制御基板を嵌め合わせることにより、当該制御基板の正確な位置決めを図った報告例がある（例えば、特許文献１参照）。このような半導体装置の簡略図を、図４に示す。
図４は半導体装置の構成を説明する要部図である。
図示するように、当該半導体装置１００は、ベース基板１０１上に、複数の絶縁基板１０２が載置され、さらに、夫々の絶縁基板１０２上に、半導体素子１０３が搭載されている。
また、ベース基板１０１の上端縁には、ケースの外枠１０４ａ，１０４ｂが固着されている。さらに、ベース基板１０１の中央部分には、ケースの内枠１０４ｃが固着されている。そして、外枠１０４ａ、内枠１０４ｃに固設されたリードフレーム１０５ａ，１０５ｂは、ワイヤ１０６ａ，１０６ｂを介し、半導体素子１０３の電極と電気的に接続されている。
そして、当該半導体装置１００においては、制御基板１０７が、外枠１０４ａ，１０４ｂ上に設けられたピン１０８により位置決めされ、台座１０９を介し、半導体素子１０３上に配置されている。
特開２００７−１１５９８７号公報
しかし、図４に示した半導体装置１００では、当該制御基板１０７専用の位置決め用のピン１０８を、半導体装置１００の外枠１０４ａ，１０４ｂ上に配設しているに過ぎない。
このような半導体装置の構成では、例えば、制御基板１０７より面積が小さい複数の制御基板を半導体装置内に配置させる場合や、或いは、複数の制御基板と共に、樹脂ケース蓋を配置する場合において、それらを一括して位置決めすることができないという問題があった。
また、位置決め用のピン１０８を外枠１０４ａ，１０４ｂ上に設ける構造では、半導体装置のコンパクト化を図ることができないという問題もあった。
本発明はこのような点に鑑みてなされたものであり、面積の異なる複数の制御基板や、複数の制御基板と樹脂ケース蓋とを、一括して位置あわせすることができ、さらに、組み立てやすくコンパクトな形状の半導体装置を提供することを目的とする。
本発明では上記課題を解決するために、基板上に搭載された少なくとも一つの半導体素子と、前記半導体素子を包容する樹脂ケースと、前記樹脂ケース内の何れかの場所に立設された、少なくとも一つのピンと、前記樹脂ケース内または前記樹脂ケース外に配置された、少なくとも一つのプリント基板と、を備え、配置した前記プリント基板並びに前記樹脂ケースの蓋部が、前記ピンにより位置決めされていることを特徴とする半導体装置が提供される。
このような半導体装置によれば、基板上に少なくとも一つの半導体素子が搭載され、半導体素子が樹脂ケースにより包容され、樹脂ケース内の何れかの場所に、少なくとも一つのピンが立設される。さらに、樹脂ケース内または樹脂ケース外に、少なくとも一つのプリント基板が配置される。そして、配置されたプリント基板並びに樹脂ケースの蓋部が、上記のピンにより位置決めされる。
本発明によれば、半導体装置において、面積の異なる複数の制御基板や、複数の制御基板と樹脂ケース蓋とを、一括して位置あわせすることができる。さらに、組み立てやすくコンパクトな形状の半導体装置が実現する。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は本実施の形態に係る半導体装置の要部断面模式図である。
図示する半導体装置１は、板厚が数ミリの金属ベース板１０を基体とし、当該金属ベース板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田層（図示しない）を介して絶縁基板２０が接合されている。そして、絶縁基板２０上層には、複数の半導体素子３０，３１が実装されている。さらに、半導体装置１は、半導体素子３０，３１等を樹脂ケース４０によりパッケージングし、汎用ＩＧＢＴモジュールとして機能する。
絶縁基板２０は、絶縁板２０ａと、絶縁板２０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔２０ｂと、絶縁板２０ａの上面に同じくＤＣＢ法で形成された、複数の金属箔２０ｃ，２０ｄ，２０ｅを備えている。この金属箔２０ｃ，２０ｄ，２０ｅにおいては、絶縁板２０ａ上で、夫々異なる形状の回路パターンを構成している。
さらに、夫々の金属箔２０ｃ，２０ｄ上には、半田層（図示しない）を介して、少なくとも一つの半導体素子３０，３１が裏面側（例えば、コレクト電極側）を接合させた状態にて搭載されている。
なお、半導体素子３０，３１の当該接合面（裏面側）とは反対側の主面、即ち、半導体素子３０，３１の上面には、制御電極並びにエミッタ電極（図示しない）が配設されている。そして、半導体素子３０の制御電極は、金属ワイヤ２１ａを介して、金属箔２０ｅに導通している。更に、金属箔２０ｅは、図示しない回路パターン（例えば、制御回路）に接続されている。また、半導体素子３１の制御電極は、金属ワイヤ２１ｂを介して、樹脂ケース４０に固定されたピン端子（制御用端子）２２に導通している。
ここで、絶縁板２０ａは、例えば、アルミナ（Ａｌ2Ｏ3）焼結体のセラミックで構成され、金属箔２０ｂ，２０ｃ，２０ｄは、銅（Ｃｕ）を主成分とする金属で構成されている。
また、半導体素子３０，３１は、縦型のパワー半導体素子であり、例えば、上側の主面に、主電極（例えば、エミッタ電極）と制御電極（ゲート電極）を配設し、下側の主面に別の主電極（例えば、コレクタ電極）を配設したＩＧＢＴ素子が該当する。また、半導体素子３０，３１においては、上述したＩＧＢＴ素子に限らず、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよい。また、ＦＷＤ素子でもよい。
さらに、図１には、特に、図示されていないが、絶縁板２０ａ上に金属箔２０ｃ，２０ｄのほか、複数の金属箔がパターニングされ、さらに電極端子等が配設されている。
また、半導体装置１にあっては、金属ベース板１０の上端縁に、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケース４０を構成する外枠部４０ａが固設されている。そして、外枠部４０ａ内には、例えば、半導体素子３０，３１の夫々の主電極に導通する外部接続用端子５０，５１，５２が封止（インサート成形）されている。
ここで、外部接続用端子５０，５１，５２は、例えば、銅を主たる成分とした材質により構成されている。また、半導体装置１内には、半導体素子３０，３１の制御電極に導通する制御用端子（例えば、ピン端子）が複数個配設されている。
さらに、半導体装置１にあっては、位置決め用のピン６０（円柱状）が樹脂ケース４０内に、少なくとも一つ、垂直に立設している。そして、その一端が外枠部４０ａ内に固着（インサート）されている。また、半導体素子３０，３１の上方には、樹脂ケース４０を構成する蓋部４０ｂが外枠部４０ａに嵌合・配置されている。なお、ピン６０は、金属または樹脂を主たる成分により構成されている。特に、樹脂を用いた場合には、樹脂ケース４０内に配設された金属ワイヤ２１ａ，２１ｂや電極等がピン６０と接触しても、これらの絶縁性を確保する効果がある。また、その短手方向における断面形状（図の左右方向に切断した切断面）は、円形状以外のほか、三角状、四角状、六角状でもよい。
また、ピン６０は、蓋部４０ｂに設けられた貫通孔４１を貫通し、さらに、蓋部４０ｂの上方へ延出されている。そして、蓋部４０ｂ上方に配置させたプリント基板７０（例えば、制御用基板）の貫通孔７１を貫通し、もう一方の端がプリント基板７０の上方へ延出されている。
また、上述したピン端子２２は、蓋部４０ｂを貫通するように立設し、プリント基板７０の主面に設けられた回路パターン（図示しない）と、半田付けにより電気的に接続されている。
なお、貫通孔４１，７１内を通過するピン６０の外面と、蓋部４０ｂ並びにプリント基板７０の内面とは、直接接触せずに、クリアランスを設けてもよい。
また、ピン６０を配置する位置は、図示する位置に限ることはなく、樹脂ケース４０内、即ち、金属ベース板１０、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に存在する何れかのスペースに配置してもよい。
そして、この外枠部４０ａ、蓋部４０ｂ及び金属ベース板１０で取り囲まれた空間には、半導体素子３０，３１、金属ワイヤ２１ａ，２１ｂ等の保護を目的としてゲル４２が充填されている。ここで、ゲル４２の材質は、例えば、シリコーンを主たる成分により構成されている。
また、半導体装置１にあっては、上述したように、蓋部４０ｂに対向するプリント基板７０が支柱（台座）７２を介して取り付けられている。そして、上記ピン端子２２の上端がプリント基板７０の主面に配設された複数の回路パターン（図示しない）に、半田付けにより電気的に接続されている。このようなプリント基板７０には、ＩＣ回路部、コンデンサ部、抵抗部等が実装されている。
なお、半導体装置１にあっては、半導体装置の更なる小型化、軽量化を図るために、金属ベース板１０を取り除き、絶縁基板２０を半導体装置１の基体とした、所謂金属ベースレス構造であってもよい。
また、図１に示す半導体装置１では、１枚のプリント基板７０を蓋部４０ｂ上方に対向・配置させた構造をなしているが、当該上方に配置するプリント基板の枚数は、特に１枚に限ることはない。即ち、少なくとも１枚のプリント基板を半導体装置１に取り付ければよい。
また、プリント基板を配置する場所においては、半導体装置１の蓋部４０ｂの上方に限ることはなく、例えば、少なくとも１枚のプリント基板を、樹脂ケース４０内、即ち、金属ベース板１０、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に配置してもよい。
このような半導体装置１の変形例を、図２を用いて説明する。なお、以下に示す図においては、図１と同一の部材には、同一の符号を付し、その説明の詳細については省略する。
図２は半導体装置の変形例の要部断面模式図である。
図示するように、半導体装置２では、金属ベース板１０、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に、プリント基板７５を配置している。また、半導体装置２では、樹脂ケース４０内において、金属箔２０ｅから、ピン端子２３を立設させている。
ここで、ピン端子２３は、絶縁板２０ａ上に配置した金属箔２０ｅに接続・固定されている。また、ピン端子２２は、半導体装置１と同様に、樹脂ケース４０に固定されている。そして、半導体素子３０，３１の制御電極と、ピン端子２２，２３とは、金属ワイヤ２１ａ，２１ｂを介し、電気的に接続されている。
また、ピン端子２３においては、その上端がプリント基板７５を貫通し、プリント基板７５の主面に配設された回路パターンと、半田付けにより電気的に接続されている。また、ピン端子２２は、プリント基板７５を貫通し、さらに、プリント基板７０を貫通して、プリント基板７０の主面に配設された回路パターンと、半田付けにより電気的に接続されている。
尚、必要に応じて、プリント基板７５に設けられた回路パターンと、ピン端子２２とを電気的に接続してもよい。
また、半導体装置２にあっては、位置決め用のピン６１が樹脂ケース４０内に、少なくとも一つ、垂直に立設している。そして、その一端が外枠部４０ａ内に固着（インサート）されている。また、半導体素子３０，３１の上方には、プリント基板７５（例えば、制御用基板）が配置されている。さらに、プリント基板７５の上方には、蓋部４０ｂが外枠部４０ａに嵌合・配置されている。
また、ピン６１は、プリント基板７５に設けられた貫通孔７６を貫通し、蓋部４０ｂに設けられた貫通孔４１を貫通し、さらに、蓋部４０ｂの上方へ延出されている。そして、蓋部４０ｂ上方に配置させたプリント基板７０（例えば、制御用基板）の貫通孔７１を貫通し、もう一方の端がプリント基板７０の上方へ延出されている。
なお、貫通孔４１，７１，７６内を通過するピン６１の外面と、蓋部４０ｂ並びにプリント基板７０，７５の内面とは、直接接触せずに、クリアランスを設けてもよい。
また、ピン６１を配置する位置は、図示する位置に限ることはなく、樹脂ケース４０内、即ち、金属ベース板１０、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に存在する何れかのスペースに配置してもよい。
そして、このプリント基板７５の主面に、温度センサー回路や過電圧・過電流保護回路等を組み込むことにより、小型・薄型サイズのＩＰＭが実現する。
このように、少なくとも１枚のプリント基板を金属ベース板１０、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に取り付けてもよい。
このような構成によれば、ピン６１によって、プリント基板７０，７５の位置決めがなされるため、ピン端子２２，２３と、プリント基板７０，７５に設けられた貫通孔との位置決めが精度よくなされる。そして、ピン端子２２，２３をプリント基板７０，７５の貫通孔に通しやすくなるため、組み立て性が向上する。
特に、近年の半導体装置では、集積度を向上させているために、ピン端子２２，２３を線細にする必要が生じるが、上述の如く、組み立て性を向上させることにより、組み立て時に生じるピン端子の曲がり、破損等を確実に防止することができる。
次に、図２に示した半導体装置２を例に、複数のプリント基板７０，７５と蓋部４０ｂを一括で位置あわせする方法について説明する。
図３は半導体装置の組み立て方法を説明する要部断面模式図である。
図示するように、半導体装置２の上方に、プリント基板７０，７５と蓋部４０ｂを配置させる。
次に、プリント基板７５に設けられた貫通孔７６と、ピン６１との位置あわせを行い、貫通孔７６にピン６１を貫入させ、当該貫入状態を維持しながら、プリント基板７５を下方に移動させる。そして、図２に示す如く、プリント基板７５を半導体素子３０，３１上方の所定の位置に配置する。
続いて、蓋部４０ｂに設けられた貫通孔４１と、ピン６１との位置あわせを行い、貫通孔４１にピン６１を貫入させ、当該貫入状態を維持しながら、蓋部４０ｂを下方に移動させる。そして、蓋部４０ｂをプリント基板７５上方の所定の位置に配置する。このような方法により、図２に示す如く、蓋部４０ｂが外枠部４０ａに嵌合される。
そして、プリント基板７０に設けられた貫通孔７１と、ピン６１との位置あわせを行い、貫通孔７１にピン６１を貫入させ、当該貫入状態を維持しながら、プリント基板７０を下方に移動させる。そして、図２に示す如く、プリント基板７０を、支柱７２を介し、蓋部４０ｂ上方の所定の位置に配置する。
なお、蓋部４０ｂを外枠部４０ａに嵌合させた後において、金属ベース板１０、蓋部４０ｂ並びに外枠部４０ａによって取り囲まれた領域に、上記のゲル４２を充填してもよい。
このように、半導体装置１，２にあっては、絶縁基板２０上に、少なくとも一つの半導体素子３０，３１が搭載され、当該半導体素子３０，３１が樹脂ケース４０により包容され、当該樹脂ケース４０内の何れかの場所に少なくとも一つのピン６０，６１が立設されている。
また、樹脂ケース４０内もしくは樹脂ケース４０外、または、樹脂ケース４０内及び樹脂ケース４０外に、少なくとも一つのプリント基板７０，７５が配置されている。
そして、これらのプリント基板７０，７５並びに樹脂ケース４０の蓋部４０ｂは、共通するピン６０，６１により位置決めされている。
このような半導体装置１，２によれば、蓋部４０ｂ、プリント基板７０或いはプリント基板７５の全てが、共通のピン６０，６１を基準にして、一括して、簡便に位置決めされる。特に、共通のピン６０，６１のみを設ければ足りるので、半導体装置の低コスト化を図ることができる。
また、一つのピン６０，６１を基準にして、蓋部４０ｂ、プリント基板７０或いはプリント基板７５の位置決めを図ることから、夫々の位置決め精度が向上する。
また、外部接続用端子５０，５１，５２が外枠部４０ａにインサート成形されている場合には、外枠部４０ａ上にピン６０，６１を設置する場所が制約を受けてしまうが、本実施の形態においては、当該ピン６０，６１を樹脂ケース４０内の何れかの領域に設けている。従って、ピン６０，６１を配置する自由度が大きく増加する。これにより、設計上のマージンが拡大し、半導体装置の更なる小型化・薄型化を図ることができる。
本実施の形態に係る半導体装置の要部断面模式図である。 半導体装置の変形例の要部断面模式図である。 半導体装置の組み立て方法を説明する要部断面模式図である。 半導体装置の構成を説明する要部図である。
符号の説明
１，２ 半導体装置
１０ 金属ベース板
２０ 絶縁基板
２０ａ 絶縁板
２０ｂ，２０ｃ，２０ｄ，２０ｅ 金属箔
２１ａ，２１ｂ 金属ワイヤ
２２，２３ ピン端子
３０，３１ 半導体素子
４０ 樹脂ケース
４０ａ 外枠部
４０ｂ 蓋部
４１，７１，７６ 貫通孔
４２ ゲル
５０，５１，５２ 外部接続用端子
６０，６１ ピン
７０，７５ プリント基板
７２ 支柱

Claims (5)

  1. 基板上に搭載された少なくとも一つの半導体素子と、
    前記半導体素子を包容する樹脂ケースと、
    前記樹脂ケース内の何れかの場所に立設された、少なくとも一つのピンと、
    前記樹脂ケース内または前記樹脂ケース外に配置された、少なくとも一つのプリント基板と、
    を備え、配置した前記プリント基板並びに前記樹脂ケースの蓋部が、前記ピンにより位置決めされていることを特徴とする半導体装置。
  2. 前記樹脂ケース内に少なくとも一つの前記プリント基板が配置されていると共に、前記樹脂ケース外に少なくとも一つの前記プリント基板が配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記プリント基板が前記半導体装置の制御用基板であることを特徴とする請求項１記載の半導体装置。
  4. 前記ピンの材質が金属または樹脂を主たる成分であることを特徴とする請求項１記載の半導体装置。
  5. 前記ピンの短手方向における切断面の形状が円形状、三角状、四角状、六角状のいずれかであることを特徴とする請求項１または４記載の半導体装置。
JP2007267473A 2007-10-15 2007-10-15 半導体装置 Expired - Fee Related JP5251066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007267473A JP5251066B2 (ja) 2007-10-15 2007-10-15 半導体装置
US12/232,839 US20090096081A1 (en) 2007-10-15 2008-09-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267473A JP5251066B2 (ja) 2007-10-15 2007-10-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2009099645A true JP2009099645A (ja) 2009-05-07
JP5251066B2 JP5251066B2 (ja) 2013-07-31

Family

ID=40533382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267473A Expired - Fee Related JP5251066B2 (ja) 2007-10-15 2007-10-15 半導体装置

Country Status (2)

Country Link
US (1) US20090096081A1 (ja)
JP (1) JP5251066B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013074024A (ja) * 2011-09-27 2013-04-22 Keihin Corp 半導体制御装置
WO2014132425A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 電子モジュールおよびその製造方法
WO2014132424A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 電子モジュールおよびその製造方法
US8953335B2 (en) 2011-09-27 2015-02-10 Keihin Corporation Semiconductor control device
JP2016062978A (ja) * 2014-09-16 2016-04-25 日本インター株式会社 パワーユニット
JP2017135873A (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール
JP2017208382A (ja) * 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434181B2 (ja) 2006-07-21 2010-03-17 株式会社日立製作所 電力変換装置
JP2011023458A (ja) * 2009-07-14 2011-02-03 Toshiba Corp 半導体装置およびその製造方法
WO2012070261A1 (ja) 2010-11-25 2012-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
DE102013100701B4 (de) * 2013-01-24 2022-07-21 Infineon Technologies Ag Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
JP6119313B2 (ja) * 2013-03-08 2017-04-26 富士電機株式会社 半導体装置
JP6413709B2 (ja) * 2014-12-02 2018-10-31 富士電機株式会社 半導体装置およびその製造方法
FR3060936B1 (fr) * 2016-12-19 2019-05-10 Valeo Systemes De Controle Moteur Ceinture de protection, module electronique de puissance et compresseur de suralimentation electrique pilote par un tel module electronique de puissance
JP6950186B2 (ja) * 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
US11183440B2 (en) * 2018-12-10 2021-11-23 Gan Systems Inc. Power modules for ultra-fast wide-bandgap power switching devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325963A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd 半導体装置
JPH04129402A (ja) * 1990-09-20 1992-04-30 Toshiba Corp マイクロ波回路用パッケージ
JPH0515445U (ja) * 1991-08-05 1993-02-26 日本インター株式会社 複合半導体装置
JPH05167002A (ja) * 1991-12-19 1993-07-02 Fuji Electric Co Ltd 半導体装置のパッケージ構造
JPH09283682A (ja) * 1996-04-18 1997-10-31 Nippon Inter Electronics Corp 複合半導体装置
JP2003249624A (ja) * 2001-07-23 2003-09-05 Fuji Electric Co Ltd 半導体装置
JP2007115987A (ja) * 2005-10-21 2007-05-10 Toyota Motor Corp 半導体装置と半導体装置の組立方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP3529895B2 (ja) * 1995-05-31 2004-05-24 三菱電機株式会社 半導体装置およびその製造方法
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0325963A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd 半導体装置
JPH04129402A (ja) * 1990-09-20 1992-04-30 Toshiba Corp マイクロ波回路用パッケージ
JPH0515445U (ja) * 1991-08-05 1993-02-26 日本インター株式会社 複合半導体装置
JPH05167002A (ja) * 1991-12-19 1993-07-02 Fuji Electric Co Ltd 半導体装置のパッケージ構造
JPH09283682A (ja) * 1996-04-18 1997-10-31 Nippon Inter Electronics Corp 複合半導体装置
JP2003249624A (ja) * 2001-07-23 2003-09-05 Fuji Electric Co Ltd 半導体装置
JP2007115987A (ja) * 2005-10-21 2007-05-10 Toyota Motor Corp 半導体装置と半導体装置の組立方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
US8441117B2 (en) 2010-03-16 2013-05-14 Fuji Electric Co., Ltd. Semiconductor device
JP5418668B2 (ja) * 2010-03-16 2014-02-19 富士電機株式会社 半導体装置
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013074024A (ja) * 2011-09-27 2013-04-22 Keihin Corp 半導体制御装置
US8953335B2 (en) 2011-09-27 2015-02-10 Keihin Corporation Semiconductor control device
WO2014132424A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 電子モジュールおよびその製造方法
WO2014132425A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 電子モジュールおよびその製造方法
JP2016062978A (ja) * 2014-09-16 2016-04-25 日本インター株式会社 パワーユニット
JP2017135873A (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール
JP2017208382A (ja) * 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置
US10290555B2 (en) 2016-05-16 2019-05-14 Mitsubishi Electric Corporation Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall
US10861756B2 (en) 2016-05-16 2020-12-08 Mitsubishi Electric Corporation Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall

Also Published As

Publication number Publication date
JP5251066B2 (ja) 2013-07-31
US20090096081A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5251066B2 (ja) 半導体装置
JP5176507B2 (ja) 半導体装置
US8441117B2 (en) Semiconductor device
JP5205836B2 (ja) 半導体装置
US9147649B2 (en) Multi-chip module
JP6119313B2 (ja) 半導体装置
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP2010103222A (ja) 半導体装置
US11776929B2 (en) Semiconductor device and lead frame member
JP2016006806A (ja) 半導体装置
JP5292779B2 (ja) 半導体装置
US10777491B2 (en) Package comprising carrier with chip and component mounted via opening
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2005064479A (ja) 回路モジュール
JP2010103343A (ja) 半導体装置
JP4435050B2 (ja) 半導体装置
KR100244708B1 (ko) 반도체 패키지
JP5533983B2 (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
CN202564281U (zh) 半导体模块
JP2004165525A (ja) 半導体装置及びその製造方法
EP4123696A2 (en) Power module
US20120146208A1 (en) Semiconductor module and manufacturing method thereof
KR100325669B1 (ko) 반도체 패키지
CN202549842U (zh) 半导体模块

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100812

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees