JPH09283682A - 複合半導体装置 - Google Patents

複合半導体装置

Info

Publication number
JPH09283682A
JPH09283682A JP11948896A JP11948896A JPH09283682A JP H09283682 A JPH09283682 A JP H09283682A JP 11948896 A JP11948896 A JP 11948896A JP 11948896 A JP11948896 A JP 11948896A JP H09283682 A JPH09283682 A JP H09283682A
Authority
JP
Japan
Prior art keywords
locking
semiconductor device
composite semiconductor
locking pin
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11948896A
Other languages
English (en)
Other versions
JP3519211B2 (ja
Inventor
Eigo Fukuda
永吾 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP11948896A priority Critical patent/JP3519211B2/ja
Publication of JPH09283682A publication Critical patent/JPH09283682A/ja
Application granted granted Critical
Publication of JP3519211B2 publication Critical patent/JP3519211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半田固着時に外部からの若干の振動等を受け
たとしても外部導出端子の下端が半導体チップの電極金
属上等から離れることなく、所定の位置に確実に半田固
着できるようする。 【解決手段】 係止ピン8の先端部8aを放熱板1の係
止穴9に抜け出さないように掛止させる構成とし、蓋体
5に挿通した外部導出端子4の先端部を確実に所定の位
置に当接させる置くことができ、半田固着させる場合に
作業性が向上すると共に、確実に半田固着させることが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複合半導体装置に
関し、特に蓋体の外部に導出される外部導出端子の下端
の半田固着位置での位置決めと、半田固着を確実にした
複合半導体装置に関するものである。
【0002】
【従来の技術】この種の複合半導体装置として、図6に
示したようなものがある。図6において、1は放熱板で
あり、この放熱板1上に絶縁基板2が搭載固着され、こ
の絶縁基板2上に半導体チップ3が半田固着されてい
る。なお、他の回路部品も搭載固着されているが、ここ
では本発明の要旨に直接関係しないためその説明と図示
を省略する。上記の半導体チップ3上の電極金属(図示
省略)には外部導出端子4の下端が半田固着されるが、
この固着方法として次のような方法がとられている。す
なわち、樹脂製の絶縁ケース12の開口部を閉塞する蓋
体5の内側から下方に向けて複数、例えば3本の位置決
めピン6を突出させ、この位置決めピン6の先端部6a
を図7に示すように放熱板1の所定の位置3箇所に設け
た位置決めピン挿入穴7に挿入し、蓋体5の上部から若
干の押圧力を加えている。このようにすることにより外
部導出端子4には端子係止部4aを介して所定の押圧力
が加わり、該端子4の下端が半導体チップ3の電極金属
上に押し付けられる。この状態で該端子4を半田固着す
るようにしている。
【0003】
【発明が解決しようとする課題】従来の複合半導体装置
では、上記のように位置決め用ピン6により外部導出端
子4の下端の位置を決定しつつ、蓋体5に若干を押圧力
を加えた状態で半田固着している。蓋体5への押圧力を
解放すると、即座に外部導出端子4の下端と半導体チッ
プ3の電極金属との接触は、該端子4の自重のみとな
り、このため、外部からの振動等が加わるとすぐに移動
してしまい、外部導出端子4の下端6aを確実に半導体
チップ3の電極金属上に半田固着することが困難であっ
た。また、別に押圧力を加える治具を用意しなけばなら
ず、作業性が悪かった。
【0004】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、半田固着時に外部からの若干の
振動等を受けたとしても外部導出端子の下端が半導体チ
ップの電極金属上から移動することなく、しかも何等の
治具を使用することなく確実に半田固着できるように
し、また作業性良く組み立てることができる複合半導体
装置を提供することを目的とするものである。
【0005】
【課題を解決するための手段】本発明の複合半導体装置
は、放熱板上に絶縁基板を介して搭載固着された半導体
チップ上に一端が半田固着され、他端が絶縁ケースの蓋
体外へ導出される外部導出端子を有し、前記蓋体から突
出させた位置決めピンを放熱板の位置決めピン挿入穴に
差し込んで位置決めし、前記端子の先端部を半導体チッ
プ上に半田固着させた複合半導体装置において、前記蓋
体から前記放熱板まで延在する係止ピンを設け、該係止
ピンの下端が放熱板に設けた係止穴に圧入され、前記端
子の先端部が半田付けされる位置に加圧接触されて半田
固着せれることを特徴とするものである。
【0006】
【発明の実施の形態】以下に、本発明の実施の形態を図
を参照して説明する。図1は、本発明の複合半導体装置
を模式的に示した断面図である。図において、蓋体5の
内面には従来と同様に下方に突出する複数の位置決めピ
ン6と共に、少なくとも2本の係止ピン8を設ける。一
方、放熱板1には、これらの位置決めピン6及び係止ピ
ン8の位置に対応させて位置決めピン挿入穴7及び係止
穴9を設ける。上記係止ピン8の下端部8aの形状は、
例えば図3に示すように鍔状部10を形成する。一方、
放熱板1の係止穴9の内面にはねじ部9aが形成される
ようにする。また、図4及び図5に示すように該係止ピ
ン8の下端部8aの形状を、放射状に複数のひだ11が
形成されるようにしても良い。なお、図6に示した従来
の複合半導体装置と同一部分には同一符号を付してその
詳しい説明は省略する。
【0007】上記のような構成で、蓋体5を下方に押圧
して係止ピン8の下端部8aを放熱板1の係止穴9に圧
入すれば、外部導出端子4の端子係止部4aを介して該
端子4の先端部には所定の押圧力が加わる。その後、蓋
体5の押圧を解放しても係止ピン8の下端部8aが係止
穴9に圧入されているので、外部導出端子4の先端部は
半導体チップ3の電極金属等に所定の押圧力が加わった
状態で弾性的に接触しいる。このため、若干の振動等が
加わっても位置ずれすることなく、また特別の治具を使
用しなくても所定の位置に作業性良く確実に半田固着す
ることが可能となる。なお、上記の実施例では係止ピン
8を位置決めピン7と別に設けるようにしたが、これら
を兼用させるようにしても良い。かかる場合には、構成
部材の数が減少し、製造コストの低減に資する利点があ
る。
【0008】
【発明の効果】以上のように、本発明によれば、係止ピ
ンの先端部を放熱板の係止穴に抜け出さないように掛止
させる構成としたので、蓋体に挿通した外部導出端子の
先端部を確実に所定の位置に弾性的に当接させる置くこ
とができ、半田固着させる場合に作業性が向上すると共
に、所定位置へ確実に半田固着させることができるなど
の効果がある。
【図面の簡単な説明】
【図1】本発明の複合半導体装置の概略を示す断面図で
ある。
【図2】図1の複合半導体装置に使用する放熱板の平面
図である。
【図3】外部導出端子の先端部及び係止穴の形状の一実
施例を示す断面図である。
【図4】外部導出端子の先端部及び係止穴の形状の他の
実施例を示す断面図である。
【図5】上記図4における外部導出端子の先端部の平面
図である。
【図6】従来の複合半導体装置の概略を示す断面図であ
る。
【図7】図6の複合半導体装置に使用する放熱板の平面
図である。
【符号の説明】
1 放熱板 2 絶縁基板 3 半導体チップ 4 外部導出端子 4a 端子係止部 5 蓋体 6 位置決めピン 7 位置決めピン挿入穴 8 係止ピン 8a 先端部 9 係止穴 10 鍔状部 11 放射状のひだ 12 絶縁ケース

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 放熱板上に絶縁基板を介して搭載固着さ
    れた半導体チップ上に一端が半田固着され、他端が絶縁
    ケースの蓋体外へ導出される外部導出端子を有し、前記
    蓋体から突出させた位置決めピンを放熱板の位置決めピ
    ン挿入穴に差し込んで位置決めし、前記端子の先端部を
    半導体チップ上に半田固着させた複合半導体装置におい
    て、 前記蓋体から前記放熱板まで延在する係止ピンを設け、
    該係止ピンの下端が放熱板に設けた係止穴に圧入され、
    前記端子の先端部が半田付けされる位置に加圧接触され
    て半田固着されることを特徴とする複合半導体装置。
  2. 【請求項2】 前記係止ピンが位置決めピンを兼用する
    ようにしたことを特徴とする請求項1に記載の複合半導
    体装置。
  3. 【請求項3】 前記係止ピンは、蓋体から少なくとも2
    本以上突出するように設けられていることを特徴とする
    請求項1又は請求項2に記載の複合半導体装置。
  4. 【請求項4】 前記係止ピンの下端には、前記係止穴に
    圧入された際に該穴に掛止するように、鍔状部が形成さ
    れていることを特徴とする請求項1乃至請求項3のいず
    れかに記載の複合半導体装置。
  5. 【請求項5】 前記係止ピンの下端は、前記係止穴に圧
    入された際に該穴に掛止するように、放射状の複数のひ
    だが形成されていることを特徴とする請求項1乃至請求
    項3のいずれかに記載の複合半導体装置。
JP11948896A 1996-04-18 1996-04-18 複合半導体装置 Expired - Fee Related JP3519211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11948896A JP3519211B2 (ja) 1996-04-18 1996-04-18 複合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11948896A JP3519211B2 (ja) 1996-04-18 1996-04-18 複合半導体装置

Publications (2)

Publication Number Publication Date
JPH09283682A true JPH09283682A (ja) 1997-10-31
JP3519211B2 JP3519211B2 (ja) 2004-04-12

Family

ID=14762519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11948896A Expired - Fee Related JP3519211B2 (ja) 1996-04-18 1996-04-18 複合半導体装置

Country Status (1)

Country Link
JP (1) JP3519211B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099645A (ja) * 2007-10-15 2009-05-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009147314A (ja) * 2007-11-16 2009-07-02 Semikron Elektronik Gmbh & Co Kg 基板及び加圧装置を有するパワー半導体モジュール
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2014112585A (ja) * 2012-12-05 2014-06-19 Mitsubishi Electric Corp 半導体装置
JP2016154258A (ja) * 2011-10-12 2016-08-25 富士電機株式会社 半導体装置及び半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099645A (ja) * 2007-10-15 2009-05-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009147314A (ja) * 2007-11-16 2009-07-02 Semikron Elektronik Gmbh & Co Kg 基板及び加圧装置を有するパワー半導体モジュール
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
EP2642517A1 (en) * 2010-11-16 2013-09-25 Fuji Electric Co., Ltd. Semiconductor device
EP2642517A4 (en) * 2010-11-16 2014-07-02 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
US9167699B2 (en) 2010-11-16 2015-10-20 Fuji Electric Co., Ltd. Semiconductor device
JP5972172B2 (ja) * 2010-11-16 2016-08-17 富士電機株式会社 半導体装置
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2016154258A (ja) * 2011-10-12 2016-08-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2014112585A (ja) * 2012-12-05 2014-06-19 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP3519211B2 (ja) 2004-04-12

Similar Documents

Publication Publication Date Title
US5677247A (en) Low-profile socketed packaging system with land-grid array and thermally conductive slug
US5883782A (en) Apparatus for attaching a heat sink to a PCB mounted semiconductor package
US5889323A (en) Semiconductor package and method of manufacturing the same
US5561594A (en) Circuit connection in an electrical assembly
US7851267B2 (en) Power semiconductor module method
US7944033B2 (en) Power semiconductor module
US20030174469A1 (en) Electronics assembly with improved heatsink configuration
US20010025964A1 (en) Connecting device for power semiconductor modules with compensation for mechanical stresses
JP2720009B2 (ja) 電力用半導体モジュール
JP2854785B2 (ja) 半導体装置およびその製造方法
JPH09283682A (ja) 複合半導体装置
JP2008117739A (ja) プリント基板用の信号中継具
JP4329961B2 (ja) 複合半導体装置
JP4800556B2 (ja) 半導体構成素子を電気構成群と電気接続する方法
US6858807B2 (en) Substrate for receiving a circuit configuration and method for producing the substrate
US20020014346A1 (en) Mounting structure of semiconductor package
JPH08331865A (ja) インバータ装置
JPH1065098A (ja) 複合半導体装置及びその製造方法
JPH0680759B2 (ja) チツプオンボ−ドのリ−ドピン
JP2002319780A (ja) 電子制御ユニットのパワートランジスタの取り付け構造
JP3044828U (ja) 回路基板用接続ピン
JPH06342989A (ja) パワー素子の固定方法
JPH11177017A (ja) 複合半導体装置
JP2816081B2 (ja) 電子部品
JPS62247555A (ja) 半導体素子搭載ピングリットアレイパッケージ基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040128

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees