JP3519211B2 - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JP3519211B2 JP3519211B2 JP11948896A JP11948896A JP3519211B2 JP 3519211 B2 JP3519211 B2 JP 3519211B2 JP 11948896 A JP11948896 A JP 11948896A JP 11948896 A JP11948896 A JP 11948896A JP 3519211 B2 JP3519211 B2 JP 3519211B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- locking
- lid
- composite semiconductor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
関し、特に蓋体の外部に導出される外部導出端子の下端
の半田固着位置での位置決めと、半田固着を確実にした
複合半導体装置に関するものである。
示したようなものがある。図6において、1は放熱板で
あり、この放熱板1上に絶縁基板2が搭載固着され、こ
の絶縁基板2上に半導体チップ3が半田固着されてい
る。なお、他の回路部品も搭載固着されているが、ここ
では本発明の要旨に直接関係しないため、その説明と図
示を省略する。上記の半導体チップ3上の電極金属(図
示省略)には外部導出端子4の下端が半田固着される
が、この固着方法として次のような方法がとられてい
る。すなわち、樹脂製の絶縁ケース12の開口部を閉塞
する蓋体5の内側から下方に向けて複数、例えば3本の
位置決めピン6を突出させ、この位置決めピン6の先端
部6aを図7に示すように放熱板1の所定の位置3箇所
に設けた位置決めピン挿入穴7に挿入し、蓋体5の上部
から若干の押圧力を加えている。このようにすることに
より外部導出端子4には、該端子4の他端近傍に設けた
突起状の端子係止部4aを介して所定の押圧力が加わ
り、該端子4の下端が半導体チップ3の電極金属上に押
し付けられる。この状態で該端子4を半田固着するよう
にしている。
は、上記のように位置決め用ピン6により外部導出端子
4の下端の位置を決定しつつ、蓋体5に若干の押圧力を
加えた状態で半田固着している。したがって、半田固着
前に蓋体5への押圧力を解放すると、即座に外部導出端
子4の下端と半導体チップ3の電極金属との接触は、該
端子4の自重のみの接触となり、このため、外部からの
振動等が加わるとすぐに移動してしまい、外部導出端子
4の下端を確実に半導体チップ3の電極金属上に半田固
着することが困難であった。また、別の押圧力を加える
治具を用意しなければならず、作業性が悪かった。
めになされたもので、半田固着時に外部からの若干の振
動等を受けたとしても外部導出端子の下端が半導体チッ
プの電極金属上から移動することなく、しかも何等の治
具を使用することなく確実に半田固着できるようにし、
また、作業性良く組み立てることができる複合半導体装
置を提供することを目的とするものである。
は、放熱板上に絶縁基板を介して搭載固着された半導体
チップ上に一端が半田固着され、他端が、該他端近傍に
設けた突起状の端子係止部により絶縁ケースの蓋体内側
に係止し、かつ、該絶縁ケースの蓋体外へ導出される外
部導出端子を有し、前記蓋体内側から突出させた位置決
めピンを放熱板の位置決めピン挿入穴に差し込んで位置
決めし、前記外部導出端子の先端部を半導体チップ上に
半田固着させた複合半導体装置において、前記蓋体内側
から前記放熱板まで延在する係止ピンを設け、該係止ピ
ンの下端が前記放熱板に設けた係止穴に圧入され、前記
蓋体内側で前記端子係止部を押圧し、前記外部導出端子
の先端部が半田付けされる前記半導体チップの電極金属
上の位置に加圧接触させた状態で半田固着されることを
特徴とするものである。
図を参照して説明する。図1は、本発明の複合半導体装
置を模式的に示した断面図である。図において、蓋体5
の内面には従来と同様に下方に突出する複数の位置決め
ピン6と共に、少なくとも2本の係止ピン8を設ける。
一方、放熱板1には、これらの位置決めピン6及び係止
ピン8の位置に対応させて位置決めピン挿入穴7及び係
止穴9を設ける。上記係止ピン8の先端部8aの形状
は、例えば図3に示すように鍔状部10を有する形状と
する。一方、放熱板1の係止穴9の内面には、ねじ部9
aが形成されるようにする。また、図4及び図5に示す
ように該係止ピン8の先端部8aの形状を、放射状の複
数のひだ11が形成されるようにしても良い。なお、図
6に示した従来の複合半導体装置と同一部分には同一符
号を付してその詳しい説明は省略する。
して係止ピン8の先端部8aを放熱板1の係止穴9に圧
入すれば、外部導出端子4の端子係止部4aを介して該
外部導出端子4の先端部には所定の押圧力が加わる。そ
の後、蓋体5の押圧を解放しても係止ピン8の先端部8
aが係止穴9に圧入されているので、外部導出端子4の
先端部は半導体チップ3の電極金属等に所定の押圧力が
加わった状態で弾性的に接触している。このため、若干
の振動等が加わっても位置ずれすることなく、また、特
別の治具を使用しなくても所定の位置に作業性良く確実
に半田固着することが可能となる。
めピンとは別に設けた係止ピンの先端部を放熱板の係止
穴に抜け出さないように掛止させる構成としたので、蓋
体に挿通した外部導出端子の先端部を確実に半導体チッ
プの電極金属上の位置に弾性的に当接させておくことが
でき、半田固着させる場合に作業性が向上すると共に、
所定位置に確実に半田固着させることができるなどの効
果がある。
ある。
図である。
を示す断面図である。
例を示す断面図である。
ある。
る。
図である。
Claims (4)
- 【請求項1】放熱板上に絶縁基板を介して搭載固着され
た半導体チップ上に一端が半田固着され、他端が、該他
端近傍に設けた突起状の端子係止部により絶縁ケースの
蓋体内側に係止し、かつ、該絶縁ケースの蓋体外へ導出
される外部導出端子を有し、前記蓋体内側から突出させ
た位置決めピンを放熱板の位置決めピン挿入穴に差し込
んで位置決めし、前記外部導出端子の先端部を半導体チ
ップ上に半田固着させた複合半導体装置において、 前記蓋体内側から前記放熱板まで延在する係止ピンを設
け、該係止ピンの下端が前記放熱板に設けた係止穴に圧
入され、前記蓋体内側で前記端子係止部を押圧し、前記
外部導出端子の先端部が半田付けされる前記半導体チッ
プの電極金属上の位置に加圧接触させた状態で半田固着
されることを特徴とする複合半導体装置。 - 【請求項2】前記係止ピンは、蓋体内側から少なくとも
2本以上突出するように設けられていることを特徴とす
る請求項1に記載の複合半導体装置。 - 【請求項3】前記係止ピンの下端は、前記係止穴に圧入
された際に該係止穴に掛止するように鍔状部が形成され
ていることを特徴とする請求項1又は請求項2のいずれ
かに記載の複合半導体装置。 - 【請求項4】前記係止ピンの下端は、前記係止穴に圧入
された際に該係止穴に掛止するように放射状の複数のひ
だが形成されていることを特徴とする請求項1又は請求
項2のいずれかに記載の複合半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11948896A JP3519211B2 (ja) | 1996-04-18 | 1996-04-18 | 複合半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11948896A JP3519211B2 (ja) | 1996-04-18 | 1996-04-18 | 複合半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09283682A JPH09283682A (ja) | 1997-10-31 |
JP3519211B2 true JP3519211B2 (ja) | 2004-04-12 |
Family
ID=14762519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11948896A Expired - Fee Related JP3519211B2 (ja) | 1996-04-18 | 1996-04-18 | 複合半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3519211B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5251066B2 (ja) * | 2007-10-15 | 2013-07-31 | 富士電機株式会社 | 半導体装置 |
DE102007054709B4 (de) * | 2007-11-16 | 2014-11-13 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit einem Substrat und mit einer Druckeinrichtung |
CN103210489B (zh) | 2010-11-16 | 2016-06-15 | 富士电机株式会社 | 半导体装置 |
JP5691475B2 (ja) * | 2010-12-15 | 2015-04-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5953790B2 (ja) * | 2011-10-12 | 2016-07-20 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5812974B2 (ja) * | 2012-12-05 | 2015-11-17 | 三菱電機株式会社 | 半導体装置 |
-
1996
- 1996-04-18 JP JP11948896A patent/JP3519211B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09283682A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5889323A (en) | Semiconductor package and method of manufacturing the same | |
US5461257A (en) | Integrated circuit package with flat-topped heat sink | |
US6757171B2 (en) | Device for fixing a heat distribution covering on a printed circuit board with heat distribution covering | |
US20010025964A1 (en) | Connecting device for power semiconductor modules with compensation for mechanical stresses | |
US5155660A (en) | Semiconductor device | |
JP3519211B2 (ja) | 複合半導体装置 | |
JPH07153907A (ja) | 電力用半導体モジュール | |
US20020014346A1 (en) | Mounting structure of semiconductor package | |
JPH08331865A (ja) | インバータ装置 | |
US6310791B1 (en) | Power rectifier | |
JPH0439957A (ja) | 半導体パッケージの放熱具 | |
JPS6175553A (ja) | 電子部品 | |
JP2001024143A (ja) | 複合半導体装置 | |
JP2002319780A (ja) | 電子制御ユニットのパワートランジスタの取り付け構造 | |
JPH1065098A (ja) | 複合半導体装置及びその製造方法 | |
JPH0810200Y2 (ja) | 電力用半導体モジュール | |
JPS6246271Y2 (ja) | ||
JPH043503Y2 (ja) | ||
JP2816081B2 (ja) | 電子部品 | |
KR200247888Y1 (ko) | 피지에이 패키지용 압착 리드핀 | |
KR19990005400U (ko) | 발열회로소자용 방열장치 | |
KR200175793Y1 (ko) | 반도체 패키지용 방열판 | |
KR19980016775A (ko) | 클립 리드(clip lead)가 체결된 칩 스케일 패키지 | |
JPH09213391A (ja) | 電源端子の端子構造 | |
JPS5822742U (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |