JPH1065098A - 複合半導体装置及びその製造方法 - Google Patents

複合半導体装置及びその製造方法

Info

Publication number
JPH1065098A
JPH1065098A JP23134396A JP23134396A JPH1065098A JP H1065098 A JPH1065098 A JP H1065098A JP 23134396 A JP23134396 A JP 23134396A JP 23134396 A JP23134396 A JP 23134396A JP H1065098 A JPH1065098 A JP H1065098A
Authority
JP
Japan
Prior art keywords
heat sink
insulating case
external lead
out terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23134396A
Other languages
English (en)
Other versions
JP3835710B2 (ja
Inventor
Eigo Fukuda
永吾 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP23134396A priority Critical patent/JP3835710B2/ja
Publication of JPH1065098A publication Critical patent/JPH1065098A/ja
Application granted granted Critical
Publication of JP3835710B2 publication Critical patent/JP3835710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 外部導出端子の半田付けの際に、絶縁ケース
を該外部導出端子の位置決め治具としても兼用できるよ
うにする。 【解決手段】 絶縁ケース16自体に外部導出端子4を
半田固着する際の位置決め用の係止部4aを備え、ま
た、前記絶縁ケース16の下端面に放熱板1と該絶縁ケ
ース16を接着する接着剤溜り用の傾斜溝部20を形成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁ケースの外部
に導出される外部導出端子の位置決め構造を備えた複合
半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】この種の複合半導体装置の構造を図6乃
至図9を参照して説明する。まず、図6において、銅な
どからなる放熱板1上に、両面に導体層が形成されたセ
ラミック等の絶縁基板2が半田固着されている。この絶
縁基板2上には半導体ペレット3、外部導出端子4など
の回路構成部品が半田固着されている。 なお、これら
の回路構成部品を半田固着する場合には図示を省略した
位置決め治具を用いている。
【0003】次に、図7に示すように放熱板1の外周部
に接着剤5を塗布する。次いで、図8に示すように両端
開口の絶縁ケース6を用意し、該絶縁ケース6の下端面
を、接着剤5を塗布した放熱板1の外周部に当接して接
着する。次に、該絶縁ケース6内に樹脂7を充填して硬
化させた後、蓋体8を絶縁ケース6の一方の開口端に被
せて目的とする複合半導体装置9を完成する。
【0004】
【発明が解決しようとする課題】従来の複合半導体装置
は概略上記のように構成されているので、次のような解
決すべき課題があった。接着剤5を放熱板1の外周部上
面に塗布し、絶縁ケース6を接着しているので、該絶縁
ケース6に外部導出端子4の係止部を設け、該端子4の
位置決め治具を兼用させて半田付けするということがで
きない。すなわち、接着剤5は一般に半田付け温度に耐
えられないために、放熱板1への各回路構成部品の半田
付け工程と絶縁ケース6の該放熱板1への接着工程とを
別工程として行う必要があった。このため、作業工数が
削減できず、複合半導体装置の製造コストの低減に十分
寄与できなかった。
【0005】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、外部導出端子の半田付けの際に
絶縁ケースを該外部導出端子の位置決め治具としても兼
用でき、作業工数の減少により十分製造コストの低減に
寄与し得る複合半導体装置及びその製造方法を提供する
ことを目的とするものである。
【0006】
【課題を解決するための手段】第1の発明である複合半
導体装置は、放熱板と、この放熱板上に絶縁基板を介し
て形成された導体層と、この導体層上に半田固着された
半導体ペレット及び外部導出端子とを有し、前記放熱板
の外周には両端開口の絶縁ケースの下端面が接着剤で固
着される構造を含む複合半導体装置において、前記絶縁
ケース自体に外部導出端子を半田固着する際の係止部を
備え、前記絶縁ケースの下端面に放熱板と該絶縁ケース
を接着する接着剤溜り用の溝を形成したことを特徴とす
るものである。第2の発明であるその製造方法は、絶縁
ケースの外部導出端子挿入孔に外部導出端子を係止さ
せ、放熱板上に位置決めし、該放熱板上の絶縁層を介し
て形成された導体層上に半田付けする工程と、前記放熱
板と絶縁ケースとの間に形成された接着剤溜り用の溝に
接着剤を塗布する工程とを含むことを特徴とするもので
ある。
【0007】
【発明の実施の形態】以下に、本発明の実施の形態を図
1乃至図4を参照して説明する。図1は絶縁ケースの平
面図、図2はその正面図である。本発明の複合半導体装
置の1つの特徴は、絶縁ケース16自体に外部導出端子
4を仮止めするための係止部を設けたことである。この
係止部は、本実施例では外部導出端子挿入孔17内に実
現されている。
【0008】すなわち、図3に示すように、外部導出端
子挿入孔17はその一部が相対的に口の広い幅広の角穴
17aとなっており、小径の角穴17bとの連通部に形
成される段部18に外部導出端子4の係止部4aを係止
させることで、該導出端子4の仮止めができるようにし
てある。なお、実際に係止させる手順としては、図3に
おける下方の角穴17b側から外部導出端子4を挿入
し、係止部4aの位置では外側に広がろうとするばね力
に抗してさらに挿入することにより、角穴17bを通過
した段階で該係止部4aが幅広の角穴17a内で広が
り、段部18と角穴17aの内壁により規制されて仮止
めがなされる。
【0009】上記の外部導出端子4の下端は絶縁基板2
の所定の位置に位置決めしなければならないが、この位
置決め手段として図2に示すように絶縁ケース16の上
部から下方に向かって突出する位置決めピン19が設け
られている。この位置決めピン19は、その先端部19
aを図2では図示を省略した放熱板の表面に設けた小孔
に挿入することにより位置決めがなされる構成となって
いる。
【0010】次に、本発明の第2の特徴は、図2に示す
ように絶縁ケース16の一方の開口部外周に沿って傾斜
溝部20を設けたことである。この傾斜溝部20を設け
ることにより、次の製造方法の説明で詳細が明らかにな
るように、該傾斜溝部20に接着剤を塗布して放熱板と
絶縁ケース16との固着が可能となる。
【0011】そこで、次に上記のように構成の複合半導
体装置の製造方法について説明する。図4において、放
熱板1の所定位置に外部導出端子4を半田固着するに当
たり、絶縁ケース16の外部導出端子挿入孔17に外部
導出端子4を挿入し、係止部4aにより仮止めをする。
【0012】次いで、上記外部導出端子4を仮止めした
絶縁ケース16の全体を放熱板1上に載置する。この際
に、前記のように絶縁ケース16に設けた位置決めピン
19(図2参照)の先端部19aを放熱板の小孔に挿入
することで位置決めがなされる。上記の状態で加熱し、
予め外部導出端子4の下端に塗布した半田を溶融させ、
半田固着させる。
【0013】次に、図5に示すように、絶縁ケース16
全体を反転させ、該絶縁ケース16の傾斜溝部20に接
着剤塗布ノズル21等により接着剤5を充填・硬化させ
る。その後の工程は従来通りの工程を経て目的とする複
合半導体装置を完成させる。
【0014】
【発明の効果】本発明は以上のように、絶縁ケースと放
熱板とを固定するための接着剤を放熱板の裏面側から塗
布できるようにしたので、絶縁ケースと放熱板とを嵌合
させた後においても接着作業が可能となる。このため、
絶縁ケースを半田の溶融温度まで加熱することが許容さ
れ、該絶縁ケース自体を外部導出端子の仮止め乃至位置
決め治具として兼用させることができる。以上の結果、
従来のように手作業による接着剤塗布及び絶縁ケースの
接着作業を経ることなく、自動機による接着剤塗布工程
により絶縁ケースを放熱板に固定することができ、作業
工数の減少によりこの種の複合半導体装置の製造原価を
低減し得る。
【図面の簡単な説明】
【図1】本発明の複合半導体装置に使用する絶縁ケース
の平面図である。
【図2】上記絶縁ケースの正面図である。
【図3】上記絶縁ケースに設けた外部導出端子挿入孔を
拡大して示した断面図である。
【図4】上記絶縁ケースを使用して外部導出端子を仮止
めした状態の一部を切り欠いた断面図である。
【図5】本発明における接着剤塗布工程を説明するため
の断面図である。
【図6】従来の複合半導体装置の製造工程を示し、回路
構成部品を放熱板に固着させた状態の説明図である。
【図7】同じく従来の製造工程を示し、放熱板に絶縁ケ
ースを接着させるために、放熱板の外周部に接着剤を塗
布した状態の説明図である。
【図8】同じく従来の製造工程を示し、放熱板に絶縁ケ
ースを接着させて所定の処理工程を経て完成させた複合
半導体装置の断面図である。
【符号の説明】
1 放熱板 2 絶縁基板 3 半導体ペレット 4 外部導出端子 4a 係止部 5 接着剤 8 蓋体 16 絶縁ケース 17 外部導出端子挿入孔 17a 角穴 17b 角穴 18 段部 19 位置決めピン 20 傾斜溝部 21 接着剤塗布ノズル

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 放熱板と、この放熱板上に絶縁基板を介
    して形成された導体層と、この導体層上に半田固着され
    た半導体ペレット及び外部導出端子とを有し、前記放熱
    板の外周には両端開口の絶縁ケースの下端面が接着剤で
    固着される構造を含む複合半導体装置において、 前記絶縁ケース自体に外部導出端子を半田固着する際の
    係止部を備え、前記絶縁ケースの下端面に放熱板と該絶
    縁ケースを接着する接着剤溜り用の溝を形成したことを
    特徴とする複合半導体装置。
  2. 【請求項2】 前記絶縁ケースの下端面には外方に向か
    って拡開する傾斜内壁面と、この傾斜内壁面と連らなる
    水平段部とを有し、該水平段部に前記放熱板の内面を当
    接させた際に、前記傾斜内壁面と放熱板の端部との間に
    前記接着剤溜り用の溝が形成されることを特徴とする請
    求項1に記載の複合半導体装置。
  3. 【請求項3】 絶縁ケースの外部導出端子挿入孔に外部
    導出端子を係止させ、放熱板上に位置決めし、該放熱板
    上の絶縁層を介して形成された導体層上に半田付けする
    工程と、 前記放熱板と絶縁ケースとの間に形成された接着剤溜り
    用の溝に接着剤を塗布する工程と、 を含むことを特徴とする複合半導体装置の製造方法。
JP23134396A 1996-08-13 1996-08-13 複合半導体装置の製造方法 Expired - Fee Related JP3835710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23134396A JP3835710B2 (ja) 1996-08-13 1996-08-13 複合半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23134396A JP3835710B2 (ja) 1996-08-13 1996-08-13 複合半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1065098A true JPH1065098A (ja) 1998-03-06
JP3835710B2 JP3835710B2 (ja) 2006-10-18

Family

ID=16922152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23134396A Expired - Fee Related JP3835710B2 (ja) 1996-08-13 1996-08-13 複合半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3835710B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045841A1 (de) * 2007-07-26 2009-04-08 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Verbindungseinrichtungen
JP2010056463A (ja) * 2008-08-29 2010-03-11 Tdk Corp 電子部品モジュール及び電子部品モジュールの製造方法
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
WO2013047101A1 (ja) 2011-09-28 2013-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013179256A (ja) * 2012-02-09 2013-09-09 Fuji Electric Co Ltd 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045841A1 (de) * 2007-07-26 2009-04-08 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul mit Verbindungseinrichtungen
JP2010056463A (ja) * 2008-08-29 2010-03-11 Tdk Corp 電子部品モジュール及び電子部品モジュールの製造方法
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
EP2642517A1 (en) * 2010-11-16 2013-09-25 Fuji Electric Co., Ltd. Semiconductor device
EP2642517A4 (en) * 2010-11-16 2014-07-02 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
US9167699B2 (en) 2010-11-16 2015-10-20 Fuji Electric Co., Ltd. Semiconductor device
WO2013047101A1 (ja) 2011-09-28 2013-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103733333A (zh) * 2011-09-28 2014-04-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
JPWO2013047101A1 (ja) * 2011-09-28 2015-03-26 富士電機株式会社 半導体装置および半導体装置の製造方法
US9171768B2 (en) 2011-09-28 2015-10-27 Fuji Electric Co., Ltd. Semiconductor device
JP2013179256A (ja) * 2012-02-09 2013-09-09 Fuji Electric Co Ltd 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP3835710B2 (ja) 2006-10-18

Similar Documents

Publication Publication Date Title
JPH0325023B2 (ja)
JPH11176887A (ja) 半導体装置およびその製造方法
US4970576A (en) Power semiconductor module and method for producing the module
JPS60206087A (ja) 小型の電子電源を製造する方法
JP2720009B2 (ja) 電力用半導体モジュール
JPH1065098A (ja) 複合半導体装置及びその製造方法
JP2000114681A (ja) プリント配線板及びその製造方法
US7069653B2 (en) Method for electrically connecting a semiconductor component to an electrical subassembly
JP3258428B2 (ja) 複合半導体装置の製造方法
KR20010089275A (ko) 히트 싱크를 형성하는 솔 플레이트를 가진 전자식 어셈블리
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JPH09205264A (ja) 実装基板、当該実装基板の製造方法および当該実装基板に使用する回路基板
JPH0680759B2 (ja) チツプオンボ−ドのリ−ドピン
JP3959839B2 (ja) 半導体装置の製造方法
JPH08340164A (ja) Bga型パッケージの面実装構造
JP2001284800A (ja) はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法
JP2555565Y2 (ja) 複合半導体装置
JPH11224918A (ja) 半導体装置及びその製造方法
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JPH10150259A (ja) 部品付きプリント配線板およびその製造方法
JP3036484B2 (ja) 半導体装置とその製造方法
JPS6341054A (ja) 混成集積回路の接着方法
JPS5994897A (ja) 混成集積回路の製造方法
JPH0653396A (ja) 半導体装置の組立方法
JPH1050709A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150804

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees