CN107403793B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107403793B
CN107403793B CN201710343625.1A CN201710343625A CN107403793B CN 107403793 B CN107403793 B CN 107403793B CN 201710343625 A CN201710343625 A CN 201710343625A CN 107403793 B CN107403793 B CN 107403793B
Authority
CN
China
Prior art keywords
terminal
case
sensor
outside
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710343625.1A
Other languages
English (en)
Other versions
CN107403793A (zh
Inventor
上甲基信
米山玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107403793A publication Critical patent/CN107403793A/zh
Application granted granted Critical
Publication of CN107403793B publication Critical patent/CN107403793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提供一种容易对模块的种类进行变更的半导体装置。具有：功率器件；传感器，其对功率器件的物理状态进行测定，发送与物理状态相对应的信号；主电极端子，其流过功率器件的主电流；传感器用信号端子，其与传感器连接，接收来自传感器的信号；驱动用端子，其接受对功率器件进行驱动的驱动电力；以及有底无盖的壳体，其收容功率器件、传感器、主电极端子、传感器用信号端子以及驱动用端子，传感器用信号端子及驱动用端子具有与所述壳体的内侧壁面分离设置的第1端子及第2端子，所述第1及第2端子电导通而成为2重构造。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别涉及电力用半导体装置。
背景技术
通常，智能功率模块(IPM：Intelligent Power Module)搭载有绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)、续流二极管(FWD：Free Wheeling Diode))等功率器件，并且还具有对功率器件的驱动进行控制的功能。并且，IPM还具有对功率器件的温度、电流值等进行检测而将这些信息作为信号进行发送的各种传感器，具有使用由各传感器发送的信号而保护功率器件免于过热、过电流等的功能。如上所述具有功率器件的驱动的控制功能及保护功能的IPM被封装化，例如，如专利文献1公开所示，被使用于逆变器装置的逆转换部等。
专利文献1：日本特开平6-303778号公报
如专利文献1公开所示，就现有的IPM而言，功率器件、传感器部、功率器件的驱动的控制电路以及保护动作的控制电路收容于封装件内。因此，在针对驱动或保护动作的控制而变更规格时，需要IPM整体的设计变更，而且如果试图构成为IPM以外的IGBT模块、MOS晶体管模块则需要大幅的设计变更，存在制造成本增大这样的问题。
发明内容
本发明就是为了解决上述的问题而提出的，其目的在于提供一种容易对模块的种类进行变更的半导体装置。
本发明涉及的半导体装置具有：功率器件；传感器，其对所述功率器件的物理状态进行测定，发送与所述物理状态相对应的信号；主电极端子，其流过所述功率器件的主电流；传感器用信号端子，其与所述传感器连接，接收来自所述传感器的信号；驱动用端子，其接受对所述功率器件进行驱动的驱动电力；以及有底无盖的壳体，其收容所述功率器件、所述传感器、所述主电极端子、所述传感器用信号端子以及所述驱动用端子，所述传感器用信号端子及所述驱动用端子具有与所述壳体的内侧壁面分离设置的第1端子及第2端子，所述第1及第2端子电导通而成为2重构造。
发明的效果
根据本发明涉及的半导体装置，第1及第2端子电导通而成为2重构造，因此在对模块的种类进行变更的情况下，与模块的种类相对应地使用第1及第2端子之中的一者即可，实现了部件的共通化，能够实现制造成本的削减。
附图说明
图1是表示用于对本发明的前提技术进行说明的IPM的结构的分解图。
图2是表示用于对本发明的前提技术进行说明的IPM的结构的剖视图。
图3是表示用于对本发明的前提技术进行说明的IPM的更具体的结构的分解斜视图。
图4是表示用于对本发明的前提技术进行说明的IGBT模块的结构的剖视图。
图5是表示在不同的模块间共通化的核心模块的剖视图。
图6是表示使用共通化的核心模块而构成的IPM的剖视图。
图7是从上方观察用户PCB的俯视图。
图8是表示本发明涉及的实施方式1的核心模块的结构的剖视图。
图9是表示使用本发明涉及的实施方式1的核心模块而构成的IGBT模块的剖视图。
图10是表示使用本发明涉及的实施方式1的核心模块而构成的IPM的剖视图。
图11是从上方观察用户PCB的俯视图。
图12是表示本发明涉及的实施方式2的核心模块的结构的剖视图。
图13是表示本发明涉及的实施方式2的核心模块的结构的剖视图。
图14是表示本发明涉及的实施方式2的核心模块的结构的剖视图。
图15是表示端子卡合部及中继用端子的结构的斜视图。
图16是表示使用本发明涉及的实施方式2的核心模块而构成的IPM的剖视图。
图17是表示本发明涉及的实施方式3的IGBT模块的结构的剖视图。
图18是表示本发明涉及的实施方式3的IPM的结构的剖视图。
图19是表示在壳体内填充树脂材料后的结构的剖视图。
图20是表示在壳体内填充树脂材料后的结构的剖视图。
图21是表示在壳体内填充树脂材料并且利用盖将壳体的开口部覆盖后的结构的剖视图。
图22是表示在壳体内填充树脂材料并且利用盖将壳体的开口部覆盖后的结构的剖视图。
图23是表示对壳体的开口部进行覆盖的盖的结构的剖视图。
图24是表示压配合端子的结构的图。
标号的说明
15控制端子，16电极端子，32控制基板，36壳体，46功率器件，47传感器，56主电极端子，64、641外部输入输出用端子，200传感器用信号端子，220驱动用端子，321内部配线基板，CV1、CV2盖，OT1、OT2外部连接用端子，RS树脂，RT1、RT2中继用端子，TE端子卡合部。
具体实施方式
<前言>
在实施方式的说明之前，对本发明的前提技术进行说明。图1是表示本发明的前提技术即IPM 70的结构的分解图，是示意地表示核心模块30及控制基板32的结构的剖视图。此外，核心模块是由包含功率器件等的半导体装置和对该半导体装置进行收容的壳体等构成的模块的总称。
如图1所示，就核心模块30而言，在金属等的基座板34之上配置由树脂等绝缘材料构成的壳体36。在壳体36的内侧，配线图案38经由例如焊料40而接合于基座板34之上。在配线图案38的上表面配置有绝缘基板42。在绝缘基板42的上表面配置配线图案44，功率器件46及传感器47通过焊料48而与配线图案44的上表面接合。传感器47对与功率器件的温度相对应的信号以及与流过功率器件46的电流相对应的信号等功率器件的物理状态进行测量，发送与物理状态相对应的信号。此外，配线图案38及44是通过例如DCB(Direct CopperBond)法将铜图案直接接合于由氧化铝陶瓷等构成的绝缘基板42之上而形成的。
在壳体36的内侧，传感器用信号端子200、驱动用端子220以及主电极端子56配置于绝缘基板42的外侧。在传感器用信号端子200、驱动用端子220、主电极端子56与绝缘基板42之间设置有一定的空间。在这里，设置有多个传感器用信号端子200、驱动用端子220以及主电极端子56，但在图1中由于重叠而示出了1根端子。
传感器用信号端子200与传感器47连接，接收来自传感器47的信号。驱动用端子220从外部接收用于对功率器件46进行驱动的驱动电力，供给至功率器件46。另外，主电极端子56是流过功率器件46的主电流的端子，功率器件46与主电极端子56通过电力配线用键合导线58而进行连接。另外，功率器件46与传感器用信号端子200、驱动用端子220通过信号配线用键合导线60而进行连接。
控制基板32具有印刷基板62，在印刷基板62之上设置未图示的电路图案和通过该电路图案彼此连接的集成电路66及控制电路68，执行功率器件46的驱动的控制以及与由传感器47输出的信号相对应的功率器件46的保护动作的控制。另外，在印刷基板62之上设置有外部输入输出用端子64。
控制基板32从壳体36的开口部插入至壳体36内，传感器用信号端子200及驱动用端子220插入至在印刷基板62设置的通孔(未图示)而进行接合，由此核心模块30与控制基板32连接而构成IPM70。此外，作为传感器用信号端子200、驱动用端子220与控制基板32的接合方法，能够采用焊接、通过连接器进行的连接、超声波接合以及熔接。
然后，使树脂材料从壳体36的开口部流入，利用树脂RS对绝缘基板42以及在绝缘基板42搭载的功率器件46等进行覆盖，利用盖72对壳体36的开口部进行覆盖，由此得到图2所示的IPM 70。此外，在盖72设置有供控制基板32之上的外部输入输出用端子64的前端部插入的通孔(未图示)，呈外部输入输出用端子64的前端部经由该通孔凸出至外部的结构。
图3是表示图2所示的IPM 70的更具体的结构的一个例子的分解斜视图。如图3所示，在核心模块30的上部配置控制基板32，核心模块30与控制基板32经由传感器用信号端子200及驱动用端子220而进行连接。并且，在控制基板32的上部配置盖72。此外，主电极端子56嵌入于壳体36的壁面，其前端部从壳体36的壁面的端面凸出至外部。
如上所述，就IPM 70而言，核心模块30与控制基板32是分开构成的，能够独立地设计控制基板32。因此，在进行驱动及保护动作的规格变更时，仅对控制基板32进行变更即可，与在规格变更时进行IPM整体的设计变更的情况相比，规格的变更变得容易。另外，通过使控制基板32独立，从而能够使核心模块30标准化，实现开发周期的缩短。
另外，在上面对IPM 70的结构进行了说明，但也能够不具有控制基板32，将核心模块30用作单纯的IGBT模块或MOS晶体管模块。图4是表示使用核心模块30构成的IGBT模块80的剖视图。此外，在图4中，对与使用图2说明的IPM 70相同的结构标注相同的标号，省略重复的说明。
如图4所示，IGBT模块80为如下结构，即，传感器用信号端子200及驱动用端子220与主电极端子56相同地嵌入于壳体36的侧壁，它们的前端部从壳体36的壁面的端面凸出至外部。
这样，能够使用核心模块30构成IGBT模块及MOS晶体管模块，但在IPM 70与IGBT模块80之间未能将核心模块30共通化。
因此，作为用于在IPM、IGBT模块以及MOS晶体管模块之间将核心模块共通化的结构，发明人们开发出图5所示的核心模块301。
图5是表示使用核心模块301构成的IGBT模块801的剖视图。此外，在图5中，对与使用图2说明的IPM 70相同的结构标注相同的标号，省略重复的说明。
如图5所示，对于IGBT模块801，传感器用信号端子200及驱动用端子220均为具有外部连接用端子OT和中继用端子RT的2重构造，该外部连接用端子OT嵌入于壳体36的侧壁，前端部从壳体36的壁面的端面凸出至外部，该中继用端子RT未嵌入于壳体36的侧壁，前端部未从壳体36内凸出。即，外部连接用端子OT及中继用端子RT具有共通的端子焊盘TP，成为电导通的结构。因此，在使用核心模块301构成IGBT模块801的情况下，能够使用外部连接用端子OT而与外部之间进行驱动电力信号及信号的输入输出。另一方面，由于中继用端子RT收容于壳体36内，因此通过利用盖72对壳体36的开口部进行覆盖，从而中继用端子RT不会与外部进行接触。
此外，在图5中，无论是在壳体36的侧壁中嵌入的主电极端子56，还是外部连接用端子OT及中继用端子RT，都示出了由压配合端子构成的例子，但也可以由焊接端子构成。
图6是表示使用核心模块301构成的IPM 701的剖视图。此外，在图6中，对与使用图2说明的IPM 70相同的结构标注相同的标号，省略重复的说明。
如图6所示，对于IPM 701，传感器用信号端子200及驱动用端子220的中继用端子RT插入至在印刷基板62设置的通孔(未图示)而进行接合，由此将核心模块301与控制基板32连接，在控制基板32之上设置的外部输入输出用端子64的前端部经由在盖72设置的通孔(未图示)而凸出至外部。
在这里，在IPM 701的上部搭载有用户印刷电路基板(PCB：printed circuitboard)51，外部输入输出用端子64的前端部以及主电极端子56的前端部插入至用户PCB 51的通孔(未图示)而进行接合，由此将IPM 701与用户PCB 51连接。
IPM 701的控制基板32具有功率器件的驱动的控制电路以及保护动作的控制电路，该控制基板32执行功率器件的驱动的控制以及与由传感器47输出的信号相对应的功率器件的保护动作的控制，但由于在控制基板32没有搭载用于使IPM进行动作的信号电路(光耦合器等)、电源电路、MCU(memory control unit)等电气部件，因此IPM 701的使用者会按照所希望的规格而设计这些电路，安装至用户PCB 51。
在这里，问题在于存在前端部从壳体36的壁面的端面凸出至外部的外部连接用端子OT。外部连接用端子OT由于与中继用端子RT电导通，因此并不优选前端部与用户PCB 51之上的电气部件进行接触。因此，成为外部连接用端子OT的前端部也插入至在用户PCB 51设置的通孔(未图示)而进行接合的结构。当然，外部连接用端子OT的前端部所插入的通孔互不接触，也不与用户PCB 51之上的电气部件接触。
在图7示出从上方观察用户PCB 51的情况下的俯视图。如图7所示，在用户PCB 51设置有：通孔TH1，其是与外部输入输出用端子64的排列位置相对应地设置的；通孔TH2，其是与主电极端子56的排列位置相对应地设置的；以及通孔TH3，其是与外部连接用端子OT的排列位置相对应地设置的。通孔TH1～TH3均以成列的方式而设置有多个。
在这样的结构中，为了使相比于通孔TH3的串列而设置在外侧(IPM 701的非上部侧)的电气部件与例如通孔TH1进行电连接，必须设置绕过通孔TH3的串列的配线图案PP，损害用户PCB 51的绝缘设计、图案设计等设计的自由度的可能性高。因此，发明人们作为本发明而开发出使用性更好的核心模块。下面，对本发明涉及的实施方式进行说明。
<实施方式1>
图8是表示本发明涉及的实施方式1的核心模块100的结构的剖视图。此外，在图8中，对与使用图2说明的IPM 70相同的结构标注相同的标号，省略重复的说明。
如图8所示，对于核心模块100，传感器用信号端子200及驱动用端子220均为具有与壳体36的内侧壁面分离设置的外部连接用端子OT1(第1端子)和中继用端子RT1(第2端子)的2重构造，该外部连接用端子OT1的前端部凸出至壳体36的外部，该中继用端子RT1的前端部未从壳体36内凸出。即，外部连接用端子OT1及中继用端子RT1具有共通的端子焊盘TP，成为电导通的结构。因此，在使用核心模块100构成IGBT模块或MOS晶体管模块的情况下，能够使用外部连接用端子OT1而与外部之间进行驱动电力及信号的输入输出。
图9是表示使用核心模块100构成的IGBT模块800的剖视图。如图9所示，就IGBT模块800而言，使用外部连接用端子OT1而与外部之间进行驱动电力及信号的输入输出。
另一方面，由于中继用端子RT1收容于壳体36内，因此通过由盖72对壳体36的开口部进行覆盖，从而中继用端子RT1不会与外部进行接触，能够容易地得到IGBT模块。
图10是表示使用核心模块100构成的IPM 700的剖视图。此外，在图10中，对与使用图6说明的IPM 701相同的结构标注相同的标号，省略重复的说明。
如图10所示，对于IPM 700，传感器用信号端子200及驱动用端子220的中继用端子RT1插入至在印刷基板62设置的通孔(未图示)而进行接合，由此将核心模块100与控制基板32连接，与控制基板32之间进行驱动电力及信号的输入输出。另外，在控制基板32之上设置的外部输入输出用端子64的前端部经由在盖72设置的通孔(未图示)而凸出至外部。
另一方面，传感器用信号端子200及驱动用端子220的外部连接用端子OT1被切断，使它们收容于壳体36内，成为未从壳体36凸出的结构。因此，从壳体36凸出的仅有外部输入输出用端子64的前端部和在壳体36的侧壁中嵌入的主电极端子56的前端部，能够容易地得到IPM。
此外，在图10中，无论是在壳体36的侧壁中嵌入的主电极端子56，还是外部连接用端子OT1及中继用端子RT1，都示出了由压配合端子构成的例子，但也可以由焊接端子构成。
在这里，在IPM 700的上部搭载有用户PCB 50，外部输入输出用端子64的前端部以及主电极端子56的前端部插入至用户PCB 50的通孔(未图示)而进行接合，由此IPM 700与用户PCB 50连接。但是，传感器用信号端子200及驱动用端子220的外部连接用端子OT1被切断，使它们收容于壳体36内，因此不与用户PCB 50连接。
在图11示出从上方观察用户PCB 51的情况下的俯视图。如图11所示，在用户PCB51设置有：通孔TH1，其是与外部输入输出用端子64的排列位置相对应地设置的；以及通孔TH2，其是与主电极端子56的排列位置相对应地设置的。通孔TH1及TH2均以成列的方式而设置有多个。
在这样的结构中，为了使在IPM 700的非上部侧设置的电气部件与例如通孔TH1进行电连接，由于在两者之间没有障碍物等，因此能够设置直线的配线图案PP1，不会损害用户PCB 50的绝缘设计、图案设计等设计的自由度。
如上所述，就本发明涉及的实施方式1的核心模块100而言，传感器用信号端子200及驱动用端子220均为具有与壳体36的内侧壁面分离设置的外部连接用端子OT1和中继用端子RT1的2重构造，该外部连接用端子OT1的前端部从壳体36的壁面的端面凸出至外部，该中继用端子RT1的前端部未从壳体36内凸出，因此在构成IPM时将不需要的外部连接用端子OT1切断即可，能够在IPM、IGBT模块以及MOS晶体管模块之间将核心模块完全共通化，实现制造成本的削减。另外，如果使核心模块100标准化，则能够实现开发周期的缩短。
另外，核心模块100与控制基板32是分开构成的，能够独立地设计控制基板32。因此，在进行驱动及保护动作的规格变更时，仅对控制基板32进行变更即可，与在规格变更时进行IPM整体的设计变更的情况相比，规格的变更变得容易。
<实施方式2>
图12是表示本发明涉及的实施方式2的核心模块100A的结构的剖视图。此外，在图12中，对与使用图2说明的IPM 70相同的结构标注相同的标号，省略重复的说明。
如图12所示，就核心模块100A而言，未设置传感器用信号端子200及驱动用端子220，仅仅是在壳体36设置有用于对传感器用信号端子200及驱动用端子220进行安装的端子卡合部TE。另外，也没有设置对功率器件46与传感器用信号端子200、驱动用端子220进行连接的信号配线用键合导线。
这样，在使用核心模块100A构成IGBT模块或MOS晶体管模块的情况下，如图13所示，通过将外部连接用端子OT2(第1端子)安装至端子卡合部TE而作为传感器用信号端子200及驱动用端子220，从而能够与外部之间进行驱动电力及信号的输入输出。
即，外部连接用端子OT2具有前端部从壳体36的壁面的端面凸出至外部的长度，通过将外部连接用端子OT2安装至端子卡合部TE，设置对端子焊盘TP与功率器件46进行连接的信号配线用键合导线60，由此外部连接用端子OT2与功率器件46电连接，能够容易地得到IGBT模块。
另外，在使用核心模块100A构成IPM的情况下，如图14所示，将中继用端子RT2(第2端子)安装至端子卡合部TE而作为传感器用信号端子200及驱动用端子220。并且，通过设置对端子焊盘TP与功率器件46进行连接的信号配线用键合导线60，由此中继用端子RT2与功率器件46电连接，能够容易地得到IPM。
在这里，在图15示出端子卡合部TE及中继用端子RT2的结构的一个例子。如图15所示，在沿壳体36的壁面的延伸方向配置的由树脂构成的端子块TB设置有多个端子卡合部TE。端子卡合部TE分别由以中继用端子RT2的端子部TT及端子焊盘TP能够插入的方式在端子块TB设置的槽构成。通过将中继用端子RT2插入至该槽而进行热熔接，能够将中继用端子RT2固定于端子卡合部TE。此外，图15中的中继用端子RT2示出了焊接端子的例子，但也可以为压配合端子。另外，当然也能够将外部连接用端子OT2以相同的方式进行固定。
图16示出了如下结构，即，在使用核心模块100A构成IPM的情况下，将中继用端子RT2安装至端子卡合部TE，中继用端子RT2插入至在印刷基板62设置的通孔(未图示)而进行接合，由此将核心模块100A与控制基板32连接。就IPM而言，由于不需要外部连接用端子，因此在图16中没有进行设置。
如上所述，就本发明涉及的实施方式2的核心模块100A而言，传感器用信号端子200及驱动用端子220均为与模块的样式相匹配地对外部连接用端子OT2及中继用端子RT2进行安装的构造，因此在构成IPM时，只要设为安装中继用端子RT2而不安装外部连接用端子OT2的结构即可，能够在IPM、IGBT模块以及MOS晶体管模块之间将核心模块完全共通化，实现制造成本的削减。另外，如果使核心模块100A标准化，则能够实现开发周期的缩短。
此外，核心模块100A与控制基板32是分开构成的，规格的变更显然会变得容易。
<实施方式3>
在上面说明的实施方式1及实施方式2中，示出了IGBT模块或MOS晶体管模块使用外部连接用端子进行驱动电力及信号的输入输出的结构，但也能够设为使用中继用端子进行驱动电力及信号的输入输出的结构。
图17是表示在使用核心模块100A构成IGBT模块或MOS晶体管模块的情况下使用中继用端子RT2进行驱动电力及信号的输入输出的结构的剖视图。
即，如图17所示，就核心模块100A而言，示出了如下结构，即，将中继用端子RT2安装至端子卡合部TE，中继用端子RT2插入至在构成内部配线基板321的印刷基板621设置的通孔(未图示)而进行接合，由此将核心模块100A与内部配线基板321连接。内部配线基板321具有印刷基板621，在印刷基板621之上设置有未图示的内部配线图案。另外，在印刷基板621之上设置有外部输入输出用端子641，外部输入输出用端子641与中继用端子RT2通过内部配线图案而电连接。因此，功率器件46经由信号配线用键合导线60、中继用端子RT2以及内部配线图案而与外部输入输出用端子641电连接，能够与外部之间进行驱动电力及信号的输入输出。
外部输入输出用端子641能够设置于印刷基板621之上的任意位置,外部输入输出用端子641的设计的自由度增加。
另外，在图18示出了如下结构，即，在使用核心模块100A构成IPM的情况下，将中继用端子RT2安装至端子卡合部TE，中继用端子RT2插入至在印刷基板62设置的通孔(未图示)而进行接合，由此将核心模块100A与控制基板32连接。此外，就IPM而言，由于不需要外部连接用端子，因此在图18中没有进行设置。当然，在印刷基板62之上设置的外部输入输出用端子64的位置也能够任意进行设定，外部输入输出用端子64的设计的自由度增加，从而配置于更上方的用户PCB的设计的自由度也增加。
此外，在图17中说明了使用核心模块100A构成IGBT模块或MOS晶体管模块的例子，但在使用根据图8进行说明的实施方式1的核心模块100而构成IGBT模块或MOS晶体管模块的情况下，同样也能够应用内部配线基板321。
＜变形例1＞
图19公开了如下结构，即，在使用核心模块100A构成IGBT模块或MOS晶体管模块的情况下，在壳体36内填充树脂材料，利用树脂RS对绝缘基板42以及在绝缘基板42搭载的功率器件46等进行封装。
另外，图20公开了如下结构，即，在使用核心模块100A构成IPM的情况下，在壳体36内填充树脂材料，不仅利用树脂RS对绝缘基板42以及在绝缘基板42搭载的功率器件46等进行封装，而且还对中继用端子RT2及控制基板32进行封装。
这样，如果利用树脂RS对壳体36内进行封装，则树脂RS凝固而成为具有一定程度的强度的固体，能够对壳体36内的结构进行保护。特别地，能够防止外部连接用端子OT2及中继用端子RT2由于外部应力而变形，能够降低在产品出厂后由于中继用端子RT2变形而发生产品故障。该效果在将中继用端子RT2以压配合端子构成的情况下特别有效。
此外，在图19及图20中说明了使用核心模块100A的例子，但在使用根据图8进行说明的实施方式1的核心模块100的情况下，利用树脂RS对壳体36内进行封装也是有效的。
＜变形例2＞
图21公开了如下结构，即，在使用核心模块100A构成IGBT模块或MOS晶体管模块的情况下，在壳体36内填充树脂材料，并且利用盖CV1对壳体36的开口部进行覆盖。
如图21所示，从壳体36内贯穿树脂RS而凸出的外部连接用端子OT2、以及从壳体36的壁面的端面凸出至外部的主电极端子56经由在由树脂构成的盖CV1设置的通孔(未图示)而从盖CV1的上表面凸出至外部。
图22公开了如下结构，即，在使用核心模块100A构成IPM的情况下，在壳体36内填充树脂材料，并且利用盖CV1对壳体36的开口部进行覆盖。
如图22所示，从壳体36内贯穿树脂RS而凸出的外部输入输出用端子64、以及从壳体36的壁面的端面凸出至外部的主电极端子56经由在由树脂构成的盖CV1设置的通孔(未图示)而从盖CV1的上表面凸出至外部。
在这里，盖CV1设置为在向壳体36内填充树脂材料之前对壳体36的开口部进行覆盖，成为将树脂材料从在盖CV1设置的树脂导入孔(未图示)进行导入的结构。因此，是以外部连接用端子OT2及外部输入输出用端子64插入至在盖CV1设置的通孔(未图示)的状态而导入树脂材料，能够防止由于树脂材料导入时的外部应力而导致外部连接用端子OT2及外部输入输出用端子64变形。
此外，在图21中，示出了外部连接用端子OT2及主电极端子56将盖CV1贯穿的结构，但在该情况下，外部连接用端子OT2及主电极端子56的位置是由核心模块100A的结构所规定的。
但是，通过如图23所示的盖CV2那样设为如下的结构，即，在内部内置控制端子15及电极端子16，在控制端子15的一端连接外部连接用端子OT2，控制端子15的另一端从盖CV2的上表面的任意位置凸出，另外，在电极端子16的一端连接主电极端子56，控制端子15的另一端从盖CV2的上表面的任意位置凸出，从而能够实质上任意地设定外部连接用端子OT2及主电极端子56的位置。
此外，在该情况下，外部连接用端子OT2及主电极端子56由压配合端子构成，在控制端子15及电极端子16的一端设置供压配合端子插入的通孔。
在这里，以外部连接用端子OT2为例，使用图24对压配合端子的结构进行说明。如图24所示，压配合端子为针眼形状，以使得前端的压配合部PF具有弹性，该压配合端子能够通过插入至比压配合部PF窄的通孔TH，从而保持与通孔TH的内壁相接触。
另外，在控制端子15设置的通孔TH为如下结构，即，其内表面以及孔的周围由例如铜镀层覆盖而成为镀层PL1，并且镀层PL1的表面由例如锡镀层覆盖而成为镀层PL2，降低了与压配合部PF之间的电阻。
此外，本发明可以在其发明的范围内，将各实施方式自由地进行组合，或对各实施方式进行适当的变形、省略。

Claims (9)

1.一种半导体装置，其具有：
功率器件；
传感器，其对所述功率器件的物理状态进行测定，发送与所述物理状态相对应的信号；
主电极端子，其流过所述功率器件的主电流；
传感器用信号端子，其与所述传感器连接，接收来自所述传感器的信号；
驱动用端子，其接受对所述功率器件进行驱动的驱动电力；以及
有底无盖的壳体，其收容所述功率器件、所述传感器、所述主电极端子、所述传感器用信号端子以及所述驱动用端子，
所述传感器用信号端子及所述驱动用端子具有各自没有埋入至所述壳体内的第1端子及第2端子，
所述第1端子及第2端子各自在从所述壳体的底部向所述壳体的开口部的相同的方向延伸，所述第1端子及第2端子各自的底部侧的端部与端子焊盘共通地连接，彼此电导通而成为2重构造，所述第1端子及第2端子从所述端子焊盘直至所述壳体的所述开口部侧的端部不具有与所述壳体接触的部分，
所述第1端子具有前端部从所述壳体的上表面凸出至外部的长度，与外部之间进行所述信号及所述驱动电力的输入输出，
所述第2端子具有前端部未从所述壳体的上表面凸出至外部的长度。
2.一种半导体装置，其具有：
功率器件；
传感器，其对所述功率器件的物理状态进行测定，发送与所述物理状态相对应的信号；
主电极端子，其流过所述功率器件的主电流；
传感器用信号端子，其与所述传感器连接；
驱动用端子，其接受用于对所述功率器件进行驱动的驱动电力；以及
有底无盖的壳体，其收容所述功率器件、所述传感器、所述主电极端子、所述传感器用信号端子以及所述驱动用端子，
所述传感器用信号端子及所述驱动用端子具有与所述壳体的内侧壁面分离设置的第1端子或者第2端子，该第1端子具有前端部从所述壳体的上表面凸出至外部的长度，该第2端子具有前端部未从所述壳体的上表面凸出至外部的长度，
所述第1及第2端子安装至在所述壳体内设置的端子卡合部。
3.根据权利要求2所述的半导体装置，其中，
所述第1端子安装至所述端子卡合部，
与外部之间进行所述信号及所述驱动电力的输入输出。
4.根据权利要求2所述的半导体装置，其中，
所述半导体装置还具有控制基板，该控制基板配置于所述壳体内的所述功率器件的上方，对所述功率器件的驱动进行控制，
所述第2端子安装至所述端子卡合部，
所述第2端子具有前端部与所述控制基板进行连接的长度，与所述控制基板之间进行所述信号及所述驱动电力的输入输出。
5.根据权利要求2所述的半导体装置，其中，
所述半导体装置还具有内部配线基板，该内部配线基板配置于所述壳体内的所述功率器件的上方，具有外部输入输出用端子和与所述外部输入输出用端子连接的配线图案，该外部输入输出用端子具有前端部从所述壳体的上表面凸出至外部的长度，
所述第2端子安装至所述端子卡合部，
所述第2端子具有前端部与所述内部配线基板进行连接的长度，经由所述配线图案及所述外部输入输出用端子而与外部之间进行所述信号及所述驱动电力的输入输出。
6.根据权利要求1或2所述的半导体装置，其中，
所述壳体内由树脂进行填充。
7.根据权利要求1或3所述的半导体装置，其中，
所述壳体内由树脂进行填充，
所述半导体装置还具有盖，该盖是以对所述壳体的上表面进行覆盖的方式设置的，
所述第1端子将所述盖贯穿而从所述盖的上表面凸出至外部。
8.根据权利要求4所述的半导体装置，其中，
所述控制基板具有外部输入输出用端子，该外部输入输出用端子具有前端部从所述壳体的上表面凸出至外部的长度，
所述壳体内由树脂进行填充，
所述半导体装置还具有盖，该盖是以对所述壳体的上表面进行覆盖的方式设置的，
所述外部输入输出用端子将所述盖贯穿而从所述盖的上表面凸出至外部。
9.根据权利要求1或3所述的半导体装置，其中，
所述壳体内由树脂进行填充，
所述半导体装置还具有盖，该盖是以对所述壳体的上表面进行覆盖的方式设置的，
所述主电极端子具有前端部从所述壳体的上表面凸出至外部的长度，
所述盖内置有控制端子及电极端子，
在所述控制端子的一端连接所述第1端子，所述控制端子的另一端从所述盖的上表面凸出至外部，
在所述电极端子的一端连接所述主电极端子，所述电极端子的另一端从所述盖的上表面凸出至外部，
所述主电极端子及所述第1端子包含压配合端子。
CN201710343625.1A 2016-05-16 2017-05-16 半导体装置 Active CN107403793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016097953A JP6559093B2 (ja) 2016-05-16 2016-05-16 半導体装置
JP2016-097953 2016-05-16

Publications (2)

Publication Number Publication Date
CN107403793A CN107403793A (zh) 2017-11-28
CN107403793B true CN107403793B (zh) 2020-03-24

Family

ID=60163379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710343625.1A Active CN107403793B (zh) 2016-05-16 2017-05-16 半导体装置

Country Status (4)

Country Link
US (2) US10290555B2 (zh)
JP (1) JP6559093B2 (zh)
CN (1) CN107403793B (zh)
DE (1) DE102017207382B4 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019150950A1 (ja) * 2018-01-31 2019-08-08 アイシン・エィ・ダブリュ株式会社 接続端子ユニット
JP6897869B2 (ja) * 2018-04-18 2021-07-07 三菱電機株式会社 半導体モジュール
JP6897628B2 (ja) * 2018-04-26 2021-07-07 株式会社デンソー 半導体装置
CN110085565A (zh) * 2019-06-06 2019-08-02 昆山铼铄精密五金有限公司 功率器件外壳端子、外壳以及加工工艺
DE102019125108A1 (de) * 2019-09-18 2021-03-18 Audi Ag Leistungselektronikanordnung umfassend eine Leiterplatte und ein Leistungsmodul, Verfahren zur Herstellung einer Leistungselektronikanordnung, Kraftfahrzeug umfassend eine Leistungselektronikanordnung
JP7224272B2 (ja) * 2019-10-30 2023-02-17 三菱電機株式会社 パワー半導体装置
JP6928129B2 (ja) * 2020-01-17 2021-09-01 三菱電機株式会社 電力変換装置
EP3896726A1 (de) 2020-04-17 2021-10-20 Siemens Aktiengesellschaft Halbleitermodul mit einem gehäuse
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块
JP2022036633A (ja) 2020-08-24 2022-03-08 富士電機株式会社 半導体モジュールおよび半導体モジュールの劣化検出方法
EP4227986A1 (en) * 2022-02-10 2023-08-16 Infineon Technologies AG Power semiconductor module arrangement and methods for producing a semiconductor arrangement
EP4270466A1 (en) * 2022-04-25 2023-11-01 Infineon Technologies AG Power semiconductor module arrangements and methods for producing power semiconductor module arrangements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303778A (ja) 1993-04-14 1994-10-28 Hitachi Ltd インバータ装置
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
JPH1116937A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd パワー半導体モジュールの端子構造
DE19914741A1 (de) * 1999-03-31 2000-10-12 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
DE10122363B4 (de) * 2001-05-09 2007-11-29 Infineon Technologies Ag Halbleitermodul
JP3801952B2 (ja) * 2002-06-14 2006-07-26 三菱電機株式会社 パワーモジュール
JP4410242B2 (ja) 2006-12-27 2010-02-03 三菱電機株式会社 電子制御装置及びその製造方法
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置
JP5211364B2 (ja) 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
JP5249283B2 (ja) 2010-05-10 2013-07-31 デクセリアルズ株式会社 緑色発光蛍光体粒子及びその製造方法、並びに、色変換シート、発光装置及び画像表示装置組立体
DE102010038727B4 (de) * 2010-07-30 2015-07-16 Infineon Technologies Ag Leistungshaltleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
JP2015220295A (ja) * 2014-05-15 2015-12-07 三菱電機株式会社 パワーモジュール及びその製造方法
JP6455364B2 (ja) 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
US20190172763A1 (en) 2019-06-06
JP6559093B2 (ja) 2019-08-14
DE102017207382B4 (de) 2020-01-02
DE102017207382A1 (de) 2017-11-16
US10290555B2 (en) 2019-05-14
US20170330810A1 (en) 2017-11-16
JP2017208382A (ja) 2017-11-24
CN107403793A (zh) 2017-11-28
US10861756B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
CN107403793B (zh) 半导体装置
CN106487252B (zh) 半导体装置、智能功率模块及电力转换装置
JP6764807B2 (ja) 半導体モジュール
JP5339800B2 (ja) 半導体装置の製造方法
KR100735852B1 (ko) 반도체 장치
US7528469B2 (en) Semiconductor equipment having multiple semiconductor devices and multiple lead frames
JP2008243970A (ja) 半導体装置およびその製造方法
KR101340512B1 (ko) 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
WO2018066420A1 (ja) 半導体装置
US20140347838A1 (en) Electronic device and manufacturing method of electronic device
CN102201402A (zh) 半导体装置
JP2008218688A (ja) 半導体装置
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
CN110582847B (zh) 半导体模块
JP2014078646A (ja) パワーモジュールとその製造方法
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법
EP3503181A1 (en) Electronic assembly with a direct bonded copper substrate
US20210175149A1 (en) Thermally conductive electronic packaging
CN102403294B (zh) 半导体器件
KR101477357B1 (ko) 반도체 모듈 및 그 제조 방법
JP2017069351A (ja) 半導体装置
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
JP2006054245A (ja) 半導体装置
JP2017069352A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant