JPH1116937A - パワー半導体モジュールの端子構造 - Google Patents

パワー半導体モジュールの端子構造

Info

Publication number
JPH1116937A
JPH1116937A JP9166871A JP16687197A JPH1116937A JP H1116937 A JPH1116937 A JP H1116937A JP 9166871 A JP9166871 A JP 9166871A JP 16687197 A JP16687197 A JP 16687197A JP H1116937 A JPH1116937 A JP H1116937A
Authority
JP
Japan
Prior art keywords
terminal
terminals
case
power semiconductor
ipm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9166871A
Other languages
English (en)
Inventor
Yukio Sonobe
幸男 薗部
Akihiro Tanba
昭浩 丹波
Ryuichi Saito
隆一 斎藤
Tatsuya Shigemura
達也 茂村
Masaki Sasaki
正貴 佐々木
Shigeki Sekine
茂樹 関根
Katsumi Ishikawa
勝美 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9166871A priority Critical patent/JPH1116937A/ja
Publication of JPH1116937A publication Critical patent/JPH1116937A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】低コストなパワー半導体モジュールを提供す
る。 【解決手段】ＰＭ及びＩＰＭの樹脂ケースにおいて、制
御端子をＰＭ及びＩＰＭの兼用構造又は、組替え可能な
制御端子構造としＩＭ及びＩＰＭのパッケージケースを
共通化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＧＢＴ(Insulated
Gate Bipolar Transistor）モジュールに代表される、
パワーモジュール（以下、ＰＭという）及びインテリジ
ェントパワーモジュール（以下、ＩＰＭという）の樹脂
ケースに関し、特にＰＭとＩＰＭの制御端子構造に関す
る。
【０００２】
【従来の技術】従来のＰＭを構成したパッケージの断面
図を図３に、ＰＭの制御端子斜視断面詳細図を図４に示
す。従来のＰＭのケース６ｂは、主端子２及び制御端子
３ｂを樹脂でインサート成型する。組立ては、ベース基
板１にセラミック基板７及び半導体素子９を半田付け
し、ケース６ｂと接着剤１５で接合する共に、主端子２
とセラミック基板７の導体パターン部を半田付けする。
半導体素子９と各端子間の接続は、ワイヤーボンディン
グによりセラミック基板７の導体パターン及び制御端子
３ｂに設けたボンディングパッド４の間を、金属ワイヤ
ー１１で配線する。このパッケージにシリコンゲル１３
を注入硬化し、フタ１４を組み込みＰＭが完成する。
【０００３】従来のＩＰＭを構成したパッケージの断面
図を図５に、従来のＩＰＭ制御端子斜視断面詳細図を図
６に示す。従来のＩＰＭはＰＭと同様、ベース基板１に
セラミック基板７及び半導体素子９を半田付けし、ケー
ス６ｂと接着剤１５で接合する。主端子２とセラミック
基板７の導体パターン部を半田付けし、半導体素子９と
基板７の導体パターン間をワイヤーボンディングにより
金属ワイヤー１１で配線する。
【０００４】さらに、セラミック基板７にＬ形のピン端
子１０ｂを半田付けし、制御回路基板１２とパワー回路
部を接続するための端子とする。このピン端子１０ｂ及
びケース内側に垂直に折り曲げた制御端子３ｃに制御回
路を搭載した基板１２を挿入し半田付けをする。このパ
ッケージにシリコンゲル１３を注入硬化し、フタ１４を
取付けＩＰＭが完成する。
【０００５】
【発明が解決しようとする課題】従来のＰＭの制御端子
は、上述のようにケース内に配線用のボンディングパッ
ド４を構成し、ＩＰＭの制御端子は上面に配置された制
御回路基板１２と接続するため、ケース内で垂直に端子
５ｂを立てる必要がある。そのため、制御端子構造の異
なるＰＭとＩＰＭの二種類のケースを製作する必要があ
った。また、制御端子はモジュールの外部構成部品及び
他のモジュールとの互換性をもたせるため、端子間寸法
が同一な規格、本例では２.５４ ピッチで接続する必要
がある。さらに、従来のＩＰＭは、制御回路基板１２の
スルーホール穴に制御端子５ｂ及びピン端子１０ｂを挿
入後、半田付けを行う。制御回路基板１２に挿入するピ
ンは本数が多く（本例では計３９本）組立ての際、制御
端子５ｂの先端が制御回路基板１２により隠れるため、
組立て作業性が悪い。
【０００６】この発明は、上記のような従来の問題点を
解消し、且つ、低コストなパワー半導体モジュールのパ
ッケージを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明は、制御端子間隔をパッケージのケース壁面で
広げた端子フレームを形成し、ＰＭ用の配線パッドスペ
ースを設けると共にＩＰＭ用の端子を垂直に立ちあげＰ
Ｍ及びＩＰＭ兼用の制御端子とし、ＰＭ及びＩＰＭ共通
のパッケージを構成する。また、制御端子をクランクに
折り曲げ階段状の配線面を形成し、上段面はＩＰＭ制御
回路の接合と保持を行うと共に、下段面にも配線パッド
を設けＰＭの兼用制御端子とし、ＰＭ及びＩＰＭ兼用の
共通パッケージを構成する。
【０００８】
【発明の実施の形態】本発明の実施例を、以下図面によ
り詳細に説明する。
【０００９】（実施例１）図１はパッケージ構造を示す
断面図、図２は同パッケージの制御端子の詳細を示す斜
視断面図である。本実施例で制御端子３ａは、ベース基
板１，主端子２と樹脂で一体成型しパッケージケース６
ａを構成する。制御端子３ａは、モジュールの外部接続
を端子間寸法が同一な規格、本実施例では２.５４ ピッ
チとし、端子を樹脂封止するケース壁面内で端子間隔を
広げ、ケースの内側に端子表面を露出させＰＭ用のボン
ディングパッド４とする。さらに、同端子の一部を垂直
に折り曲げＩＰＭ用の制御回路基板１２と接続するため
の端子５ａを構成する。本構造によりＰＭ及びＩＰＭ兼
用の制御端子３ａとしケースの共通化が図れる。
【００１０】ＩＰＭの組立ては、このケース６ａにセラ
ミック基板７，ピンタイプ連結端子１０ａを予め半田付
けしたプリント配線基板８，半導体素子９を組み込みベ
ース基板１と半田付けをする。その後主端子２，プリン
ト配線基板８と半導体素子９及びセラミック基板７の導
体パターン間を、ワイヤーボンディングにより金属ワイ
ヤー１１で配線する。さらに制御回路を搭載した制御回
路基板１２を組み込み、制御端子５ａ及びピンタイプ連
結端子１０ａを半田付けする。このパッケージにシリコ
ンゲル１３を注入硬化し、フタ１４を取付ける。
【００１１】ＰＭは、制御回路基板１２とピンタイプ連
結端子１０ａが不要で、組立てはＩＰＭと同様、ケース
６ａにセラミック基板７，プリント配線基板８，半導体
素子９を組み込み半田付けをする。その後主端子２，セ
ラミック基板７，プリント配線基板８と半導体素子９及
びボンディングパッド４の間を金属ワイヤー１１で配線
する。ここでＩＰＭと異なる点は、制御端子３ａに設け
たボンディングパッド４とプリント配線基板８との配線
をワイヤーボンディングで行うことにより、同一のケー
スでＰＭを構成することができる。つまり、図１に示す
プリント配線基板８上のピン端子１０ａは必要ない。以
上より、制御端子をＰＭ及びＩＰＭ兼用とし、ケースの
共通化により低コストな製品が得られる。
【００１２】（実施例２）図７はパッケージ構造を示す
断面図、図８は同パッケージの制御端子の詳細を示す斜
視断面図である。実施例１で、ＩＰＭ用に接続する制御
端子５ａは同一端子部材からの折り曲げ構造を示した。
本実施例は、制御端子３ｄの端子間隔を実施例１と同様
にケース壁面内で広げ、端子幅を広くしＰＭのボンディ
ングパツド４を構成しＰＭのパッケージケース６ａとす
る。ＩＰＭは、幅を広くしたこの制御端子４上にピン５
ｃをワッシャ形状の半田１６又はクリーム半田等で接合
し、制御回路基板１２と接続するための端子５ｃを構
成、ＩＰＭのパッケージケース６とする。制御端子を組
立て時点でＰＭからＩＰＭに展開可能な端子構造とし、
ケースの共通化が図れる。
【００１３】（実施例３）図９はパッケージ構造を示す
断面図、図１０は同パッケージの制御端子の詳細を示す
斜視断面図である。本実施例で制御端子３ｅは、実施例
１と同様に樹脂で一体成型する。制御端子３ｅは、図４
に示す従来の制御端子幅、本例では１.５mmでクランク
に折り曲げ階段状の配線面をケース６ａの内側に構成す
る。制御端子３ｅの上段面５ｄはＩＰＭの制御回路を搭
載した基板１２の保持を行うと共に、半田付けにより回
路基板１２と接続する。制御端子３ｅの下段面４は、Ｐ
Ｍ用の配線パッドとしＰＭ及びＩＰＭ兼用の制御端子３
ｅを構成する。制御端子３ｅの上段面５ｄを従来のピン
端子挿入から面実装にすることで組立て作業性を向上で
きる。また、実施例１と同様に制御端子３ｅをＰＭ及び
ＩＰＭ兼用とし、ケースの共通化が図れる。
【００１４】（実施例４）図１１はパッケージ構造を示
す断面図、図１２は同パッケージの制御端子の詳細を示
す斜視断面図である。本実施例に示すパッケージケース
６ａは、図９に示す実施例３と同一品である。制御回路
基板１２と連結端子１０ａの接続を従来のピン端子挿入
から、連結端子の導体金属部をコの字に折り曲げた連結
端子１０ｃとし、制御端子３ｅ及び連結端子１０ｃを全
て面実装による接合とすることで、スルーホール接続が
なくなりモジュールの信頼性が向上すると共に、組立て
作業性が大幅に向上できる。さらに、端子の接続を全て
面実装としたことにより、この制御回路基板１２をケー
スのフタにすることが可能にできる。
【００１５】
【発明の効果】以上説明したように制御端子をＰＭ及び
ＩＰＭの兼用構造又は、組替え可能な端子構造としパッ
ケージケースを共通化することにより、安定したケース
の供給が可能となり、低コストな製品が得られる。
【図面の簡単な説明】
【図１】本発明の実施例１のパッケージ構造を示す断面
図。
【図２】本発明の実施例１の制御端子を示す斜視断面詳
細図。
【図３】従来のＰＭを構成したパッケージの断面図。
【図４】従来のＰＭ制御端子を示す斜視断面詳細図。
【図５】従来のＩＰＭを構成したパッケージの断面図。
【図６】従来のＩＰＭ制御端子を示す斜視断面詳細図。
【図７】本発明の実施例２のパッケージ構造を示す断面
図。
【図８】本発明の実施例２の制御端子を示す斜視断面詳
細図。
【図９】本発明の実施例３のパッケージ構造を示す断面
図。
【図１０】本発明の実施例３の制御端子を示す斜視断面
詳細図。
【図１１】本発明の実施例４のパッケージ構造を示す断
面図。
【図１２】本発明の実施例４の制御端子を示す斜視断面
詳細図。
【符号の説明】 １…ベース基板、２…主端子、３ａ，３ｄ…制御端子、
３ｂ…ＰＭ制御端子、３ｃ…従来のＩＰＭ制御端子、４
…ボンディングパッド、５ａ，５ｂ…制御回路接続端
子、５ｃ…制御回路接続ピン端子、５ｄ…制御回路接続
面端子、６ａ…ベース一体型ケース、６ｂ…ケース、７
…セラミック基板、８…プリント配線基板、９…半導体
素子、１０ａ…ピンタイプ連結端子、１０ｂ…ピン端
子、１０ｃ…面実装タイプ連結端子、１１…金属ワイヤ
ー、１２…制御回路基板、１３…シリコンゲル、１４…
フタ、１５…接着剤、１６…ワッシャ半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 茂村 達也 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 佐々木 正貴 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 関根 茂樹 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 石川 勝美 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】パワー半導体素子を備えたパワー回路部
    と、該パワー回路部を制御する制御回路部とを備えたパ
    ワー半導体モジュールにおいて、端子にワイヤーボンデ
    ィング用のパッド及び上面に配置された回路基板への接
    続を行うためのピンを形成したことを特徴とするパワー
    半導体モジュールの端子構造。
  2. 【請求項２】請求項１記載のパワー半導体モジュールの
    端子構造において、端子を制御端子として使用すること
    を特徴とするパワー半導体モジュールの端子構造。
  3. 【請求項３】請求項２記載のパワー半導体モジュールの
    端子構造において、前記制御端子は端子間隔をパッケー
    ジのケース壁面内で広げた端子フレームを形成して、配
    線パッドを構成すると共に、端子の一部を垂直に立ちあ
    げたことを特徴とするパワー半導体モジュールの端子構
    造。
  4. 【請求項４】請求項２記載のパワー半導体モジュールの
    端子構造において、ボンディング用パッド上に、上面に
    配置した回路基板と接続するためのピンを接合したこと
    を特徴とするパワー半導体モジュールの端子構造。
  5. 【請求項５】請求項２記載のパワー半導体モジュールの
    端子構造において、制御端子をクランクに折り曲げ階段
    状の配線面を形成し、上段面は制御回路の電気的接合と
    保持を行うと共に、下段面にも配線パッドを設けたこと
    を特徴とするパワー半導体モジュールの端子構造。
  6. 【請求項６】請求項５記載の端子により、インテリジェ
    ントパワーモジュールの制御回路基板と端子の接続を面
    実装とし、この制御回路基板をケースのフタとしたこと
    を特徴とするパワー半導体モジュールのパッケージ構
    造。
JP9166871A 1997-06-24 1997-06-24 パワー半導体モジュールの端子構造 Pending JPH1116937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9166871A JPH1116937A (ja) 1997-06-24 1997-06-24 パワー半導体モジュールの端子構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9166871A JPH1116937A (ja) 1997-06-24 1997-06-24 パワー半導体モジュールの端子構造

Publications (1)

Publication Number Publication Date
JPH1116937A true JPH1116937A (ja) 1999-01-22

Family

ID=15839186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9166871A Pending JPH1116937A (ja) 1997-06-24 1997-06-24 パワー半導体モジュールの端子構造

Country Status (1)

Country Link
JP (1) JPH1116937A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2356489A (en) * 1999-08-06 2001-05-23 Fuji Electric Co Ltd Control terminal assembly of power semiconductor module where terminals are contained in connector housing
JP2003031766A (ja) * 2001-07-18 2003-01-31 Fuji Electric Co Ltd モジュール形半導体装置用パッケージおよびモジュール形半導体装置搭載ユニット
KR100992953B1 (ko) 2003-08-13 2010-11-09 엘지이노텍 주식회사 인텔리전트 파워 모듈용 연결핀블럭의 제조방법
KR101409709B1 (ko) * 2012-10-31 2014-06-19 삼성전기주식회사 전력반도체모듈
JP2017208382A (ja) * 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置
JPWO2019053942A1 (ja) * 2017-09-15 2020-10-15 住友電気工業株式会社 半導体モジュール
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块
JP2021182604A (ja) * 2020-05-20 2021-11-25 三菱電機株式会社 半導体装置
EP3961704A1 (en) 2020-08-26 2022-03-02 Yazaki Corporation Semiconductor module

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2356489A (en) * 1999-08-06 2001-05-23 Fuji Electric Co Ltd Control terminal assembly of power semiconductor module where terminals are contained in connector housing
US6396125B1 (en) 1999-08-06 2002-05-28 Fuji Electric Co., Ltd. Semiconductor device
GB2356489B (en) * 1999-08-06 2004-01-07 Fuji Electric Co Ltd Semiconductor device
JP2003031766A (ja) * 2001-07-18 2003-01-31 Fuji Electric Co Ltd モジュール形半導体装置用パッケージおよびモジュール形半導体装置搭載ユニット
JP4604413B2 (ja) * 2001-07-18 2011-01-05 富士電機システムズ株式会社 モジュール形半導体装置用パッケージおよびモジュール形半導体装置搭載ユニット
KR100992953B1 (ko) 2003-08-13 2010-11-09 엘지이노텍 주식회사 인텔리전트 파워 모듈용 연결핀블럭의 제조방법
KR101409709B1 (ko) * 2012-10-31 2014-06-19 삼성전기주식회사 전력반도체모듈
JP2017208382A (ja) * 2016-05-16 2017-11-24 三菱電機株式会社 半導体装置
US10290555B2 (en) 2016-05-16 2019-05-14 Mitsubishi Electric Corporation Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall
US10861756B2 (en) 2016-05-16 2020-12-08 Mitsubishi Electric Corporation Semiconductor device including sensor and driving terminals spaced away from the semiconductor device case wall
JPWO2019053942A1 (ja) * 2017-09-15 2020-10-15 住友電気工業株式会社 半導体モジュール
JP2021182604A (ja) * 2020-05-20 2021-11-25 三菱電機株式会社 半導体装置
CN111863763A (zh) * 2020-06-30 2020-10-30 扬州国扬电子有限公司 一种结构紧凑型ipm功率模块
EP3961704A1 (en) 2020-08-26 2022-03-02 Yazaki Corporation Semiconductor module
US11545470B2 (en) 2020-08-26 2023-01-03 Yazaki Corporation Semiconductor module

Similar Documents

Publication Publication Date Title
US6774465B2 (en) Semiconductor power package module
JP4264375B2 (ja) パワー半導体モジュール
JP2882143B2 (ja) 半導体装置の内部配線構造
JPH07297575A (ja) パワーモジュール装置
JPH1174433A (ja) 半導体装置
JPH0722568A (ja) 半導体装置およびその製造方法
JPH07153907A (ja) 電力用半導体モジュール
JPH1116937A (ja) パワー半導体モジュールの端子構造
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
JPH10242385A (ja) 電力用混合集積回路装置
JP2720008B2 (ja) 電力用半導体モジュール
JPH09213878A (ja) 半導体装置
JP3156630B2 (ja) パワー回路実装ユニット
JPH06291230A (ja) 複合半導体装置の製造方法
JPH02134890A (ja) 回路素子実装基板
JPS62134945A (ja) モ−ルドトランジスタ
JP2002203940A (ja) 半導体パワーモジュール
JPH1174421A (ja) 複合型半導体装置
JP2000323646A (ja) 絶縁材料ケース及び半導体装置
JPH05275838A (ja) 電子装置用モジュール
JPH04262376A (ja) 混成集積回路装置
JPH04247645A (ja) 金属基板の実装構造
JPH0458189B2 (ja)
JP2879503B2 (ja) 面実装型電子回路装置
JPH0442942Y2 (ja)