JP2011253942A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011253942A JP2011253942A JP2010126965A JP2010126965A JP2011253942A JP 2011253942 A JP2011253942 A JP 2011253942A JP 2010126965 A JP2010126965 A JP 2010126965A JP 2010126965 A JP2010126965 A JP 2010126965A JP 2011253942 A JP2011253942 A JP 2011253942A
- Authority
- JP
- Japan
- Prior art keywords
- passage
- electrode plate
- metal electrode
- semiconductor device
- terminal block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
【課題】ワイヤの接続不良を抑制する。
【解決手段】第1電極及び第2電極を備える半導体素子と、基板に表面が露出するように固定され、その表面に前記半導体素子の第1電極が接合される金属電極板8と、金属電極板8に形成されて、一端がその金属電極板8の表面に開口し、他端がその金属電極板8の裏面に開口する貫通路81と、信号端子5を保持するとともに、一部が金属電極板8の表面と接するように基板上に配置される端子台4と、端子台4に形成されて、一端が金属電極板8の表面との接触面41aに開口して貫通路81に接続され、他端がその接触面41aとは異なる他の所定面42aに開口する内部通路43と、信号端子5と半導体素子の第2電極とを電気的に接続するワイヤと、モールド成形によって貫通路81及び内部通路43に樹脂を充填させることで、金属電極板8及び端子台4と一体化されるモールド部材7と、を備える。
【選択図】図2
【解決手段】第1電極及び第2電極を備える半導体素子と、基板に表面が露出するように固定され、その表面に前記半導体素子の第1電極が接合される金属電極板8と、金属電極板8に形成されて、一端がその金属電極板8の表面に開口し、他端がその金属電極板8の裏面に開口する貫通路81と、信号端子5を保持するとともに、一部が金属電極板8の表面と接するように基板上に配置される端子台4と、端子台4に形成されて、一端が金属電極板8の表面との接触面41aに開口して貫通路81に接続され、他端がその接触面41aとは異なる他の所定面42aに開口する内部通路43と、信号端子5と半導体素子の第2電極とを電気的に接続するワイヤと、モールド成形によって貫通路81及び内部通路43に樹脂を充填させることで、金属電極板8及び端子台4と一体化されるモールド部材7と、を備える。
【選択図】図2
Description
本発明は半導体装置及びその製造方法に関する。
特許文献1には、インバータ又はコンバータとして使用される半導体装置が開示されている。
しかしながら、前述した従来の半導体装置は、半導体素子を接合させた金属電極板を樹脂モールドによって固定しており、金属電極板と樹脂とが接合されるわけではないので、金属電極板と樹脂との間に微小な空隙が存在していた。そのため、金属電極板にワイヤを超音波接合しようとすると、共振が発生しやすくなり、接合不良が発生するという問題点があった。
本発明はこのような問題点に着目してなされたものであり、超音波接合時の共振の発生を抑制し、接合不良の発生を抑制することを目的とする。
本発明は半導体装置である。本発明による半導体装置は、第1電極及び第2電極を備える半導体素子と、基板に表面が露出するように固定され、その表面に前記半導体素子の第1電極が接合される金属電極板と、信号端子を保持するとともに、一部が金属電極板の表面と接するように基板上に配置される端子台と、信号端子と半導体素子の第2電極とを電気的に接続するワイヤと、を備える。金属電極板には、一端がその金属電極板の表面に開口し、他端がその金属電極板の裏面に開口する貫通路が形成される。また、端子台には、一端が金属電極板の表面との接触面に開口して貫通路に接続され、他端がその接触面とは異なる他の所定面に開口する内部通路が形成される。そしてさらに、モールド成形によって貫通路及び内部通路に樹脂を充填させることで、金属電極板及び端子台と一体化されるモールド部材を備える。
また、本発明は、表面に半導体素子が接合されるとともに、表面から裏面に向かって貫通する貫通路を含む金属電極板と、信号端子を保持するとともに、一端が裏面に開口し、他端が裏面とは異なる他の所定面に開口する内部通路を含む端子台と、を備える半導体装置の製造方法である。本発明による半導体装置の製造方法は、まず端子台の裏面に開口する内部通路の開口端が、金属電極板の表面に開口する貫通路の開口端上に位置するように、その金属電極板上にその端子台を配置する。次に端子台の所定面に開口する内部通路の開口端から樹脂を流し込み、その樹脂を内部通路及び貫通路に充填させることで、金属電極板及び端子台と一体化されるモールド部材を成形する。次に超音波接合によって信号端子にワイヤを接合する。
本発明によれば、金属電極板の貫通路と、金属電極板の上に配置される端子台の内部通路とを接続し、内部通路及び貫通路に樹脂を流し込むことによって金属電極板及び端子台と一体化されるモールド部材を成形する。そのため、金属電極板と端子台との接着強度が向上するので、超音波接合によって信号端子にワイヤを接合するときの共振の発生を抑制でき、接合不良が発生するのを抑制できる。
以下、図面等を参照して本発明の実施形態について説明する。
(第1実施形態)
図1は、本発明の第1実施形態による半導体装置1の概略斜視図である。
図1は、本発明の第1実施形態による半導体装置1の概略斜視図である。
半導体装置1は、基板2と、半導体素子3と、端子台4と、信号端子5と、ボンディングワイヤ6と、ケース7と、を備える。半導体装置1は、例えば直流と交流の2種類の電気を相互に変換するインバータとして使用される。
基板2は、半導体装置1の底面に設けられる。基板2は、例えば銅などの導体で構成された複数のバスバ8を、バスバ8の表裏両面が露出するようにモールドした板状の部材である。
半導体素子3は、例えばIGBT(Insulated Gate Bipolar Transistor)などの電力制御用の素子であり、表裏両面に電極31を備える。以下では半導体素子3の表面に形成された電極を「表面電極31a」といい、裏面に形成された電極を「裏面電極31b」という。半導体素子3は、バスバ8の表面に半田付けされる。これにより、半導体素子3の裏面電極31bとバスバ8とが電気的に接続される。
端子台4は、モールド成形によって各信号端子5と一体化させたL字状の樹脂部材であり、基板2の上に配置される土台部41と、土台部41に対して直角に図中上方に延びる垂直壁部42と、を備える。端子台4は、基板2の両端に1つずつ、それぞれが対向するように配置される。端子台4は、例えばPBT(ポリブチレンテレフタレート)やPPS(ポリフェニレンサルファイド)などの耐熱性を有する絶縁樹脂で構成される。
信号端子5は、L字状に曲げ加工された絶縁被膜を施してない帯状の導体であり、端子台4に保持される。信号端子5の一端側は、端子台4の垂直壁部42から図中上方に垂直に突出し、外部電源や外部電気機器などと電気的に接続される。一方、信号端子5の他端側は、端子台4の土台部41の表面に配置され、ボンディングワイヤ6によって半導体素子3の表面電極31a又は基板2のバスバ8と電気的に接続される。ボンディングワイヤ6は、例えばアルミニウムで構成された金属の細い線である。
ケース7は、基板2の外周に沿って形成される樹脂部材であり、モールド成形によって基板2、バスバ8、及び端子台4と一体化される。ケース7も端子台4と同様にPBTやPPSなどの耐熱性を有する絶縁樹脂で構成される。
ここで、半導体装置1の組立工数やコストの低減を図るには、接着剤等を用いずに、超音波接合によってボンディングワイヤ6を信号端子5に接続するのが望ましい。しかしながら、端子台4とバスバ8との間に空隙が存在すると、接合時に共振が起こりやすくなり、接合不良が発生することがある。
そこで本実施形態では、ケース7をモールド成形によって基板2、バスバ8、及び端子台4と一体化させるときに、端子台4とバスバ8とを積極的に密着させることで、超音波接合時の共振の発生を抑えることにした。以下、どのようにして端子台4とバスバ8とを密着させるかについて、図2を参照して具体的に説明する。
図2は、図1の要部断面の斜視図である。図2(A)は、基板2及びバスバ8の上に端子台4を配置する前の図である。図2(B)は、基板2及びバスバ8の上に端子台4を配置した後の図である。図2(C)は、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させた後の図である。
図2(A)に示すように、端子台4には、一端が垂直壁部42の外側側面42aに開口し、他端が土台部41の裏面41aに開口する内部通路43が形成される。垂直壁部42の外側側面42aに開口する内部通路43の開口端(以下「側面開口端」という。)は略矩形の形状をしており、土台部41の裏面に開口する内部通路43の開口端(以下「裏面開口端」という。)は略円形の形状をしている。
バスバ8には、一端がバスバ8の表面に開口し、他端がバスバ8の裏面に開口してバスバ8を垂直方向に貫通する貫通路81が形成される。貫通路81は、バスバ8の表面側に形成される小径部81aと、裏面側に形成されて小径部81aの径よりも大きい径を有する大径部81bと、を備える。バスバ8の表面に開口する貫通路81の小径部81aの開口端(以下「小径部開口端」という。)は、内部通路43の裏面開口端の径と略同等の径を有する。なお、貫通路81は、半導体素子3を冷却する上で性能上問題ない位置に設けることが望ましい。
図2(B)に示すように、基板2及びバスバ8の上に端子台4を配置するときは、バスバ8に形成された貫通路81の小径部開口端の上に、端子台4の内部通路43の裏面開口端が配置されるようにして、内部通路43と貫通路81とを接続させる。
これにより、図2(C)に示すように、モールド成形によってケース7を形成するときに、内部通路43の側面開口端から内部通路43の内部に流れ込んだ樹脂が、貫通路81の小径部81a及び大径部81bへと流れて内部通路43及び貫通路81に樹脂が充填される。
その結果、貫通路81の大径部81bに充填された樹脂(すなわちケース7)によってバスバ8が保持されることになり、このケース7によって保持されたバスバ8とケース7の垂直壁部42とによって端子台4が挟持されることなる。これにより、バスバ8と端子台4との密着強度が増して、バスバ8と端子台4との間に空隙が生じるのを抑制できる。よって、超音波接合によってボンディングワイヤ6を信号端子5の他端側に接続するときに共振が発生するのを抑制でき、接合不良が発生するのを抑制できる。
また、接着剤等を用いずにボンディングワイヤ6を信号端子5の他端側に接続することができるので、組立工数及びコストの低減を図ることができる。
(第2実施形態)
次に、本発明の第2実施形態について説明する。本発明の第2実施形態は、各バスバ8に複数の貫通路81を設けた点で第1実施形態と相違する。以下、その相違点を中心に説明する。なお、以下に示す各実施形態では前述した実施形態と同様の機能を果たす部分には、同一の符号を用いて重複する説明を適宜省略する。
次に、本発明の第2実施形態について説明する。本発明の第2実施形態は、各バスバ8に複数の貫通路81を設けた点で第1実施形態と相違する。以下、その相違点を中心に説明する。なお、以下に示す各実施形態では前述した実施形態と同様の機能を果たす部分には、同一の符号を用いて重複する説明を適宜省略する。
図3は、本実施形態による半導体装置1の要部断面の斜視図であり、上下を反転させた状態を示す図である。図3(A)は、基板2及びバスバ8の上に端子台4を配置する前の図である。図3(B)は、基板2及びバスバ8の上に端子台4を配置した後の図である。図3(C)は、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させた後の図である。
図3(A)及び図3(B)に示すように、本実施形態ではバスバ8に2つの貫通路81を設けるとともに、端子台4にも各貫通路81に接続される内部通路43を別個に設ける。そして、図3(C)に示すように、各内部通路43及び貫通路81に樹脂を充填する。
これにより、第1実施形態と同様の効果が得られるほか、内部通路43及び貫通路81を複数設けることによって、バスバ8と端子台4との密着強度を第1実施形態よりも増加させることができる。よって、超音波接合によってボンディングワイヤ6を信号端子5の他端側に接続したときに接合不良が発生する確率をより低下させることができる。
(第3実施形態)
次に、本発明の第3実施形態について説明する。本発明の第3実施形態は、バスバ8の裏面に信号端子5の整列方向に伸びる溝を形成した点で第2実施形態と相違する。以下、その相違点を中心に説明する。
次に、本発明の第3実施形態について説明する。本発明の第3実施形態は、バスバ8の裏面に信号端子5の整列方向に伸びる溝を形成した点で第2実施形態と相違する。以下、その相違点を中心に説明する。
図4は、本実施形態による半導体装置1の要部断面の斜視図であり、上下を反転させた状態を示す図である。図4(A)は、基板2及びバスバ8の上に端子台4を配置する前の図である。図4(B)は、基板2及びバスバ8の上に端子台4を配置した後の図である。図4(C)は、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させた後の図である。
図4(A)及び図4(B)に示すように、本実施形態では、バスバ8の裏面に、バスバ8に設けられた2つの貫通路81の大径部81bを接続する溝82が形成される。この溝82は、端子台4に保持された信号端子5の整列方向に伸びるように形成される。
そして、図4(C)に示すように、内部通路43及び貫通路81を通して最終的に溝82に樹脂を流し込み、溝82に樹脂を充填する。
これにより、第2実施形態と同様の効果が得られるほか、第2実施形態よりもケース7とバスバ8の裏面との接触面積が増加するので、よりバスバ8と端子台4との密着強度が増加する。したがって、超音波接合によってボンディングワイヤ6を信号端子5の他端側に接続したときに接合不良が発生する確率をより低下させることができる。
(第4実施形態)
次に、本発明の第4実施形態について説明する。本発明の第4実施形態は、バスバ8の裏面に形成した溝82の形状が第3実施形態と相違する。以下、その相違点を中心に説明する。
次に、本発明の第4実施形態について説明する。本発明の第4実施形態は、バスバ8の裏面に形成した溝82の形状が第3実施形態と相違する。以下、その相違点を中心に説明する。
図5は、本実施形態による半導体装置1の要部断面の斜視図であり、上下を反転させた状態を示す図である。図5(A)は、基板2及びバスバ8の上に端子台4を配置する前の図である。図5(B)は、基板2及びバスバ8の上に端子台4を配置した後の図である。図5(C)は、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させた後の図である。
図5(A)及び図5(B)に示すように、本実施形態では、バスバ8の裏面に、バスバ8に設けられた2つの貫通路81の大径部81bを接続する溝82が形成される。この溝82は、端子台4に保持された信号端子5の整列方向に伸びる幹部82aと、幹部82aから整列方向に直行する方向に分岐する枝部82bと、を備えるように形成される。
そして、図5(C)に示すように、内部通路43及び貫通路81を通して溝82の幹部82aと枝部82bとに樹脂を流し込み、樹脂を充填する。
これにより、第3実施形態よりもケース7とバスバ8の裏面との接触面積が増加するので、よりバスバ8と端子台4との密着強度が増加する。したがって、超音波接合によってボンディングワイヤ6を信号端子5の他端側に接続したときに接合不良が発生する確率をより低下させることができる。
(第5実施形態)
次に、本発明の第5実施形態について説明する。本発明の第5実施形態は、バスバ8の裏面側に形成される大径部81bの形状をラビリンス構造とした点で第1実施形態と相違する。以下、その相違点を中心に説明する。
次に、本発明の第5実施形態について説明する。本発明の第5実施形態は、バスバ8の裏面側に形成される大径部81bの形状をラビリンス構造とした点で第1実施形態と相違する。以下、その相違点を中心に説明する。
図6は、本実施形態による半導体装置1の要部断面の斜視図であり、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させた後の図である。
図6に示すように、本実施形態では、貫通路81の大径部81bに、大径部81bの外周に沿ってバスバ8の表面側に凹む環状の凹部83がさらに形成される。そして、内部通路43を通って貫通路81に流れ込んで来た樹脂をこの凹部83に流し込んで充填する。
このように、大径部81bの形状を複雑に入り組んだラビリンス構造とすることでも、ケース7とバスバ8の裏面との接触面積を増加させることができるので、バスバ8と端子台4との密着強度を増加させることができる。したがって、超音波接合によってボンディングワイヤ6を信号端子5の他端側に接続したときに接合不良が発生する確率をより低下させることができる。
(第6実施形態)
次に、本発明の第6実施形態について説明する。本発明の第6実施形態は、バスバ8の裏面側にロケートピン71を形成する点で第1実施形態と相違する。以下、その相違点を中心に説明する。
次に、本発明の第6実施形態について説明する。本発明の第6実施形態は、バスバ8の裏面側にロケートピン71を形成する点で第1実施形態と相違する。以下、その相違点を中心に説明する。
図7は、本実施形態による半導体装置1の要部断面の斜視図であり、上下を反転させた状態を示す図である。図7(A)は、基板2及びバスバ8の上に端子台4を配置する前の図である。図7(B)は、基板2及びバスバ8の上に端子台4を配置した後の図である。図7(C)は、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させた後の図である。
図7(C)に示すように、本実施形態では、モールド成形によって基板2、バスバ8、及び端子台4をケース7と一体化させるときに、貫通路81から突出する位置決め用のロケートピン71を形成する。
これにより、第1実施形態と同様の効果が得られるほか、このロケートピン71にボンディングワイヤ6を超音波接合するときの位置決めの役割や、例えば基板2の下面に冷却器を取り付けるときの位置決め機能の役割を持たせることで、新たに別個のロケートピン71を準備する必要がない。よって、コストの低減を図ることができる。
なお、本発明は上記の実施形態に限定されずに、その技術的な思想の範囲内において種々の変更がなしうることは明白である。
1 半導体装置
2 基板
3 半導体素子
4 端子台
5 信号端子
6 ボンディングワイヤ(ワイヤ)
7 ケース(モールド部材)
8 バスバ(金属電極板)
31a 表面電極(第2電極)
31b 裏面電極(第1電極)
41a 土台部の裏面(接触面)
42a 垂直壁部の外側側面(所定面)
43 内部通路
71 ロケートピン(突出部)
81 貫通路
81a 小径部(第1通路部)
81b 大径部(第2通路部)
82 溝
82a 幹部
82b 枝部
83 凹部(ラビリンス構造の通路)
2 基板
3 半導体素子
4 端子台
5 信号端子
6 ボンディングワイヤ(ワイヤ)
7 ケース(モールド部材)
8 バスバ(金属電極板)
31a 表面電極(第2電極)
31b 裏面電極(第1電極)
41a 土台部の裏面(接触面)
42a 垂直壁部の外側側面(所定面)
43 内部通路
71 ロケートピン(突出部)
81 貫通路
81a 小径部(第1通路部)
81b 大径部(第2通路部)
82 溝
82a 幹部
82b 枝部
83 凹部(ラビリンス構造の通路)
Claims (8)
- 第1電極及び第2電極を備える半導体素子と、
基板に表面が露出するように固定され、その表面に前記半導体素子の第1電極が接合される金属電極板と、
前記金属電極板に形成されて、一端がその金属電極板の表面に開口し、他端がその金属電極板の裏面に開口する貫通路と、
信号端子を保持するとともに、一部が前記金属電極板の表面と接するように前記基板上に配置される端子台と、
前記端子台に形成されて、一端が前記金属電極板の表面との接触面に開口して前記貫通路に接続され、他端がその接触面とは異なる他の所定面に開口する内部通路と、
前記信号端子と前記半導体素子の第2電極とを電気的に接続するワイヤと、
モールド成形によって前記貫通路及び前記内部通路に樹脂を充填させることで、前記金属電極板及び前記端子台と一体化されるモールド部材と、
を備える半導体装置。 - 前記貫通路は、
前記金属電極板の表面側に形成される第1通路部と、
前記金属電極板の裏面側に形成され、前記第1通路部よりも太い第2通路部と、
を備える、
ことを特徴とする請求項1に記載の半導体装置。 - 前記貫通路及び前記内部通路を複数形成する、
ことを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記金属電極板の裏面に、その金属電極板の裏面に開口する一の前記貫通路の開口部と、他の前記貫通路の開口部と、を連通する溝を形成する、
ことを特徴とする請求項3に記載の半導体装置。 - 前記溝は、
前記一の前記貫通路の開口部と、前記他の前記貫通路の開口部と、を連通する幹部と、
前記幹部から分岐し、前記幹部に直行する方向に延接される枝部と、
を備える、
ことを特徴とする請求項4に記載の半導体装置。 - 前記貫通路は、ラビリンス構造の通路を備える、
ことを特徴とする請求項1から請求項5までのいずれか1つに記載の半導体装置。 - 前記モールド部材は、前記貫通路から前記金属電極板の裏面側に突出する突出部を備える、
ことを特徴とする請求項1から請求項6までのいずれか1つに記載の半導体装置。 - 表面に半導体素子が接合されるとともに、表面から裏面に向かって貫通する貫通路を含む金属電極板と、
信号端子を保持するとともに、一端が裏面に開口し、他端が裏面とは異なる他の所定面に開口する内部通路を含む端子台と、
を備える半導体装置の製造方法であって、
前記端子台の裏面に開口する前記内部通路の開口端が、前記金属電極板の表面に開口する前記貫通路の開口端上に位置するように、その金属電極板上にその端子台を配置する工程と、
前記端子台の所定面に開口する前記内部通路の開口端から樹脂を流し込み、その樹脂を前記内部通路及び前記貫通路に充填させることで、前記金属電極板及び前記端子台と一体化されるモールド部材を成形する工程と、
超音波接合によって前記信号端子にワイヤを接合する工程と、
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126965A JP2011253942A (ja) | 2010-06-02 | 2010-06-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010126965A JP2011253942A (ja) | 2010-06-02 | 2010-06-02 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011253942A true JP2011253942A (ja) | 2011-12-15 |
Family
ID=45417641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010126965A Pending JP2011253942A (ja) | 2010-06-02 | 2010-06-02 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011253942A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6024759B2 (ja) * | 2012-11-19 | 2016-11-16 | 富士電機株式会社 | 半導体装置 |
JP2017126682A (ja) * | 2016-01-15 | 2017-07-20 | 京セラ株式会社 | 半導体装置 |
KR20180049415A (ko) * | 2016-11-01 | 2018-05-11 | 현대모비스 주식회사 | 파워 모듈 및 그의 패키징 방법 |
WO2019150950A1 (ja) | 2018-01-31 | 2019-08-08 | アイシン・エィ・ダブリュ株式会社 | 接続端子ユニット |
-
2010
- 2010-06-02 JP JP2010126965A patent/JP2011253942A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6024759B2 (ja) * | 2012-11-19 | 2016-11-16 | 富士電機株式会社 | 半導体装置 |
US9728475B2 (en) | 2012-11-19 | 2017-08-08 | Fuji Electric Co., Ltd. | Lead portion of semiconductor device |
JP2017126682A (ja) * | 2016-01-15 | 2017-07-20 | 京セラ株式会社 | 半導体装置 |
KR20180049415A (ko) * | 2016-11-01 | 2018-05-11 | 현대모비스 주식회사 | 파워 모듈 및 그의 패키징 방법 |
KR102617704B1 (ko) * | 2016-11-01 | 2023-12-27 | 현대모비스 주식회사 | 파워 모듈 및 그의 패키징 방법 |
WO2019150950A1 (ja) | 2018-01-31 | 2019-08-08 | アイシン・エィ・ダブリュ株式会社 | 接続端子ユニット |
US11404363B2 (en) | 2018-01-31 | 2022-08-02 | Aisin Corporation | Connection terminal unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102456652B (zh) | 功率半导体装置 | |
US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
EP2816599A2 (en) | Power semiconductor device and manufacturing method therefor | |
JP6750416B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2015201611A (ja) | 半導体装置の製造方法および半導体装置 | |
US10192806B2 (en) | Semiconductor device | |
JP2011253942A (ja) | 半導体装置及びその製造方法 | |
JP6589631B2 (ja) | 半導体装置 | |
US10304777B2 (en) | Semiconductor device having a plurality of semiconductor modules connected by a connection component | |
KR20160085672A (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
JP2009164240A (ja) | 半導体装置 | |
JP2017092388A (ja) | 半導体装置および半導体装置の製造方法 | |
CN104052244B (zh) | 功率模块 | |
US8946876B2 (en) | Semiconductor device | |
JP6567957B2 (ja) | パワー半導体モジュールの製造方法 | |
WO2019082344A1 (ja) | 半導体装置の製造方法 | |
JP3222687U (ja) | リードフレーム構造及びそのパッケージユニット | |
JP2012238749A (ja) | 半導体装置 | |
US10424522B2 (en) | Case, semiconductor device and manufacturing method of case | |
JP6891456B2 (ja) | 半導体装置 | |
WO2019021507A1 (ja) | 半導体装置及び半導体モジュール | |
JP2014030017A (ja) | 垂直に置かれた基板を電気的に接続するための方法 | |
US11145576B2 (en) | Electronic module | |
US11309274B2 (en) | Electronic module | |
US11227810B2 (en) | Electronic module with a groove and press hole on the surface of a conductor |