JP2015201611A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2015201611A
JP2015201611A JP2014147096A JP2014147096A JP2015201611A JP 2015201611 A JP2015201611 A JP 2015201611A JP 2014147096 A JP2014147096 A JP 2014147096A JP 2014147096 A JP2014147096 A JP 2014147096A JP 2015201611 A JP2015201611 A JP 2015201611A
Authority
JP
Japan
Prior art keywords
clamp
semiconductor device
opening
notch
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014147096A
Other languages
English (en)
Other versions
JP6451117B2 (ja
Inventor
岳 横山
Takeshi Yokoyama
岳 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014147096A priority Critical patent/JP6451117B2/ja
Priority to US14/630,171 priority patent/US9437527B2/en
Priority to CN201510087712.6A priority patent/CN104979221B/zh
Publication of JP2015201611A publication Critical patent/JP2015201611A/ja
Application granted granted Critical
Publication of JP6451117B2 publication Critical patent/JP6451117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】インサートモールド成型されたリードフレームのリード端子にかかる応力を抑制してリード端子の厚さを薄くしてもワイヤボンディング性を向上し、信頼性を向上することができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】リード端子２１Ａ〜２１Ｄの接合部２１ａに形成したクランプ部２１ｃのクランプ用突起２１ｅ，２１ｆを上下金型で挟持して樹脂ケース１１をインサートモールド成型し、この樹脂ケース１１の開口部１２内に半導体素子１５を実装した配線パターンを有する絶縁基板１６を嵌合させて接着し、半導体素子１５とリード端子２１Ｃ，２１Ｄの接合部２１ａ間、および絶縁基板１６上の前記配線パターン１６ａとリード端子２１Ａ，２１Ｂの接合部間をボンディングワイヤ２２で電気的に接続する。
【選択図】図１

Description

本発明は、リードフレームをインサートモールド成型により一体形成した樹脂ケースに、半導体素子やその他の電子部品を搭載した絶縁基板を内側に収納する半導体装置の製造方法および半導体装置に関する。
この種の半導体装置として、例えば特許文献１の図３に記載された従来例が知られている。
上記特許文献１の図３は、ボンディングワイヤが接続されるリードフレーム上の外部導出端子の下端先端部をＬ字状に折り曲げて水平部を形成し、この水平部が環状の絶縁ケースの内側に突き出すようにインサートモールド成型をしている。環状の絶縁ケースの内側に突き出している外部導出端子の水平部は、インサートモールド成型後に不要な部分を切断している。
特許文献２には、金型内に上下方向規制用固定ピンを配置してリードフレームの下面を固定した状態で樹脂を射出し、樹脂が半溶融状態であるときに固定ピンをリードフレーム面から退避させながら成形を行っている。
特開平１１−３３０３４４号公報 特開２００１−１８２５２号公報
しかしながら、上記特許文献１は、インサートモールド後に外部導出端子の不要な部分を切断しているため、切断時に外部導出端子に応力がかかり、リード端子の厚さが薄くなるにつれて、外部導出端子のボンディングワイヤの接続部に変形が生じるおそれがある。また、切断時の応力により外部導出端子と絶縁ケースの樹脂層との間に隙間が生じるおそれがある。これにより、ボンディングワイヤを外部導出端子に接合する際に、ワイヤボンディング性が低下し、半導体装置の信頼性、例えば、振動試験やヒートサイクル性などに影響を及ぼすという課題がある。
また、上記特許文献２は、リード端子の厚さが薄くなるにつれて、固定ピンでリードフレームを固定した箇所に変形が生じ、ワイヤボンディング性が低下し、半導体装置の信頼性、例えば、振動試験やヒートサイクル性などに影響を及ぼすという課題がある。
本発明は、インサートモールド成型されたリードフレームのリード端子にかかる応力を抑制してリード端子の厚さを薄くしてもワイヤボンディング性を向上し、信頼性を向上することができる半導体装置の製造方法および半導体装置を提供する。
上記目的を達成するために、本発明の半導体装置の製造方法の一態様は、リード端子を少なくとも２つの金型を用いたインサートモールド成型によって一体成型した開口部を有する環状の樹脂ケース内に半導体素子を収納する半導体装置の製造方法において、リード端子の接合部に形成したクランプ用突起を有するクランプ部を前記開口部の内側に突出させるように前記金型の一方に配置し、当該クランプ用突起を前記一方の金型および他方の金型で挟持して前記樹脂ケースをインサートモールド成型するインサートモールド工程と、インサートモールド成型された前記樹脂ケースの前記開口部内に半導体素子を実装した配線パターンを有する絶縁基板を嵌合させて接着する基板実装工程と、半導体素子とリード端子の接合部間、および絶縁基板上の前記配線パターンとリード端子の接合部間の少なくとも一方をボンディングワイヤで電気的に接続するワイヤボンディング工程とを備えている。
また、本発明の半導体装置の一態様は、リード端子をインサートモールド成型によって一体成型した開口部を有する環状の樹脂ケース内に半導体素子を収納する半導体装置において、接合部と端子部を備えた前記リード端子と、前記リード端子の接合部に形成したクランプ用突起を有するクランプ部を前記開口部の内側に突出させた状態で、当該クランプ用突起を互いに対向する金型で挟持して前記インサートモールド成型した前記樹脂ケースと、前記開口部に配置された前記半導体素子を実装した配線パターンを有する絶縁基板と、前記半導体素子と前記リード端子の前記接合部間、および前記絶縁基板上の前記配線パターンと前記リード端子の前記接合部間を電気的に接続するボンディングワイヤと、を備え、前記クランプ部は、切欠部を備えている。
本発明は、インサートモールド成型されたリードフレームのリード端子にかかる応力を抑制して、リード端子の厚さを薄くしてもワイヤボンディング性を向上し、信頼性を向上することができる半導体装置の製造方法および半導体装置を提供することが可能となる。
本発明の実施の形態に係る半導体装置の平面図、Ｂ−Ｂ断面図、およびＣ−Ｃ断面図である。 本発明の実施の形態に係る図１（ａ）のＤ部拡大図である。 本発明の実施の形態に係る図１（ｂ）のＥ部拡大図である。 本発明の実施の形態に係る図１（ａ）のＤ部拡大図である。 本発明の実施の形態に係るリードフレームを示す平面図である。 本発明の実施の形態に係るインサートモールドの金型を示す断面図である。 本発明の実施の形態に係るインサートモールド後の樹脂ケースを示す平面図である。 本発明の実施の形態に係る半導体装置集合体を示す平面図である。 本発明実施の形態に係るリードフレームを示す平面図である。 本発明の実施の形態に係る図２に対応する拡大平面図である。 図１０のXI−XI線上の断面図である。 本発明の実施の形態に係る図２に対応する拡大平面図である。 図１２のXIII−XIII線上の断面図である。 本発明の実施の形態に係る図２に対応する拡大平面図である。
以下、本発明に係る実施の形態を図に基づいて説明する。
〔実施の形態１〕
本発明の実施の形態に係る半導体装置について説明する。
図１、２、３、４は、本発明の実施の形態の平面図とその断面図、および拡大図を示す。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ断面図、図１（ｃ）は図１（ａ）のＣ−Ｃ断面図を示す。図２は、図１（ａ）のＤ部拡大図、図３は、図１（ａ）のＥ部拡大図、図４は、図１（ａ）のＤ部拡大図を示す。
図１（ａ）に示すように半導体装置１０は、中央部に開口部１２が形成され、リード端子２１Ａ〜２１Ｄがインサートモールド成型された環状の樹脂ケース１１を有する。樹脂ケース１１には、絶縁基板１６が嵌め込まれており、絶縁基板１６上に形成された配線パターン１６ａ上には半導体素子１５が実装されている。半導体素子１５、配線パターン１６ａ、およびリード端子２１Ａ〜２１Ｄは、ボンディングワイヤ２２によりそれぞれ電気的に接続されている。
図１（ｂ）に示すように樹脂ケース１１の開口部１２の上方には、リード端子挿入面１３が形成されている。このリード端子挿入面１３の外周側には、上方に突出する方形枠状部１４が形成されている。
開口部１２の下面側には、切欠部１２ａが形成されている。この切欠部１２ａには、半導体素子１５を実装した絶縁基板１６が嵌合されている。絶縁基板１６と樹脂ケース１１は、接着剤により接着される。
尚、絶縁基板１６上の配線パターン１６ａには、半導体素子１５以外に抵抗やコンデンサなどの電子部品が実装されていてもよく、用途に応じた配線パターン１６ａは形成される。
図１（ａ）に示すように、リード端子挿入面１３には、例えば左右対称で前後対称位置に例えば４つのリード端子２１Ａ〜２１Ｄがインサートモールド成型によって樹脂ケースと一体形成されている。各リード端子２１Ａ〜Ｄのそれぞれは、ボンディングワイヤ２２を接合する接合部２１ａと、接合部２１ａに連接する端子部２１ｂを備え、Ｌ字形状をしている。ここで、リード端子２１Ａ〜２１Ｄのそれぞれは、接合部２１ａが開口部１２側となるように配置され、端子部２１ｂが方形枠状部１４を貫通して樹脂ケース１１の外側に延長している。
尚、リード端子２１Ａ〜２１Ｄは、左右対称、前後対称位置に限定されるものではなく、必要に応じて左右、前後の位置を変えてもよい。また、リード端子２１Ａ〜２１Ｄは、方形枠状部１４を左右方向に貫通する場合に限らず、方形枠状部１４内でＬ字状に折り曲げて方形枠状部１４の上面から突出させるようにしてもよい。
図１（ｃ）に示すように、各リード端子２１Ａ〜２１Ｄは、リード端子挿入面１３に上面が露出した状態でリード端子挿入面１３と同一平面となるよう埋め込まれている。
図２に示すように、リード端子２１Ａ〜２１Ｄは、接合部２１ａの開口部１２側の端部にクランプ部２１ｃが形成されている。クランプ部２１ｃは、開口部１２内に突出している。
また、図３に示すように、クランプ部２１ｃが開口部１２内に突出している場合は、ボンディングワイヤ２２とリード端子２１Ａ〜２１Ｄ間の絶縁距離をとるためにボンディングワイヤ２２の高さを点線図示のように高くする必要がある。
このため、図２に示すように、ボンディングワイヤ２２が上部を通過するクランプ部２１ｃの中央部には、樹脂ケース１１の開口部１２の内側に突出したクランプ部２１ｃの先端面から開口部１２の壁面に達する凹状の切欠部２１ｄが形成されている。凹状の底部の端面は、樹脂ケース１１の開口部１２の端縁１２ｂと同一な平面上にあることが望ましい。
クランプ部２１ｃに凹状の切欠部２１ｄを備えることにより、リード端子２１Ａ〜２１Ｄのそれぞれの接合部２１ａと接続されるそれぞれのボンディングワイヤ２２の間には、絶縁距離を確保することができる。
これにより、図３で実線図示のようにボンディングワイヤ２２の通過位置は、凹状の切欠部２１ｄを形成することにより下げることができ、半導体装置１０の高さを低くすることができる。
クランプ部２１ｃの中央部に凹状の切欠部２１ｄを形成する場合には、後述するインサートモールド成型の下金型４１および上金型４２によるクランプを確実に行うために、クランプ部２１ｃの突出長さＬ１がリード端子２１Ａ〜２１Ｄの厚みｔ（例えば０．５ｍｍ）以上に設定されている。
凹状の切欠部２１ｄを形成する左右側縁部のクランプ用突起２１ｅおよび２１ｆの幅Ｗ１およびＷ２もまた同じ理由によりリード端子２１Ａ〜２１Ｂの厚みｔ以上になるように設定する。さらに、凹状の切欠部２１ｄの幅Ｗ３もリード端子１Ａ〜２１Ｂの厚みｔ以上とし、ボンディングワイヤ２２に対して必要な絶縁距離が得られる長さに設定する。
半導体素子１５の上面に形成された電極１５ａとリード端子２１Ｃおよび２１Ｄの接合部２１ａ間は、ボンディングワイヤ２２によりそれぞれ電気的に接続されている。半導体素子１５の下面に形成された電極１５ｂと図示しない半田、または導電性接着剤により絶縁基板１６上の配線パターン１６ａと電気的に接続されている。配線パターン１６ａとリード端子２１Ａおよび２１Ｂの間は、ボンディングワイヤ２２によってそれぞれ電気的に接続されている。
上記の実施の形態においては、リード端子２１Ａ〜２１ＤがＬ字状に形成されている場合について説明したが、これに限定されるものではなく、直線状に形成したり、Ｔ字状に形成したりすることができ、任意の形状とすることができる。
本発明の実施の形態は、図２に示すようにリード端子２１Ａ〜２１Ｄのクランプ部２１ｃの中央部に凹状の切欠部２１ｄを形成してその両側にクランプ用突起２１ｅおよび２１ｆを形成する場合について説明した。しかしながら、本発明は上記構成に限定されるものではない。
図４（ａ）に示すように、ボンディングワイヤ２２が樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行なリード端子２１Ａ〜２１Ｄの接合部２１ａの両方の端面側の上面を通過する場合には、樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行な両方の端面に切欠部２１ｈおよび２１ｉを形成して、中央部に凸状のクランプ用突起２１ｇを備えてもよい。
また、図４（ｂ）に示すように、ボンディングワイヤ２２が樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行なリード端子２１Ａ〜２１Ｄの接合部２１ａの片方の端面側の上面を通過する場合には、ボンディングワイヤ２２が通過する側の端面に切欠部２１ｋを形成して、もう一方の接合部２１ａの端面にクランプ用突起２１ｊを備えてもよい。
このとき、クランプ用突起２１ｇ、２１ｊの突出長さＬ３と幅Ｗ４は、リード端子２１Ａ〜２１Ｄの厚みｔ以上になるように設定する。これにより、後述のインサートモールド成型の下金型４１および上金型４２によるクランプを確実に行うことができる。
尚、ボンディングワイヤ２２の本数は１本でもよく、耐圧や半導体装置の用途などで必要に応じた本数を接合させる。
また、樹脂ケース１１の開口部１２、リード端子挿入面１３、および方形枠状部１４は、図示しない絶縁性樹脂、例えば、エポキシ系注型樹脂や、ゲル封止剤などによって樹脂封止される。
〔実施の形態２〕
本発明の実施の形態に係る半導体装置の製造方法について説明する。
図５は、リードフレーム３１の平面図を示す。リードフレーム３１は、長方形枠状のタイバー３２の内周面に例えば４組のリード端子２１Ａ〜２１Ｄがそれぞれ内方に突出するように一体に形成されている。
リード端子２１Ａ〜２１Ｄは、前述のように、ボンディングワイヤ２２を接合する接合部２１ａと接合部２１ａに連接する端子部２１ｂを備え、端子部２１ｂがタイバー３２と連接している。
リード端子２１Ａ〜２１Ｄの接合部２１ａには、図２に示すような凹状の切欠部２１ｄを備えたクランプ部２１ｃがそれぞれ形成されている。
図６は、インサートモールド成型の金型の断面図を示す。図６に示すように、リードフレーム３１はインサートモールド成型を行う下金型４１にセットする。下金型４１には、切欠部２１ｄを備えたクランプ部２１ｃのクランプ用突起２１ｅ，２１ｆが嵌め合う溝４３を備えている。下金型４１にリードフレーム３１をセットして上金型４２を下降させ、リードフレーム３１は各リード端子２１Ａ〜２１Ｄのクランプ部２１ｃのクランプ用突起２１ｅ，２１ｆを下金型４１および上金型４２で挟み込むことで固定される。
尚、溝４３は、下金型４１ではなく、上金型４２に形成されてもよい。
その後、下金型４１および上金型４２に形成されたキャビティ４１ａおよび４２ａ内には、加熱溶融状態のポリフェニレンサルファイド（ＰＰＳ）やポリブチレンサクシネード（ＰＢＴ）などから構成される樹脂材を所定圧力で注入して固化させる。
リードフレーム３１の各リード端子２１Ａ〜２１Ｄの凹状の切欠部２１ｄよって形成されるクランプ用突起２１ｅ，２１ｆを備えたクランプ部２１ｃは、上金型４２とクランプ部２１ｃのクランプ用突起２１ｅ，２１ｆと嵌め合う溝４３を備えた下金型４１によって挟み込まれる。これにより、各リード端子２１Ａ〜２１Ｄが正確な位置に固定することができ、リード端子２１Ａ〜２１Ｄが樹脂ケース１１の樹脂層１１ａから浮き上がり隙間を生じることがなく確実なインサートモールドを行うことができる。
また、凹状の切欠部２１ｄを備えたクランプ部２１ｃの形状は、図２に示すように、インサートモールド成型の下金型４１および上金型４２によるクランプを確実に行うために、クランプ部２１ｃのクランプ用突起２１ｅ，２１ｆの突出長さＬ１がリード端子２１Ａ〜２１Ｄの厚みｔ（例えば０．５ｍｍ）以上に設定されている。凹状の切欠部２１ｄを形成する左右側縁部のクランプ用突起２１ｅおよび２１ｆの幅Ｗ１およびＷ２もまた同じ理由によりリード端子２１Ａ〜２１Ｂの厚みｔ以上になるように設定されている。さらに、凹状の切欠部２１ｄの幅Ｗ３もリード端子２１Ａ〜２１Ｂの厚みｔ以上でボンディングワイヤ２２に対して必要な絶縁距離が得られる長さに設定されている。
リード端子２１Ａ〜２１Ｄの厚みｔは、０．５ｍｍ以下であっても、上記の寸法の凹状の切欠部２１ｄを備えたクランプ部２１ｃをリード端子２１Ａ〜２１Ｂに有することで、正確な位置に固定することができ、リード端子２１Ａ〜２１Ｄの接合部２１ａの変形を生じることがない樹脂ケース１１を形成することができる。
さらに、金型へのリードフレーム３１の固定に固定ピンを用いる必要がないため、インサートモールド成型されたリード端子２１Ａ〜２１Ｄの接合部２１ａの変形を抑制することができる。
インサートモールド成型された樹脂ケース１１の接合部２１ａの変形が抑制されることにより、ボンディングワイヤ２２を接合部２１ａに剥離することなく強固に接合することができるため、ワイヤボンディング性がよい樹脂ケース１１を成形することができる。これにより、半導体装置１０の信頼性、例えば、振動試験やヒートサイクル性などを向上させることができる。
図７は、インサートモールド成型された樹脂ケース集合体４５の平面図を示す。それぞれの樹脂ケース１１がタイバー３２により連結されている。
図８は、半導体装置集合体の平面図を示す。図７に示す樹脂ケース集合体４５を構成する各樹脂ケース１１は、開口部１２の切欠部１２ａ内に半導体素子１５が実装された絶縁基板１６を半導体素子１５が実装された面を樹脂ケース１１の開口部１２の内側に収めるように嵌め合わせる。
尚、樹脂ケース１１と絶縁基板１６の間は、接着剤によって接着される。
そして、絶縁基板１６を嵌合した樹脂ケース集合体４５は、ワイヤボンディング装置より所定個所にボンディングワイヤ２２が接合される。
その後、半導体装置集合体４６のリードフレーム３１のタイバー３２を切断することにより、４つの半導体装置１０が形成される。
なお、リードフレーム３１のタイバー３２の切断は、ボンディングワイヤ２２を接合する前に行ってもよい。
また、ボンディングワイヤ２２の接合後に、樹脂ケース１１の開口部１２、リード端子挿入面１３、および方形枠状部１４は、図示しない絶縁性樹脂、例えば、エポキシ系注型樹脂やゲル封止剤などによって樹脂封止を行う。
上述した半導体装置の製造方法によると、樹脂ケース１１の開口部１２の内側に突出したクランプ部２１ｃは、インサートモールド成型後に切断する必要がない。よって、樹脂ケース１１のリード端子２１Ａ〜２１Ｄの接合部２１ａに加わる応力を抑制して、接合部２１ａの変形を抑制することができる。また、切断時の応力によりリード端子２１Ａ〜２１Ｄの接合部２１ａと樹脂ケース１１の樹脂層１１ａ間に隙間ができることを防ぐことができる。
したがって、ボンディングワイヤ２２が接合部２１ａに剥離することなく強固に接合することができる。これにより、ワイヤボンディング性がよく、半導体装置１０の信頼性、例えば、振動試験やヒートサイクル性などを向上させることができる樹脂ケース１１を成形できる。
また、リード端子２１Ａ〜２１Ｄのクランプ部２１ｃが開口部１２内に突出している状態では、図３に示す点線図示のようにボンディングワイヤ２２との絶縁距離をとるため、ボンディングワイヤ２２の高さを高くする必要がある。しかしながら、本発明の実施の形態では、クランプ部２１ｃのボンディングワイヤ２２と対向する位置に凹状の切欠部２１ｄが形成されているため、図３で実線図示のように、凹状の切欠部２１ｄの分だけボンディングワイヤ２２の通過位置を下げることができ、半導体装置１０の高さを低くすることができる。
本発明の実施の形態は、図２に示すようにリード端子１Ａ〜２１Ｄのクランプ部２１ｃの中央部に凹状の切欠部２１ｄを形成してその両側にクランプ用突起２１ｅおよび２１ｆを形成する場合について説明した。しかしながら、本発明は上記構成に限定されるものではない。
図４（ａ）に示すように、ボンディングワイヤ２２が樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行なリード端子２１Ａ〜２１Ｄの接合部２１ａの両方の端面側の上面を通過する場合には、樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行な両方の端面に切欠部２１ｈおよび２１ｉを形成して、中央部に凸状のクランプ用突起２１ｇを備えてもよい。
また、図４（ｂ）に示すように、ボンディングワイヤ２２が樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行なリード端子２１Ａ〜２１Ｄの接合部２１ａの片方の端面側の上面を通過する場合には、ボンディングワイヤ２２が通過する側の端面に切欠部２１ｋを形成して、もう一方の接合部２１ａの端面にクランプ用突起２１ｊを備えてもよい。
このとき、クランプ用突起２１ｇ、２１ｊの突出長さＬ３と幅Ｗ４は、リード端子２１Ａ〜２１Ｄの厚みｔ以上になるように設定する。これにより、後述のインサートモールド成型の下金型４１および上金型４２によるクランプを確実に行うことができる。
よって、ボンディングワイヤ２２が接合部２１ａに剥離することなく強固に接合することができる。これにより、ワイヤボンディング性がよく、半導体装置１０の信頼性、例えば、振動試験やヒートサイクル性などを向上させることができる樹脂ケース１１を成形できる。
尚、ボンディングワイヤ２２の本数は１本でもよく、耐圧や半導体装置の用途などで必要に応じた本数を接合させる。
さらに、上記実施形態においては、４つの半導体装置１０を同時にインサートモールド成型する場合について説明したが、これに限定されるものではなく、同時にインサートモールド成型する半導体装置数は金型の仕様によって任意数に設定することができる。
図９は、リードフレーム３１を示す平面図である。
上記実施形態においてはリードフレーム３１を構成するタイバー３２が長方形枠状に形成されている場合について説明したが、これに限定されるものではなく、図９に示すように、タイバー３２の前後枠部を切り離してリード端子２１Ａおよび２１Ｂとリード端子２１Ｃおよび２１Ｄとを異なるタイバー３２ａおよび３２ｂで連結するようにしてもよい。
〔実施形態３〕
本発明の他の実施の形態に係る半導体装置について説明する。
図１０は実施形態１における図２に対応する拡大平面図、図１１は図１０のＸＩ−ＸＩ線上の断面図を示す。
本実施形態では、前述した実施形態１におけるリード端子２１Ａ〜２１Ｄの切欠部２１ｄの形状が変更されていることを除いては実施形態１と同様の構成を有し、図２との対応部分には同一符号を付し、その詳細説明はこれを省略する。
本実施形態では、リード端子２１Ａ〜２１Ｄの接合部２１ａに形成された切欠部２１ｄの形状が図１０に示すように変更されている。すなわち、切欠部２１ｄの底辺部２１ｎが開口部１２の端縁１２ｂより外側に距離Ｌ４分だけ後退した位置となるように形成されている。
このように、切欠部２１ｄの底辺部２１ｎが開口部１２の端縁１２ｂから距離Ｌ４だけ後退している。このため、底辺部２１ｎと開口部１２の端縁１２ｂとの間に、図１１に示すように、長方形状の樹脂注入空間５１が形成されている。樹脂注入空間５１は、前述したようにポリフェニレンサルファイド（ＰＰＳ）やポリブチレンサクシネード（ＰＢＴ）などの樹脂材の注入によって樹脂ケース１１をインサート成型する際に、樹脂注入空間５１内に樹脂材が入り込んで樹脂突出層５２を形成することができる。
ここで、切欠部２１ｄの底辺部２１ｎと開口部１２の端縁１２ｂとの間の距離Ｌ４は、樹脂突出層５２の崩れを防止できるようにリード端子２１Ａ〜２１Ｄの厚みｔ（例えば０．５ｍｍ）以上に設定されている。
そして、前述した実施の形態２における半導体装置の製造方法で、樹脂ケース１１をインサート成型する際に、各リード端子２１Ａ〜２１Ｄの接合部２１ａに形成した切欠部２１ｄの樹脂注入空間５１内に樹脂材が注入されて図１１で明らかなように樹脂突出層５２が形成される。
すなわち、樹脂注入工程で、クランプ部２１ｃのクランプ用突起２１ｅ，２１ｆを下金型４１および上金型４２でクランプした状態で、下金型４１及び上金型４２のキャビティ４１ａおよび４２ａ内に加熱溶融状態のポリフェニレンサルファイド（ＰＰＳ）やポリブチレンサクシネード（ＰＢＴ）などから構成される樹脂材を所定圧力で注入して固化させる。これにより、切欠部２１ｄの樹脂注入空間５１内に樹脂材が注入されることにより、この樹脂材が固化して図１１に示すように、切欠部２１ｄの底辺部２１ｎと開口部１２の端縁１２ｂとの間に樹脂突出層５２が形成される。
したがって、インサート成型後の樹脂材の硬化収縮時に、リード端子２１Ａの接合部２１ａは、図１０に示すように、前述した実施の形態１と同様の前後側面および左側面の３方の樹脂層１１ａに樹脂突出層５２を加えた４方から挟み込まれることになる。このため、リード端子の接合部２１ａを樹脂ケース１１に剥離することなくより強固に接合することができ、ワイヤボンディング性がよい樹脂ケース１１を成形することができる。これにより、半導体装置１０の信頼性、例えば、振動試験やヒートサイクル性などをより向上させることができる。これに加えて、ボンディングワイヤ２２の下側に切欠部２１ｄと樹脂突出層５２とが形成されるので、ボンディングワイヤ２２との絶縁距離を十分に確保しながらボンディングワイヤ２２の高さをより低くすることができる。
しかも、板厚ｔが０．５ｍｍ未満の薄いリード端子２１Ａ〜２１ＦＤであっても、上記の寸法の凹状の切欠部２１ｄを備えたクランプ部２１ｃをリード端子２１Ａ〜２１Ｂに有することで、正確な位置に固定することができ、リード端子２１Ａ〜２１Ｄの接合部２１ａの変形を生じることがない樹脂ケース１１を形成することができる。
さらに、樹脂突出層５２の幅となる距離Ｌ４がリード端子２１Ａ〜２１Ｄの厚みｔ以上に設定されているので、インサート成型した後にワイヤボンディング装置によるボンディングワイヤの接合時に樹脂突出層５２が崩れることを確実に防止することができる。
本発明の実施の形態は、図１０に示すようにリード端子２１Ａ〜２１Ｄのクランプ部２１ｃの中央部に凹状の切欠部２１ｄを形成してその両側にクランプ用突起２１ｅおよび２１ｆを形成する場合について説明した。しかしながら、本発明は上記構成に限定されるものではない。
図１２および図１３に示すように、ボンディングワイヤ２２が樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行なリード端子２１Ａ〜２１Ｄの接合部２１ａの片方の端面側の上面を通過する場合には、ボンディングワイヤ２２が通過する側の端面に切欠部２１ｋを形成して、もう一方の接合部２１ａの端面にクランプ用突起２１ｊを備えてもよい。この場合、切欠部２１ｋの底辺部２１ｍを開口部１２の端縁１２ｂより外側に後退させて樹脂注入空間５３を形成して、樹脂突出層５４を形成すればよい。
さらには、図１４に示すように、ボンディングワイヤ２２が樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行なリード端子２１Ａ〜２１Ｄの接合部２１ａの両方の端面側の上面を通過する場合には、樹脂ケース１１の開口部１２の内側の端面に垂直な方向に平行な両方の端面に切欠部２１ｈおよび２１ｉを形成して、中央部に凸状のクランプ用突起２１ｇを備えてもよい。この場合も、切欠部２１ｈおよび２１ｉの底辺部２１ｍを開口部１２の端縁１２ｂより外側に後退させて樹脂注入空間５３を形成して、樹脂突出層５４を形成すればよい。
なお、上記実施の形態においては、切欠部２１ｄの底辺部２１ｎ，２１ｍが開口部１２の端縁１２ｂと平行な直線状に形成されている場合について説明したが、これに限定されるものではなく、波状、湾曲線状、折れ線状等の任意の形状に形成することができる。
また、上記実施形態においては、リード端子２１Ａ〜２１ＤがＬ字状に形成されている場合について説明したが、これに限定されるものではなく、直線状に形成したり、Ｔ字状に形成したりすることができ、任意の形状とすることができる。
１０…半導体装置
１１…樹脂ケース
１１ａ・・・樹脂層
１２…開口部
１２ａ…切欠部
１２ｂ…端縁
１３…リード端子挿入面
１４…方形枠状部
１５…半導体素子
１５ａ，１５ｂ…電極
１６…絶縁基板
１６ａ…配線パターン
２１Ａ〜２１Ｄ…リード端子
２１ａ…接合部
２１ｂ…端子部
２１ｃ…クランプ部
２１ｄ，２１ｈ，２１ｉ、２１ｋ…切欠部
２１ｅ，２１ｆ，２１ｇ，２１ｊ…クランプ用突起
２２…ボンディングワイヤ
３１…リードフレーム
３２…タイバー
４１…下金型
４２…上金型
４３…溝
４５…樹脂ケース集合体
４６…半導体装置集合体
５１，５３…樹脂注入空間
５２，５４…樹脂突出層

Claims (20)

  1. リード端子を少なくとも２つの金型を用いたインサートモールド成型によって一体成型した開口部を有する環状の樹脂ケース内に半導体素子を収納する半導体装置の製造方法において、
    リード端子の接合部に形成したクランプ用突起を有するクランプ部を前記開口部の内側に突出させるように前記金型の一方に配置し、当該クランプ用突起を前記一方の金型および他方の金型で挟持して前記樹脂ケースをインサートモールド成型するインサートモールド工程と、
    インサートモールド成型された前記樹脂ケースの前記開口部内に半導体素子を実装した配線パターンを有する絶縁基板を嵌合させて接着する基板実装工程と、
    半導体素子とリード端子の接合部間、および絶縁基板上の前記配線パターンとリード端子の接合部間の少なくとも一方をボンディングワイヤで電気的に接続するワイヤボンディング工程とを
    備えたことを特徴とする半導体装置の製造方法。
  2. リード端子をインサートモールド成型によって一体成型した開口部を有する環状の樹脂ケース内に半導体素子を収納する半導体装置の製造方法において、
    端子部と接合部を有する前記リード端子を前記樹脂ケースの前記開口部の内側に前記接合部が配置されるように一対の金型の一方の金型に配置する配置工程と、
    前記金型の他方の金型と前記一方の金型との間に前記リード端子を挟み込む固定工程と、
    前記分割金型の前記一方の金型と前記他方の金型に樹脂を注入して前記樹脂ケースを形成する樹脂注入工程と、
    を有するインサートモールド工程と、
    絶縁基板の主面上に配線パターンを形成し、前記配線パターン上に前記半導体素子が実装される基板実装工程と、
    前記インサートモールド工程で形成された前記樹脂ケースと前記基板実装工程で前記半導体素子を実装した前記絶縁基板とを嵌め合わせて接着する接着工程と、
    前記接着工程後前記リード端子の前記接合部と前記半導体素子および前記基板の配線パターンの少なくとも一方との間をボンディングワイヤによって電気的に接続するワイヤボンディング工程と、を備え、
    前記リード端子の前記接合部には前記樹脂ケースの前記開口部の内側に突出するクランプ用突起を有するクランプ部が形成され、
    前記クランプ用突起は、前記固定工程で前記一方の金型と前記他方の金型により挟み込まれ、
    前記一方の金型には、前記クランプ用突起を嵌め込む溝が形成されていることを特徴とする半導体装置の製造方法。
  3. 前記クランプ用突起の前記樹脂ケースの前記開口部の内側に突出する長さは、前記リード端子の厚み以上とすることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記クランプ部は、前記ボンディングワイヤが対向する位置に切欠部が形成されていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  5. 前記切欠部は、前記切欠部の底辺部が前記開口部の端縁と一致するように形成されていることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記切欠部は、前記切欠部の底辺部と前記開口部の端縁との間に前記インサートモールド工程で樹脂材が入り込んで樹脂突出層を形成する樹脂注入空間が形成されていることを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記切欠部は、前記クランプ用突起の前記樹脂ケースの前記開口部の端面に平行な方向の幅が前記リード端子の厚み以上となるように形成されていることを特徴とする請求項４乃至６の何れか１つに記載の半導体装置の製造方法。
  8. 前記切欠部は、前記クランプ部の中央に形成し、当該切欠部の両脇に前記クランプ用突起が形成されていることを特徴とする請求項４乃至６の何れか１項に記載の半導体装置の製造方法。
  9. 前記切欠部は、前記クランプ部の中央部に前記クランプ用突起を残すように形成することを特徴とする請求項４乃至６の何れか１項に記載の半導体装置の製造方法。
  10. 前記切欠部は、前記樹脂ケースの前記開口部の端面に垂直な方向に平行な前記クランプ部の一方の端部に前記クランプ用突起を残すように形成することを特徴とする請求項４乃至６の何れか１つに記載の半導体装置の製造方法。
  11. 前記リード端子の端子部は、タイバーにより連結されていることを特徴とする請求項１乃至１０のいずれか１つに記載の半導体装置の製造方法。
  12. リード端子をインサートモールド成型によって一体成型した開口部を有する環状の樹脂ケース内に半導体素子を収納する半導体装置において、
    接合部と端子部を備えた前記リード端子と、
    前記リード端子の接合部に形成したクランプ用突起を有するクランプ部を前記開口部の内側に突出させた状態で、当該クランプ用突起を互いに対向する金型で挟持して前記インサートモールド成型した前記樹脂ケースと、
    前記開口部に配置された前記半導体素子を実装した配線パターンを有する絶縁基板と、
    前記半導体素子と前記リード端子の前記接合部間、および前記絶縁基板上の前記配線パターンと前記リード端子の前記接合部間を電気的に接続するボンディングワイヤと、を備え、
    前記クランプ部は、切欠部を備えていることを特徴とする半導体装置。
  13. 前記切欠部は、前記リード端子の前記接合部と、前記半導体素子および前記絶縁基板上の前記配線パターンの少なくとも一方とを電気的に接続する前記ボンディングワイヤが対向する位置に備えることを特徴とする請求項１２に記載の半導体装置。
  14. 前記切欠部は、前記切欠部の底辺部が前記開口部の端縁と一致するように形成されていることを特徴とする請求項１２または１３に記載の半導体装置。
  15. 前記切欠部は、前記切欠部の底辺部と前記開口部の端縁との間に前記樹脂ケースを形成する樹脂材が入り込んで樹脂突出層を形成する樹脂注入空間が形成されていることを特徴とする請求項１２または１３に記載の半導体装置。
  16. 前記クランプ部のクランプ用突起の前記樹脂ケースの前記開口部の内側に突出する長さは、前記リード端子の厚み以上とすることを特徴とする請求項１２に記載の半導体装置。
  17. 前記切欠部は、前記クランプ部のクランプ用突起における前記樹脂ケースの前記開口部の端面に平行な方向の幅が前記リード端子の厚み以上となるように形成されていることを特徴とする請求項１２または１３に記載の半導体装置。
  18. 前記切欠部は、前記クランプ部の中央に備え、両脇に前記クランプ用突起が形成されていることを特徴とする請求項１３乃至１７のいずれか１つに記載の半導体装置。
  19. 前記切欠部は、前記クランプ部の中央部のクランプ用突起を残すように備えることを特徴とする請求項１３乃至１７のいずれかに１つに記載の半導体装置。
  20. 前記切欠部は、前記樹脂ケースの前記開口部の端面に垂直な方向に平行な前記クランプ部の一方の端部のクランプ用突起を残すように備えることを特徴とする請求項１３乃至１７のいずれか１つに記載の半導体装置。
JP2014147096A 2014-04-01 2014-07-17 半導体装置の製造方法および半導体装置 Active JP6451117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014147096A JP6451117B2 (ja) 2014-04-01 2014-07-17 半導体装置の製造方法および半導体装置
US14/630,171 US9437527B2 (en) 2014-04-01 2015-02-24 Method for manufacturing electrical connections in a semiconductor device and the semiconductor device
CN201510087712.6A CN104979221B (zh) 2014-04-01 2015-02-25 半导体装置的制造方法及半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014075581 2014-04-01
JP2014075581 2014-04-01
JP2014147096A JP6451117B2 (ja) 2014-04-01 2014-07-17 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2015201611A true JP2015201611A (ja) 2015-11-12
JP6451117B2 JP6451117B2 (ja) 2019-01-16

Family

ID=54191437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014147096A Active JP6451117B2 (ja) 2014-04-01 2014-07-17 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (1) US9437527B2 (ja)
JP (1) JP6451117B2 (ja)
CN (1) CN104979221B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199818A (ja) * 2016-04-28 2017-11-02 富士電機株式会社 半導体装置
JP2020184591A (ja) * 2019-05-09 2020-11-12 富士電機株式会社 半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769556B2 (ja) * 2017-07-28 2020-10-14 三菱電機株式会社 半導体装置及び半導体モジュール
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
EP3671829B1 (en) * 2018-12-17 2023-09-27 Nexperia B.V. Leadframe assembly for a semiconductor device
CN109659294B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力转换电路装置
JP6784793B2 (ja) * 2019-04-12 2020-11-11 株式会社フジクラ レーザモジュール及びその製造方法
EP3797962A1 (de) * 2019-09-30 2021-03-31 Siemens Aktiengesellschaft Gehäuse eines elektronikmoduls und dessen herstellung
CN110854087B (zh) * 2019-11-27 2021-10-01 南通优睿半导体有限公司 一种具有调节结构的可散热式双基岛dsop芯片用封装机构
JP7313302B2 (ja) * 2020-03-18 2023-07-24 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176992A (ja) * 1997-12-15 1999-07-02 Fuji Electric Co Ltd 半導体装置
JPH11307670A (ja) * 1998-04-27 1999-11-05 Kyocera Corp 半導体素子収納用パッケージの製造方法
JP2004103823A (ja) * 2002-09-10 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2639763B1 (fr) * 1988-11-29 1992-12-24 Schlumberger Ind Sa Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
JP3347059B2 (ja) 1998-05-13 2002-11-20 日本インター株式会社 複合半導体装置
JP2001018252A (ja) 1999-07-06 2001-01-23 Matsushita Electric Ind Co Ltd リードフレームインサートの射出成形方法及びその金型
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9368434B2 (en) * 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176992A (ja) * 1997-12-15 1999-07-02 Fuji Electric Co Ltd 半導体装置
JPH11307670A (ja) * 1998-04-27 1999-11-05 Kyocera Corp 半導体素子収納用パッケージの製造方法
JP2004103823A (ja) * 2002-09-10 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199818A (ja) * 2016-04-28 2017-11-02 富士電機株式会社 半導体装置
JP2020184591A (ja) * 2019-05-09 2020-11-12 富士電機株式会社 半導体装置の製造方法
JP7351102B2 (ja) 2019-05-09 2023-09-27 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104979221A (zh) 2015-10-14
JP6451117B2 (ja) 2019-01-16
CN104979221B (zh) 2019-06-25
US9437527B2 (en) 2016-09-06
US20150279752A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6451117B2 (ja) 半導体装置の製造方法および半導体装置
JP5345017B2 (ja) 電力用半導体装置とその製造方法
KR100342797B1 (ko) 반도체 소자 및 그 제조 방법
CN107818955B (zh) 半导体模块及半导体模块的制造方法
JP5859906B2 (ja) 半導体装置および半導体装置の製造方法
JP5818102B2 (ja) 半導体装置の製造方法
CN106952882B (zh) 半导体装置及半导体装置的制造方法
KR101833651B1 (ko) 반도체 장치 및 그 제조 방법
JPWO2018159230A1 (ja) コンデンサの製造方法
JP4969430B2 (ja) 圧力検出装置
JP2011253942A (ja) 半導体装置及びその製造方法
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
CN108538728B (zh) 制造半导体器件的方法
JP2009130007A (ja) 半導体装置及びその製造方法
JP5712799B2 (ja) センサおよびその製造方法
JP2604054B2 (ja) 半導体装置の製造方法
JP5377733B2 (ja) 電力用半導体装置
JP2011238963A (ja) パッケージ部品の製造方法
JP5920007B2 (ja) モールドパッケージおよびその製造方法
JP2009277959A (ja) 半導体装置及びその製造方法
JP4759314B2 (ja) 固体撮像装置の製造方法および固体撮像装置
JP2795687B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
JPH07283072A (ja) 表面実装型電子部品
CN111653656A (zh) 一种发光二极管及发光二极管的封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R150 Certificate of patent or registration of utility model

Ref document number: 6451117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250