JPH11307670A - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法Info
- Publication number
- JPH11307670A JPH11307670A JP10116937A JP11693798A JPH11307670A JP H11307670 A JPH11307670 A JP H11307670A JP 10116937 A JP10116937 A JP 10116937A JP 11693798 A JP11693798 A JP 11693798A JP H11307670 A JPH11307670 A JP H11307670A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- external lead
- insulating base
- lead terminal
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
る樹脂が被着し、外部リード端子にボンディングワイヤ
を強固に電気的接続することができない。 【解決手段】上面に凹溝8aを有し、該凹溝8a周辺に
凸部8bを有する下金型8と、下面に凹溝9aを有する
上金型9とを外部リード端子5を間に挟んで上下に当接
させ、上下金型8、9間に外部リード端子5を固定させ
るとともに上下金型8、9の凹溝8a、9aによって形
成される空間A内に外部リード端子5の一端5aを、該
一端5aが空間A内に露出する上金型9の表面に接合す
るようにして位置させ、しかる後、空間A内に液状樹脂
Pを注入するとともに硬化させる。
Description
るための半導体素子収納用パッケージの製造方法に関す
るものである。
体素子収納用パッケージ、通常、エポキシ等の樹脂より
成り、その上面略中央部に半導体素子を収容するための
凹部を有する絶縁基体と、前記絶縁基体の凹部周辺から
外部にかけて導出され、内部に収容する半導体素子を外
部電気回路に接続する鉄ーニッケルーコバルト合金、鉄
ーニッケル合金、銅合金等の金属材料より成る複数個の
外部リード端子と、鉄ーニッケルーコバルト合金等の金
属材料やガラス、サファイア等の無機物、或いはエポキ
シ樹脂等の有機物から成る蓋体とから構成されており、
絶縁基体の凹部に半導体素子を樹脂等の接着材を介して
接着固定するとともに該半導体素子の各電極をボンデイ
ングワイヤ等の電気的接続手段を介して外部リード端子
に接続させ、しかる後、絶縁基体の上面に蓋体をエポキ
シ樹脂等から成る封止材を介して接合させ、絶縁基体の
凹部を蓋体で塞ぎ、半導体素子を気密に封止することに
よって製品としての半導体装置となる。
ージにおけるエポキシ樹脂製絶縁基体は、一般に以下の
方法によって製作される。
り、上下金型を当接させることによって内部に絶縁基体
の形状に対応した空間を有する金型を準備する工程と、
(2)前記上金型と下金型とを間に外部リード端子を挟
んで当接させ、上下金型間に外部リード端子を固定する
とともに一端を前記空間内に位置させる工程と、(3)
前記金型の空間内にエポキシ樹脂前駆体を約50〜20
0kgf/cm2の圧力で注入するとともに約150〜
200℃の温度で硬化させて絶縁基体となし、該絶縁基
体に外部リード端子を、一端が絶縁基体の凹部内に、他
端が外部に露出するようにして取着する工程と、(4)
前記外部リード端子が取着された絶縁基体を金型から取
り出す工程とで製作されている。
来の半導体素子収納用パッケージは、外部リード端子の
一端が金型の空間内に位置していること、金型の空間内
に位置する外部リード端子の一端は、該外部リード端子
の自重によって下方に垂れ下がり、上下のいずれの金型
にも接触していないこと等から金型内の空間にエポキシ
樹脂前駆体を注入して絶縁基体を形成する際、注入され
たエポキシ樹脂前駆体は金型の空間内に位置する外部リ
ード端子の表面全体に被着して外部リード端子全体を絶
縁基体を形成するエポキシ樹脂で被覆した状態となって
しまい、その結果、外部リード端子に半導体素子の電極
をボンディングワイヤ等の電気的接続手段を介し接続し
ようとしてもその接続ができないという欠点を有してい
た。
で、その目的は絶縁基体に取着された外部リード端子に
絶縁基体を構成する樹脂が被着するのを有効に防止し、
外部リード端子に半導体素子の電極をボンディングワイ
ヤを介して確実、強固に電気的接続することができる半
導体素子収納用パッケージの製造方法を提供することに
ある。
用パッケージの製造方法は、上面に半導体素子を収容す
る凹部を有し、かつ複数個の外部リード端子が一端を前
記凹部内に、他端が外部に露出した状態で取着されてい
る樹脂製絶縁基体と蓋体とから成る半導体素子収納用パ
ッケージであって、前記樹脂製絶縁基体が下記(1)乃
至(4)の工程により製作されていることを特徴とする
もである。
に凹溝を有し、該凹溝周辺の上面に凸部を有する下金型
とから成り、上下金型を当接させ、上下金型に設けた凹
溝によって内部に絶縁基体の形状に対応した空間を形成
する金型を準備する工程と、(2)前記上金型と下金型
とを間に外部リード端子を挟んで当接させ、上下金型間
に外部リード端子を固定するとともに一端を前記空間内
に位置させ、かつ前記外部リード端子の一端を下金型に
設けた凸部によって前記空間に露出する上金型の表面に
接合させる工程と、(3)前記金型の空間内に液状樹脂
を注入するとともに硬化させて絶縁基体となし、該絶縁
基体に外部リード端子を、一端が絶縁基体の凹部内に、
他端が外部に露出するようにして取着する工程と、
(4)前記外部リード端子が取着された絶縁基体を金型
から取り出す工程 本発明の製造方法によれば、内部に絶縁基体に対応した
空間を形成するための凹溝を有する上下一対の金型のう
ち下金型の凹溝周辺に凸部を設けたことから上金型と下
金型とを間に外部リード端子を挟んで当接させた場合、
金型の空間内に位置する外部リード端子の一端は前記凸
部を支点として空間に露出する上金型の表面に接合し、
その結果、金型内の空間に液状樹脂を注入して絶縁基体
を形成する際、注入された液状樹脂は金型の空間内に位
置する外部リード端子の上面に被着することは殆どな
く、これによって外部リード端子に半導体素子の電極を
ボンディングワイヤ等の電気的接続手段を介して確実に
電気的接続することが可能となる。
細に説明する。図1は本発明の製造方法によって製作さ
れた半導体素子を収容する半導体素子収納用パッケージ
の一実施例を示し、1は絶縁基体、2は蓋体である。こ
の絶縁基体1と蓋体2とで半導体素子3を収容するため
の容器4が構成される。
等の電気絶縁材料から成り、その上面略中央部に半導体
素子3を収容するための凹部1aが設けてあり、該凹部
1a底面には半導体素子3が樹脂等から成る接着材を介
して接着固定される。
ら外部にかけて導出する複数個の外部リード端子5が取
着されており、該外部リード端子5は内部に収容する半
導体素子3を外部電気回路に電気的に接続する作用を為
し、その一端には半導体素子3の各電極がボンデイング
ワイヤ等の電気的接続手段6を介して接続され、また外
部に導出された他端は、外部電気回路に半田等のロウ材
を介し接続される。
バルト合金や鉄ーニッケル合金、銅合金等の金属材料か
ら成り、例えば、鉄ーニッケルーコバルト合金のインゴ
ット( 塊) に圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を施すことによって所定の形状に形成され
る。
表面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性
がよく、良導電性の金属をメッキ法によリ0.1μm乃
至20μmの厚みに被着させておくと、外部リード端子
5の酸化腐蝕を有効に防止することができるとともに外
部リード端子5とボンディングワイヤ等の電気的接続手
段6及び外部電気回路との電気的接続を良好となすこと
ができる。従って、前記外部リード端子5はその露出表
面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性が
よく、良導電性の金属をメッキ法によリ0.1μm乃至
20μmの厚みに被着させておくことが好ましい。
縁基体1はその上面に鉄ーニッケルーコバルト合金や鉄
ーニッケル合金、銅合金等の金属材料、あるいは酸化ア
ルミニウム質焼結体やガラス、サファイア等の無機物、
或いはエポキシ樹脂等の有機物から成る蓋体2が樹脂等
から成る封止材を介して接合され、これによって絶縁基
体1と蓋体2とから成る容器4の内部に半導体素子3が
気密に封止される。
体1の凹部1a底面に半導体素子3を接着剤を介して取
着するとともに半導体素子3の各電極をボンデイングワ
イヤ等の電気的接続手段6を介して外部リード端子5に
接続させ、しかる後、絶縁基体1の上面に蓋体2を樹脂
等の封止材により接合させ、絶縁基体1と蓋体2とから
成る容器4の内部に半導体素子3を気密に封止すること
によって製品としての半導体装置となる。
おける絶縁基体1の製造方法について図2(a)〜
(c)に基づき説明する。まず、図2(a)に示すごと
く、絶縁基体1を製作するための下金型8、上金型9を
一対とする金型を準備する。
8a及び該凹溝8aの周辺に凸部8bが形成されてお
り、また上金型9の下面には所定形状の凹溝9aが形成
されている。
8a、9aは下金型8と上金型9とを上下に当接させた
際、内部に絶縁基体1に対応した形状の空間Aを形成す
る作用をなす。
テンレス鋼等によって形成されており、ステンレス鋼等
のインゴット(塊)に研削加工や放電加工等の金属加工
法を施すことによってその各々の上下面に凹溝8a及び
凹溝9aが形成され、同時に下金型8の凹溝8a周辺に
凸部8bが形成される。
8、上金型9とを間に複数個の外部リード端子5を挟ん
で上下に当接させ、上下金型8、9間に外部リード端子
5を固定するとともに一端5aを空間A内に位置させ
る。
バルト合金や鉄ーニッケル合金、銅合金等の金属材料よ
りなり、例えば、鉄ーニッケルーコバルト合金等のイン
ゴット(塊)に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定の形状に形成さ
れる。
溝8a周辺に凸部8bが形成されていることから下金型
8と上金型9との間に外部リード端子5を挟み込んだ場
合、金型の空間A内に位置する外部リード端子5の一端
5aは前記凸部8bを支点として空間A内に露出する上
金型9の表面に密着性良く接合することとなる。
されている凸部8bは、該凸部8bを支点として外部リ
ード端子5の一端を空間A内に露出する上金型9の表面
に密着性良く接合させるに必要な高さ、具体的には0.
1mm以下(0を含まず)の高さとしておくことが好ま
しい。
ド端子5が固定されている金型の空間A内に注入口11
を通して液状樹脂Pを所定の圧力で注入する。この場
合、外部リード端子5の一端5aはその上面が空間A内
に露出する上金型9の表面に密着接合しているため注入
された液状樹脂Pが外部リード端子5の一端5a上面に
被着することはない。
Pとしては、例えば、ビスフェノールA型エポキシ樹
脂、ノボラック型エポキシ樹脂、グリシジルエステル型
エポキシ樹脂に、アミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤を添加混合して成るエ
ポキシ樹脂前駆体から成り、注入口11より空間A内
に、例えば、約50〜200kgf/cm2 の圧力で注
入される。
樹脂Pは150〜200℃の温度で熱処理され、液状樹
脂Pを熱硬化させることによって上面に半導体素子を収
容する凹部を有する絶縁基体1となし、同時に複数個の
外部リード端子5を、一端5aが絶縁基体1の凹部1a
内に、他端が外部に露出するようにして取着される。
する外部リード端子5の一端5aはその上面に絶縁基体
1を構成する樹脂が被着しておらず、完全に露出してい
ることから外部リード端子5に半導体素子の電極をボン
ディングワイヤ等の電気的接続手段を介して電気的に接
続する際、その接続が確実、強固となる。
外部リード端子が取着されている絶縁基体を取り出すこ
とによって図1に示す半導体素子収納用パッケージの絶
縁基体1となる。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
基体に対応した空間を形成するための凹溝を有する上下
一対の金型のうち下金型の凹溝周辺に凸部を設けたこと
から上金型と下金型とを間に外部リード端子を挟んで当
接させた場合、金型の空間内に位置する外部リード端子
の一端は前記凸部を支点として空間に露出する上金型の
表面に接合し、その結果、金型内の空間に液状樹脂を注
入して絶縁基体を形成する際、注入された液状樹脂は金
型の空間内に位置する外部リード端子の上面に被着する
ことは殆どなく、これによって外部リード端子に半導体
素子の電極をボンディングワイヤ等の電気的接続手段を
介して確実に電気的接続することが可能となる。
子を収容する半導体素子収納用パッケージの一実施例を
示す断面図である。
縁基体の製造方法を説明するための各工程毎の断面図で
ある。
Claims (1)
- 【請求項1】上面に半導体素子を収容する凹部を有し、
かつ複数個の外部リード端子が一端を前記凹部内に、他
端が外部に露出した状態で取着されている樹脂製絶縁基
体と蓋体とから成る半導体素子収納用パッケージであっ
て、前記樹脂製絶縁基体が下記(1)乃至(4)の工程
により製作されていることを特徴とする半導体素子収納
用パッケージの製造方法。 (1)下面に凹溝を有する上金型と、上面に凹溝を有
し、該凹溝周辺の上面に凸部を有する下金型とから成
り、上下金型を当接させ、上下金型に設けた凹溝によっ
て内部に絶縁基体の形状に対応した空間を形成する金型
を準備する工程と、(2)前記上金型と下金型とを間に
外部リード端子を挟んで当接させ、上下金型間に外部リ
ード端子を固定するとともに一端を前記空間内に位置さ
せ、かつ前記外部リード端子の一端を下金型に設けた凸
部によって前記空間に露出する上金型の表面に接合させ
る工程と、(3)前記金型の空間内に液状樹脂を注入す
るとともに硬化させて絶縁基体となし、該絶縁基体に外
部リード端子を、一端が絶縁基体の凹部内に、他端が外
部に露出するようにして取着する工程と、(4)前記外
部リード端子が取着された絶縁基体を金型から取り出す
工程
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11693798A JP3477073B2 (ja) | 1998-04-27 | 1998-04-27 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11693798A JP3477073B2 (ja) | 1998-04-27 | 1998-04-27 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11307670A true JPH11307670A (ja) | 1999-11-05 |
JP3477073B2 JP3477073B2 (ja) | 2003-12-10 |
Family
ID=14699407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11693798A Expired - Fee Related JP3477073B2 (ja) | 1998-04-27 | 1998-04-27 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3477073B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189213B1 (en) * | 1996-11-15 | 2001-02-20 | Furukawa Electric Co., Ltd. | Method for manufacturing cooling unit comprising heat pipes and cooling unit |
JP2015201611A (ja) * | 2014-04-01 | 2015-11-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
-
1998
- 1998-04-27 JP JP11693798A patent/JP3477073B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189213B1 (en) * | 1996-11-15 | 2001-02-20 | Furukawa Electric Co., Ltd. | Method for manufacturing cooling unit comprising heat pipes and cooling unit |
JP2015201611A (ja) * | 2014-04-01 | 2015-11-12 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3477073B2 (ja) | 2003-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3572628B2 (ja) | 半導体装置及びその製造方法 | |
US8158458B2 (en) | Power semiconductor module and method of manufacturing the same | |
US5144412A (en) | Process for manufacturing plastic pin grid arrays and the product produced thereby | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR20080108908A (ko) | 반도체 장치, 그 제조 방법 및 반도체 장치 제품 | |
JPH08306720A (ja) | 封入成形電子部品およびその製造方法 | |
JP3427874B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
KR960010011B1 (ko) | 플라스틱 핀 그리드 어레이 실장 제조공정 | |
JP3477073B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH10242385A (ja) | 電力用混合集積回路装置 | |
JPH01196153A (ja) | 樹脂封止半導体装置 | |
JP2000012720A (ja) | 半導体素子収納用パッケージの製造方法 | |
JPS6326545B2 (ja) | ||
JPH11307671A (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH11307672A (ja) | 半導体素子収納用パッケージの製造方法 | |
JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
JPH0964080A (ja) | 半導体装置及びその製造方法 | |
JPH11307663A (ja) | 半導体素子収納用パッケージの製造方法 | |
JP3554640B2 (ja) | 半導体チップ装着用パッケージ、半導体装置およびその製造方法 | |
JPH10189792A (ja) | 半導体パッケージ | |
JP2004179584A (ja) | トランジスタパッケージ及びその製造方法 | |
JPH06224318A (ja) | 半導体装置 | |
JP3820991B2 (ja) | 半導体装置及びその製造方法 | |
JP2002198455A (ja) | 半導体素子収納用パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070926 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |