JPH11307671A - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JPH11307671A
JPH11307671A JP10116939A JP11693998A JPH11307671A JP H11307671 A JPH11307671 A JP H11307671A JP 10116939 A JP10116939 A JP 10116939A JP 11693998 A JP11693998 A JP 11693998A JP H11307671 A JPH11307671 A JP H11307671A
Authority
JP
Japan
Prior art keywords
mold
external lead
insulating base
lead terminal
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10116939A
Other languages
English (en)
Inventor
Nobuyuki Takehashi
信之 竹橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10116939A priority Critical patent/JPH11307671A/ja
Publication of JPH11307671A publication Critical patent/JPH11307671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】外部リード端子の表面全体に絶縁基体を構成す
る樹脂が被着し、外部リード端子にボンディングワイヤ
を強固に電気的接続することができない。 【解決手段】磁性材料で形成された下金型8と上金型9
を一対とする金型内に空間Aを設け、下金型8と上金型
9との間に外部リード端子5を配するとともに外部リー
ド端子5の一端5aを空間A内に露出する上金型9の表
面に、該上金型9の磁力で接合させ、しかる後、空間A
内に液状樹脂Pを注入するとともに硬化させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージの製造方法に関す
るものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージ、通常、エポキシ等の樹脂より
成り、その上面略中央部に半導体素子を収容するための
凹部を有する絶縁基体と、前記絶縁基体の凹部周辺から
外部にかけて導出され、内部に収容する半導体素子を外
部電気回路に接続する鉄ーニッケルーコバルト合金、鉄
ーニッケル合金、銅合金等の金属材料より成る複数個の
外部リード端子と、鉄ーニッケルーコバルト合金等の金
属材料やガラス、サファイア等の無機物、或いはエポキ
シ樹脂等の有機物から成る蓋体とから構成されており、
絶縁基体の凹部に半導体素子を樹脂等の接着材を介して
接着固定するとともに該半導体素子の各電極をボンデイ
ングワイヤ等の電気的接続手段を介して外部リード端子
に接続させ、しかる後、絶縁基体の上面に蓋体をエポキ
シ樹脂等から成る封止材を介して接合させ、絶縁基体の
凹部を蓋体で塞ぎ、半導体素子を気密に封止することに
よって製品としての半導体装置となる。
【0003】なお、前記従来の半導体素子収納用パッケ
ージにおけるエポキシ樹脂製絶縁基体は、一般に以下の
方法によって製作される。
【0004】即ち、まず(1)上金型と下金型とから成
り、上下金型を当接させることによって内部に絶縁基体
の形状に対応した空間を有する金型を準備する工程と、
(2)前記上金型と下金型とを間に外部リード端子を挟
んで当接させ、上下金型間に外部リード端子を固定する
とともに一端を前記空間内に位置させる工程と、(3)
前記金型の空間内にエポキシ樹脂前駆体を約50〜20
0kgf/cm2の圧力で注入するとともに約150〜
200℃の温度で硬化させて絶縁基体となし、該絶縁基
体に外部リード端子を、一端が絶縁基体の凹部内に、他
端が外部に露出するようにして取着する工程と、(4)
前記外部リード端子が取着された絶縁基体を金型から取
り出す工程とで製作されている。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、外部リード端子の
一端が金型の空間内に位置していること、金型の空間内
に位置する外部リード端子の一端は、該外部リード端子
の自重によって下方に垂れ下がり、上下のいずれの金型
にも接触していないこと等から金型内の空間にエポキシ
樹脂前駆体を注入して絶縁基体を形成する際、注入され
たエポキシ樹脂前駆体は金型の空間内に位置する外部リ
ード端子の表面全体に被着して外部リード端子全体を絶
縁基体を形成するエポキシ樹脂で被覆した状態となって
しまい、その結果、外部リード端子に半導体素子の電極
をボンディングワイヤ等の電気的接続手段を介し接続し
ようとしてもその接続ができないという欠点を有してい
た。
【0006】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体に取着された外部リード端子に
絶縁基体を構成する樹脂が被着するのを有効に防止し、
外部リード端子に半導体素子の電極をボンディングワイ
ヤを介して確実、強固に電気的接続することができる半
導体素子収納用パッケージの製造方法を提供することに
ある。
【0007】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージの製造方法は、上面に半導体素子を収容す
る凹部を有し、かつ複数個の外部リード端子が一端を前
記凹部内に、他端が外部に露出した状態で取着されてい
る樹脂製絶縁基体と蓋体とから成る半導体素子収納用パ
ッケージであって、前記樹脂製絶縁基体が下記(1)乃
至(4)の工程により製作されていることを特徴とする
ものである。
【0008】(1)磁性材料で形成された上金型と下金
型とから成り、上下金型を当接させることによって内部
に絶縁基体の形状に対応した空間を有する金型を準備す
る工程と、(2)前記上金型と下金型とを間に外部リー
ド端子を挟んで当接させ、上下金型間に外部リード端子
を固定するとともに一端を前記空間内に位置させ、かつ
外部リード端子の一端を前記空間に露出する上金型の表
面に、該上金型の磁力で接合させる工程と、(3)前記
金型の空間内に液状樹脂を注入するとともに硬化させて
絶縁基体となし、該絶縁基体に外部リード端子を、一端
が絶縁基体の凹部内に、他端が外部に露出するようにし
て取着する工程と、(4)前記外部リード端子が取着さ
れた絶縁基体を金型から取り出す工程 本発明の製造方法によれば、金型を磁性材料で形成し、
金型の空間内に位置する外部リード端子の一端を空間に
露出する上金型の表面に、該上金型の磁力で接合させた
ことから金型内の空間に液状樹脂を注入して絶縁基体を
形成する際、注入された液状樹脂は金型の空間内に位置
する外部リード端子の上面に被着することは殆どなく、
これによって外部リード端子に半導体素子の電極をボン
ディングワイヤ等の電気的接続手段を介して確実に電気
的接続することが可能となる。
【0009】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の製造方法によって製作さ
れた半導体素子を収容する半導体素子収納用パッケージ
の一実施例を示し、1は絶縁基体、2は蓋体である。こ
の絶縁基体1と蓋体2とで半導体素子3を収容するため
の容器4が構成される。
【0010】前記絶縁基体1は、例えば、エポキシ樹脂
等の電気絶縁材料から成り、その上面略中央部に半導体
素子3を収容するための凹部1aが設けてあり、該凹部
1a底面には半導体素子3が樹脂等から成る接着材を介
して接着固定される。
【0011】また前記絶縁基体1には凹部1aの内側か
ら外部にかけて導出する複数個の外部リード端子5が取
着されており、該外部リード端子5は内部に収容する半
導体素子3を外部電気回路に電気的に接続する作用を為
し、その一端には半導体素子3の各電極がボンデイング
ワイヤ等の電気的接続手段6を介して接続され、また外
部に導出された他端は、外部電気回路に半田等のロウ材
を介し接続される。
【0012】前記外部リード端子5は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金、銅合金等の金属材料か
ら成り、例えば、鉄ーニッケルーコバルト合金のインゴ
ット( 塊) に圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を施すことによって所定の形状に形成され
る。
【0013】なお、前記外部リード端子5は、その露出
表面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性
がよく、良導電性の金属をメッキ法によリ0.1μm乃
至20μmの厚みに被着させておくと、外部リード端子
5の酸化腐蝕を有効に防止することができるとともに外
部リード端子5とボンディングワイヤ等の電気的接続手
段6及び外部電気回路との電気的接続を良好となすこと
ができる。従って、前記外部リード端子5はその露出表
面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性が
よく、良導電性の金属をメッキ法によリ0.1μm乃至
20μmの厚みに被着させておくことが好ましい。
【0014】また前記外部リード端子5が取着された絶
縁基体1はその上面に鉄ーニッケルーコバルト合金や鉄
ーニッケル合金、銅合金等の金属材料、あるいは酸化ア
ルミニウム質焼結体やガラス、サファイア等の無機物、
或いはエポキシ樹脂等の有機物から成る蓋体2が樹脂等
から成る封止材を介して接合され、これによって絶縁基
体1と蓋体2とから成る容器4の内部に半導体素子3が
気密に封止される。
【0015】かくして上述のパッケージによれば絶縁基
体1の凹部1a底面に半導体素子3を接着剤を介して取
着するとともに半導体素子3の各電極をボンデイングワ
イヤ等の電気的接続手段6を介して外部リード端子5に
接続させ、しかる後、絶縁基体1の上面に蓋体2を樹脂
等の封止材により接合させ、絶縁基体1と蓋体2とから
成る容器4の内部に半導体素子3を気密に封止すること
によって製品としての半導体装置となる。
【0016】次に上述の半導体素子収納用パッケージに
おける絶縁基体1の製造方法について図2(a)〜
(c)に基づき説明する。まず、図2(a)に示すごと
く、絶縁基体1を製作するための下金型8、上金型9を
一対とする金型を準備する。この下金型8、上金型9は
上下に当接させた際、内部に絶縁基体1に対応した形状
の空間Aが形成される。
【0017】前記下金型8及び上金型9は、例えば、ア
ルミニウムーニッケルー鉄の合金(必要に応じてコバル
ト、銅、チタンを含有させる場合がある)等の磁性材料
によって形成されており、アルミニウムーニッケルー鉄
の合金(必要に応じてコバルト、銅、チタンを含有させ
る場合がある)等のインゴット(塊)に研削加工や放電
加工等の金属加工法を施すことによって空間Aとなる溝
が形成される。
【0018】前記下金型8及び上金型9をアルミニウム
ーニッケルー鉄の合金(必要に応じてコバルト、銅、チ
タンを含有させる場合がある)等の磁性材料で形成する
のは下金型8と上金型9とを上下に当接させた際、その
当接の接合強度を上げるとともに後述する外部リード端
子5の空間A内に位置する一端5aを上金型9の下面に
強固に密着接合させるためである。
【0019】前記磁性材料から成る下金型8及び上金型
9はその磁力が5g/cm2 未満の保持力となると下金
型8と上金型9とを上下に強固に当接させることができ
ず、また外部リード端子5の空間A内に位置する一端5
aを上金型9の下面に強固に密着接合させることが困難
となる。また磁力が100g/cm2 を超える保持力と
なると下金型8と上金型9とが強く接合するとともに上
金型9と外部リード端子5との接合が強くなって成形し
た絶縁基体を下金型8と上金型9より取り出すのが手間
で困難となる。従って、前記磁性材料から成る下金型8
及び上金型9はその磁力を5g/cm2 〜100g/c
2 の保持力となるようにしておくことが好ましい。
【0020】次に図2(b)に示す如く、前記下金型
8、上金型9とを間に複数個の外部リード端子5を挟ん
で上下に当接させ、上下金型8、9間に外部リード端子
5を固定するとともに一端を5aを空間A内に位置させ
る。
【0021】また同時に空間A内に位置する外部リード
端子5の一端5aは空間Aに露出する上金型9の表面
に、該上金型9の磁力をもって接合させる。
【0022】次に図2(c)に示す如く、前記外部リー
ド端子5が固定されている金型の空間A内に注入口11
を通して液状樹脂Pを所定の圧力で注入する。この場
合、外部リード端子5の空間A内に位置する一端5aは
空間Aに露出する上金型9の表面に、該上金型9の磁力
をもって密着接合しているため注入された液状樹脂Pが
外部リード端子の上面に被着することはない。
【0023】前記金型の空間A内に注入される液状樹脂
Pとしては、例えば、ビスフェノールA型エポキシ樹
脂、ノボラック型エポキシ樹脂、グリシジルエステル型
エポキシ樹脂に、アミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤を添加混合して成るエ
ポキシ樹脂前駆体から成り、注入口11より空間A内
に、例えば、約50〜200kgf/cm2 の圧力で注
入される。
【0024】次に前記金型の空間A内に注入された液状
樹脂Pは150〜200℃の温度で熱処理され、液状樹
脂Pを熱硬化させることによって上面に半導体素子を収
容する凹部を有する絶縁基体1となし、同時に複数個の
外部リード端子5を、一端が絶縁基体1の凹部1a内
に、他端が外部に露出するようにして取着される。この
場合、絶縁基体1の凹部1a内に露出する外部リード端
子5の一端はその上面に絶縁基体1を構成する樹脂が被
着しておらず、完全に露出していることから外部リード
端子5に半導体素子の電極をボンディングワイヤ等の電
気的接続手段を介して電気的に接続する際、その接続が
確実、強固となる。
【0025】そして最後に、上下金型8、9を分割し、
外部リード端子が取着されている絶縁基体を取り出すこ
とによって図1に示す半導体素子収納用パッケージの絶
縁基体1となる。
【0026】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では、
下金型8と上金型9の両方を磁性材料で形成したが、上
金型9のみを磁性材料で形成しておいてもよい。また上
金型9全体を磁性材料で形成するのではなく、上金型9
の下面で外部リード端子5の一端5aが位置する部位に
のみ磁性材料から成る部材を別途配設させておいてもよ
い。
【0027】
【発明の効果】本発明の製造方法によれば、金型を磁性
材料で形成し、金型の空間内に位置する外部リード端子
の一端を空間に露出する上金型の表面に、該上金型の磁
力で接合させたことから金型内の空間に液状樹脂を注入
して絶縁基体を形成する際、注入された液状樹脂は金型
の空間内に位置する外部リード端子の上面に被着するこ
とは殆どなく、これによって外部リード端子に半導体素
子の電極をボンディングワイヤ等の電気的接続手段を介
して確実に電気的接続することが可能となる。
【図面の簡単な説明】
【図1】本発明の製造方法によって製作された半導体素
子を収容する半導体素子収納用パッケージの一実施例を
示す断面図である。
【図2】(a)乃至(c)は図1に示すパッケージの絶
縁基体の製造方法を説明するための各工程毎の断面図で
ある。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・半導体素子 4・・・容器 5・・・外部リード端子 8・・・下金型 9・・・上金型 A・・・空間

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子を収容する凹部を有し、
    かつ複数個の外部リード端子が一端を前記凹部内に、他
    端が外部に露出した状態で取着されている樹脂製絶縁基
    体と蓋体とから成る半導体素子収納用パッケージであっ
    て、前記樹脂製絶縁基体が下記(1)乃至(4)の工程
    により製作されていることを特徴とする半導体素子収納
    用パッケージの製造方法。 (1)磁性材料で形成された上金型と下金型とから成
    り、上下金型を当接させることによって内部に絶縁基体
    の形状に対応した空間を有する金型を準備する工程と、
    (2)前記上金型と下金型とを間に外部リード端子を挟
    んで当接させ、上下金型間に外部リード端子を固定する
    とともに一端を前記空間内に位置させ、かつ外部リード
    端子の他端を前記空間に露出する上金型の表面に、該上
    金型の磁力で接合させる工程と、(3)前記金型の空間
    内に液状樹脂を注入するとともに硬化させて絶縁基体と
    なし、該絶縁基体に外部リード端子を、一端が絶縁基体
    の凹部内に、他端が外部に露出するようにして取着する
    工程と、(4)前記外部リード端子が取着された絶縁基
    体を金型から取り出す工程
JP10116939A 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法 Pending JPH11307671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10116939A JPH11307671A (ja) 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10116939A JPH11307671A (ja) 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH11307671A true JPH11307671A (ja) 1999-11-05

Family

ID=14699462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10116939A Pending JPH11307671A (ja) 1998-04-27 1998-04-27 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH11307671A (ja)

Similar Documents

Publication Publication Date Title
US5144412A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
US4965227A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
US4816426A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
EP0658935A2 (en) Resin sealing type semiconductor device and method of making the same
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
JPH08306720A (ja) 封入成形電子部品およびその製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
KR960010011B1 (ko) 플라스틱 핀 그리드 어레이 실장 제조공정
JPH01196153A (ja) 樹脂封止半導体装置
JP3477073B2 (ja) 半導体素子収納用パッケージの製造方法
JPH10242385A (ja) 電力用混合集積回路装置
JPH11307671A (ja) 半導体素子収納用パッケージの製造方法
JPH11307672A (ja) 半導体素子収納用パッケージの製造方法
JP2000012720A (ja) 半導体素子収納用パッケージの製造方法
JPS6389313A (ja) 電子部品の金型樹脂成形法
JPS6326545B2 (ja)
JPH11307663A (ja) 半導体素子収納用パッケージの製造方法
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3554640B2 (ja) 半導体チップ装着用パッケージ、半導体装置およびその製造方法
JP2004179584A (ja) トランジスタパッケージ及びその製造方法
JP2002198455A (ja) 半導体素子収納用パッケージおよびその製造方法
CN112713090B (zh) 一种qfn器件的制备方法及qfn器件
JPH10189792A (ja) 半導体パッケージ
JP2004165314A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113