JPH08306720A - 封入成形電子部品およびその製造方法 - Google Patents

封入成形電子部品およびその製造方法

Info

Publication number
JPH08306720A
JPH08306720A JP8110736A JP11073696A JPH08306720A JP H08306720 A JPH08306720 A JP H08306720A JP 8110736 A JP8110736 A JP 8110736A JP 11073696 A JP11073696 A JP 11073696A JP H08306720 A JPH08306720 A JP H08306720A
Authority
JP
Japan
Prior art keywords
integrated circuit
interconnect
lead frame
mold
elastomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8110736A
Other languages
English (en)
Other versions
JP3361689B2 (ja
Inventor
John David Weld
デヴィッド ウェルド ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH08306720A publication Critical patent/JPH08306720A/ja
Application granted granted Critical
Publication of JP3361689B2 publication Critical patent/JP3361689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80904—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of an encapsulation layer or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】 素子を損傷することなく、素子が自己整合す
ることを特徴とする封入成形電子素子パッケージとその
製造方法を提供する。 【解決手段】 加工が容易でかつ破損や位置ずれの可能
性が少ない、シリコン素子、チップまたは集積回路を含
む、封入成形電子部品を提供する。これは、圧縮性で、
エラストマーで、異方性で、電気伝導性でコンプライア
ントなインターコネクトを支承するリードフレームと、
インターコネクト上に設置されるシリコン集積回路を含
み、これらすべてが包含されるプラスチック本体を含
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、封入成形された電
子部品、特に封入成形電子部品の製造方法に関する。
【０００２】
【従来の技術】当業者間では周知のように、超小型電子
パッケージはより小さく、より薄くなってきており、薄
くもろい集積回路、封入プラスチックのためのフローチ
ャネルが薄いこと、またそのために流れによって生じる
応力が増大すること、ワイヤ接続ループの高さが低いこ
とのために、製造における課題が生じてきている。
【０００３】素子をパッケージ内に設置する際、素子の
ひとつの面（非能動面）がパッケージの外表面と同一面
となるように取り付けることは、かなり常識化してきて
いる。これによって、素子の反対側の面（能動面）上の
フローチャネルと、ワイヤ接続上の空間を大きくするこ
とが可能である。素子がモールドキャビティの壁に均一
な圧力によって接触するように、正確に設置（および保
持）すること、プラスチックが素子とモールドキャビテ
ィの壁の隙間に流れ込まないようにすること、およびモ
ールドの壁の圧力による素子の損傷を防ぐことは、非常
に困難である。
【０００４】これらの従来技術の問題点により、封入プ
ラスチックが重合し素子が固定された後に、素子がパッ
ケージ表面と同一面に取り付けられた素子を完成させる
ことは困難である。また従来技術においては、素子とモ
ールドの間にプラスチックが流れ込まないように、素子
に適当な圧力を加えつつ正確に設置することも困難であ
る。
【０００５】
【発明が解決しようとする課題】本発明は、粗い組立体
の公差を許容する、すなわち素子の損傷を最小化する、
封入される素子の自己整合を特徴とする、封入成形超小
型電子集積回路パッケージの製造装置と方法の提供を目
的とする。さらに、封入される集積回路からパッケージ
内の他の部品への導電路を提供することを目的とする。
【０００６】
【課題を解決するための手段】集積回路（ＩＣ）が取り
付けられるリードフレームを含む、封入成形電子部品の
製造方法を提供する。この方法は、上下に二分割される
外被モールドキャビティの下半分に、前記リードフレー
ムを固定するステップと、前記リードフレーム上に、第
一の面および第二の面を有し、第一の面が前記リードフ
レームに接触し、薄く、エラストマーで、異方性で、電
気伝導性のコンプライアントなインターコネクトが設置
されるステップと、第一および第二の面を有する集積回
路の第一の面を、前記インターコネクトの第二の面上に
設置するステップと、前記集積回路の第二の面を受容す
るために適合するキャビティ壁を有するモールドの上半
分を、前記モールドの下半分の上に搭載し、前記モール
ドの上半分が前記集積回路と、前記エラストマーで、異
方性で、電気伝導性でコンプライアントなインターコネ
クトを圧迫し、それによってインターコネクトが圧縮さ
れて前記集積回路がモールド内の所定の位置に保持さ
れ、前記集積回路の第二の面がモールドの上半分のキャ
ビティ壁と同一平面をなすステップと、前記モールドキ
ャビティの内部に、せん断減粘性で熱硬化性のプラスチ
ックを流入させるステップと、前記せん断減粘性、熱硬
化性プラスチックを硬化させ、それによって、前記集積
回路を搭載した前記薄く、エラストマーで、異方性で、
導電性でコンプライアントなインターコネクトを支承す
る前記リードフレームを含む、成形電子部品が形成され
るステップと、前記集積回路を搭載した前記薄く、圧縮
されたエラストマーで、異方性で、導電性でコンプライ
アントなインターコネクトを支承する前記リードフレー
ムを含む、前記成形電子部品を回収するステップを含
む。
【０００７】他の視点から見れば、本発明によって、前
記リードフレームの中央部分から伸び、前記リードフレ
ームの端部に隣接する部分で終端する、少なくとも一つ
のリード線列を含むリードフレームと、第一の面から第
二の面へ厚さ方向に伸びる複数の分離した電気伝導路を
含む、薄く、エラストマーで、異方性で、電気伝導性
で、コンプライアントなインターコネクトを含み、前記
インターコネクトの第一の面が、前記リードフレームの
中央部分に隣接するリード線と電気的に接触しており、
前記コンプライアントなエラストマーインターコネクト
が、その圧縮されない状態に比べ、厚さが薄くなるまで
圧縮され、前記エラストマー上に搭載される、第一およ
び第二の面を有する集積回路を含み、前記シリコン集積
回路の第一の面が前記エラストマーの第二の面と電気的
に接触しており、前記集積回路は、その第二の面を除い
て、前記封入電子部品内に封入され、第一及び第二の面
を有し、前記封入電子部品の第二の面と同一平面をな
し、露出される前記集積回路の第二の面を除き、前記電
子素子を包含する成形プラスチック本体を含む、封入成
形電子部品が提供される。
【０００８】
【発明の実施の形態】本発明の封入成形電子部品は一般
に導体、通常は銀またはニッケルの電着層を付着した銅
から形成されるリードフレーム基板を含む。リードフレ
ームは通常幅２から４ｃｍ、例えば約３ｃｍ、厚さ０．
１から０．５ｍｍ、例えば約０．２ｍｍであり、長方形
である。リードフレームは、リードフレームの中央部分
から伸び、リードフレームの端部近傍で終端する、少な
くとも一つのリード線列を含む。
【０００９】さらに、リードフレームはフレームの中央
部分からフレームの第一の端部まで通る第一のリード線
列と、フレームの中央部分からフレームの第二の端部ま
で通る第二のリード線列を含むことが望ましい。リード
線はそれぞれ、第一および第二の横方向の端部近傍で、
終端する。部品の加工中、第一及び第二のリード線列内
の各リード線は、ダム・バーによって隣接するリード線
と接続され、構造的な安定性を提供するとともに、リー
ド線間への封入プラスチックの流入を防ぐ。
【００１０】本発明の実施に使用される、薄く、エラス
トマーで、異方性で、電気伝導性で、コンプライアント
なインターコネクトポリマーは、（最も薄い寸法におけ
るｚ軸方向において）厚さ０．１から１．０ｍｍであ
り、通常、２から８ｍｍ，例えば５ｍｍ平方の正方形シ
ートである。
【００１１】ポリマー材料は、組立体加工中にかけられ
る負荷のもとで圧縮され得るいかなる弾性ポリマーでも
よい。使用される一般的なポリマーは、シリコンエラス
トマー、軟質エポキシ、ポリウレタン等を含む。一つの
適当なエラストマーは、一般に硬化後の破断寸前の伸び
率が最低３５０％、ショアーＡ（ShoreA）ジュロメータ
のＡ測定値が５０以下、引裂強さが最低約８５ｐｓｉで
ある、ダウ・コーニング（Dow Corning）社のシラスチ
ックＥ（SilasticE）商標のシリコンエラストマーに代
表される、熱硬化型シリコンエラストマーである。
【００１２】弾性で、圧縮性のシリコンエラストマー
は、エラストマーの２５ー７５重量％、例えば約５０重
量％の量の、電気伝導性粒子を含む。粒子は通常、平均
直径３ミルのニッケル球体またはフレークである。他の
適当な電気伝導性の粒状材料には、コバルト、鉄、また
は電気伝導性セラミックス、酸化物、または合金組成物
が含まれる。これらの電気伝導性の粒子またはフレーク
は、未硬化のポリマーに混合され、ポリマーの硬化時、
この混合物を磁場に置く。磁場によって粒子またはフレ
ークは、エラストマーシートの最短方向（またはｚ軸方
向）に通るカラム状の配置となる。
【００１３】硬化したエラストマー本体は、異方性のカ
ラム状配置にある粒子を含み、これによって圧縮性エラ
ストマーを通る電気伝導路が確立する。各カラム状配置
は、他のカラム状配置に依存しない。この配置について
の詳細は、アメリカン・テレフォン・アンド・テレグラ
フ・カンパニー（American Telephone and TelegraphCo
mpany）、ＡＴ＆Ｔベル研究所、マーク・Ｓ・デンティ
ニ（Mark S.Dentini）らによる、１９８９年６月１３日
付け米国特許第４，８３８，３４７号に記載されてい
る。
【００１４】現在ではより安価であるという点で望まし
い他のエラストマーは、（ａ）シリコンの導電性層と非
導電性層の交互の層、（ｂ）非導電性シリコンと銀など
の導電性金属の交互の層、または（ｃ）ペンシルバニア
州ハットボロ（Hatboro）のエラストメリック・テクノ
ロジー社（Elastomeric Technologies INC）から、ＳＴ
ＡＸ、ＭＯＥなどの種々の商標で市販されているよう
な、シリコン上に金属を重ねたエラストマー層を含む。
これらの異方性エラストマーは、ｚ軸方向すなわち最短
の方向に電気伝導路を有することを特徴とする。
【００１５】本発明の実施において、（上に集積回路が
搭載されている）リードフレームの中央部分は、上半分
と下半分を有する外被モールドキャビティの下半分に配
置される。圧縮性で導電性のエラストマーシートである
（第一および第二の面を有する）インターコネクトが、
リードフレームとエラストマーの導体部分が電気的に接
触するように、リードフレーム上に配置される。シート
またはインターコネクトの第一の面は、リードフレーム
と電気的に接触している。
【００１６】次に、エラストマーの第二の面上に集積回
路が配置される。一般的な集積回路素子またはチップ
は、ゲルマニウム・ヒ素、ゲルマニウム・鉛・ヒ素のよ
うな半導体材料またはシリコンからつくられる。集積回
路は、例えば、両面が能動面であるショットキーダイオ
ードでもよい。モールドの上半分を下半分と合わせるこ
とによりモールドが閉じられ、リードフレーム、エラス
トマー、および集積回路が包含される。
【００１７】モールドは、モールドが閉じた際に集積回
路がモールド内の所定の位置に適合し、モールドの上半
分のキャビティ壁面と整合するような構造になってい
る。モールドは、集積回路がモールドの上半分の内部キ
ャビティ壁に接触するような構造になっており、従っ
て、シリコン素子の上部は、完成した組立品において外
から見えている。
【００１８】モールドの上半分が、モールドの下半分に
適合されると、モールド上半分はシリコン素子と圧縮性
エラストマーを圧迫する。モールドカバーの圧力は、通
常１インチ平方あたり１００ー２００トン、例えば１５
０トン／平方インチであり、これはエラストマーを、そ
の圧縮されない状態より（ｚ軸方向に）５ー２０％、例
えば約１５％圧縮するために十分な圧力である。
【００１９】モールドが閉じられたとき、集積回路の上
面または第二の面は閉じたモールドの下面に押され、封
入プラスチックの上面と同一面であり露出する位置に置
かれる。集積回路の下の面または第一の面は、圧縮され
たエラストマーの上面または第二の面に押しつけられ、
圧縮されたエラストマーはリードフレームと電気的に接
触している。
【００２０】次にモールドキャビティ内に注入口から、
注入時には粘度の低い、せん断減粘性、熱硬化性の封入
プラスチックが注入される。熱硬化性プラスチックが注
入されて短時間後（通常１５ー３５秒、例えば２５秒
後）、モールドは５００ー１５００ｐｓｉｇ、例えば１
０００ｐｓｉｇの圧力下において、１６５ー１８５℃、
例えば１７０℃の硬化温度に加熱される。封入プラスチ
ックとして使用される望ましいプラスチックはエポキシ
である。
【００２１】封入プラスチックの硬化後、モールドが開
かれる。パッケージ組立体には、次に、リードフレーム
からのダム・バーの切断（リード線の分離を確実にする
ため。）や、リード線を望ましい配置に形成することを
含むステップが行われる。
【００２２】モールドの壁が集積回路の表面と接触する
ため、最終製品は、集積回路の表面がパッケージの表面
と同一面であり、パッケージ表面上に露出していること
を特徴とする。成形プラスチック本体は、集積回路を正
確に配置し、自己整合するための支持構造を提供する。
【００２３】
【実施例１】図１および図２に示される本発明の実施例
において、リードフレーム１０は、厚さ０．２ｍｍ、幅
３ｍｍ、長さ３ｍｍの銅ストリップから形成される。銅
リードフレーム１０には、銀からなる第一の電着層と、
ニッケルからなる第二の電着層（厚さ５ミル）が付着さ
れる。
【００２４】リードフレームは、複数のリード線１１と
ダム・バー１２、１３を含み、各ダム・バーはリードフ
レーム１０を横切って伸びてリード線１１に構造的支持
を提供している。リードフレームの横断部分はレール１
４で示される。
【００２５】使用される異方性、電気伝導性のエラスト
マーインターコネクトは、ダウ・コーニング社、シラス
チックＥ商標のシリコンである。（以下の特性を有す
る。；破断寸前の伸び率は最低３５０％、ショアーＡジ
ュロメータによる測定値は５０以下、硬化後の引裂強さ
は最低約８５ｐｓｉ。）
【００２６】ポリマーは５０体積パーセントの３ミル
の、銅の電気めっきが施されたニッケル粒子を含む。粒
子とエラストマーの混合物は１５分間、１１００℃で加
熱することによって硬化する。加熱／硬化の過程におい
て、混合物は約３００エルステッドの磁場（ｚ軸方向）
におかれる。磁場の存在下における硬化過程中、銅めっ
きされたニッケル粒子は整列し、複数の分離した電気伝
導性のカラムを形成する。
【００２７】使用されるエラストマー導体ポリマーイン
ターコネクト（ＥＣＰＩ）は、寸法５ｍｍ×５ｍｍで厚
さ０．５ｍｍの断片である。これは、デンティニらによ
る米国特許第４，８３８，３４７号の図２に示されるよ
うに形成される。また、プロシーディング・オブ・テク
ニカル・コンフェレンス １９９０（The Proceedingof
the Technical Conference 1990）の、 １９９０年
９月１０ー１２日、マサチューセッツ州マールボロ（Ma
rlborough）におけるインターナショナル・エレクトロ
ニックス・パッケージング・コンフェレンス （Intenat
ional Electronics Packaging Conference）における”
ＡＴ＆Ｔエラストマー導体ポリマーインターコネクト
（ＥＣＰＩ）システムの応用および信頼性”を参照のこ
と。ＥＣＰＩポリマー１５はリードフレーム１０上に配
置される。
【００２８】シリコン半導体素子またはチップ、または
集積回路１６はエラストマー１５上に配置される。集積
回路１６、エラストマー１５およびリードフレーム１０
すべての組立体は、次にモールド１７内に配置される。
集積回路１６は、加工終了後に集積回路の表面が見える
ように、また成形プラスチック１８によって反転しない
ように、エラストマーインターコネクトによりモールド
１７の上半分に圧迫される。
【００２９】モールド１７の上半分は１インチあたり１
５０トンの圧力で集積回路の上面を圧迫し、これはエラ
ストマーを、非圧縮状態より、厚さにおいて約１５％圧
縮する。この過程中、集積回路はリードフレーム内のそ
の位置において、自己整合する。モールドが閉じられる
と、せん断減粘性プラスチック１８としてエポキシが注
入される。
【００３０】せん断減粘性エポキシ１８で充填されたモ
ールドは、１７０℃、１０００ｐｓｉｇに約１８０秒間
保たれる。注入過程においてはエポキシは易流動性であ
る。モールド内に保持され、硬化条件下におかれると、
エポキシは硬化し、すべてを覆うプラスチックのマトリ
ックスとなる。この組立体は、集積回路が定位置に保持
され、正確に整合し、かつ破損しないことを特徴とす
る。
【００３１】
【実施例２】エラストマーが、導電性と非導電性シリコ
ンの交互の層である、エラストメリックＳＴＡＸ（エラ
ストメリックテクノロジー社から市販されている）であ
る場合、実施例１に匹敵する結果が得られる。
【００３２】
【実施例３】エラストマーが、金の金属導体層を付着し
た非導電性シリコンを含む、エラストメリックＭＯＥエ
ラストマーである場合、実施例１に匹敵する結果が得ら
れる。
【００３３】
【実施例４】エラストマーが、ニッケルの金属導体層を
付着した非導電性シリコンを含む、エラストメリックＭ
ＯＥエラストマーである場合、実施例１に匹敵する結果
が得られる。
【００３４】
【実施例５】本実施例（図３、４および５参照）は、封
入成形電子素子組立体をより詳細に示すものである。図
３は組立体のいくつかの部分を示す分解図である。図１
および２におけるように、リードフレーム３０を含み、
リードフレームの中央部分から主軸に沿って伸び、それ
ぞれ第一および第二の横方向エッジにて終端する、第一
のリード線列３１と第二のリード線列３１’を含む。
【００３５】本実施例において、３４、３４’で示され
るリード線３１、３１’の内側の端部は、リードフレー
ム３０の平面から垂直方向に屈曲している。これらの内
側端部は部品３６のターミナルスロット３５内に設置、
適合する。変圧器３６は、リードフレームの内側端部が
変圧器のターミナルスロットに適合可能なように、リー
ドフレームに押しつけられる。
【００３６】リードフレームはまた、屈曲せず、リード
フレーム平面上にとどまる第一および第二のリード線グ
ループを含み、これらは、上部にエラストマーで、異方
性で、電気伝導性でコンプライアントなインターコネク
ト３７が設置される領域を占める。エラストマーインタ
ーコネクト３７の上には、集積回路、この場合は、両面
が能動面であるショットキーダイオードが設置される。
【００３７】図４は外被モールドを閉じる前の組立体を
示す。次に、シリコン集積回路の上面がモールド上半分
に押しつけられるように組み立てられた構造の周囲に、
モールドが閉じられる。これは封入プラスチックがシリ
コン集積回路の上面に流れ、そこを覆うことを防ぐ。
【００３８】閉じられたモールドには１インチ平方あた
り１５０トンの圧力がかけられ、これによりシリコン集
積回路がエラストマーインターコネクトを圧迫し、エラ
ストマーは（非圧縮状態より約１５％の厚さに）圧縮さ
れる。これによって集積回路はモールド内の所定の位置
に正確に設置され、シリコン集積回路の上面または第二
の面は、モールドの上半分のキャビティ壁と同一面を為
す。
【００３９】次にモールドキャビティにせん断減粘性エ
ポキシが注入される。全組立体を約１７０℃、１０００
ｐｓｉｇに約１８０秒間加熱加圧することによって、硬
化が効果的に行われる。注入過程においてエポキシは易
流動性であり、硬化過程中はモールド内に保持され、硬
化してすべてを包むプラスチックマトリックスを形成す
る。この組立体は、実施例１においては、シリコン集積
回路が定位置に保持され、正確に整合され、破損しない
ことを特徴とする。
【００４０】図５は、硬化した全包含プラスチックマト
リックス３９を含む、完成した組立体を示す。シリコン
素子３８の外側部分はプラスチックマトリックスによっ
て覆われない。シリコン集積回路は所定の位置に配置さ
れ、それぞれが薄く、エラストマーの、異方性の、電気
伝導性のコンプライアントな、組立において圧縮される
インターコネクト上におかれているため、自己整合され
る。
【００４１】
【発明の効果】本発明により、以下の利点が得られる。 （ａ）薄く、エラストマーで、導電性で、コンプライア
ントなインターコネクトの使用により、通常１インチ平
方あたり１５０トン以上である成形加工における締め付
け荷重における、もろい集積回路素子の損傷の可能性が
最小となる。 （ｂ）圧縮性で、エラストマーで、異方性で、電気伝導
性のインターコネクトが、配置または整合における多少
の誤差を許容するため、素子を正確に配置または整合す
る必要性は、それほど重要でない。 （ｃ）エラストマーインターコネクトの存在により、モ
ールド内の集積回路の自己整合が可能である。 （ｄ）破損または損傷の可能性を大きくすることなく、
モールドを閉じたときの組立体公差をより粗くすること
が可能である。
【図面の簡単な説明】
【図１】本発明による封入成形電子部品のうち、特に、
リードフレーム、エラストマー、集積回路、および封入
プラスチックの相関を示した断面図である。
【図２】リードフレームを示した図である。
【図３】組立前のリードフレームと構成部品を示した図
である。
【図４】モールド内に包含される前の、組立てられた構
成部品を示した図である。
【図５】集積回路と圧縮性エラストマーを含む組立部品
の、モールドからはずした状態を示した図である。
【符号の説明】
１０ リードフレーム １１ リード線 １２ ダムバー １３ ダムバー １４ レール １５ エラストマー導体ポリマーインターコネクト（Ｅ
ＣＰＩ） １６ 集積回路 １７ モールド １８ 封入プラスチック ３０ リードフレーム ３１ リード線 ３２ ダムバー ３３ ダムバー ３４ リード線内側端部 ３５ ターミナルスロット ３６ 変圧器 ３７ エラストマー ３８ 集積回路 ３９ プラスチックマトリックス

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 上下に二分割される外被モールドキャ
    ビティの下半分に、前記リードフレームを固定するステ
    ップと、 前記リードフレーム上に、第一の面および第二の面を有
    し、第一の面が前記リードフレームに接触する、薄く、
    エラストマーで、異方性で、電気伝導性のコンプライア
    ントなインターコネクトを設置するステップと、 第一および第二の面を有する集積回路の第一の面を、前
    記インターコネクトの第二の面上に設置するステップ
    と、 前記集積回路の第二の面を受容するために適合するキャ
    ビティ壁を有するモールドの上半分を、前記モールドの
    下半分の上に搭載し、前記モールドの上半分が前記集積
    回路と、前記エラストマーで、異方性で、電気伝導性で
    コンプライアントなインターコネクトを圧迫し、それに
    よってインターコネクトが圧縮されて前記集積回路がモ
    ールド内の所定の位置に保持され、前記集積回路の第二
    の面がモールドの上半分のキャビティ壁と同一平面をな
    すステップと、 前記モールドキャビティの内部に、せん断減粘性で熱硬
    化性のプラスチックを流入させるステップと、 前記せん断減粘性、熱硬化性プラスチックを硬化させ、
    それによって、前記集積回路を搭載した前記薄く、エラ
    ストマーで、異方性で、導電性でコンプライアントなイ
    ンターコネクトを支承する前記リードフレームを含む、
    成形電子部品が形成されるステップと、 前記集積回路を搭載した前記薄く、圧縮されたエラスト
    マーで、異方性で、導電性でコンプライアントなインタ
    ーコネクトを支承する前記リードフレームを含む、前記
    成形電子部品を回収するステップを含むことを特徴とす
    る、集積回路が搭載されるリードフレームを含む封入成
    形電子部品の製造方法。
  2. 【請求項２】 前記薄く、エラストマーで、異方性で、
    電気伝導性で、コンプライアントなインターコネクト
    が、シリコンエラストマーであることを特徴とする、請
    求項１記載の方法。
  3. 【請求項３】 前記薄く、エラストマーで、異方性で、
    電気伝導性で、コンプライアントなインターコネクト
    が、カラム状に配置され、インターコネクトの第一およ
    び第二の面の間を電気的に接続する複数の導体粒子を含
    むシリコンエラストマーであることを特徴とする、請求
    項１記載の方法。
  4. 【請求項４】 前記薄く、エラストマーで、異方性で、
    電気伝導性で、コンプライアントなインターコネクト
    が、導電性シリコンエラストマーと非導電性シリコンエ
    ラストマーの交互の層から形成され、前記導電性シリコ
    ンエラストマー層と前記インターコネクトの第一および
    第二の面が接続していることを特徴とする、請求項１記
    載の方法。
  5. 【請求項５】 前記薄く、エラストマーで、異方性で、
    電気伝導性で、コンプライアントなインターコネクト
    が、非導電性シリコンと導電性金属の交互の層から形成
    され、前記金属導電層と前記インターコネクトの第一お
    よび第二の面が接続していることを特徴とする、請求項
    １記載の方法。
  6. 【請求項６】 前記集積回路がシリコンチップであるこ
    とを特徴とする、請求項１記載の方法。
  7. 【請求項７】 前記リードフレームの中央部分から伸
    び、前記リードフレームの端部に隣接する部分で終端す
    る、少なくとも一つのリード線列を含むリードフレーム
    と、 第一の面から第二の面へ厚さ方向に伸びる複数の分離し
    た電気伝導路を含む、薄く、エラストマーで、異方性
    で、電気伝導性で、コンプライアントなインターコネク
    トを含み、前記インターコネクトの第一の面が、前記リ
    ードフレームの中央部分に隣接するリード線と電気的に
    接触しており、前記コンプライアントなエラストマーイ
    ンターコネクトが、その圧縮されない状態に比べ、厚さ
    が薄くなるまで圧縮され、 前記エラストマー上に搭載される、第一および第二の面
    を有する集積回路を含み、前記シリコン集積回路の第一
    の面が前記エラストマーの第二の面と電気的に接触して
    おり、前記集積回路は、その第二の面を除いて、前記封
    入電子部品内に封入され、 第一及び第二の面を有し、前記封入成形部品の第二の面
    と同一平面をなし、露出される前記集積回路の第二の面
    を除き、前記電子素子を包含する成形プラスチック本体
    を含むことを特徴とする、封入成形電子部品。
  8. 【請求項８】 それぞれ前記リードフレームの中央部分
    から主軸に沿って伸び、前記リードフレームの第一およ
    び第二の横方向の端部にそれぞれ隣接する部分で終端す
    る、第一のリード線列と第二のリード線列を含むリード
    フレームと、 第一の面から第二の面へ厚さ方向に伸びる複数の分離し
    た電気伝導路を含む、薄く、エラストマーで、異方性
    で、電気伝導性で、コンプライアントなインターコネク
    トを含み、前記インターコネクトの第一の面が前記リー
    ドフレームと電気的に接触しており、少なくとも一つの
    前記電気伝導路が前記リードフレーム上のリード線と電
    気的に接触しており、前記コンプライアントなエラスト
    マーインターコネクトが、その圧縮されない状態に比
    べ、厚さが薄くくなるまで圧縮され、 前記エラストマー上に搭載され、エラストマーを圧縮す
    る、第一および第二の面を有するシリコン集積回路を含
    み、前記シリコン集積回路の第一の面が前記インターコ
    ネクトの第二の面と接触しており、前記集積回路は、そ
    の第二の面を除いて、前記封入電子部品内に封入され、 第一及び第二の面を有し、前記封入成形部品の第二の面
    と同一平面をなし、露出される前記シリコン集積回路の
    第二の面を除き、前記電子素子を包含する成形プラスチ
    ック本体を含むことを特徴とする、封入成形電子素子。
  9. 【請求項９】 前記集積回路がシリコンチップであるこ
    とを特徴とする、請求項７記載の封入成形電子素子。
JP11073696A 1995-05-01 1996-05-01 封入成形電子部品およびその製造方法 Expired - Fee Related JP3361689B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43159095A 1995-05-01 1995-05-01
US431590 1995-05-01

Publications (2)

Publication Number Publication Date
JPH08306720A true JPH08306720A (ja) 1996-11-22
JP3361689B2 JP3361689B2 (ja) 2003-01-07

Family

ID=23712610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11073696A Expired - Fee Related JP3361689B2 (ja) 1995-05-01 1996-05-01 封入成形電子部品およびその製造方法

Country Status (3)

Country Link
US (1) US5773322A (ja)
JP (1) JP3361689B2 (ja)
KR (1) KR960043135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106322457A (zh) * 2016-09-09 2017-01-11 深圳拓邦股份有限公司 一种电磁灶

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US6040205A (en) * 1997-08-05 2000-03-21 Micron Technology, Inc. Apparatus and method for controlling the depth of immersion of a semiconductor element in an exposed surface of a viscous fluid
US6013535A (en) 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
US6110761A (en) 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6204093B1 (en) 1997-08-21 2001-03-20 Micron Technology, Inc. Method and apparatus for applying viscous materials to a lead frame
US6336973B1 (en) * 1997-08-05 2002-01-08 Micron Technology, Inc. Apparatus and method for modifying the configuration of an exposed surface of a viscous fluid
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6097087A (en) 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
DE10058622A1 (de) * 2000-11-15 2002-05-29 Vishay Semiconductor Gmbh Gemouldetes elektronisches Bauelement
DE10058608A1 (de) 2000-11-25 2002-05-29 Vishay Semiconductor Gmbh Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden
EP1220309A1 (en) * 2000-12-28 2002-07-03 STMicroelectronics S.r.l. Manufacturing method of an electronic device package
US6748650B2 (en) * 2001-06-27 2004-06-15 Visteon Global Technologies, Inc. Method for making a circuit assembly having an integral frame
US6818155B2 (en) * 2002-01-02 2004-11-16 Intel Corporation Attaching components to a printed circuit card
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US20070132073A1 (en) * 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
WO2014028825A1 (en) * 2012-08-16 2014-02-20 Bayer Intellectual Property Gmbh Rolled and compliant dielectric elastomer actuators
CN105990297A (zh) * 2015-01-28 2016-10-05 苏州普福斯信息科技有限公司 不对等模腔配合无下沉导线框的结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419640A (en) * 1979-12-17 1983-12-06 Omron Tateisi Electronics Co. Unitary contact-terminal blades integrally formed in a molded base
US4838347A (en) * 1987-07-02 1989-06-13 American Telephone And Telegraph Company At&T Bell Laboratories Thermal conductor assembly
JPH0737159Y2 (ja) * 1990-04-26 1995-08-23 ホシデン株式会社 メモリカードコネクタ
US5140405A (en) * 1990-08-30 1992-08-18 Micron Technology, Inc. Semiconductor assembly utilizing elastomeric single axis conductive interconnect
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
US5155302A (en) * 1991-06-24 1992-10-13 At&T Bell Laboratories Electronic device interconnection techniques
US5300808A (en) * 1992-05-04 1994-04-05 Motorola, Inc. EPROM package and method of optically erasing
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106322457A (zh) * 2016-09-09 2017-01-11 深圳拓邦股份有限公司 一种电磁灶

Also Published As

Publication number Publication date
KR960043135A (ko) 1996-12-23
US5773322A (en) 1998-06-30
JP3361689B2 (ja) 2003-01-07

Similar Documents

Publication Publication Date Title
JP3361689B2 (ja) 封入成形電子部品およびその製造方法
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US20030030131A1 (en) Semiconductor package apparatus and method
US20020006718A1 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US20030211660A1 (en) BOC BGA package for die with I-shaped bond pad layout
JP3194917B2 (ja) 樹脂封止方法
US20030148557A1 (en) BOC BGA package for die with I-shaped bond pad layout
US20090102034A1 (en) Packaged Microchip with Spacer for Mitigating Electrical Leakage Between Components
US6333211B1 (en) Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps
KR101665963B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6407333B1 (en) Wafer level packaging
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
CN100411156C (zh) 树脂密封型半导体装置及其制造方法
JPH06252316A (ja) リードフレーム上へのプラスチック部材の形成方法
US6475827B1 (en) Method for making a semiconductor package having improved defect testing and increased production yield
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US9437517B2 (en) Semiconductor apparatus including a heat dissipating member
US8105871B2 (en) Semiconductor device and manufacturing method of the same
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
EP0430204B1 (en) Plastic mould type semiconductor device
JP2696532B2 (ja) 半導体装置およびその製造方法
CN217334014U (zh) 半导体器件
JPH05136207A (ja) 半導体装置およびその製造方法
JP2000150707A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees