JPH06252316A - リードフレーム上へのプラスチック部材の形成方法 - Google Patents

リードフレーム上へのプラスチック部材の形成方法

Info

Publication number
JPH06252316A
JPH06252316A JP4188870A JP18887092A JPH06252316A JP H06252316 A JPH06252316 A JP H06252316A JP 4188870 A JP4188870 A JP 4188870A JP 18887092 A JP18887092 A JP 18887092A JP H06252316 A JPH06252316 A JP H06252316A
Authority
JP
Japan
Prior art keywords
lead
dam member
plastic
leads
intermediate dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4188870A
Other languages
English (en)
Other versions
JP2558413B2 (ja
Inventor
Ranjit Biswas
ビスワス ランジット
Michael A Zimmerman
エー．ジマーマン マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH06252316A publication Critical patent/JPH06252316A/ja
Application granted granted Critical
Publication of JP2558413B2 publication Critical patent/JP2558413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ハンダ接続点にかかる応力を最小化してリー
ドの平面性を保持し、組立の間、プラスチックにクラッ
ク及び割れが生じないようにしてリードフレーム上へプ
ラスチック部材を形成する方法を提供する。 【構成】 外端部３６と内端部４２を有し、並列配置さ
れた複数のリードを有するリードフレーム上にプラスチ
ック部材を形成する。リードの間の、リードの外端部３
６と内端部４２との間に第１中間ダム部材３８を配置す
る。リードの間の、リードの第１中間ダム部材３８と内
端部４２との間に第２中間ダム部材４０を配置する。第
１中間ダム部材３８と第２中間ダム部材４０は、リード
を、外端部３６と内端部４２と中央部４４とに分割する
ように配置される。中央部４４をプラスチックモールド
材料内にカプセル化する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン素子用のリー
ドフレームに関し、特に、シリコン素子をプリント回路
基板のような高次レベルの相互接続の大きなリード間隔
で物理的に支持し、電気的に接続するための金属製リー
ドフレームに関する。
【０００２】
【従来の技術】シリコン素子は、しばしばプラスチック
モールド材料内にカプセル化される。このプラスチック
材料内に埋め込まれた電気導体は、リードを介して、外
部導体に接続される。このリードは、材料をパンチング
して形成され、通常リードフレームと称されている。さ
らに、リードの実装密度が高くなると、エッチングによ
り形成されることもある。このような集積回路をパッケ
ージする方法として、「ポストモールド」と「プレモー
ルド」の二つの方法がある。
【０００３】「ポストモールド」のプロセスでは、リー
ドフレームは、その全体が熱硬化性プラスチックモール
ド材料によりカプセル化される。この熱硬化性プラスチ
ックモールド材料は、シリコン素子、接続ワイヤ、リー
ドなどにストレスを生成させ、そのため、素子を破壊し
たりして、歩留まりを悪化させる。一方、「プレモール
ド」の方法では、リードフレームの周囲にプラスチック
リングがモールドされ、このモールドされたリードフレ
ームにシリコン素子が接続され、その上にカバーが付け
られ、パッケージが形成される。この方法では、プラス
チックモールド材料はシリコン素子やワイヤバンドの上
には流れない。
【０００４】上記のいずれのパッケージの方法において
も、パッケージが形成された後、複数のリードを同一平
面に維持することが重要である。ポストモールドのパッ
ケージにおいては、パッケージを形成するためのプラス
チックモールド材料としては熱硬化性プラスチックが使
用されるが、その量が充分に多いために、熱による収縮
は均一であり、最終形状の複数のリードの同一平面性が
保たれる。一方、プレモールドのパッケージにおいて
は、プラスチックモールド材料として熱可塑性プラスチ
ック材料が使用され、この場合、収縮する際に比較的大
きなストレスが加わり、過度に歪むことがある。このよ
うな過度の歪みはリードフレームを歪ませ、プリント回
路基板にリードフレームを接続するのに不都合である。
【０００５】
【発明が解決しようとする課題】本発明の目的は、プレ
モールドでパッケージするリードフレームにおいて、ハ
ンダ接続点にかかる応力を最小化してリードの平面性を
保持し、組立の間、プラスチックにクラック及び割れが
生じないようにしてリードフレーム上へプラスチック部
材を形成する方法を提供することである。
【０００６】
【課題を解決するための手段】本発明のプレモールドの
パッケージにおいては、液晶ポリマプラスチック部材が
金属リードフレームの上にモールドされる。このプラス
チック部材は熱可塑性異方性材料で、プラスチック部材
の長手方向に流路方向を有し、プラスチック部材の端部
の短い方向に流路の直交方向を有する。リードフレーム
上のダム部材によってモールドプロセスの間、モールド
キャビティ内にプラスチックモールド材料が保持され
る。パドルゲートによってプラスチック部材内に溶接ラ
インを形成することが阻止される。このモールドプロセ
スの終了後、ダム部材はリードフレームから削り取ら
れ、個別のリードが形成される。
【０００７】
【実施例】図１は、従来のポストモールド型の半導体素
子を表す。この半導体素子はセラミック部材に支持さ
れ、リードフレームのリードに接続され、プラスチック
モールド材料にカプセル化されたものである。シリコン
素子１０はセラミック部材１２に伝熱性接着剤１４によ
り接合される。セラミック部材１２はシリコン素子１０
と図２のリードフレーム２４との電気的接続を形成する
導電性パスを支持する。ワイヤバンド１６はシリコン素
子１０の上の接合パッドをセラミック部材１２の上の導
電性パスに電気的に接続する。セラミック部材１２の上
の導電性パスもリードフレーム２４のリード１８の内端
部に電気的に接続される。セラミック部材１２とシリコ
ン素子１０とワイヤバンド１６とリード１８の内部はそ
れらの支持体と絶縁体を提供するプラスチックモールド
材料２０内に埋め込まれる。
【０００８】図２は、セラミック部材１２とワイヤバン
ド１６が接続される前のリードフレーム２４を表す。こ
のリードフレーム２４は、銅、あるいは、銅合金のよう
な金属シートであり、打ち抜かれ、あるいは、エッチン
グされて、内端部２６と外端部２８を有する複数のリー
ド１８の四角形のアレイが形成されている。外端部２８
は外部支持フレーム部材２９に固着され、この外部支持
フレーム部材２９は、リード１８の内端部２６がセラミ
ック部材１２とワイヤバンド１６に接続され、この組み
立て体がプラスチックモールド材料にカプセル化される
後まで、リード１８を互いに所定の位置に保持する。こ
のモールドプロセスの後、外部支持フレーム部材２９は
リード１８から取り除かれ、リード１８の外端部２３は
その最終形状に成形される。このリード１８はシリコン
素子から熱を取り去る通路を提供するため、素子の特性
に直接的な影響を与える。
【０００９】図３は本発明のリードフレームを表す。こ
のリードフレーム３０は、銅、または、銅合金のような
導電性材料から形成されており、打ち抜かれ、あるい
は、エッチングされて、複数のリード３２の四角形のア
レイが形成されている。このリード３２は、外部支持フ
レーム部材３４と、外端部３６と、第１中間ダム部材３
８と、第２中間ダム部材４０と、第１中間ダム部材３８
と第２中間ダム部材４０との間に配置される中央部４４
と、内端部４２とからなる。
【００１０】このリードフレーム３０の上にプラスチッ
ク部材が形成されて、第１中間ダム部材３８から第２中
間ダム部材４０までの間の中央部４４をカプセル化し
て、内端部４２を完全に取り囲む。内端部４２を取り囲
むように形成されたプラスチック材料は、これらの構造
物に剛性を与え、リードの平面性を保つ。このリード
が、組み立て中、あるいは、組み立て後に歪み、平面性
が失われると、プリント回路基板へのハンダ付けが適切
に行われない。
【００１１】このプラスチック材料の応力および歪み
は、モールド作業中に発生するストレスに起因する。熱
可塑性材料のモールドにおいては、溶融プラスチックは
その凝固点よりも低い温度に設定された型の中に導入さ
れる。そのため、この型が完全に充填された後、そのプ
ラスチック材料は急速に固化する。しかし、型を充填し
ている途中において、型に接触している材料が固化し、
薄い層が形成される。これら薄い層は、それが厚すぎた
り、あるいは、非対称であると、プラスチック部材、あ
るいは、リードが捻れたり、歪んだりする原因となる。
そのため、モールドプロセスにおいては、モールド装置
は、そのような薄い層が形成されるのを防ぐように設計
されなければならない。以上のことから分かることは、
モールド材料を型内に高速で導入しなければならないと
いうことである。しかし、この高速導入は型のゲートか
ら穴にプラスチック材料が流れる際に過度の剪断力を発
生させる。この過度の剪断力は材料を劣化させるので避
けなければならない。
【００１２】リードの中央部４４の部分をカプセル化す
るために、リードフレーム３０が型内に配置され、約１
００℃ないし３５０℃の温度に保持される。その後、プ
ラスチック材料がこの型内に注入され、リードフレーム
３０の中央部４４をカプセル化する。このプラスチック
材料は固化すると縮み、この縮み量が加熱された時の膨
張量に等しくない場合には、応力に起因する歪みがリー
ドフレームに導入される。従って、プラスチック材料と
しては、それが残留初期応力の影響下でも、歪んだり、
歪んたりしないような材料を選択しなければならない。
【００１３】上述した性能を有するプラスチック材料
は、異方性プラスチック材料で、例えば、液晶ポリマレ
ジンＸＹＤＡＲ（登録商標）Ｇ−３３０で、アムコ・パ
フォーマンス・プロダクト社（Ａｍｏｃｏ Ｐｅｒｆｏ
ｒｍａｎｃｅ Ｐｒｏｄｕｃｔｓ）から市販されてい
る。
【００１４】この場合、異方性プラスチック材料とは、
方向によってその特性が異なるものを意味する。この材
料では、プラスチックモールド材料が型内のリードフレ
ームを横切るように流れるにつれて、型のゲート位置に
よっては流路方向とその直交方向とが規定される。高温
材料はポリマに熱膨張係数（ＣＴＥ）を低下させるガラ
ス材料または鉱物を添加することによって得られる。前
記のＸＹＤＡＲ（登録商標）Ｇ−３３０は、３０％のガ
ラス充填材料であり、流路方向のＣＴＥは７ｐｐｍ／℃
で、直交方向のＣＴＥは約１００ｐｐｍ／℃である。ち
なみに、銅製のリードフレームのＣＴＥは約１９ｐｐｍ
／℃である。ＣＴＥのこの差により、プラスチック部材
と銅製のリードフレームにおける残留応力が形成され
る。この残留応力は、プラスチック材料が高温でモール
ドされ、室温まで冷却された時には重要である。
【００１５】図３において、プラスチック流体の入口で
あるダイツールのゲートの位置はリードフレームのコー
ナーにあり、それゆえ、形成中のプラスチックフレーム
部材のコーナーにある。このダイツールはクランプされ
て、第１中間ダム部材３８と第２中間ダム部材４０を覆
う。リードの中央部４４はダイツールのモールドキャビ
ティー内に配置される。プラスチック材料をダイキャビ
ティー内に導入するダイツールのゲートは、ダイツール
のコーナー、すなわち、リードフレーム３０のコーナー
に配置される。このために、プラスチック材料がダイキ
ャビティー内に入る時に、そのプラスチック材料は二つ
の流れに分離される。
【００１６】各流れは近くのリードアレイのリードの中
央部４４を越えて流れ、急激に曲がり、遠隔のリードア
レイのリードの中央部４４を越えて流れる。この一つの
流れは、導入ゲートの配置されたコーナーに対向するリ
ードフレームのコーナーで合流する。この導入ゲートの
配置は、リードフレームの片側、あるいは、両側からプ
ラスチック材料が導入されるように行われる。
【００１７】いずれの場合においても、隣接するリード
の間に開口４３が存在するために、プラスチック材料
は、四角形のリードフレームの各辺のアレイに沿って、
均一にバランスよく流れる。この結果形成されたプラス
チック部材の流路の方向に沿った主方向の膨張係数は、
内端部４２の端部に固着されるセラミック部材１２のそ
れとほぼ等しい。かくして、セラミック部材１２が内端
部４２の端部に接続される部分のストレスは減少する。
流路の方向に直交する方向の寸法は小さいために、ハン
ダ接合点にはストレスはほとんど加わらない。
【００１８】プラスチック部材をリードフレームの中央
部４４の上にモールドする間、このプラスチック材料は
一つのコーナーから導入され、二つの流れに分離し、そ
の後対向するコーナーで合流する。遠端コーナーにおい
て、二つの流れが合流する点はウェルドラインと称され
る。このウェルドラインはウェルドラインに隣接するベ
ース材料よりも弱く、それゆえ、リードフレームの整形
プロセスの間、モールドプラスチック部材はこのウェル
ドラインでひび割れを起こしやすいので、ウェルドライ
ンの形成は避けなければならない。このウェルドライン
の形成を避ける目的で、モールドキャビティーの充填部
分の最後にパドルゲートが設けられる。
【００１９】この実施例では、パドルゲートは導入ゲー
トの反対側のリードフレームのコーナーに設けられる。
このパドルゲートの存在により、少量のプラスチック材
料が形成中のプラスチック部材の一部ではない小さいな
リザバ内に流入する。従って、最弱点であるウェルドラ
インはモールドキャビティー外に押し出され、パドルゲ
ートリザバ内に形成される。このパドルゲートリザバ
は、モールド後、形成されたプラスチック部材から取り
除かれるように設計される。
【００２０】充分な速度でモールドキャビティーを充填
するのに必要な充填圧力を得るために、このモールドキ
ャビティーはシールされ、モールドプロセスの間、プラ
スチックモールド材料がリードフレームのリードの上に
リークしないようにされる。このシールは、第１中間ダ
ム部材３８、第２中間ダム部材４０によって得られる。
この第１中間ダム部材３８、第２中間ダム部材４０は、
リードフレームの様々なリードを結合し、モールドツー
ルに対し、平らなシーリング表面を提供する。このモー
ルドプロセスの間、プラスチック材料は各リードの中央
部４４をカプセル化し、リードの中央部４４の間の開口
４３を完全に充填する。モールドプロセスの後、第１中
間ダム部材３８、第２中間ダム部材４０は、切断工具に
よって、各リードの間で充分に削り取られ、独立したリ
ードを有するリードフレームを提供する。この時点で、
外部支持フレーム部材３４はリードの外端部３６から取
り除かれる。そして、このリードは、Ｊ型、ガルウィン
グ型に整形される。この作業の間に、リードの内端部４
２を囲むプラスチックフレームが、クラックの原因とな
る大きなストレスにさらされる。
【００２１】図４は、リードの内端部を囲むようにモー
ルドされたフレームを有するリードフレームを用いた組
立体の断面図である。モールドされたプラスチックフレ
ームは、リードの一部をカプセル化し、熱拡散用部材を
収納する上部ステップ７０と、シリコン素子とワイヤボ
ンドを保護するカバー７４を取り付ける下部ステップ７
２を有する。場合によっては、この組立体は、カバー７
４の存否には無関係に、カプセル化可能である。なお、
特許請求の範囲に記載した参照番号は、発明の容易なる
理解のためのもので、その範囲を制限するよう解釈され
るべきものではない。
【００２２】
【発明の効果】以上述べたごとく、本発明のリードフレ
ーム上へのプラスチック部材の形成方法によれば、プラ
スチックをモールドする間、およびその後において、リ
ードの平面性を保持でき、モールドプラスチック部材が
ひび割れることはない。
【図面の簡単な説明】
【図１】従来のポストモールド型の半導体素子を示す断
面図である。
【図２】従来のリードフレームを示す平面図である。
【図３】本発明のリードフレームの一実施例を示す図で
あり、プラスチックモールド部材が形成される前の第１
中間ダム部材３８、第２中間ダム部材４０を有するリー
ドフレームの平面図である。
【図４】本発明によってモールドされたリードフレーム
を用いたシリコン素子の組立体の一実施例を示す断面図
である。
【符号の説明】
１０ シリコン素子 １２ セラミック部材 １４ 伝熱性接着剤 １６ ワイヤバンド １８ リード ２０ プラスチックモールド材料 ２４ リードフレーム ２６ 内端部 ２８ 外端部 ２９ 外部支持フレーム部材 ３０ リードフレーム ３２ リード ３４ 外部支持フレーム部材 ３６ 外端部 ３８ 第１中間ダム部材 ４０ 第２中間ダム部材 ４２ 内端部 ４３ 開口 ４４ 中央部 ７０ 上部ステップ ７２ 下部ステップ ７４ カバー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｌ 31:34 4Ｆ (72)発明者 ランジット ビスワス アメリカ合衆国 01886 マサチューセッ ツ ウエストフォード、ミドー レーン ５ (72)発明者 マイケル エー．ジマーマン アメリカ合衆国 01845 マサチューセッ ツ ノース アンドーヴァー、ジョンソン サークル 75

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 外端部（３６）と内端部（４２）を有
    し、並列配置された複数のリードを有するリードフレー
    ム上にプラスチック部材を形成する方法において、 前記リードの間の、前記リードの外端部（３６）と内端
    部（４２）との間に第１中間ダム部材（３８）を配置す
    るステップと、 前記リードの間の、前記リードの第１中間ダム部材（３
    ８）と内端部（４２）との間に第２中間ダム部材（４
    ０）を配置するステップとを有し、 前記第１中間ダム部材（３８）と第２中間ダム部材（４
    ０）は、前記リードを、外端部（３６）と、内端部（４
    ２）と、中央部（４４）とに分割するように配置され、 さらに、前記中央部（４４）をプラスチックモールド材
    料内にカプセル化するステップ、 を有することを特徴とするリードフレーム上へのプラス
    チック部材の形成方法。
  2. 【請求項２】 前記プラスチックモールド材料は液晶ポ
    リマを含むことを特徴とする請求項１の方法。
  3. 【請求項３】 前記液晶ポリマは異方性熱可塑性材料で
    あることを特徴とする請求項１の方法。
  4. 【請求項４】 前記プラスチックモールド材料を、第１
    中間ダム部材（３８）と第２中間ダム部材（４０）の間
    で並列に並んた第１の端部リードから最終の端部リード
    に順次流れるようにさせるステップを、 含むことを特徴とする請求項２の方法。
  5. 【請求項５】 前記プラスチックモールド材料の流路方
    向の熱膨張係数は前記リードに結合されるセラミック部
    材の熱膨張係数にほぼ等しく、 前記プラスチックモールド材料の前記流路方向に直交す
    る方向の熱膨張係数は、前記セラミック材料の熱膨張係
    数には等しくないことを特徴とする請求項４の方法。
  6. 【請求項６】 前記モールドプラスチック材料の先端
    は、前記最終の端部リードを越えてパドルゲートまで流
    れるようにさせるステップ、 を含むことを特徴とする請求項４の方法。
  7. 【請求項７】 前記リードの間から、前記第１中間ダム
    部材（３８）と前記第２中間ダム部材（４０）を削り取
    り、これにより、リードを互いに絶縁させるステップを
    含むことを特徴とする請求項６の方法。
  8. 【請求項８】 各リードが外端部（３６）と内端部（４
    ２）とを有する複数のリードが、第１乃至第４の複数の
    リード群として四角形を形成するように並列に配置され
    てなるリードフレーム上にプラスチック部材を形成する
    方法において、 前記第１乃至第４の複数のリード群の外端部（３６）と
    内端部（４２）との間に第１中間ダム部材（３８）を配
    置するステップと、 前記第１乃至第４の複数のリード群の前記第１中間ダム
    部材（３８）と内端部（４２）との間に第２中間ダム部
    材（４０）を配置するステップとを有し、 前記第１中間ダム部材（３８）と第２中間ダム部材（４
    ０）は、前記第１乃至第４の複数のリード群のリード
    を、外端部（３６）と、内端部（４２）と、中央部（４
    ４）とに分割するように配置され、 前記中央部（４４）をプラスチックモールド材料内にカ
    プセル化するために、このモールド材料を、前記四角形
    の第１のコーナーから二つのパスを通って、対向するコ
    ーナーに流すステップと、 前記対向するコーナーを通って、パドルゲートまで前記
    プラスチックモールド材料を流すために、前記二つのパ
    スの先端を前記対向するコーナーで合流させるようにス
    テップ、 を有することを特徴とするリードフレーム上へのプラス
    チック部材の形成方法。
JP4188870A 1991-06-27 1992-06-24 リードフレーム上へのプラスチック部材の形成方法 Expired - Fee Related JP2558413B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US722069 1991-06-27
US07/722,069 US5213748A (en) 1991-06-27 1991-06-27 Method of molding a thermoplastic ring onto a leadframe

Publications (2)

Publication Number Publication Date
JPH06252316A true JPH06252316A (ja) 1994-09-09
JP2558413B2 JP2558413B2 (ja) 1996-11-27

Family

ID=24900399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4188870A Expired - Fee Related JP2558413B2 (ja) 1991-06-27 1992-06-24 リードフレーム上へのプラスチック部材の形成方法

Country Status (3)

Country Link
US (1) US5213748A (ja)
EP (1) EP0520679A3 (ja)
JP (1) JP2558413B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117918A (ja) * 2015-12-24 2017-06-29 株式会社デンソー 回路基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
WO1995000973A1 (en) * 1993-06-23 1995-01-05 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
DE19530577B4 (de) * 1995-08-19 2005-03-10 Conti Temic Microelectronic Gehäuse für mikroelektronische Bauelemente und Verfahren zu seiner Herstellung
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
US5894173A (en) * 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
US6022583A (en) * 1997-12-16 2000-02-08 Nordson Corporation Method of encapsulating a wire bonded die
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
DE10352079A1 (de) * 2003-11-08 2005-06-02 Robert Bosch Gmbh Elektromotor, sowie Verfahren zur Herstellung eines solchen
DE102004050178B3 (de) * 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US20060266446A1 (en) * 2005-05-25 2006-11-30 Osenbach John W Whisker-free electronic structures
EP1960203A4 (en) * 2005-12-05 2013-04-10 Zamtec Ltd SELF-REFERENCING PRINT HEAD ASSEMBLY
US7465033B2 (en) * 2005-12-05 2008-12-16 Silverbrook Research Ptv Ltd Self-referencing printhead assembly
US7800207B2 (en) * 2007-10-17 2010-09-21 Fairchild Semiconductor Corporation Method for connecting a die attach pad to a lead frame and product thereof
US8946875B2 (en) 2012-01-20 2015-02-03 Intersil Americas LLC Packaged semiconductor devices including pre-molded lead-frame structures, and related methods and systems
US8796052B2 (en) 2012-02-24 2014-08-05 Intersil Americas LLC Optoelectronic apparatuses with post-molded reflector cups and methods for manufacturing the same
CN109427698B (zh) 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932139A (ja) * 1982-08-18 1984-02-21 Toshiba Corp 半導体樹脂封止用金型
JPH01226170A (ja) * 1988-03-07 1989-09-08 Fuji Electric Co Ltd 中空パッケージ型半導体装置の組立方法
JPH02109343A (ja) * 1988-10-18 1990-04-23 T & K Internatl Kenkyusho:Kk 電子部品の樹脂封止成形方法及び装置
JPH02133932A (ja) * 1988-11-14 1990-05-23 Polyplastics Co プレモールドパッケージとその製造方法
JPH0395258A (ja) * 1989-09-08 1991-04-19 Tosoh Corp 芳香族ポリエステル樹脂組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341647A (en) * 1963-10-14 1967-09-12 Federal Mogul Corp Method and apparatus for making dual-lip seals
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4632798A (en) * 1983-07-27 1986-12-30 Celanese Corporation Encapsulation of electronic components with anisotropic thermoplastic polymers
JPS62500338A (ja) * 1984-09-27 1987-02-05 モトロ−ラ・インコ−ポレ−テッド 支持リ−ドの改良された構造をもつリ−ドフレ−ムおよびこれを用いる半導体装置
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
US4778635A (en) * 1987-09-18 1988-10-18 American Telephone And Telegraph Company Method and apparatus for fabricating anisotropically conductive material
US4859632A (en) * 1987-12-28 1989-08-22 Siemens Corporate Research And Support, Inc. Method for manufacturing the same
US4837184A (en) * 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932139A (ja) * 1982-08-18 1984-02-21 Toshiba Corp 半導体樹脂封止用金型
JPH01226170A (ja) * 1988-03-07 1989-09-08 Fuji Electric Co Ltd 中空パッケージ型半導体装置の組立方法
JPH02109343A (ja) * 1988-10-18 1990-04-23 T & K Internatl Kenkyusho:Kk 電子部品の樹脂封止成形方法及び装置
JPH02133932A (ja) * 1988-11-14 1990-05-23 Polyplastics Co プレモールドパッケージとその製造方法
JPH0395258A (ja) * 1989-09-08 1991-04-19 Tosoh Corp 芳香族ポリエステル樹脂組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117918A (ja) * 2015-12-24 2017-06-29 株式会社デンソー 回路基板

Also Published As

Publication number Publication date
EP0520679A2 (en) 1992-12-30
US5213748A (en) 1993-05-25
JP2558413B2 (ja) 1996-11-27
EP0520679A3 (en) 1993-06-16

Similar Documents

Publication Publication Date Title
JP2558413B2 (ja) リードフレーム上へのプラスチック部材の形成方法
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
US6287503B1 (en) Method for encasing array packages
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
US4012766A (en) Semiconductor package and method of manufacture thereof
US5270262A (en) O-ring package
JP3194917B2 (ja) 樹脂封止方法
KR20040089685A (ko) 스택 다이 반도체 장치
JPH08255860A (ja) リードフレームおよびリードフレームを形成する方法
JPH0590319A (ja) 半導体デバイスを封止する方法および装置
US5252783A (en) Semiconductor package
US5700723A (en) Method of packaging an integrated circuit
US5289033A (en) Packaging of semiconductor chips with resin
US5214846A (en) Packaging of semiconductor chips
JPH04102338A (ja) 樹脂封止型半導体装置の製造方法及び製造装置
US5885852A (en) Packaged semiconductor device having a flange at its side surface and its manufacturing method
US6696750B1 (en) Semiconductor package with heat dissipating structure
EP0430204B1 (en) Plastic mould type semiconductor device
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
JPH04340751A (ja) 樹脂封止型半導体装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JP2555931B2 (ja) 半導体装置の製造方法
CN217334014U (zh) 半导体器件
JPS62150834A (ja) 半導体装置樹脂成形方法および樹脂成形装置
EP0484772A2 (en) Semiconductor package and method of fabrication

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees