KR20040089685A - 스택 다이 반도체 장치 - Google Patents

스택 다이 반도체 장치 Download PDF

Info

Publication number
KR20040089685A
KR20040089685A KR10-2004-7013484A KR20047013484A KR20040089685A KR 20040089685 A KR20040089685 A KR 20040089685A KR 20047013484 A KR20047013484 A KR 20047013484A KR 20040089685 A KR20040089685 A KR 20040089685A
Authority
KR
South Korea
Prior art keywords
die
lower die
base carrier
adhesive material
wires
Prior art date
Application number
KR10-2004-7013484A
Other languages
English (en)
Inventor
로와이위
아리핀아즈할빈
티우콩비
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20040089685A publication Critical patent/KR20040089685A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

스택 다중-칩 패키지(100)는 상위 면(108) 및 하위 면(110)을 가진 베이스 캐리어(102)를 가지는데, 하위 집적 회로 다이(104)는 베이스 캐리어 상위 면(108)에 부착된 하위 표면(112) 및 대향 상위 표면(114)을 가진다. 상위 표면(114)은 복수의 제 1 본딩 패드들을 포함하는 주변 영역 및 중심 영역(120)을 가진다. 비드(124)는 주변 영역과 중심 영역(120)간의 하위 다이(104)의 상위 표면상에 형성된다. 하위 표면을 가지는 상위 집적 회로 다이(106)는 하위 다이(104)위에 위치하고 상위 다이(106)의 하위 표면은 비드(124)를 통해 하위 다이(104)의 상위 표면(114)에 부착된다. 비드(124)는 하위 다이(104)와 상위 다이(106)간의 미리 결정된 간격을 유지하여 하위 다이(104)를 베이스 캐리어(102)에 접속하는 제 1 배선들의 배선 결합들은 상위 다이(106)가 하위 다이(104)에 부착될 때, 손상되지 않는다.

Description

스택 다이 반도체 장치{Stacked die semiconductor device}
집적 회로 다이(integrated circuit die; IC die)는 실리콘 웨이퍼와 같은 반도체 웨이퍼 상에 형성된 작은 장치이다. 그와 같은 다이는 일반적으로 웨이퍼로부터 잘리고 상호 접속 재분배를 위해 베이스 캐리어에 부착된다. 다이 상의 본딩 패드들은 그때 배선 결합을 통해 캐리어 상의 리드들에 접속된다. 다이 및 배선 결합들은 보호 재료로 밀봉되어 패키지가 형성된다. 패키지에 밀봉된 리드들은 캐리어내의 도체들의 네트워크에 재분배되고 패키지 밖의 터미널 포인트들의 어레이에서 말단이다. 패키지 형태들에 의존하여, 이런 터미널 포인트들은 TSOP 내와 같이 as-is로 사용되어 질 수 있고, 볼 그리드 어레이(BGA)에 대한 구형 땜납 볼들을 부착하는 것과 같은 다르게 처리될 수 있다. 터미널 포인트들은 인쇄 회로 기판 상에서와 같이 전기적으로 다른 회로들에 접속되는 다이를 허용한다. 다음의 예들에서, MAPBGA는 이 글에서 개시된 본 발명을 도시한다.
패키지는 회로 기판 상에 더 이상의 공간을 차지하지 않도록 패키지의 영역을 증가시키지 않으면서 패키지내의 회로의 총량을 증가시킬 목적으로, 제조업자들은 단일 패키지내의 2개 이상의 다이를 스택(stack)하고 있다. 그와 같은 장치들은 때때로 스택 다중-칩 패키지들로 언급된다. 도 1은 제 1 종래 스택 다중-칩 패키지(10)를 도시한다. 패키지(10)는 제 1 접착 층(16)으로 베이스 캐리어(14)(이 예에서, MAPBGA 기판)에 부착된 제 1 또는 하위 다이(12)를 포함한다. 제 2 또는 상위 다이(18)는 제 1 접착 층(16)과 유사한 제 2 접착 층(20)으로 하위 다이(12)에 부착된다. 하위 또는 상위 다이들(12, 18)은 배선결합을 통해 각각 배선들(22, 24)로 베이스 캐리어(14)에 전기적으로 접속된다. 터미널들(26), 이 경우에는 구형 땜납 볼 터미널들은 베이스 캐리어(14)의 네트워크 또는 재분배 층(도시 생략)에 접속된다. 하위 및 상위 다이들(12, 18) 및 배선들(22, 24)은 수지(28)로 밀봉되어, 스택 다중-칩 패키지(10)를 형성한다. 하위 다이(12)를 베이스 캐리어(14)의 리드들에 배선결합 되는 것을 허용하기 위해, 상위 다이(18)는 하위 다이(12)보다 더 작아야만 한다.
도 2는 제 2 종래 스택 다중-칩 패키지(30)를 도시한다. 제 2 패키지(30)는 제 1 접착 층(36)으로 베이스 캐리어 또는 기판(34)에 부착된 제 1 또는 하위 다이(32)를 포함한다. 하위 다이(32) 상의 본딩 패드들은 배선 결합을 통해 제 1 배선들(38)로 기판(34) 상의 리드들에 전기적으로 접속된다. 일반적으로 원 실리콘(bare silicon)으로 만들어진 스페이서(spacer)(40)는 제 2 접착 층(42)으로 하위 다이(32)에 부착된다. 제 3 또는 상위 다이(44)는 제 3 접착 층(46)으로 스페이서(40)에 부착된다.
상위 다이(44)는 하위 다이(32)보다 더 크거나 또는 거의 같은 크기이다. 그와 같은 상황에서, 상위 또는 하위 다이들(32, 44)이 도 1에서 도시되는 것처럼 부착된다면(예컨대, 스페이서(40)없이) 하위 다이(32)의 배선결합은 불가능하다. 하지만, 도면에서 도시되는 것처럼, 스페이서(40)는 하위 다이(32)보다 더 작아서 하위 다이(32)는 지장 없이 배선결합 될 수 있다. 그래서 상위 다이(44) 상의 본딩 패드들은 배선결합을 통해 제 2 배선들(48)로 기판(34)에 전기적으로 접속된다.
스페이서(40) 및 제 2 및 제 3 접착 층들(42, 46)의 총 두께는 상위 다이(44)가 스페이서(40)에 부착될 때, 하위 다이(32)에 접속된 배선들(38)이 어지럽지 않도록 또한 충분히 커야 한다. 구형 땜납 볼 터미널들(50)은 기판(34)의 배선 층(도시 생략)에 접속된다. 하위 다이(32), 상위 다이(44), 스페이서(40) 및 배선들(38, 48)은 수지(52)로 밀봉되고, 그 결과 스택 다중-칩 패키지(30)를 형성한다. 이 해결책이 2개의 다이가 거의 같은 크기로 함께 패키지 되도록 허용하는 동안, 스페이서(40)는 처리 선행 시간, 비용 및 패키지(30)의 크기(높이)를 증가시킨다.
발생된 패키지의 크기를 과도하게 증가시키지 않고 스페이서의 요청 없이 단일 패키지에서 2개 이상의 단일 크기 또는 더 큰 상위 다이를 스택 할 수 있는 것이 바람직하다.
본 발명은 집적 회로들, 집적 회로들을 패키지하는 방법 및 특히 스택 다중-칩 패키지 형 집적회로들에 관한 것이다.
하기의 본 발명의 상세한 설명과 앞선 요약은 첨부된 도면과 함께 읽을 때 더 잘 이해될 것이다. 본 발명을 도시할 목적으로, 현재 언급된 실시예들이 도면들에 도시된다. 하지만, 본 발명은 도시된 정확한 장치들 및 수단들에 한정되지 않는 것을 알아야 한다.
도 1은 제 1 종래 스택 다중-칩 패키지의 확대된 측면도.
도 2는 제 2 종래 스택 다중-칩 패키지의 확대된 측면도.
도 3은 본 발명의 제 1 실시예에 따라서 스택 다중-칩 패키지의 확대된 측면도.
도 4는 도 3의 스택 다중-칩 패키지의 하위 다이 및 비드(bead)의 확대된 상위 평면도.
도 5는 도 3의 스택 다중-칩 패키지를 형성하기 위한 단계들을 도시한 흐름도.
첨부된 도면들에 관련하여 아래에서 설명된 상세한 기술은 본 발명의 현재 바람직한 실시예들의 기술로서 여겨지고, 본 발명이 실행될 수 있는 유일한 형식을 나타내도록 의도되지 않는다. 동일 또는 동등한 기능들은 본 발명의 정신 및 범위내에서 처리되도록 의도되는 다른 실시예들에 의해 실현될 수 있도록 이해된다. 간단하게, 본 발명을 도시하는 예들은 2개의 스택 다이들을 가진 패키지를 단지 언급한다. 하지만, 실제로 동일 발명은 2개의 이상의 스택 다이들을 가진 패키지들에 적용될 수 있다.
도면들에서 어떤 특징들은 예시의 경우로 확대되고 따라서 도면들 및 요소들은 반드시 적절한 부분이 아니다. 하지만, 당업자들은 그와 같은 세부 사항들을 쉽게 이해할 것이다. 도면들에서, 숫자들은 시종일관 요소들을 나타낸다.
하위 다이보다 더 크거나 또는 같은 크기인 상위 다이의 스택 다중-칩 패키지를 제공하기 위하여, 본 발명은 베이스 캐리어, 하위 집적 회로 다이, 상위 집적 회로 다이를 포함하는 하나의 스택 다중-칩 패키지이다. 베이스 캐리어는 상위 면 및 하위 면을 가진다. 하위 다이의 하위 표면은 베이스 캐리어 상위 면에 부착된다. 하위 다이의 상위 표면은 복수의 제 1 본딩 패드들을 포함하는 주변 영역 및 중심 영역을 가진다. 접착 재료 비드(bead)는 주변 영역과 중심 영역간의 하위 영역의 상위 표면상에 형성된다. 상위 다이는 하위 다이위에 위치되고 상위 다이의 하위 표면은 비드를 통해 하위 다이의 상위 표면에 부착된다. 비드는 하위 다이와 상위 다이간의 미리 결정된 간격을 유지한다.
본 발명은 또한 베이스 캐리어, 하위 집적 회로 다이, 상위 집적 회로 다이, 접착 재료 비드, 및 밀봉제(encapsulant)를 포함하는 스택 다중-칩 패키지를 또한 제공한다. 베이스 캐리어는 상위 면 및 하위 면을 가지고, 상위 면은 복수의 제 1 리드들 및 복수의 제 2 리드들을 가진다. 하위 다이는 베이스 캐리어 상위 면에 부착된 하위 표면 및 대향 상위 표면을 가진다. 하위 다이의 상위 표면은 복수의 제 1 본딩 패드들을 포함하는 주변 영역 및 중심 영역을 포함한다. 하위 다이는 제 1 배선들로 베이스 캐리어에 전기적으로 접속된다. 제 1 배선들은 제 1 본딩 패드들에 전기적으로 접속된 제 1 말단들 및 제 1 리드들에 전기적으로 접속된 제 2 말단들을 가진다. 비드는 주변 영역과 중심 영역간의 하위 다이의 상위 표면상에 형성된다. 접착 재료는 하위 다이의 상위 표면 상의 중심 영역에 형성되고 비드에 의해 둘러싸인다. 상위 다이는 하위 표면 및 상위 표면을 가진다. 상위 다이는 하위 다이 위에 위치하고 상위 다이의 하위 표면은 비드 및 접착 재료를 통해 하위 다이의상위 표면에 부착된다. 비드는 하위 다이과 상위 다이간의 미리 결정된 간격을 유지한다. 상위 다이는 상위 표면상의 주변 영역에 위치하는 복수의 제 2 본딩 패드들을 포함하고 상위 다이는 제 2 배선들로 베이스 캐리어에 전기적으로 접속된다. 제 2 배선들은 제 2 본딩 패드들에 전기적으로 접속된 제 1 말단들 및 제 2 리드들에 전기적으로 접속된 제 2 말단들을 가진다. 밀봉제는 제 1 및 제 2 다이들, 제 1 및 제 2 배선들, 및 베이스 캐리어의 상위 면의 적어도 일 부분을 덮는다.
본 발명은 또한 다음 단계들을 포함하는 스택 다중-칩 패키지를 만드는 방법을 제공한다.
하위 집적 회로 다이를 베이스 캐리어에 부착하는 단계로서, 상기 하위 다이는 상위 표면 및 하위 표면을 가지고, 상기 하위 표면은 베이스 캐리어의 상위 면에 부착되고, 하위 다이 상위 표면은 중심 영역 및 주변 영역을 가지고, 상기 주변 영역은 복수의 제 1 본딩 패드들을 포함하는 부착단계;
하위 다이의 복수의 제 1 본딩 패드들 및 베이스 캐리어의 상위 면상의 대응하는 제 1 리드들에 제 1 배선들을 배선-결합함으로써 하위 다이를 베이스 캐리어에 전기적으로 접속하는 단계;
중심 영역과 하위 다이의 상위 표면상의 주변 영역간의 접착 재료인 비드를 형성하는 단계로서, 상기 비드는 미리 결정된 높이를 가지는 비드를 형성하는 단계;
접착 재료 비드로 하위 다이의 상위 표면에 상위 다이의 하위 표면을 부착하는 단계로서, 상기 비드는 상위 다이를 하위 다이로부터 간격을 유지시켜 상위 다이는 제 1 배선들을 접촉하지 않게 하는 부착하는 단계.
상위 다이의 상위 표면에 위치하는 제 2 본딩 패드들 및 베이스 캐리어상의 대응하는 제 2 리드들에 제 2 배선들을 배선 결합함으로써 상위 다이를 베이스 캐리어에 전기적으로 접속하는 단계;
본 발명은 다음 단계들을 포함하는 스택 다중-칩 패키지를 만드는 방법을 또한 제공한다.
하위 집적 회로 다이를 베이스 캐리어에 부착하는 단계로서, 하위 단계는 상위 표면 및 하위 표면을 가지고, 하위 표면은 베이스 캐리어의 상위 면에 부착되고, 하위 다이 상위 표면은 중심 영역 및 주변 영역을 가지고, 주변 영역은 복수의 제 1 본딩 패드들을 포함하는 부착하는 단계;
하위 다이의 복수의 제 1 본딩 패드들 및 베이스 캐리어의 상위 면상의 대응하는 제 1 리드들에 제 1 배선들을 배선 결합함으로써 베이스 캐리어에 하위 다이를 전기적으로 접속하는 단계;
중심 영역과 하위 다이의 상위 표면상의 주변 영역간의 접착 재료인 비드들 형성하는 단계로서, 비드는 미리 결정된 높이를 가지는 비드를 형성하는 단계;
하위 다이의 상위 표면상의 중심 영역을 접착 재료로 채우는 단계로서, 접착 재료는 비드에 의해 둘러싸이는 접착 재료로 채우는 단계;
하위 다이의 상위 표면에 상위 다이의 하위 표면을 부착하는 단계로서, 비드 및 접착 재료는 상위 다이에서 하위 다이까지 보호하고 비드는 상위 다이를 하위 다이로부터 간격을 유지시켜 상위 다이는 제 1 배선들을 접촉하지 않게 하는 부착하는 단계;
상위 다이의 상위 표면상의 위치하는 제 2 본딩 패드들 및 베이스 캐리어상의 대응하는 제 2 리드들에 제 2 배선들을 배선 결합함으로써 상위 다이를 베이스 캐리어에 전기적으로 접속하는 단계; 및
상위 및 하위 다이들, 제 1 및 제 2 배선들 및 베이스 캐리어의 적어도 일 부분을 수지로 밀봉하는 단계.
지금 도 3에서 언급하고 있는 것처럼, 본 발명에 따라서 스택 다중-칩 패키지(100)의 확대된 측면도는 도시된다. 스택 다중-칩 패키지(100)은 베이스 캐리어 또는 기판(102), 하위 집적 회로 다이(104) 및 상위 집적 회로 다이(106)를 포함한다. 기판(102), 하위 다이(104), 및 상위 다이(106)는 당업자들에게 널리 공지된 형태이다.
바람직하게 하위 다이(104) 및 상위 다이(106)는 실질적으로 동일 길이 및 너비 치수들을 가진다. 하지만, 상위 다이(106)는 하위 다이(104)보다 다소 더 크거나 더 작다. 예를 들면, 일반적 하위 및 상위 다이는 4mm x 4mm부터 12mm x 12mm까지의 범위가 될 수 있다. 하위 및 상위 다이들(104, 106)은 또한 동일 두께를 가지지만, 요구되지는 않는다. 요구된 최종 패키지 외형상 두께에 좌우되어, 하위 및 상위 다이들(104, 106)은 약 6 mils부터 약 21 mils 까지의 범위의 두께를 가질 수 있다.
기판(102)은 상위 면(108) 및 하위 면(110)을 가진다. 하위 다위(104)는 하위 표면(112) 및 반대편인, 제 2 표면(114)을 가진다. 하위 다이(104)의 하위 표면(112)은 기판(102)이 상위 면(108)에 부착된다. 바람직하게, 하위 다이(104)는 제 1 접착 재료 층(116)으로 기판(102)에 부착된다. 제 1 접착 재료 층(116)은 접착 테잎, 열전-플라스틱(thermo-plastic) 접착제, 에폭시 재료, 기타와 같은 어떤 적당한 접착 재료가 될 수 있다. 집적 회로 다이를 기판에 부착하기 위한 적당한 접착제는 당업자에게 널리 공지된다.
도 4에서 도시되는 것처럼, 하위 다이(104)의 상위 표면은 복수의 제 1 본딩 패드들(118)을 포함하는 주변 영역 및 중심 영역(120)을 가진다. 다시 도 3을 언급하면, 하위 다이(104)는 제 1 배선들(122)로 기판(102)상의 리드들(도시 생략)에 전기적으로 접속된다. 특히 제 1 배선들(122)의 하나의 말단은 하위 다이(104)의 상위 표면(114)상의 본딩 패드들(118)에 전기적으로 접속되고 제 1 배선들(122)의 반대편 말단들은 기판(102)의 상위 표면(108)상의 위치하는 리드들에 배선결합된다. 적당한 결합 배선들은 일반적으로 구리 또는 금과 같은 도체 금속을 포함한다.
지금 도 3 및 도 4에서 언급하고 있는 것처럼, 비드(124)는 주변 영역과 중심 영역(120)간의 하위 다이(104)의 상위 표면(114)상에 형성된다. 비드(124)는 도 3에서 도시되는 것처럼, 상위 다이(106)가 하위 다이(104)에 부착될 때 하위 다이(104)와 상위 다이(106)간의 적절한 간격을 제공하도록 크기가 정해져, 상위 다이(106)가 하위 다이(104)에 부착될 때, 제 1 배선들(122)의 배선결합들은 손상되지 않는다. 예를 들면, 비드(124)는 약 100 미크론의 높이를 가질 수 있다. 비드(124)는 에폭시와 같은 강화하는 접착 재료를 포함하여 비드(124)는 상위 다이가 하위 다이(104)로부터 미리 결정된 거리를 유지하도록 하고 배선 결합들은 상위 다이(106)에서 하위 다이(104)까지 보호한다. 하지만, 비드(124)는 실리콘 또는 재료들의 혼합물 같은 다른 재료들로 형성될 수 있다. 도면들에서, 비드(124)는 일반적으로 사각형 형태이다. 하지만, 비드(124)는 원형, 타원형, 직사각형 또는 기타 다른 형태들이 될 수 있다. 비드(124)는 당업자들에게 공지된 것처럼, 바늘 및 주사기 또는 에폭시 댐 라이터(dam writer)를 구비한 하위 다이(104)상에 형성될 수 있다. 비드(124)의 높이 및 너비는 에폭시 또는 비드 재료가 하위 다이(104)로 주입되는 바늘의 크기에 의존하여 달라질 수 있다.
바람직한 실시예에서, 접착 재료(126)는 하위 다이(104)의 상위 표면상의 중심 영역(120)에 형성되는데, 접착 재료(126)는 비드(124)에 의해 둘러싸이는다. 상위 다이(106)는 비드(124) 및 접착 재료(126)로 하위 다이(104)에 부착된다. 특히, 상위 다이(106)의 하위 표면은 비드(124) 및 접착 재료(126)를 통해 하위 다이(104)의 상위 표면(114)의 중심 영역(120)에 부착된다. 이전에 논의된 것처럼, 비드(124)는 하위 다이(104)와 상위 다이(106)가의 미리 결정된 간격을 유지하도록 크기 및 형태가 정해져 제 1 배선들(122)의 배선결합들은 상위 다이(106)가 하위 다이(104)에 부착될 때 손상되지 않는다.
접착 재료(126)는 비드(124)같은 동일 형태 재료들로 구성될 수 있다. 예를 들면, 현재의 바람직한 실시예에서, 비드(124)는 가장 큰 점도를 가지는 에폭시를 포함하고 접착 재료(126)는 두 번째인, 약간 낮은 점도를 가지는 에폭시를 포함한다. 예를 들면, 비드(124)는 일반적으로 600Kps부터 1300Kps까지의 범위인 점도를 가지고, 접착 재료(126)는 0.15Kps부터 100Kps까지의 범위인 점도를 가진다. 하지만, 당업자들에 의해 이해되는 것으로서, 접착 재료(126)의 점도는 사용된 재료의 밀도 및 크기에 많이 의존한다.
따라서 상위 다이(106)는 상위 표면상의 주변 영역에 위치하는 복수의 제 2 본딩 패드들(도시 생략)을 포함한다. 상위 다이(106)는 제 1 배선들(128)로 베이스 캐리어(102)에 전기적으로 접속된다. 제 2 배선들(128)은 제 2 본딩 패드들에 전기적으로 접속되는 제 1 말단들 및 베이스 캐리어(102)상의 제 2 리드들(도시 생략)에 전기적으로 접속되는 제 2 말단들을 가진다. 제 2 배선들(128)은 제 2 본딩 패드들 및 제 2 리드들에 바람직하게 배선 결합된다.
수지와 같은 밀봉제(130)는 제 1 및 제 2 다이들(104, 106), 제 1 및 제 2 배선들(122, 128) 및 베이스 캐리어(102)의 상위 면의 적어도 일 부분을 덮는다.
지금 도 5에서 언급하고 있는 것처럼, 본 발명에 따른 스택 다중-칩을 만드는 방법이 도시된다. 제 1 단계(140)에서, 하위 다이(104)와 같은 제 1 또는 하위 다이(104)는 베이스 캐리어(102)와 같은 베이스 캐리어에 부착된다. 이전에 논의되었던 것처럼, 하위 다이(104)는 접착 테잎 또는 에폭시와 같은 공지된 형태로 기판(102)에 부착될 수 있다. 특히, 하위 다이(104)의 제 1 또는 하위 표면은 베이스 캐리어(102)의 상위 표면에 부착된다.
하위 다이(104)가 베이스 캐리어(102)에 부착된 후에, 하위 다이(104)는 제 1 배선결합 단계(142)에서 배선 결합을 통해 베이스 캐리어(102)에 전기적으로 접속된다. 널리 공지된 것처럼, 하위 다이(104)의 상위 표면은 주변을 따라 간격이 유지된 복수의 본딩 패드들을 가진다. 제 1 결합 배선들(122)은 복수의 본딩 패드들 및 베이스 캐리어(102)상의 대응하는 복수의 리드들에 배선 결합된다.
상위 다이(106)를 하위 다이(104)에 부착하기 앞서, 도 4에서 도시되는 것처럼 단계(144)에서 비드(124)는 하위 다이 본딩 패드들과 하위 다이(104)의 상위 표면(114)의 중심 영역간의 형성된다. 비드(124)는 바람직하게 높은 점도 에폭시를 포함한다. 에폭시는 주사기로 상위 표면(114)에 주입될 수 있다. 비드 재료의 점도는 제어되어 비드가 형성될 때, 재료는 배선들 결합들 또는 배선결합 과정을 손상시키지 않도록 하위 다이의 주변 영역으로 흐르지 않는다. 제 1 배선결합 과정(142)이 비드 형성 단계(144)전에 형성된다면, 그 때 비드 재료는 점도를 가져 지드(124)가 형성될 때, 재료는 배선결합들로 흐르지 않는다. 대안으로, 비드(124)가 배선 결합 단계(142)전에 형성된다면, 그 때 비드 재료는 본딩 패드들로 흐르지 말아야 한다. 비드 재료 점도가 충분히 높지 않고 재료가 제 1 본딩 패드들로 흐른다면, 제 1 본딩 패드들은 제 1 배선결합 단계(142)가 형성될 수 있기 전에 깨끗해 져야 한다. 비드(124)는 미리 결정된 높이를 가지고 형성되어 압축 기구들에 의해서와 같이 이후에 상위 다이(106)가 하위 다이(104)에 부착될 때, 상위 다이(106)는 배선 결합들에 압축되지 않는다. 비드(124)는 하위 다이(104)와 상위 다이(106)간의 미리 결정된 간격을 유지하게 한다. 예를 들면, 4.5mm x 4.5mm x 11mils 의 크기의 다이에 대해, 비드(124)는 약 100 미크론의 높이 및 약 0.3 mm의 너비를 가질 수 있다.
단계(146)에서, 접착 또는 접착 재료(126)는 하위 다이(104)의 상위 표면(114)의 중심 영역에 위치하기에 상위 다이(106)는 하위 다이(104)에 부착될 수 있다. 비드(124)는 추가적인 부착 재료(126)가 주입되는 댐을 형성한다. 주요 목적은 아니지만, 비드(124) 또는 댐은 추가적인 접착 재료(126)가 배선 결합들 및 제 1 본딩 패드들로 흘러 들어가는 것을 막을 수 있다. 바람직하게 추가적인 접착 재료(126)는 낮은 점도 에폭시를 포함한다. 추가적인 접착 재료(126)는 공지된 형태로 주입 주사기로 중심 영역에 적용될 수 있다. 예를 들면, 비드(124)는 추가적인 접착 재료(126)를 주입하기에 앞서, 미리 결정된 시간을 기다리는 것에 의해, 열을 가함에 의해, 또는 자외선을 적용함에 의해서 에폭시로 구성될 수 있고 경화하기 시작하도록 허용될 수 있다.
단계(148)에서, 상위 다이(106)의 하위 표면은 상위 다이(106)에서 하위 다이(104)까지 보호하기 위해 비드(124) 및 추가적인 접착 재료(126)를 사용하여 하위 다이(104)에 부착된다. 즉, 상위 다이(106)는 비드 재료(124)가 효과적인 접착재위의 한 점을 경화하기 전에 바람직하게 하위 다이(104)까지 보호된다. 상위 다이(106)에서 하위 다이(104)까지 보호하는데 원조하는 것에 더하여, 비드(124)는 상위 다이(106)가 하위 다이(104)로 부터 간격을 유지시켜 상위 다이(106)가 제 1 배선들(122)을 접촉하지 않게 한다.
상위 다이(106)는 바람직하게 일반적으로 다위 다이(104)와 동일 또는 더 큰 치수들을 가진다. 즉, 하위 또는 상위 다이들(104, 106)은 동일 길이 및 너비를 가지거나 상위 다이(106)는 하위 다이(104)보다 더 큰 길이 및/또는 너비를 가질 수 있다. 예를 들면, 일반적인 하위 및 상위 다이 크기들은 4mm x 4mm부터 12mm x 12mm까지의 범위가 될 수 있다. 하위 및 상위 다이들(104, 106)은 또한 동일 두께를 가질 수 있는데, 하지만 이것은 요구되지 않는다. 요구된 최종 패키지 주변 두께에 의존하여, 상위 및 하위 다이는 약 6 mils부터 21mils까지 범위를 가질 수 있다.
그 때, 상위 다이(106)는 제 2 배선결합 단계(150)에서 배선결합을 통해 기판(102)에 전기적으로 접속될 수 있다. 제 2 배선들(128)은 상위 다이(106)의 본딩 패드들 및 베이스 캐리어(102)상의 대응하는 리드들(도시 생략)에 배선 결합된다.
최종적으로 단계(152)에서, 하위 및 상위 다이들(104, 106), 제 1 및 제 2 배선들(122, 128) 및 베이스 캐리어(102)의 적어도 일부분은 밀봉제로 덮인다. 만들어진 스택 다중-칩 패키지는 전체 패키지 높이가 더미(dummy), 스페이서 다이(spacer die)를 포함하는 종래 기술 스택 다이 패키지의 패키지 높이보다 더 작다. 스택 다중 칩 패키지의 비용은 또한 더미 다이가 요구되지 않고 더미 다이를 부착하는 단계는 요구되지 않는다.
본 발명의 바람직한 실시예의 기술은 예시 및 기술의 목적들을 위해 나타나고 개시된 형식들에 본 발명을 망라하거나 제한할 의도가 아니다. 따라서 변화들은 넓은 발명의 정신으로부터 분리됨이 없이 상기에서 기술된 실시예들이 만들어질 수 있다는 것이 당업자들에 의해 이해될 수 있다. 예를 들면, 본 발명은 2개의 스택 다이들을 구비한 패키지에 한정되지 않고, 다중 스택 다이들을 구비한 패키지에 적용될 수 있다. 게다가, 본 발명은 임의의 배선 결합 기술 또는 특정 패키지에 한정되지 않는다. 즉, 본 발명은 모든 배선 결합 패키지 형태들을 적용가능 한데, BGA, QFN, QFP, PLCC, CUEBGA, TBGA, 및 TSOP를 포함하지만 한정되지 않는다. 게다가,단계들에서의 다이 크기들 및 치수들은 요구된 패키지 설계를 수용하기 위하여 다양해질 수 있다. 따라서, 본 발명은 개시된 특정한 실시예들에 한정되지 않지만, 첨부된 청구항들에 의해 정의된 본 발명의 정신 및 범위 내에서 변형들을 포괄하는 것이 이해된다.

Claims (28)

  1. 스택 다중-칩 패키지에 있어서,
    상위 면 및 하위 면을 가진 베이스 캐리어;
    상기 베이스 캐리어 상위 면에 부착된 하위 표면, 및 복수의 제 1 본딩 패드들을 포함하는 주변 영역 및 중심 영역을 가진 대향 상위 표면을 가지는 하위 집적 회로 다이(bottom integrated circuit die);
    상기 주변 영역과 상기 중심 영역간의 상기 하위 다이의 상기 상위 표면상에 형성된 비드(bead); 및
    하위 표면을 가진 상위 집적 회로 다이를 포함하고,
    상기 상위 다이는 상기 하위 다이 위에 위치하고, 상기 상위 다이의 상기 하위 표면은 상기 비드를 통해 상기 하위 다이의 상기 상위 표면에 부착되고, 상기 비드는 상기 하위 다이와 상기 상위 다이간의 미리 결정된 간격을 유지하는, 스택 다중-칩 패키지.
  2. 제 1 항에 있어서,
    상기 하위 다이는 제 1 접착 재료 층으로 상기 베이스 캐리어에 부착된, 스택 다중-칩 패키지.
  3. 제 1 항에 있어서,
    상기 상위 다이 및 상기 하위 다이는 유사한 크기 및 형태인, 스택 다중-칩 패키지.
  4. 제 1 항에 있어서,
    상기 상위 다이는 상기 하위 다이보다 더 큰, 스택 다중-칩 패키지.
  5. 제 1 항에 있어서,
    상기 비드는 에폭시를 포함하는, 스택 다중-칩 패키지.
  6. 제 1 항에 있어서,
    상기 하위 다이의 상기 상위 표면상의 상기 중심 영역에 형성된 접착 재료를 더 포함하고, 상기 접착 재료는 상기 비드에 의해 둘러싸이고, 상기 접착 재료는 상기 상위 다이에서 하위 다이까지 보호하는, 스택 다중-칩 패키지.
  7. 제 6 항에 있어서,
    상기 비드는 에폭시를 포함하는, 스택 다중-칩 패키지.
  8. 제 7 항에 있어서,
    상기 접착 재료는 에폭시를 포함하는, 스택 다중-칩 패키지.
  9. 제 6 항에 있어서,
    상기 하위 다이는 제 1 배선들로 상기 베이스 캐리어에 전기적으로 접속되고, 상기 제 1 배선들은 상기 제 1 본딩 패드들에 전기적으로 접속된 제 1 말단들 및 상기 베이스 캐리어의 상기 상위 면상의 제 1 리드들에 전기적으로 접속된 제 2 말단들을 가지는, 스택 다중-칩 패키지.
  10. 제 9 항에 있어서,
    상기 상위 다이는 상기 상위 다이의 상위 표면상의 주변 영역에 위치하는 복수의 제 2 본딩 패드들을 포함하고 상기 상위 다이는 제 2 배선들로 상기 베이스 캐리어에 접속되고, 상기 제 2 배선들은 상기 제 2 본딩 패드들에 전기적으로 접속된 제 1 말단들 및 상기 베이스 캐리어의 상기 상위 면상의 제 2 리드들에 전기적으로 접속된 제 2 말단들을 가지는, 스택 다중-칩 패키지.
  11. 제 10 항에 있어서,
    상기 제 1 및 제 2 다이들, 상기 제 1 및 제 2 배선들 및 상기 베이스 캐리어의 상기 상위 면의 적어도 일부분을 덮는 밀봉제(encapsulant)을 더 포함하는, 스택 다중-칩 패키지.
  12. 스택 다중-칩 패키지에 있어서,
    상위 면 및 하위 면을 가지는 베이스 캐리어로서, 상기 상위 면은 복수의 제1 리드들 및 복수의 제 2 리드들을 포함하는, 베이스 캐리어;
    상기 베이스 캐리어 상위 면에 부착된 하위 표면 및 대향 상위 표면을 가진 하위 집적 회로 다이로서, 상기 상위 표면은 복수의 제 1 본딩 패드들을 포함하는 주변 영역 및 중심 영역을 가지고, 상기 하위 다이는 제 1 배선들로 상기 베이스 캐리어에 전기적으로 접속되고, 상기 제 1 배선들은 상기 제 1 본딩 패드들에 전기적으로 접속된 제 1 말단들 및 상기 제 1 리드들에 전기적으로 접속된 제 2 말단들을 가지는, 상기 하위 집적 회로 다이;
    상기 주변 영역과 상기 중심 영역간의 상기 하위 다이의 상기 상위 표면상에 형성된 비드;
    상기 하위 다이의 상기 상위 표면상의 상기 중심 영역에 형성된 접착 재료로서, 상기 접착 재료는 상기 비드에 의해 둘러싸이는, 접착 재료;
    상위 집적 회로 다이는 하위 표면을 가지고, 상기 상위 다이는 상기 하위 다이위에 위치하고 상기 상위 다이의 상기 하위 표면은 상기 비드 및 상기 접착 재료를 통해 상기 하위 다이의 상기 상위 표면에 부착되고, 상기 비드는 상기 하위 다이와 상기 다이간의 미리 결정된 간격을 유지하고, 상기 상위 다이는 상위 표면상의 주변 영역에 위치하는 복수의 제 2 본딩 패드들을 포함하고, 상기 상위 다이는 제 2 배선들로 상기 베이스 캐리어에 전기적으로 접속되고, 상기 제 2 배선들은 상기 제 2 본딩 패드들에 전기적으로 접속된 제 1 말단들 및 상기 제 2 리드들에 전기적으로 접속된 제 2 말단들을 가지는, 상기 상위 집적 회로 다이; 및
    상기 제 1 및 제 2 다이들, 제 1 및 제 2 배선들, 상기 베이스 캐리어의 상기 상위 면의 적어도 일 부분을 덮는 밀봉제를 포함하는, 스택 다중-칩 패키지.
  13. 제 12 항에 있어서,
    상기 하위 다이는 제 1 접착 재료 층으로 상기 베이스 캐리어에 부착된, 스택 다중-칩 패키지.
  14. 제 13 항에 있어서,
    상기 상위 다이 및 상기 하위 다이는 유사한 크기 및 형태인, 스택 다중-칩 패키지.
  15. 제 13 항에 있어서,
    상기 상위 다이는 상기 하위 다이보다 더 큰, 스택 다중-칩 패키지.
  16. 제 13 항에 있어서,
    상기 비드는 에폭시를 포함하는, 스택 다중-칩 패키지.
  17. 제 16 항에 있어서,
    상기 접착 재료는 에폭시를 포함하는, 스택 다중-칩 패키지.
  18. 제 13 항에 있어서,
    상기 비드에 의해 유지되는 상기 상위 다이와 상기 하위 다이간의 상기 미리 결정된 간격이 상기 상위 다이부터 상기 하위 다이의 상기 부착에 의해 손상되는 것으로부터 상기 제 1 배선들과 상기 본딩 패드들간의 상기 전기적 접속들을 보호하기에 충분한, 스택 다중-칩 패키지.
  19. 스택 다중-칩 패키지를 만드는 방법에 있어서,
    하위 집적 회로 다이를 베이스 캐리어에 부착하는 단계로서, 상기 하위 다이는 상위 표면 및 하위 표면을 가지고, 상기 하위 표면은 상기 베이스 캐리어의 상위 면에 부착되고 상기 하위 다이 상위 표면은 중심 영역 및 주변 영역을 가지고, 상기 주변 영역은 복수의 제 1 본딩 패드들을 포함하는, 상기 부착하는 단계;
    상기 하위 다이의 상기 복수의 제 1 본딩 패드들 및 상기 베이스 캐리어의 상위 면상의 대응하는 제 1 리드들에 제 1 배선들을 배선 결합함으로써 상기 베이스 캐리어에 상기 하위 다이를 전기적으로 접속하는 단계;
    상기 중심 영역과 상기 하위 다이의 상위 표면상의 상기 주변 영역간의 접착 재료의 비드를 형성하는 단계로서, 상기 비드는 미리 결정된 높이를 가지는, 상기 비드를 형성하는 단계;
    상기 접착 재료 비드로 상기 하위 다이의 상기 상위 표면에 상위 다이 하위 표면을 부착하는 단계로서, 상기 비드는 상기 상위 다이가 상기 하위 다이로부터 간격을 유지시켜 상기 상위 다이는 상기 제 1 배선들을 접촉시키지 않게 하는 상기 부착하는 단계; 및
    상기 상위 다이의 상위 표면상의 위치하는 제 2 본딩 패드들 및 상기 베이스 캐리어상의 대응하는 제 2 리드들에 제 2 배선들을 배선 결합함으로써 상기 베이스 캐리어에 상기 상위 다이를 전기적으로 접속하는 단계를 포함하는, 스택 다중-칩 패키지를 만드는 방법.
  20. 제 19 항에 있어서,
    상기 하위 및 상위 다이들은 실질적으로 같은 길이 및 실질적으로 같은 너비를 가지는, 스택 다중-칩 패키지를 만드는 방법.
  21. 제 19 항에 있어서,
    상기 상위 다이는 상기 하위 다이보다 더 큰, 스택 다중-칩 패키지를 만드는 방법.
  22. 제 19 항에 있어서,
    상기 하위 다이상의 상기 중심 영역을 접착재료로 채우고, 상기 접착 재료는 상기 비드에 의해 둘러싸이고, 상기 비드 및 상기 접착 재료는 상기 상위 다이에서 상기 하위 다이까지 보호하는, 스택 다중-칩 패키지를 만드는 방법.
  23. 제 22 항에 있어서,
    상기 비드를 형성하기 위해 사용되는 상기 재료는 상기 접착 재료보다 더 높은 점도를 가지는, 스택 다중-칩 패키지를 만드는 방법.
  24. 제 23 항에 있어서,
    상기 비드 및 상기 접착 재료는 에폭시를 포함하는, 스택 다중-칩 패키지를 만드는 방법.
  25. 제 19 항에 있어서,
    상기 상위 및 하위 다이들, 상기 제 1 및 제 2 배선들, 상기 베이스 캐리어의 적어도 일 부분을 수지로 밀봉하는 단계를 더 포함하는, 스택 다중-칩 패키지를 만드는 방법.
  26. 스택 다중-칩 패키지를 만드는 방법에 있어서,
    하위 집적 회로 다이를 베이스 캐리어에 부착하는 단계로서, 상기 하위 다이는 상위 표면 및 하위 표면을 가지고, 상기 하위 표면은 상기 베이스 캐리어의 상위 면에 부착되고 상기 하위 다이 상위 면은 중심 영역 및 주변 영역을 가지는데, 상기 주변 영역은 복수의 제 1 본딩 패드들을 포함하는 상기 부착하는 단계;
    상기 하위 다이의 상기 복수의 제 1 본딩 패드들 및 상기 베이스 캐리어의 상위 면상의 대응하는 제 1 리드들에 제 1 배선들을 배선 결합함으로써 상기 베이스 캐리어에 상기 하위 다이를 전기적으로 접속하는 단계;
    상기 중심 영역과 상기 하위 다이의 상위 표면상의 상기 주변 영역간의 접착재료의 비드를 형성하는 단계로서, 상기 비드는 미리 결정된 높이를 가지는 상기 비드를 형성하는 단계;
    상기 하위 다이의 상기 상위 표면상의 상기 중심 영역을 접착 재료로 채우는 단계로서, 상기 접착 재료는 상기 비드에 의해 둘러싸이는 상기 접착 재료로 채우는 단계;
    상위 다이의 하위 표면을 상기 하위 다이의 상기 상위 표면에 부착하는 단계로서, 상기 비드 및 상기 접착 재료는 상위 다이에서 상기 하위 다이까지 보호하고 상기 비드는 상기 상위 다이를 상기 하위 다이로부터 간격을 유지시켜 상기 다이가 상기 제 1 배선들을 접촉하지 못하게 하는 상기 부착하는 단계;
    상기 상위 다이의 상위 표면상의 위치하는 제 2 본딩 패드들 및 상기 베이스 캐리어상의 대응하는 제 2 리드들에 제 2 배선들을 배선 결합함으로써 상기 베이스 캐리어에 상기 상위 다이를 전기적으로 접속하는 단계; 및
    상기 상위 및 다위 다이들, 상기 제 1 및 제 2 배선들, 및 레진으로 상기 베이스 캐리어의 적어도 한 부분을 밀봉하는 단계를 포함하는, 스택 다중-칩 패키지를 만드는 방법.
  27. 상기 비드를 형성하는데 사용하는 상기 재료는 상기 접착 재료보다 더 높은 점도를 가지는, 스택 다중-칩 패키지를 만드는 방법.
  28. 상기 비드 및 상기 접착 재료는 에폭시를 포함하는, 스택 다중-칩 패키지를만드는 방법.
KR10-2004-7013484A 2002-02-28 2003-02-07 스택 다이 반도체 장치 KR20040089685A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/085,869 US6885093B2 (en) 2002-02-28 2002-02-28 Stacked die semiconductor device
US10/085,869 2002-02-28
PCT/US2003/003761 WO2003075348A2 (en) 2002-02-28 2003-02-07 Stacked die semiconductor device

Publications (1)

Publication Number Publication Date
KR20040089685A true KR20040089685A (ko) 2004-10-21

Family

ID=27753737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7013484A KR20040089685A (ko) 2002-02-28 2003-02-07 스택 다이 반도체 장치

Country Status (8)

Country Link
US (2) US6885093B2 (ko)
EP (1) EP1479107A2 (ko)
JP (1) JP2005519471A (ko)
KR (1) KR20040089685A (ko)
CN (1) CN100390990C (ko)
AU (1) AU2003209057A1 (ko)
TW (1) TWI255020B (ko)
WO (1) WO2003075348A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120100829A (ko) * 2011-03-04 2012-09-12 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7053477B2 (en) 2002-10-08 2006-05-30 Chippac, Inc. Semiconductor multi-package module having inverted bump chip carrier second package
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
TWI231591B (en) * 2003-04-23 2005-04-21 Advanced Semiconductor Eng Multi-chips stacked package
US20050110126A1 (en) * 2003-11-25 2005-05-26 Kai-Chiang Wu Chip adhesive
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
US7074695B2 (en) * 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
US7306971B2 (en) * 2004-03-02 2007-12-11 Chippac Inc. Semiconductor chip packaging method with individually placed film adhesive pieces
US20050205981A1 (en) * 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
US20050208700A1 (en) * 2004-03-19 2005-09-22 Chippac, Inc. Die to substrate attach using printed adhesive
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US20050224919A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Spacer die structure and method for attaching
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
US20050224959A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Die with discrete spacers and die spacing method
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
DE102005015036B4 (de) * 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
WO2006061673A1 (en) * 2004-12-09 2006-06-15 Infineon Technologies Ag Semiconductor package having at least two semiconductor chips and method of assembling the semiconductor package
JP4976284B2 (ja) * 2005-03-30 2012-07-18 新日鐵化学株式会社 半導体装置の製造方法及び半導体装置
US9129826B2 (en) * 2005-05-31 2015-09-08 Stats Chippac Ltd. Epoxy bump for overhang die
US20070001296A1 (en) * 2005-05-31 2007-01-04 Stats Chippac Ltd. Bump for overhang device
US20070070608A1 (en) * 2005-09-29 2007-03-29 Skyworks Solutions, Inc. Packaged electronic devices and process of manufacturing same
US20070178666A1 (en) * 2006-01-31 2007-08-02 Stats Chippac Ltd. Integrated circuit system with waferscale spacer system
US7675180B1 (en) * 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20070210434A1 (en) * 2006-03-08 2007-09-13 Hsin Chung H Structure of stacked integrated circuits and method for manufacturing the same
US7443037B2 (en) * 2006-04-01 2008-10-28 Stats Chippac Ltd. Stacked integrated circuit package system with connection protection
US7384819B2 (en) * 2006-04-28 2008-06-10 Freescale Semiconductor, Inc. Method of forming stackable package
WO2007132432A2 (en) * 2006-05-17 2007-11-22 Koninklijke Philips Electronics N.V. Stacked dies and manufacturing method thereof
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
WO2008021301A2 (en) * 2006-08-14 2008-02-21 Ecrio, Inc. Method and apparatus for communicating information from a mobile digital device to a bar code scanner
US7531383B2 (en) 2006-10-31 2009-05-12 Freescale Semiconductor, Inc. Array quad flat no-lead package and method of forming same
US7719122B2 (en) * 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
US7679198B2 (en) * 2007-05-04 2010-03-16 Micron Technology, Inc. Circuit and method for interconnecting stacked integrated circuit dies
US7883938B2 (en) * 2007-05-22 2011-02-08 United Test And Assembly Center Ltd. Stacked die semiconductor package and method of assembly
US8198713B2 (en) * 2007-07-13 2012-06-12 Infineon Technologies Ag Semiconductor wafer structure
US8025204B2 (en) * 2007-09-25 2011-09-27 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
US8063318B2 (en) * 2007-09-25 2011-11-22 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7875504B2 (en) * 2007-09-25 2011-01-25 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
US7659141B2 (en) 2007-09-25 2010-02-09 Silverbrook Research Pty Ltd Wire bond encapsulant application control
US7741720B2 (en) 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US7824013B2 (en) * 2007-09-25 2010-11-02 Silverbrook Research Pty Ltd Integrated circuit support for low profile wire bond
US20090079097A1 (en) * 2007-09-25 2009-03-26 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7618842B2 (en) * 2007-09-25 2009-11-17 Silverbrook Research Pty Ltd Method of applying encapsulant to wire bonds
US7669751B2 (en) 2007-09-25 2010-03-02 Silverbrook Research Pty Ltd Method of forming low profile wire bonds between integrated circuits dies and printed circuit boards
WO2009039550A1 (en) * 2007-09-25 2009-04-02 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
US7988033B2 (en) * 2007-09-25 2011-08-02 Silverbrook Research Pty Ltd Method of reducing wire bond profile height in integrated circuits mounted to circuit boards
US7768123B2 (en) * 2007-09-26 2010-08-03 Fairchild Semiconductor Corporation Stacked dual-die packages, methods of making, and systems incorporating said packages
US7723852B1 (en) * 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8673687B1 (en) 2009-05-06 2014-03-18 Marvell International Ltd. Etched hybrid die package
CN101924041B (zh) * 2009-06-16 2015-05-13 飞思卡尔半导体公司 用于装配可堆叠半导体封装的方法
JP5284257B2 (ja) * 2009-12-24 2013-09-11 ラピスセミコンダクタ株式会社 半導体装置
US20110241194A1 (en) * 2010-04-02 2011-10-06 Advanced Semiconductor Engineering, Inc. Stacked Semiconductor Device Package Assemblies with Reduced Wire Sweep and Manufacturing Methods Thereof
CN107845619B (zh) 2011-07-22 2022-01-18 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
JP2014049733A (ja) * 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
TWI591707B (zh) * 2014-06-05 2017-07-11 東琳精密股份有限公司 薄型化晶片之封裝結構及其製造方法
CN110006580B (zh) * 2014-06-12 2021-03-09 意法半导体(格勒诺布尔2)公司 集成电路芯片的堆叠和电子器件
DE102015000063A1 (de) * 2015-01-12 2016-07-14 Micronas Gmbh IC-Gehäuse
US9947642B2 (en) 2015-10-02 2018-04-17 Qualcomm Incorporated Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
KR102545473B1 (ko) 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109786A (ja) * 1991-10-18 1993-04-30 Fujitsu Ltd 半導体チツプの実装構造
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
JPH08279591A (ja) * 1995-04-07 1996-10-22 Nec Corp 半導体装置とその製造方法
JPH08288455A (ja) * 1995-04-11 1996-11-01 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
JP3497775B2 (ja) * 1999-08-23 2004-02-16 松下電器産業株式会社 半導体装置
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
US6530515B1 (en) * 2000-09-26 2003-03-11 Amkor Technology, Inc. Micromachine stacked flip chip package fabrication method
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
CN2475142Y (zh) * 2001-02-26 2002-01-30 胜开科技股份有限公司 堆叠半导体
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120100829A (ko) * 2011-03-04 2012-09-12 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
WO2003075348B1 (en) 2004-07-08
US6885093B2 (en) 2005-04-26
TWI255020B (en) 2006-05-11
US7211466B2 (en) 2007-05-01
US20030160312A1 (en) 2003-08-28
WO2003075348A2 (en) 2003-09-12
EP1479107A2 (en) 2004-11-24
WO2003075348A3 (en) 2004-04-22
TW200303607A (en) 2003-09-01
US20050127491A1 (en) 2005-06-16
JP2005519471A (ja) 2005-06-30
CN100390990C (zh) 2008-05-28
AU2003209057A1 (en) 2003-09-16
CN1647277A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
KR20040089685A (ko) 스택 다이 반도체 장치
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US7667338B2 (en) Package with solder-filled via holes in molding layers
US5817540A (en) Method of fabricating flip-chip on leads devices and resulting assemblies
US6815251B1 (en) High density modularity for IC's
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7378298B2 (en) Method of making stacked die package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20030111720A1 (en) Stacked die semiconductor device
US20030160311A1 (en) Stacked die semiconductor device
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2895022B2 (ja) チップスケールパッケージの製造方法
US20070026573A1 (en) Method of making a stacked die package
US6566741B2 (en) Grounding of package substrates
US5698904A (en) Packaging material for electronic components
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
US6469399B2 (en) Semiconductor package
KR960000221B1 (ko) 반도체 패키지
KR100422359B1 (ko) 원통형 반도체 패키지 및 그를 이용한 케이블형 패키지 모듈
JPH08222687A (ja) 半導体集積回路装置
KR20010053953A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application