JPH05136207A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH05136207A
JPH05136207A JP3326394A JP32639491A JPH05136207A JP H05136207 A JPH05136207 A JP H05136207A JP 3326394 A JP3326394 A JP 3326394A JP 32639491 A JP32639491 A JP 32639491A JP H05136207 A JPH05136207 A JP H05136207A
Authority
JP
Japan
Prior art keywords
pellets
lead
semiconductor device
electrically
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3326394A
Other languages
English (en)
Other versions
JP3241772B2 (ja
Inventor
Toshio Miyamoto
俊夫 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32639491A priority Critical patent/JP3241772B2/ja
Publication of JPH05136207A publication Critical patent/JPH05136207A/ja
Application granted granted Critical
Publication of JP3241772B2 publication Critical patent/JP3241772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 薄形で集積度、放熱性能および生産性が高
く、しかも、変形し難い半導体装置およびその製造方法
を提供することにある。 【構成】 一主面に複数個のバンプ12が形成された2
個のペレット11A、11Bをバンプ12がインナリー
ド29にそれぞれ整合するように対向し、両ペレット1
1A、11Bはリード群に異方導電性接着剤層33を介
して電気的かつ機械的にそれぞれ接続する。 【効果】 2個のペレットがリード群に電気的かつ機械
的に接続されているため、半導体装置1個当たりの集積
度は約2倍になり、集積度に対する半導体装置の厚さは
きわめて薄くなる。2個の半導体ペレットはバンプと反
対側の主面が外側を向くことになるため、反対側の主面
はそれぞれ露出させることができ、放熱性能を高めるこ
とができる。2個の半導体ペレットとリード群との間に
は異方導電性接着剤が形成されているため、2個の半導
体ペレットの間には隙間が発生することはない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造技術に関し、特に、半導体装置をより一層薄形にす
る技術に関する。
【0002】
【従来の技術】パッケージの厚さがきわめて薄く、しか
も、大容量のメモリー用の半導体装置として、日経マイ
クロデバイセズ1991年4月号、P80には、シン・
スモール・アウトライン・パッケージを備えている半導
体集積回路装置(以下、TSOP・ICという。)が提
案されている。このTSOP・ICは次のような工程に
より製造される。
【0003】予め、集積回路が作り込まれた半導体ペレ
ット(以下、ペレットという。)と、テープ・オートメ
イテッド・ボンディング(以下、TABという。)法に
使用されるTABテープと、リードフレームとが用意さ
れる。そして、まず、ペレットがTABテープに、ペレ
ットの電極パッドがテープのインナリードに電極パッド
に形成されたバンプによってボンディングされて電気的
かつ機械的に接続される。
【0004】その後、ペレットが接続されたTABテー
プがリードフレーム片側の第1主面に、TABテープの
アウタリードとリードフレームのインナリードとがボン
ディングされることにより、電気的かつ機械的に接続さ
れる。次いで、このリードフレームが裏返しにされ、リ
ードフレームの反対側の第2主面に、別のペレットが接
続されたTABテープが、テープのアウタリードとリー
ドフレームのインナリードとがボンディングされること
により電気的かつ機械的に接続される。
【0005】このようにして、2個のペレットがリード
フレームの表裏に互いに背中合わせにされてTABテー
プのリードを介してそれぞれ接続された組立体には、ト
ランスファ成形法により樹脂封止パッケージが2個のペ
レット、TABテープのリードおよびリードフレームの
インナリードを樹脂封止するように成形される。その
後、リードフレームの樹脂封止パッケージから外部に突
出したアウタリードは、リード成形工程において所謂ガ
ル・ウイング形状に屈曲成形される。
【0006】このようにして製造されたTSOP・IC
は、2個のペレットが1個の樹脂封止パッケージに収容
されているため、1パッケージ当たりの集積度は約2倍
になる。また、2個のペレットがリードフレームの表裏
面にTAB法によりそれぞれボンディングされているた
め、同一集積度当たりのパッケージの厚さはワイヤボン
ディングされたSOP・ICに比べて薄くなる。
【0007】
【発明が解決しようとする課題】しかしながら、このT
SOP・ICにおいては、次のような問題点があるとい
うことが、本発明者によって明らかにされた。
【0008】 ペレットの集積回路が形成された主面
(以下、表面とする。)は、樹脂封止パッケージの外側
主面側を向いているため、ペレットの電極パッドに接続
されたTABテープがペレット表面よりもパッケージの
外側主面の方向へ高く盛り上がった状態になっている。
したがって、このTABテープの盛り上がり部分を樹脂
封止するために、樹脂封止パッケージはその分だけ厚さ
が厚くなる。換言すれば、樹脂封止パッケージの厚さを
薄くするに際しては、TABテープの埋め込み高さが制
約になる。
【0009】 ペレットが樹脂封止パッケージによっ
て全体的に樹脂封止されているため、TAB法による半
導体装置のようにペレットの裏面が外部に露出されてい
る場合に比べて、熱放散性が低下する。
【0010】 互いに背中合わせに配設された2個の
ペレット同士における裏面間に隙間が形成されており、
この隙間への封止樹脂の回り込みが悪くなるため、樹脂
成形後の樹脂封止パッケージにおいて、隙間にボイドや
末充填部が発生し易い。そして、2個のペレット間にボ
イドや末充填部が形成されると、ペレットとパッケージ
の樹脂との熱膨張係数差による内部応力によってペレッ
トが撓み易くなる。
【0011】本発明の目的は、薄形で集積度、放熱性能
および生産性が高く、しかも、変形し難い半導体装置お
よびその製造方法を提供することにある。
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0014】すなわち、電子回路が作り込まれ、一主面
に複数個の電極パッドがそれぞれ形成された半導体ペレ
ットが2個、互いの電極パッド群のそれぞれが前記電子
回路を外部に電気的に引き出すためのリード群のそれぞ
れに整合するように、かつ、接続端子を挟んで対向され
ているとともに、両半導体ペレットはリード群に異方導
電性接着剤層を介して電気的かつ機械的にそれぞれ接続
されていることを特徴とする。
【0015】
【作用】前記した手段によれば、2個の半導体ペレット
がリード群に電気的かつ機械的に接続されているため、
半導体装置の1個当たりの集積度は約2倍になる。
【0016】また、2個の半導体ペレットが互いに対向
された状態で、リード群に電極パッドを介して電気的か
つ機械的に接続されているため、集積度に対する半導体
装置の厚さはきわめて薄くなる。しかも、2個の半導体
ペレットは電極パッド側の主面が互いに対向されている
ため、その反対側の主面が外側を向くことになる。その
結果、2個の半導体ペレットの反対側の主面はそれぞれ
露出させることができ、放熱性能を高めることができ
る。
【0017】さらには、2個の半導体ペレットとリード
群との間には異方導電性接着剤が形成されているため、
2個の半導体ペレットの間には隙間が発生することはな
く、半導体装置全体としての熱膨張係数差に伴う内部応
力に対する強度が高くなるとともに、その品質および信
頼性を高めることができる。
【0018】
【実施例】図1(a)、(b)は本発明の一実施例であ
る半導体装置の実装状態を示す正面断面図および平面
図、図2(a)、(b)はその半導体装置の製造方法に
使用されるペレットを示す平面図および一部省略拡大部
分断面図、図3(a)、(b)は同じくTABテープを
示す平面図およびb−b線に沿う断面図、図4はその底
面図、図5(a)、(b)は塗布工程を示す平面図およ
びb−b線に沿う断面図、図6(a)、(b)、(c)
はインナリードボンディング工程を示す各正面断面図お
よび拡大部分断面図、図7(a)、(b)はパッケージ
成形後を示す平面図およびb−b線に沿う断面図であ
る。
【0019】本実施例において、本発明に係る半導体装
置35は、電子回路が作り込まれ、一主面に複数個の電
極パッドにバンプ12A、12Bがそれぞれ形成された
2個の半導体ペレット11A、11Bが、互いの接続端
子としてのバンプ12A、12B群のそれぞれが、か
つ、前記電子回路を外部に電気的に引き出すためのリー
ド28A、28B群のそれぞれに整合するように対向さ
れているとともに、両半導体ペレット11A、11Bは
リード28A、28B群に異方導電性接着剤層33A、
33Bを介して電気的かつ機械的にそれぞれ接続されて
いることを特徴とする。
【0020】そして、この半導体装置35は、次のよう
な製造方法により製造されている。以下、本発明の一実
施例である半導体装置の製造方法を、この半導体装置3
5の製造方法について説明する。この説明により、この
半導体装置35についての構成の詳細が明らかにされ
る。
【0021】本実施例においては、図2に示されている
半導体ペレット(以下、ペレットという。)11が2個
使用される。ペレット11はメモリー等の同種の集積回
路が作り込まれたものを2個使用してもよいし、相異な
る種類の集積回路が作り込まれたペレットを2個使用し
てもよい。
【0022】各ペレット11の接続側主面には接続端子
を形成するためのバンプ12が複数個、所定の間隔を置
いてアレー状に配列されて形成されている。2個のペレ
ット11、11の各バンプ12は互いに腹合わせにされ
た状態でそれぞれ整合するように配設されている。ペレ
ットおよびバンプの製造作業は、半導体装置の製造工程
における所謂前工程において、ウエハの形態で実施され
る。以下、バンプ12の形成工程を主体にして、ペレッ
トの製造工程を簡単に説明する。
【0023】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の集積回路(図示
せず)が各ペレット11に対応するように作り込まれ
る。次いで、電気配線形成工程において、集積回路の絶
縁膜13上には電気配線14が形成される。この電気配
線14の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。電気配線14上にはパッ
シベーション膜15が被膜される。通例、このパッシベ
ーション膜15はシリコン酸化膜やシリコン窒化膜等の
硬質の絶縁膜により構成されている。
【0024】このパッシベーション膜15にはスルーホ
ール16が複数個(本実施例においては、9個が便宜上
図示されているが、実際には640個等の多数個が配列
される。)が、互いに間隔を置かれた所定の箇所に配列
されてそれぞれ開設される。開設された各スルーホール
16の底面には所定の電気配線14が露出されており、
したがって、スルーホール16により電極パッド16A
が実質的に構成されている。このスルーホール16の開
設作業は、リソグラフィー処理により選択的に実施され
る。
【0025】その後、バンプ形成工程において、薄膜形
成処理およびリソグラフィー処理等が用いられて、ペレ
ット11の各スルーホール16にはバンプ12が各電極
パッド16A、すなわち、電気配線14に電気的に接続
するようにそれぞれ形成される。例えば、バンプ12は
クロムから成る第1下地層17と、銅から成る第2下地
層18と、金から成る本体19とから構成されている。
本実施例において、本体19は短尺の円柱形状に形成さ
れており、後述するインナリードボンディング工程にお
いて、導電粒子との接触を適正に確保するようになって
いる。
【0026】また、本実施例においては、電気的には機
能しない、すなわち、電気的に非接続のダミーバンプ2
0がパッシベーション膜15上に形成されている。この
ダミーバンプ20は正規のバンプ12と外観形状が同一
になるように形成されている。そして、ダミーバンプ2
0は後述するように、2個のペレット11、11がイン
ナボンディングされるに際して相手方のペレット11に
正規のバンプ12が存在しているのに、当方のペレット
11に正規のバンプ12が存在していない場所に配設さ
れ、相手方の正規のバンプ12と正対するようになって
いる。これにより2個のペレット11、11間の各バン
プの整合性が確保されている。
【0027】以上のようにして、ペレット11、バンプ
12およびダミーバンプ20が形成されたウエハは、ダ
イシング工程において各ペレット11にそれぞれ分割さ
れる。ダイシングされた後のペレット11は、後記する
基板21上のペレット搭載領域に対応する微小な平板形
状に形成されている。例えば、ペレット11は15mm×
15mmの正方形の平板形状に形成される。
【0028】他方、本実施例においては、図3および図
4に示されているTABテープ21が使用されている。
次に、TABテープ21の構成について説明する。
【0029】TABテープ21は担体としてのキャリア
用テープ(以下、単にテープという。)22を備えてお
り、キャリア用のテープ22はポリイミド等のような絶
縁性樹脂が用いられて、同一パターンが繰り返されて長
手方向に連続するように一体成形されている。但し、説
明および図示は一単位だけについて行われている。テー
プ22の両側端辺部にはピッチ送りに使用される送り孔
23が等ピッチに配されて開設されている。
【0030】両側の送り孔群間にはサポータ24が等ピ
ッチをもって1列横隊に配されて形成されている。サポ
ータ24は略正方形の板形状に形成されており、その表
側主面(以下、上面とする。)および裏側主面(以下、
下面とする。)は後記するようにペレットを搭載するた
めのペレット搭載面25A、25Bをそれぞれ実質的に
構成している。サポータ24の外側空所26には保持部
材27が四隅に配されて、サポータ24を保持するよう
に一体的に架設されている。
【0031】集積回路を電気的に外部に引き出すための
リード28は複数本が、テープ22の上面および下面上
にそれぞれ配されて、銅箔等のような導電性材料を用い
て溶着や接着等のような適当な手段により固定的に付設
されている。上下面25A、25Bのそれぞれにおい
て、リード28群はサポータ24におけるテープ22の
長さ方向側に位置する対辺側にそれぞれ分けられて、サ
ポータ24をテープ22の長さ方向に延在するように配
設されており、各リード28同士が互いに電気的に非接
続になるように形成されている。各リード28の内側先
端側はペレット搭載面25A、25B内に突き出される
ことによりインナリード29を構成しており、外側空所
26を横断して外方に突き出されたアウタリード30は
テープ22上に固着されている。
【0032】以下の説明において、テープ22の上面2
5Aに形成されたリード28群と、テープ22の下面2
5Bに形成されたリード28群とを区別して説明する必
要がある場合には、上リード28Aおよび下リード28
Bという。また、上インナリード29Aおよび下アウタ
リード29B、上アウタリード30Aおよび下アウタリ
ード30B、上ペレット11A、下ペレット11B等の
他の構成要素についても同様である。
【0033】本実施例において、図3および図4に示さ
れているように、上リード28A群と、下リード28B
群とは互いに同数本、それぞれ配線されており、その本
数は前記ペレット11のバンプ12およびダミーバンプ
20の総数に対応されている。そして、上インナリード
29Aのそれぞれと、下インナリード29Bのそれぞれ
とは、上搭載面25Aと下搭載面25Bとにおいて互い
に整合するように配置されており、この配置は前記ペレ
ット11のバンプ12およびダミーバンプ20の配置に
対応するようになっている。
【0034】また、本実施例において、図3および図4
にそれぞれ示されているように、上アウタリード30A
群のそれぞれと、下アウタリード30B群のそれぞれと
はその幅方向の位置が、上下で重なり合わないように互
いにずらされている。このように、上アウタリード30
A群と、下アウタリード30B群とが重なり合わないよ
うに幅方向にずらされることにより、後述するような実
装基板へのアウタリード30A、30Bのボンディング
が確保されている。
【0035】以上のように構成されているTABテープ
21に2個のペレット11、11がインナリードボンデ
ィングされる際、キャリアテープ22は複数のスプロケ
ット(図示せず)間に張設されて一方向に間欠送りされ
る。そして、張設されたキャリアテープ22の途中に適
宜配設されている異方導電性接着剤塗布ステーション、
インナリードボンディングステーションおよびパッケー
ジ成形ステーションにおいて、異方導電性接着剤塗布工
程、インナリードボンディング工程およびパッケージ成
形工程がそれぞれ実施される。
【0036】まず、図5に示されているように、異方導
電性接着剤塗布ステーションにおいて、異方導電性接着
剤31がTABテープ21における上搭載面25Aおよ
び下搭載面25Bに、スクリーン印刷法や転写印刷、デ
ィスペンサによる塗布法等の適当な塗布手段によりそれ
ぞれ塗布され、各異方導電性接着剤塗布層32A、32
Bがそれぞれ形成される。これら異方導電性接着剤塗布
層32A、32Bはインナリード各29を被覆するよう
に均一に形成される。
【0037】ここで、異方導電性接着剤31は、図6
(c)に示されているように、エポキシ系の熱硬化性接
着剤等の絶縁性を有する接着剤31a中に導電粒子31
bが分散して混入されている。この導電粒子31bは樹
脂から形成されたビーズ31cの表面に導電性金属めっ
き被膜31dが被着され、さらに、そのめっき被膜31
dの表面に絶縁性の樹脂から成る絶縁粒子層31eが形
成されている。
【0038】続いて、図6に示されているように、イン
ナリードボンディングステーションにおいて、2個のペ
レット11A、11BがTABテープ21における上搭
載面25Aおよび下搭載面25Bにそれぞれインナリー
ドボンディングされる。
【0039】この際、ペレット11の各バンプ12およ
びダミーバンプ20と各インナリード29との位置合わ
せは、図6(a)に示されているように、ペレット11
とTABテープ21との間に位置合わせ用のミラー36
が介設され、このミラー36の各像を介して互いの位置
合わせ用マーク(図示せず)がそれぞれ整合されること
により確保することができる。
【0040】このようにして各バンプ12およびダミー
バンプ20と各インナリード29との位置合わせが確保
された後、図6(b)に示されているように、加熱圧着
ヘッド37が使用されて上下のペレット11A、11B
がTABテープ21の上搭載面25Aおよび下搭載面2
5Bにそれぞれ加熱圧着される。この加熱圧着により、
バンプ12およびダミーバンプ20とインナリード29
とがそれぞれ突起状になっているため、異方導電性接着
剤塗布層32中の導電性粒子31bがバンプ12とイン
ナリード29との間に挟み込まれて熱圧着される。
【0041】そして、図6(c)に示されているよう
に、バンプ12およびダミーバンプ20とインナリード
29との間に挟み込まれた導電粒子31bは導電性めっ
き被膜31dにおけるバンプ12、ダミーバンプ20お
よびインナリード29と当接した部位が露出されて、バ
ンプ12、ダミーバンプ20およびインナリード29に
それぞれ接触される。これら接触により、バンプ12と
インナリード29との間は電気的に接続された状態にな
る。このとき、上ペレット11Aのバンプ12Aまたは
ダミーバンプ20Aおよび上インナリード29Aと、下
ペレット11Bのバンプ12Bまたはダミーバンプ20
Bおよび上インナリード29Bとは互いに相手方と対向
しているため、バンプとインナリードとの間挟み込まれ
た導電粒子31bはきわめて効果的に加圧され、両者に
接触される。
【0042】また、この加熱圧着により、異方導電性接
着剤塗布層32中の接着剤31aは熱硬化して異方導電
性接着剤層33を形成するため、ペレット11はTAB
テープ21の搭載面25に機械的に接続された状態にな
る。このとき、異方導電性接着剤層33は収縮するた
め、バンプ12、ダミーバンプ20およびインナリード
29と導電粒子31bとの接触が解除されることはな
い。
【0043】このようにしてテープ・オートメイテッド
・ボンディングされたTABテープ21にはペレット1
1の周囲には、図7に示されているように、エポキシ・
フェノール樹脂等のような絶縁性樹脂がポッティング装
置(図示せず)によりペレット12の周囲に供給される
ことにより、パッケージ34がペレット11およびイン
ナリード29群を樹脂封止するように成形される。この
とき、パッケージ34はペレット11の裏面がそれぞれ
露出するように成形される。このようにして、本実施例
に係る半導体装置35がTABテープ21に組み込まれ
た状態で完成されたことになる。
【0044】その後、TABテープ21は各半導体装置
35について電気的特性試験等を順次実施された後、リ
ール状に巻き取られユーザに出荷される。ユーザにおい
て、TABテープ21は自動実装装置に適用され、TA
Bテープ21に製造された半導体装置35は図1に示さ
れているように実装基板に自動的に順次アウタリードボ
ンディングされて行く。
【0045】図1において、実装基板38は絶縁基板3
9を備えており、この絶縁基板39の上面にはランド4
0が複数個、前記半導体装置35の各アウタリード29
に対応するように配列されて、はんだ材料によりそれぞ
れ形成されている。各ランド40に各アウタリード29
がそれぞれ整合された状態で、半導体装置35は実装基
板38にリフローはんだ処理される。
【0046】この実装状態で、半導体装置35が稼働さ
れてペレット11A、11Bが発熱した場合、その発熱
はペレット11A、11Bの各裏面から大気および絶縁
基板38に直接的に放熱されるため、相対的に各ペレッ
ト11A、11Bは充分に冷却される。
【0047】前記実施例によれば次の効果が得られる。 2個の半導体ペレットがリード群に電気的かつ機械
的に接続されているため、半導体装置1個当たりの集積
度は約2倍になる。
【0048】 2個の半導体ペレットが互いに対向さ
れた状態でリード群に電極パッドを介して電気的かつ機
械的に接続されているため、集積度に対する半導体装置
の厚さはきわめて薄くなる。
【0049】 しかも、2個の半導体ペレットは電極
パッド側の主面が互いに対向されているため、その反対
側の主面が外側を向くことになる。その結果、反対側の
主面は露出させることができ、放熱性能を高めることが
できる。
【0050】 2個の半導体ペレットとリード群との
間には異方導電性接着剤が形成されているため、隙間が
発生することはなく、半導体装置全体としての強度が高
くなるとともに、その品質および信頼性を高めることが
できる。
【0051】
【実施例】図8は本発明の他の実施例である半導体装置
の実装状態を示す一部切断正面図、図9(a)、(b)
はその半導体装置の製造方法に使用されるペレットを示
す平面図およびb−b線に沿う一部省略拡大部分断面
図、図10は同じく多連リードフレームを示す平面図、
図11(a)、(b)はインナリードボンディング工程
を示す各正面断面図、図12は樹脂封止パッケージ成形
後を示す一部切断平面図である。
【0052】本実施例2において、本発明に係る半導体
装置61は、電子回路が作り込まれ、一主面に複数個の
電極パッドにバンプ42A、42Bがそれぞれ形成され
た2個の半導体ペレット41A、41Bが、互いの接続
端子としてのバンプ42A、42B群のそれぞれが、か
つ、前記電子回路を外部に電気的に引き出すためのリー
ド58群のそれぞれに整合するように対向されていると
ともに、両半導体ペレット41A、41Bはリード28
群に異方導電性接着剤層33を介して電気的かつ機械的
にそれぞれ接続されていることを特徴とする。
【0053】そして、この半導体装置61は、次のよう
な製造方法により製造されている。以下、本発明の一実
施例である半導体装置の製造方法を、この半導体装置6
1の製造方法について説明する。この説明により、この
半導体装置61についての構成の詳細が明らかにされ
る。
【0054】本実施例においては、図9に示されている
ペレット41が2個使用される。本実施例2において
も、前記実施例1と同様、ペレット41はメモリー等の
同種の集積回路が作り込まれたものを2個使用してもよ
いし、相異なる種類の集積回路が作り込まれたペレット
を2個使用してもよい。
【0055】本実施例2が前記実施例1と異なる点は、
ペレット41が長方形の平板形成に形成されており、各
ペレット41の接続側主面には接続端子を形成するため
のバンプ42が複数個、両短辺の近傍位置に所定の間隔
を置いてアレー状に配列されて形成されている点にあ
る。2個のペレット41、41の各バンプ42は互いに
腹合わせにされた状態でそれぞれ整合するように配設さ
れている。ペレットおよびバンプの製造作業は、半導体
装置の製造工程における所謂前工程において、ウエハの
形態で実施される。ペレットおよびバンプの製造作業
は、前記実施例1に準ずるので説明は省略する。
【0056】また、本実施例2においても、電気的には
機能しないダミーバンプ50がパッシベーション膜15
上に形成されている。このダミーバンプ50は正規のバ
ンプ42と外観形状が同一になるように形成されてい
る。そして、ダミーバンプ50は後述するように、2個
のペレット41、41がインナボンディングされるに際
して相手方のペレット41に正規のバンプ42が存在し
ているのに、当方のペレット11に正規のバンプ42が
存在していない場所に配設され、相手方の正規のバンプ
42と正対するようになっている。これにより、2個の
ペレット11、11間の各バンプの整合性が確保されて
いる
【0057】他方、本実施例2においては、図10に示
されている多連リードフレーム51が使用されている。
次に、多連リードフレーム51の構成について説明す
る。
【0058】この多連リードフレーム51は燐青銅や無
酸素銅等の銅系(銅またはその合金)材料から成る薄
板、または、42アロイやコバール等の鉄系(鉄または
その合金)材料から成る薄板が用いられて、打ち抜きプ
レス加工またはエッチング加工等の適当な手段により一
体成形されており、この多連リードフレーム51の表面
にはめっき処理が適宜なされている(図示せず)。この
多連リードフレーム51には複数の単位リードフレーム
52が一方向に1列に並設されている。但し、図では一
単位のみが示されている。
【0059】単位リードフレーム52は位置決め孔53
aが明けられている外枠53を一対備えており、両外枠
53は所定の間隔で平行一連にそれぞれ延設されてい
る。隣り合う単位リードフレーム52、52間には一対
のセクション枠54が両外枠53、53間に互いに平行
に配されて一体的に架設されており、これら外枠、セク
ション枠により形成される略正方形の枠体内に単位リー
ドフレーム52が構成されている。
【0060】各単位リードフレーム52において、外枠
53、53間にはダム部材55が一対、セクション枠5
4、54の内側位置に互いに対称形に配されて直角に架
設されており、両ダム部材55、55には複数本のリー
ド58が長手方向に等間隔に配されて、互いに平行で、
ダム部材55と直交するように一体的に突設されてい
る。そして、各リード58の内側端部に先端が前記ペレ
ット41のバンプ42、50に対応するように配される
ことにより、インナリード59をそれぞれ構成してい
る。他方、各リード58の外側延長部分はその先端がセ
クション枠54にそれぞれ接続されており、セクション
枠54から離間して切り離されることによりアウタリー
ド60をそれぞれ構成するようになっている。また、ダ
ム部材55における隣り合うリード58、58間の部分
はパッケージ成形時にレジンの流れをせき止めるダム5
5aを実質的に構成するようになっている。
【0061】以下の説明において、多連リードフレーム
51に形成されたリード28群の上面と下面とを区別し
て説明する必要がある場合には、上リード58Aおよび
下リード58Bという。また、上インナリード59Aお
よび下アウタリード59B、上アウタリード60Aおよ
び下アウタリード60B、上ペレット41A、下ペレッ
ト41B等についても同様である。
【0062】以上のように構成されている多連リードフ
レーム51に2個のペレット41、41がインナリード
ボンディングされる際、多連リードフレーム51は長尺
の板形状に形成され、フィーダ装置により一方向に間欠
送りされる。そして、異方導電性接着剤塗布工程、イン
ナリードボンディング工程、パッケージ成形工程および
リード成形工程がそれぞれ実施される。
【0063】まず、異方導電性接着剤塗布工程(図示せ
ず)において、前記実施例1で説明した異方導電性接着
剤31がペレット41におけるバンプ形成面にスクリー
ン印刷法や転写印刷、ディスペンサによる塗布法等の適
当な塗布手段によりそれぞれ塗布され、各異方導電性接
着剤塗布層32(図11参照)がそれぞれ形成される。
異方導電性接着剤塗布層32はバンプ42およびダミー
バンプ50を被覆するように均一に形成される。
【0064】続いて、図11(a)に示されているよう
に、インナリードボンディング工程において、2個のペ
レット41A、41Bが多連リードフレーム51のイン
ナリード59における上面59Aおよび下面59Bにそ
れぞれインナリードボンディングされる。
【0065】この際、ペレット41の各バンプ42およ
びダミーバンプ50と各インナリード59との位置合わ
せは、図11(a)に示されているように、ペレット4
1と多連リードフレーム51との間に位置合わせ用のミ
ラー36が介設され、このミラー36の各像を介して互
いの位置合わせ用マーク(図示せず)がそれぞれ整合さ
れることにより確保することができる。
【0066】このようにして各バンプ42およびダミー
バンプ50と各インナリード59との位置合わせが確保
された後、図11(b)に示されているように、加熱圧
着ヘッド37が使用されて上下のペレット41A、41
Bが多連リードフレーム51の各インナリード59にお
ける上面59Aおよび下面59Bにそれぞれ加熱圧着さ
れる。この加熱圧着により、バンプ42およびダミーバ
ンプ50とインナリード59とがそれぞれ突起状になっ
ているため、異方導電性接着剤塗布層32中の導電粒子
31bがバンプ42およびダミーバンプ50とインナリ
ード59との間に挟み込まれる。
【0067】そして、図6(c)で参照されるように、
バンプ42とダミーバンプ50とインナリード59との
間に挟み込まれた導電粒子31bは導電性めっき被膜3
1dにおけるバンプ42およびダミーバンプ50とイン
ナリード59と当接した部位が露出されてバンプ42、
ダミーバンプ50およびインナリード59にそれぞれ接
触される。これら接触により、バンプ42およびダミー
バンプ50とインナリード59との間は電気的に接続さ
れた状態になる。このとき、上ペレット41Aのバンプ
42Aおよび上インナリード59Aと、下ペレット41
Bのバンプ42Bおよび下インナリード59Bとは互い
に相手方と対向しているため、バンプとインナリードと
の間挟み込まれた導電粒子31bはきわめて効果的に加
圧され、両者に接触される。
【0068】また、加熱圧着により、異方導電性接着剤
塗布層32中の接着剤31aは熱硬化して異方導電性接
着剤層33を形成するため、上下のペレット41Aと4
1Bとは両者間に形成された異方導電性接着剤33によ
り機械的に接続された状態になる。加熱圧着により電気
的接続が計られると同時に接着剤がそのまま硬化してし
まうので、接触が解除されることはない。この状態にお
いて、上下のペレット41A、41Bに作り込まれた集
積回路は電極パッド、バンプ42、インナリード59お
よびアウタリード60を介して電気的に外部に引き出さ
れるようになっている。
【0069】このようにしてインナリードボンディング
された多連リードフレーム51には樹脂封止パッケージ
61が、トランスファ成形装置(図示せず)により成形
材料として樹脂が使用されて、図12に示されているよ
うに略長方形の平盤形状に一体成形される。そして、こ
の樹脂封止パッケージ61により前記インナリード5
9、ペレット41A、41Bおよび異方導電性接着剤層
33が樹脂封止される。この状態において、アウタリー
ド60群と樹脂封止パッケージ61の短辺側2側面から
それぞれ突出された状態になっている。
【0070】その後、単位リードフレーム52はセクシ
ョン枠54とアウタリード60の接続部、および57a
群をそれぞれ切断されるとともに、アウタリード60群
は樹脂封止パッケージ61の外部において下方に屈曲さ
れ、かつ、水平外方向に屈曲されることにより、ガル・
ウイング形状に成形される(図示せず)。これにより、
図8に示されている半導体装置62が製造されたことに
なる。
【0071】そして、半導体装置62は電気的特性試験
等を実施された後、ユーザに出荷される。ユーザにおい
て、半導体装置62は図8に示されているように実装基
板に自動的に順次実装されて行く。
【0072】図8において、実装基板63は絶縁基板6
4を備えており、この絶縁基板64の上面にはランド6
5が複数個、前記半導体装置62の各アウタリード60
に対応するように配列されて、はんだ材料によりそれぞ
れ形成されている。各ランド65は各アウタリード60
にそれぞれ整合された状態で、半導体装置62は実装基
板63にリフローはんだ処理される。
【0073】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0074】例えば、接続端子を形成するためのバンプ
は、ペレット側に配設するに限らず、リード側に配設し
てもよい。
【0075】TABテープの両面にリード群を形成し、
その両側のリード群に2個のペレットをそれぞれインナ
リードボンディングするように構成するに限らず、TA
Bテープの片面にリード群を形成し、サポータをリング
形状に形成することにより、そのリード群のインナリー
ドの上下両面を露出させて、その上面および下面に各ペ
レットをそれぞれインナリードボンディングするように
構成してもよい。この場合、異方導電性接着剤塗布層は
上下のペレットにそれぞれ塗布される。
【0076】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。電子回路が作り込まれ、一主面に複数個
の電極パッドがそれぞれ形成された半導体ペレットを2
個、互いの電極パッド群のそれぞれが前記電子回路を外
部に電気的に引き出すためのリード群のそれぞれに整合
するように、かつ、接続端子を挟んで対向するととも
に、両半導体ペレットはリード群に異方導電性接着剤層
を介して電気的かつ機械的にそれぞれ接続することによ
り、2個の半導体ペレットがリード群に電気的かつ機械
的に接続されているため、半導体装置1個当たりの集積
度は約2倍になる。また、2個の半導体ペレットが互い
に対向された状態で、リード群に電極パッドを介して電
気的かつ機械的に接続されているため、集積度に対する
半導体装置の厚さはきわめて薄くなる。しかも、2個の
半導体ペレットは電極パッド側の主面が互いに対向され
ているため、その反対側の主面が外側を向くことにな
る。その結果、2個の半導体ペレットの反対側の主面は
それぞれ露出させることができ、放熱性能を高めること
ができる。さらには、2個の半導体ペレットとリード群
との間には異方導電性接着剤が形成されているため、2
個の半導体ペレットの間には隙間が発生することはな
く、半導体装置全体としての熱膨張係数差に伴う内部応
力に対する強度が高くなるとともに、その品質および信
頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置の実装状態
を示す正面断面図および平面図である。
【図2】その半導体装置の製造方法に使用されるペレッ
トを示す斜視図および一部省略拡大部分断面図である。
【図3】同じくTABテープを示す平面図およびb−b
線に沿う断面図である。
【図4】その底面図である。
【図5】塗布工程を示す平面図およびb−b線に沿う断
面図である。
【図6】インナリードボンディング工程を示す各正面断
面図および拡大部分断面図である。
【図7】パッケージ成形後を示す平面図およびb−b線
に沿う断面図である。
【図8】本発明の他の実施例である半導体装置の実装状
態を示す一部切断正面図である。
【図9】その半導体装置の製造方法に使用されるペレッ
トを示す平面図およびb−b線に沿う一部省略拡大部分
断面図である。
【図10】同じく多連リードフレームを示す平面図であ
る。
【図11】インナリードボンディング工程を示す各正面
断面図である。
【図12】樹脂封止パッケージ成形後を示す一部切断平
面図である。
【符号の説明】
11、11A、11B…ペレット、12、12A、12
B…バンプ(接続端子)、13…絶縁膜、14…電気配
線、15…パッシベーション膜、16…スルーホール、
16A…電極パッド、17…第1下地層、18…第2下
地層、19…バンプ本体、20…ダミーバンプ、21…
TABテープ、22…キャリアテープ、23…送り孔、
24…サポータ、25…ペレット搭載面、26…外側空
所、27…保持部材、28、28A、28B…リード、
29、29A、29B…インナリード、30、30A、
30B…アウタリード、31…異方導電性接着剤、31
a…接着剤、31b…導電粒子、31c…ビーズ、31
d…導電性めっき被膜、31e…絶縁剤層、32…異方
導電性接着剤塗布層、33…異方導電性接着剤層、34
…パッケージ、35…半導体装置、36…ミラー、37
…加熱圧着ヘッド、38…実装基板、39…絶縁基板、
40…ランド、41、41A、41B…ペレット、4
2、42A、42B…バンプ(接続端子)、50…ダミ
ーバンプ、51…多連リードフレーム、52…単位リー
ドフレーム、53…送り孔、58、58A、58B…リ
ード、59、59A、59B…インナリード、60、6
0A、60B…アウタリード、61…樹脂封止パッケー
ジ、62…半導体装置、63…実装基板、64…絶縁基
板、65…ランド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 E 8617−4M A 8617−4M

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が作り込まれ、一主面に複数個
    の電極パッドがそれぞれ形成された半導体ペレットが2
    個、互いの電極パッド群のそれぞれが前記電子回路を外
    部に電気的に引き出すためのリード群のそれぞれに整合
    するように、かつ、接続端子を挟んで対向されていると
    ともに、両半導体ペレットはリード群に異方導電性接着
    剤層を介して電気的かつ機械的にそれぞれ接続されてい
    ることを特徴とする半導体装置。
  2. 【請求項2】 前記電極パッド群または前記リード群の
    うちいくつかが、電気的に非接続になるように形成され
    ていることを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記ペレットと前記リード群との合わせ
    面間に形成された異方導電性接着剤層の少なくとも外周
    が、樹脂封止パッケージにより樹脂封止されていること
    を特徴とする請求項1に記載の半導体装置。
  4. 【請求項4】 電子回路が作り込まれた半導体ペレット
    に複数個の電極パッドがそれぞれ形成される工程と、 電子回路を外部に電気的に引き出すためのリード群が、
    各リードの少なくともインナ部が互いに電気的に独立し
    た状態を維持しつつ一体的に構成されている構造物が形
    成される工程と、 前記半導体ペレットが2個、互いの電極パッド群のそれ
    ぞれが前記リード群のそれぞれに整合するように、か
    つ、接続端子を挟んで対向されるとともに、異方導電性
    接着剤を介して電気的かつ機械的にそれぞれ接続される
    工程と、 を備えていることを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記構造物は、リード群が絶縁性のテー
    プの表裏面にそれぞれ配設されて構成されていることを
    特徴とする請求項4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記構造物は、リード群が外枠によって
    一体化されているリードフレームにより構成されている
    ことを特徴とする請求項4に記載の半導体装置の製造方
    法。
JP32639491A 1991-11-14 1991-11-14 半導体装置の製造方法 Expired - Fee Related JP3241772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32639491A JP3241772B2 (ja) 1991-11-14 1991-11-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32639491A JP3241772B2 (ja) 1991-11-14 1991-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05136207A true JPH05136207A (ja) 1993-06-01
JP3241772B2 JP3241772B2 (ja) 2001-12-25

Family

ID=18187310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32639491A Expired - Fee Related JP3241772B2 (ja) 1991-11-14 1991-11-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3241772B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982489B2 (en) 2003-04-01 2006-01-03 Renesas Technology Corp. Semiconductor device having a plurality of laminated semiconductor elements with water absorbing resin films interposed therebetween
JP2008072135A (ja) * 2007-10-22 2008-03-27 Toshiba Corp 半導体集積回路装置
WO2011104779A1 (ja) * 2010-02-23 2011-09-01 パナソニック株式会社 半導体集積回路装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495582B1 (ko) 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982489B2 (en) 2003-04-01 2006-01-03 Renesas Technology Corp. Semiconductor device having a plurality of laminated semiconductor elements with water absorbing resin films interposed therebetween
JP2008072135A (ja) * 2007-10-22 2008-03-27 Toshiba Corp 半導体集積回路装置
WO2011104779A1 (ja) * 2010-02-23 2011-09-01 パナソニック株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JP3241772B2 (ja) 2001-12-25

Similar Documents

Publication Publication Date Title
US6201292B1 (en) Resin-sealed semiconductor device, circuit member used therefor
US6326700B1 (en) Low profile semiconductor package and process for making the same
US4974057A (en) Semiconductor device package with circuit board and resin
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US5258330A (en) Semiconductor chip assemblies with fan-in leads
JP3526788B2 (ja) 半導体装置の製造方法
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
US5530282A (en) Semiconductor device having a multilayer interconnection structure
US20010040286A1 (en) Semiconductor device and method for the fabrication thereof
JPH10321672A (ja) 半導体装置及びその製造方法
JPH07245360A (ja) 半導体パッケージおよびその製造方法
US7364784B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US6894904B2 (en) Tab package
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH05136207A (ja) 半導体装置およびその製造方法
JP3103281B2 (ja) 樹脂封止型半導体装置
US20020149027A1 (en) Semiconductor device and its manufacture, and semiconductor device packaging structure
JP3366506B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees