JPH11307663A - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JPH11307663A
JPH11307663A JP10113437A JP11343798A JPH11307663A JP H11307663 A JPH11307663 A JP H11307663A JP 10113437 A JP10113437 A JP 10113437A JP 11343798 A JP11343798 A JP 11343798A JP H11307663 A JPH11307663 A JP H11307663A
Authority
JP
Japan
Prior art keywords
space
main space
semiconductor element
insulating base
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10113437A
Other languages
English (en)
Inventor
Mitsugi Uratani
貢 浦谷
Toshiya Tanaka
利弥 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10113437A priority Critical patent/JPH11307663A/ja
Publication of JPH11307663A publication Critical patent/JPH11307663A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】絶縁基体に多数のボイドが形成されて、半導体
素子の気密封止ができない。 【解決手段】下金型8と上金型9を一対とした金型内に
主空間Aと該主空間Aに連通する副空間aを設け、主空
間A内に液状樹脂Pを注入するとともに該主空間A内の
空気を副空間a内へ移動させ、しかる後、主空間A内に
注入された液状樹脂Pを硬化させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージの製造方法に関す
るものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージ、通常、エポキシ等の樹脂より
成り、その上面略中央部に半導体素子を収容するための
凹部を有する絶縁基体と、前記絶縁基体の凹部周辺から
外部にかけて導出され、内部に収容する半導体素子を外
部電気回路に接続する鉄ーニッケルーコバルト合金、鉄
ーニッケル合金、銅合金等の金属材料より成る複数個の
外部リード端子と、鉄ーニッケルーコバルト合金等の金
属材料やガラス、サファイア等の無機物、或いはエポキ
シ樹脂等の有機物から成る蓋体とから構成されており、
絶縁基体の凹部に半導体素子を樹脂等の接着材を介して
接着固定するとともに該半導体素子の各電極をボンデイ
ングワイヤ等の電気的接続手段を介して外部リード端子
に接続させ、しかる後、絶縁基体の上面に蓋体をエポキ
シ樹脂等から成る封止材を介して接合させ、絶縁基体の
凹部を蓋体で塞ぎ、半導体素子を気密に封止することに
よって製品としての半導体装置となる。
【0003】なお、前記従来の半導体素子収納用パッケ
ージにおけるエポキシ樹脂製絶縁基体は、一般に以下の
方法によって製作される。
【0004】即ち、まず(1)上金型と下金型とから成
り、上下金型を当接させることによって内部に絶縁基体
の形状に対応した主空間を有する金型を準備する工程
と、(2)前記上金型と下金型とを間に外部リード端子
を挟んで当接させ、上下金型間に外部リード端子を固定
する工程と、(3)前記金型の主空間内にエポキシ樹脂
前駆体を約50〜200kgf/cm2 の圧力で注入す
る工程と、(4)前記金型の主空間内に注入されたエポ
キシ樹脂前駆体に約150〜200℃の温度を印加し、
硬化させて絶縁基体となすとともに、該絶縁基体に外部
リード端子を、一端が絶縁基体の凹部内に、他端が外部
に露出するようにして取着する工程と、(5)前記外部
リード端子が取着された絶縁基体を金型から取り出す工
程とで製作されている。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、金型内の主空間に
エポキシ樹脂前駆体を注入して絶縁基体を形成する際、
主空間が上金型と下金型で密閉されているため主空間内
に存在する空気の外部への流出が悪く、空気の一部が注
入されるエポキシ樹脂前駆体に取り込まれて絶縁基体に
多数のボイド( 穴) が形成されてしまい、その結果、絶
縁基体と蓋体とで半導体素子を気密に封止することが不
可となり、内部に収容する半導体素子を長期間にわたり
正常、かつ安定に作動させることができないという欠点
を有していた。
【0006】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体にボイドが形成されるのを有効
に防止し、絶縁基体と蓋体とで半導体素子を気密に封止
するとともに半導体素子を長期間にわたり正常、かつ安
定に作動させることができる半導体素子収納用パッケー
ジの製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージの製造方法は、上面に半導体素子を収容す
る凹部を有し、かつ複数個の外部リード端子が一端を前
記凹部内に、他端が外部に露出した状態で取着されてい
る樹脂製絶縁基体と蓋体とから成る半導体素子収納用パ
ッケージであって、前記樹脂製絶縁基体が下記(1)及
び(5)の工程により製作されていることを特徴とする
ものである。
【0008】(1)上金型と下金型とから成り、上下金
型を当接させることによって内部に絶縁基体の形状に対
応した主空間及び該主空間と連通する副空間を有する金
型を準備する工程と、(2)前記上金型と下金型とを間
に外部リード端子を挟んで当接させ、上下金型間に外部
リード端子を固定する工程と、(3)前記金型の主空間
内に液状樹脂を注入するとともに該主空間内の空気を副
空間内へ移動させる工程と、(4)前記金型の主空間内
に注入された液状樹脂を硬化させて絶縁基体となし、該
絶縁基体に外部リード端子を、一端が絶縁基体の凹部内
に、他端が外部に露出するようにして取着する工程と、
(5)前記外部リード端子が取着された絶縁基体を金型
から取り出す工程。
【0009】本発明の製造方法によれば、金型内に主空
間と該主空間に連通する副空間を設けたことから主空間
に液状樹脂を注入して絶縁基体を形成する際、主空間内
に存在する空気は注入される液状樹脂で副空間に押し込
まれて液状樹脂内に取り込まれることはなく、その結
果、絶縁基体はボイドの形成がなく、緻密なものとな
り、これによって絶縁基体と蓋体とで半導体素子を完全
に気密封止することが可能になるとともに収容される半
導体素子を長期間にわたり正常、かつ安定に作動させる
ことが可能となる。
【0010】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の製造方法によって製作さ
れた半導体素子を収容する半導体素子収納用パッケージ
の一実施例を示し、1は絶縁基体、2は蓋体である。こ
の絶縁基体1と蓋体2とで半導体素子3を収容するため
の容器4が構成される。
【0011】前記絶縁基体1は、例えば、エポキシ樹脂
等の電気絶縁材料から成り、その上面略中央部に半導体
素子3を収容するための凹部1aが設けてあり、該凹部
1a底面には半導体素子3が樹脂等から成る接着材を介
して接着固定される。
【0012】また前記絶縁基体1には凹部1aの内側か
ら外部にかけて導出する複数個の外部リード端子5が取
着されており、該外部リード端子5は内部に収容する半
導体素子3を外部電気回路に電気的に接続する作用を為
し、その一端には半導体素子3の各電極がボンデイング
ワイヤ等の電気的接続手段6を介して接続され、また外
部に導出された他端は、外部電気回路に半田等のロウ材
を介し接続される。
【0013】前記外部リード端子5は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金、銅合金等の金属材料か
ら成り、例えば、鉄ーニッケルーコバルト合金のインゴ
ット( 塊) に圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を施すことによって所定の形状に形成され
る。
【0014】なお、前記外部リード端子5は、その露出
表面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性
がよく、良導電性の金属をメッキ法によリ0.1μm乃
至20μmの厚みに被着させておくと、外部リード端子
5の酸化腐蝕を有効に防止することができるとともに外
部リード端子5とボンディングワイヤ等の電気的接続手
段6及び外部電気回路との電気的接続を良好となすこと
ができる。従って、前記外部リード端子5はその露出表
面にニッケル、金等の耐蝕性に優れ、ロウ材と濡れ性が
よく、良導電性の金属をメッキ法によリ0.1μm乃至
20μmの厚みに被着させておくことが好ましい。
【0015】また前記外部リード端子5が取着された絶
縁基体1はその上面に鉄ーニッケルーコバルト合金や鉄
ーニッケル合金、銅合金等の金属材料、あるいは酸化ア
ルミニウム質焼結体やガラス、サファイア等の無機物、
或いはエポキシ樹脂等の有機物から成る蓋体2が樹脂等
から成る封止材を介して接合され、これによって絶縁基
体1と蓋体2とから成る容器4の内部に半導体素子3が
気密に封止される。
【0016】かくして上述のパッケージによれば絶縁基
体1の凹部1a底面に半導体素子3を接着剤を介して取
着するとともに半導体素子3の各電極をボンデイングワ
イヤ等の電気的接続手段6を介して外部リード端子5に
接続させ、しかる後、絶縁基体1の上面に蓋体2を樹脂
等の封止材により接合させ、絶縁基体1と蓋体2とから
成る容器4の内部に半導体素子3を気密に封止すること
によって製品としての半導体装置となる。
【0017】次に上述の半導体素子収納用パッケージに
おける絶縁基体1の製造方法について図2(a)〜
(c)に基づき説明する。まず、図2(a)に示すごと
く、絶縁基体1を製作するための下金型8、上金型9を
一対とする金型を準備する。この下金型8、上金型9は
上下に当接させた際、内部に絶縁基体1に対応した形状
の主空間Aと該主空間Aに連通する副空間aが形成され
る。
【0018】前記下金型8及び上金型9は、例えば、ス
テンレス鋼等から成る金属材料によって形成されてお
り、ステンレス鋼等のインゴット(塊)に研削加工や放
電加工等の金属加工法を施すことによって主空間A及び
副空間aとなる溝が形成される。
【0019】前記副空間aはその容積が主空間Aの容積
の10〜50%程度となっており、副空間aは後述する
主空間A内に液状樹脂を注入した際、主空間A内の空気
を吸収する作用をなす。
【0020】なお、前記副空間aの容積が主空間Aの容
積の10%未満となると主空間A内に液状樹脂を注入し
た際、主空間A内の空気の押し出しが不十分となって、
主空間A内に注入される液状樹脂内に空気が取り込まれ
てしまう危険性がある。従って、前記副空間aはその容
積を主空間Aの容積の10%以上としておくことが好ま
しく、金型全体の形状を小型とし、取扱いを良好なもの
とするには50%以下としておくのが良い。
【0021】次に図2(b)に示す如く、前記下金型
8、上金型9とを間に複数個の外部リード端子5を挟ん
で上下に当接させ、上下金型8、9間に外部リード端子
5を固定するとともに外部リード端子5の一端を主空間
A内の上金型9に当接させる。
【0022】次に図2(c)に示す如く、前記外部リー
ド端子5が固定されている金型の主空間A内に注入口1
1を通して液状樹脂Pを所定の圧力で注入する。
【0023】前記金型の主空間A内に注入される液状樹
脂Pとしては、例えば、ビスフェノールA型エポキシ樹
脂、ノボラック型エポキシ樹脂、グリシジルエステル型
エポキシ樹脂に、アミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤を添加混合して成るエ
ポキシ樹脂前駆体から成り、注入口11より主空間A内
に、例えば、約50〜200kgf/cm2 の圧力で注
入される。
【0024】また前記注入口11より主空間A内に液状
樹脂Pを注入する場合、主空間A内に存在する空気は注
入される液状樹脂Pによって主空間Aと連通する副空間
a内に押し込まれ、その結果、主空間A内に注入された
液状樹脂Pに空気が取り込まれることはない。
【0025】次に前記金型の主空間A内に注入された液
状樹脂Pに150〜200℃の温度を印加し、液状樹脂
Pを熱硬化させて上面に半導体素子を収容する凹部を有
する絶縁基体1となし、同時に複数個の外部リード端子
5を、一端が絶縁基体1の凹部1a内に、他端が外部に
露出するようにして取着する。
【0026】なお、この場合、主空間A内に注入された
液状樹脂Pには空気が取り込まれていないことから熱硬
化によって形成される絶縁基体1もボイドの極めて少な
い緻密なものとなり、その結果、この絶縁基体と蓋体と
で半導体素子を収容する容器を構成した場合、半導体素
子の気密封止が完全となり、半導体素子を長期間にわた
り正常、かつ安定に作動させることが可能となる。
【0027】そして最後に、上下金型8、9を分割し、
外部リード端子が取着されている絶縁基体を取り出すこ
とによって図1に示す半導体素子収納用パッケージの絶
縁基体1となる。
【0028】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、図2に示す実施例で
は副空間aを下金型8に溝を設けることによって形成し
たが、これを上金型9に溝を設けることによって形成し
ても、上下両金型8、9に溝をもうけることによって形
成してもよい。
【0029】
【発明の効果】本発明の半導体素子収納用パッケージの
製造方法によれば、金型内に主空間と該主空間に連通す
る副空間を設けたことから主空間に液状樹脂を注入して
絶縁基体を形成する際、主空間内に存在する空気は注入
される液状樹脂で副空間に押し込まれて液状樹脂内に取
り込まれることはなく、その結果、絶縁基体はボイドの
形成がなく、緻密なものとなり、これによって絶縁基体
と蓋体とで半導体素子を完全に気密封止することが可能
になるとともに収容される半導体素子を長期間にわたり
正常、かつ安定に作動させることが可能となる。
【図面の簡単な説明】
【図1】本発明の製造方法によって製作された半導体素
子を収容する半導体素子収納用パッケージの一実施例を
示す断面図である。
【図2】(a)乃至(c)は図1に示すパッケージの絶
縁基体の製造方法を説明するための各工程毎の断面図で
ある。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・半導体素子 4・・・容器 5・・・外部リード端子 8・・・下金型 9・・・上金型 A・・・主空間 a・・・副空間
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // B29L 31:34

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子を収容する凹部を有し、
    かつ複数個の外部リード端子が一端を前記凹部内に、他
    端が外部に露出した状態で取着されている樹脂製絶縁基
    体と蓋体とから成る半導体素子収納用パッケージであっ
    て、前記樹脂製絶縁基体が下記(1)及び(5)の工程
    により製作されていることを特徴とする半導体素子収納
    用パッケージの製造方法。 (1)上金型と下金型とから成り、上下金型を当接させ
    ることによって内部に絶縁基体の形状に対応した主空間
    及び該主空間と連通する副空間を有する金型を準備する
    工程と、(2)前記上金型と下金型とを間に外部リード
    端子を挟んで当接させ、上下金型間に外部リード端子を
    固定する工程と、(3)前記金型の主空間内に液状樹脂
    を注入するとともに該主空間内の空気を副空間内へ移動
    させる工程と、(4)前記金型の主空間内に注入された
    液状樹脂を硬化させて絶縁基体となし、該絶縁基体に外
    部リード端子を、一端が絶縁基体の凹部内に、他端が外
    部に露出するようにして取着する工程と、(5)前記外
    部リード端子が取着された絶縁基体を金型から取り出す
    工程
JP10113437A 1998-04-23 1998-04-23 半導体素子収納用パッケージの製造方法 Pending JPH11307663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10113437A JPH11307663A (ja) 1998-04-23 1998-04-23 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10113437A JPH11307663A (ja) 1998-04-23 1998-04-23 半導体素子収納用パッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH11307663A true JPH11307663A (ja) 1999-11-05

Family

ID=14612211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10113437A Pending JPH11307663A (ja) 1998-04-23 1998-04-23 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH11307663A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022501221A (ja) * 2018-09-21 2022-01-06 ウーディオ オサケユキチュアWoodio Oy 成形品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022501221A (ja) * 2018-09-21 2022-01-06 ウーディオ オサケユキチュアWoodio Oy 成形品の製造方法
US12059817B2 (en) 2018-09-21 2024-08-13 Woodio Oy Method of manufacturing moulded articles

Similar Documents

Publication Publication Date Title
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
US6188566B1 (en) Solid electrolytic capacitor having a second lead with a throughhole filled with an arc-extinguishing material
US3714370A (en) Plastic package assembly for electronic circuit and process for producing the package
JP6797951B2 (ja) パワー半導体モジュール装置及びその製造方法
KR100244159B1 (ko) 고체전해콘덴서 및 그 제조방법
JPH08204059A (ja) 半導体素子収納用パッケージ
JP2001244145A (ja) 固体電解コンデンサ
JPH11307663A (ja) 半導体素子収納用パッケージの製造方法
JP3477073B2 (ja) 半導体素子収納用パッケージの製造方法
JPH10242385A (ja) 電力用混合集積回路装置
JP2000012720A (ja) 半導体素子収納用パッケージの製造方法
JPH11307672A (ja) 半導体素子収納用パッケージの製造方法
JPH11307671A (ja) 半導体素子収納用パッケージの製造方法
JP2004179584A (ja) トランジスタパッケージ及びその製造方法
JP2003197485A (ja) チップ型固体電解コンデンサ及びその製造方法
JPH10189792A (ja) 半導体パッケージ
JP2001358038A (ja) タンタル電解コンデンサの製造方法
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
JP2735753B2 (ja) 半導体装置の製造方法
JPS58148438A (ja) プラスチツクicチツプパツケ−ジ
JP2004111571A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0645470A (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JPH06252283A (ja) 半導体装置
JP2831219B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216