JP2004165314A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004165314A JP2004165314A JP2002327700A JP2002327700A JP2004165314A JP 2004165314 A JP2004165314 A JP 2004165314A JP 2002327700 A JP2002327700 A JP 2002327700A JP 2002327700 A JP2002327700 A JP 2002327700A JP 2004165314 A JP2004165314 A JP 2004165314A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive flat
- semiconductor
- diode
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】本発明は、外形の小型化と実装時の作業効率を向上し得る半導体装置およびその製造方法を提供する。
【解決手段】平面矩形状の第１および第２の導電性平板１３、１４がその第１主面（内側面）を向かい合わせて正対配置され、この両導電性平板１３、１４間に半導体チップ２１が配置され、半導体チップ２１の下部電極および上部電極２２がそれぞれ第１および第２の導電性平板１３、１４の第１主面に固着されている。そして、この両導電性平板１３、１４間に、封止樹脂３１が両導電性平板１３、１４の第２主面（外側面）および第３主面（側面）を露出して半導体チップ２１の外周を取り囲んで設けられ、且つその外周面が導電性平板１３、１４の第３主面を結ぶ平面を越えないように、例えば同一平面を形成する。そして、両導電性平板１３、１４の第３および第２主面が外部端子として使用可能である。
【選択図】 図１
【解決手段】平面矩形状の第１および第２の導電性平板１３、１４がその第１主面（内側面）を向かい合わせて正対配置され、この両導電性平板１３、１４間に半導体チップ２１が配置され、半導体チップ２１の下部電極および上部電極２２がそれぞれ第１および第２の導電性平板１３、１４の第１主面に固着されている。そして、この両導電性平板１３、１４間に、封止樹脂３１が両導電性平板１３、１４の第２主面（外側面）および第３主面（側面）を露出して半導体チップ２１の外周を取り囲んで設けられ、且つその外周面が導電性平板１３、１４の第３主面を結ぶ平面を越えないように、例えば同一平面を形成する。そして、両導電性平板１３、１４の第３および第２主面が外部端子として使用可能である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ディスクリート半導体装置に係り、特に、表面実装型の２端子からなる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯端末機器用等を中心に半導体装置は、小型、薄型化が進んでいる。特に、２端子ダイオードは携帯電話の電圧制御発振器等にも用いられ、チップ抵抗やチップコンデンサ等のチップ部品並みの大きさが要求されている。
【０００３】
従来、この種の２端子ダイオードとしては、図７に示すようなものがある（例えば、特許文献１参照。）。図７（ａ）は、ダイオード２１０を模式的に示す平面図、図７（ｂ）は模式的に示す側面図で、いずれも封止樹脂２３１は破線で示している。
【０００４】
図７に示すように、リードフレーム２１１は、その一方の端部分を斜め上方に立ち上げるとともに、再び折り曲げて水平状態になるように成形された２段折曲構造に形成されている。そして、この水平部分であるダイパッド部２１２上部にダイオードチップ２２１の下部電極（図示略）がダイマウント材２２６を介して固着されている。そして、ダイオードチップ２２１の上部電極２２２がボンディングワイヤ２２５を介して、他のリードの水平部分である内部リード２１４に電気的に接続されている。
【０００５】
このダイオードチップ２２１、ダイパッド部２１２、内部リード２１４、およびボンディングワイヤ２２５は、破線で示すように封止樹脂２３１で封止され、この封止樹脂２３１から側方に露出した外部リード２１３の端部下面は、封止樹脂２３１の下面とほぼ同一平面になるように構成されて、実装基板等との電気的に接続するための外部リードとして使用される。
【０００６】
このようなダイオードにおいては、外形の高さ方向は、リードフレームの折り曲げ高さ、ダイパッド部の厚さ、ワイヤループ高さ、更には、ダイオードの耐湿的な保護等のために必要最小限の封止樹脂の厚さが必要である。また、外形の横方向については、外部リードが封止樹脂の側方に突出している。従って、外形の小型化に限界がある。しかも、実装基板へのダイオードの実装に際しては、外部リードを実装基板に対向させる一つの方向に限定される。
【０００７】
この問題を解決するために、第１の絶縁性フィルムに形成された導電膜上にダイオードチップを固着し、ダイオードチップの外周を囲むように絶縁体を設け、この絶縁体に重ねて導体リードを有する第２の絶縁性フィルムを設け、半導体チップおよび導体リードを樹脂で封止し、絶縁体および絶縁性フィルムの左右の側面に導電膜と導体リードに連結され、上下面に達する外部電極を設けた構造が提案されている（例えば、特許文献２参照。）。
【０００８】
これによれば、外部リードが側方に突出してないので、外形の小型化は可能である。しかしながら、上下対称な外形を有しているので、実装基板に対して２つの実装方向を取ることは可能であるが、４方向のどの方向も取り得るところまで達成できてない。つまり、実装基板に対して２つの方向しか取ることができないので、それらの実装可能な面を実装基板に対向させるように細心の注意を払って実装する必要があった。
【０００９】
【特許文献１】
特開平８−３１９９８号公報（第２頁、図１５）
【００１０】
【特許文献２】
特開平６−８５１１３号公報（第１頁、図１）
【００１１】
【発明が解決しようとする課題】
上記したように、チップ抵抗やチップコンデンサのようなチップ部品はマウンタ装置によって、マザーボード等の実装基板に実装されるが、２端子ダイオードも例外ではなく、他のチップ部品と同様なマウンタ装置で実装される方向にあり、実装に際しては、方向の制限がないことが望ましい。
【００１２】
しかしながら、特許文献１のダイオードでは、外形の小型化に限界があること、また、実装方向が１方向であること、一方、特許文献２のダイオードでは、外形の小型化が図れ、実装方向も２方向となったが、まだ、方向性を確認する作業が必要で作業効率に改善の余地があった。
【００１３】
本発明では、外形の小型化と実装時の作業効率を向上し得る半導体装置およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、相対向する第１および第２主面、並びにこの両主面を連接する第３主面を有し、且つ第１主面を対向させて正対配置された平面矩形状の第１および第２の導電性平板と、この第１および第２の導電性平板間に配置され、且つ下部電極および上部電極がそれぞれ第１および第２の導電性平板の第１主面に固着された半導体チップと、前記第１および第２の導電性平板間にあって、前記半導体チップの外周を取り囲み、且つその外周面が前記導電性平板の第３の主面を結ぶ平面を越えないように設けられた封止樹脂とを有することを特徴とする。
【００１５】
また、上記目的を達成するために、本発明の半導体装置は、相対向する第１および第２主面、並びにこの両主面を連接する第３主面を有し、且つ第１主面を対向させて正対配置された平面矩形状の第１および第２の導電性平板と、この第１および第２の導電性平板間に配置され、且つ下部電極および上部電極がそれぞれ第１および第２の導電性平板の第１主面に固着された半導体チップと、前記第２の導電性平板と前記半導体チップにおける半導体基板主面との間にあって、前記第２の導電性平板と上部電極との固着部分の外周を取り囲み、且つその外周面が前記導電性平板の第３の主面を結ぶ平面を越えないように設けられた封止樹脂とを有することを特徴とする。
【００１６】
本発明によれば、平面矩形状の第１および第２の導電性平板間に半導体チップを配置し、この導電性平板間において半導体チップを封止樹脂で封止、または第１の導電性平板と半導体チップの半導体基板主面との間を封止樹脂で封止し、導電性平板を実装基板との電気的接続のための外部端子としている。しかも、封止樹脂の外周面を、第１および第２の導電性平板の第３主面（側面）を結ぶ平面を越えないように設けている。
【００１７】
従って、外形の小型化が図れるとともに導電性平板の第３主面の４面、すなわち４方向において実装可能となり、実装時の作業効率の向上を実現し得る半導体装置を提供できる。
【００１８】
そして、本発明の半導体装置の製造方法は、第１の導電性平板に複数の半導体チップの下部電極を固着する工程と、前記第２の導電性平板に半導体チップの上部電極を固着する工程と、前記第１および第２の導電性平板間の隙間に封止樹脂を充填して各半導体チップの外周を封止樹脂で取り囲む工程と、前記半導体チップ間の第１および第２の導電性平板、並びに封止樹脂を切断する工程とを具備することを特徴とする。
【００１９】
また、本発明の半導体装置の製造方法は、第１の導電性平板に、半導体素子が繰り返し形成された半導体基板の下部電極を固着する工程と、前記第２の導電性平板に前記半導体基板の上部電極を固着する工程と、前記第２の導電性平板と前記半導体基板の主面との間の隙間に封止樹脂を充填して上部電極の固着部の外周を封止樹脂で取り囲む工程と、前記半導体素子間の第１および第２の導電性平板、前記半導体基板、並びに前記封止樹脂を切断する工程とを具備することを特徴とする。
【００２０】
本発明によれば、第１および第２の導電性平板間に半導体チップ、または半導体基板を配置して導電性平板間において半導体チップを封止樹脂で封止、または第２の導電性平板と半導体基板の主面との間において上部電極の固着部を封止樹脂で封止した後、導電性平板、封止樹脂、半導体基板等を切断している。これにより、外形が小型で、４方向において実装可能で実装時の作業効率を向上し得る半導体装置を量産できる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２２】
（第１の実施の形態）
先ず、本発明の第１の実施の形態に係る半導体装置としての２端子ダイオードについて、図１を参照して説明する。図１はその２端子ダイオードを一部切欠して示す斜視図である。
【００２３】
図１に示すように、平面矩形状の第１および第２の導電性平板１３、１４は、金属あるいは導電性樹脂からなり、それぞれ、相対向する第１主面と第２主面、並びにこの両面を連接するそれぞれ４個の第３主面を有して、その第１主面を対向させて正対配置されている。ここでは、第１および第２の導電性平板１３、１４は、いずれもＣｕ（銅）合金あるいはＦｅ（鉄）合金等の金属からなる。
【００２４】
本明細書においては、第１および第２の導電性平板１３、１４を対向配置した際、相対向する内側面を第１主面、この内側面と反対側の外側面を第２主面、この内側面と外側面とを連接する面、すなわち導電性平板の側面を第３主面とそれそれ定義する。以下、第１主面を内側面、第２主面を外側面、第３主面を側面とそれぞれ呼称する。
【００２５】
この第１および第２の導電性平板１３、１４間に半導体チップであるダイオードチップ２１が配置され、下部電極（図示略）および上部電極２２が、それぞれダイマウント材２６およびハンダバンプ２５を介して第１および第２の導電性平板１３、１４の内側面に固着されている。
【００２６】
そして、封止樹脂３１は、第１および第２の導電性平板１３、１４間にあって、ダイオードチップ２１およびハンダバンプ２５の外周を取り囲み、且つその外周面が両導電性平板１３、１４の側面を結ぶ平面を越えないように形成されている。
【００２７】
この封止樹脂３１は、第１および第２の導電性平板１３，１４の側面および外側面を実装基板と電気的接続する外部端子として使用可能とするために露出するように設けられている。そして、この封止樹脂３１は、その外周面が両導電性平板１３、１４の側面を結ぶ平面を越えて外方にはみだすと、導電性平板１３、１４が外部端子として使用できなくなる可能性があるため、両導電性平板１３、１４の側面を結ぶ平面を越えないことが重要で、ここでは両導電性平板１３、１４の側面と同一平面を形成するように設けている。
【００２８】
次に、上記ダイオードの製造方法を図２を用いて説明する。図２は、そのダイオードの製造工程を示す工程断面図である。
【００２９】
まず、図２（ａ）に示すように、最終的に第１の導電性平板１３になる第１リードフレーム１１と個片化されたダイオードチップ２１とを用意する。第１リードフレーム１１は、一般的にリードフレームとして使用されているＣｕ合金あるいはＦｅ合金等の金属で形成され、平坦な帯状に形成されている。一方、ダイオードチップ２１は、半導体基板の主面（以下、表面と呼称する）に例えばＣｕ系あるいはＡｕ（金）系の上部電極２２が設けられ、主面と反対面（以下、裏面と呼称する）全面に、例えばＡｕ系の下部電極（図示略）が設けられた２端子構造である。
【００３０】
そして、このダイオードチップ２１を、例えばＡｇ（銀）ペースト等のダイマウント材２６を介して第１リードフレーム１１の内側面にマウントし、加熱処理を行って固着する。このダイマウント材２６として、ハンダ等の共晶金属を用いる場合には、共晶金属の溶融温度まで昇温し、その後、固化点以下の温度に冷却することによって固着する。
【００３１】
次に、図２（ｂ）に示すように、バンプ状導電性部材として、例えば球形に整形されたハンダバンプ２５を、ダイオードチップ２１の上部電極２２上に設置する。このハンダバンプ２５は必ずしも球形である必要はない。
【００３２】
その後、図２（ｃ）に示すように、第１リードフレーム１１と同じ材料で同形状に形成されて、最終的に第２の導電性平板１４となる第２リードフレーム１２を用意する。この第２リードフレーム１２は、その内側面におけるハンダ固着部、側面および外側面を樹脂等でマスクし、第２リードフレーム１２を酸化雰囲気に曝してリードフレームの露出部分を酸化させることにより、ハンダ固着部以外の内側面を酸化している。そして、第２リードフレーム１２の内側面を第１リードフレーム１１側に向けて正対配置させてダイオードチップ２１と第２リードフレーム１２のハンダ固着部の位置合わせを行い、ハンダが溶融する温度に加熱して、両リードフレーム１１、１２を平行に維持した状態で、第２リードフレーム１２とハンダバンプ２５を接触させる。そして、ハンダの固化点以下に冷却して固着させる。この固着の際、第２リードフレーム１２のハンダ固着部以外のリードフレーム内側面が酸化されているので、溶融したハンダが広がることはない。
【００３３】
なお、この酸化膜は、第２リードフレーム１２にハンダバンプ５を固着した後、還元雰囲気に曝して、除去してもよい。
【００３４】
次に、図２（ｄ）に示すように、第１および第２リードフレーム１１、１２が平行に固定されて、例えば減圧容器の中に置かれて、例えば、低粘度のエポキシ系の封止樹脂３１を、第２リードフレーム１２に設けた注入口（図示略）、あるいは第１および第２リードフレーム１１、１２間にできた隙間から流し込み、第１および第２リードフレーム１１、１２間の隙間に充填し、封止樹脂３１を熱硬化させて、第１および第２リードフレーム１１、１２間を封止樹脂３１で封止することによって組立体６が得られる。
【００３５】
そして、図２（ｅ）に示すように、金属／樹脂切断用ブレードを装着したダイサー等を使用して、帯状の組立体６をダイオードチップ２１が中心に位置するようにダイシングラインＡ−Ａに沿って、第１および第２リードフレーム１１、１２、並びに封止樹脂３１を切断分離して、個々のダイオード１を得る。
【００３６】
この個々に分離されたダイオード１は、矩形状の第１の導電性平板１３および第２の導電性平板１４間にダイオードチップ２１が配置され、且つ両導電性平板１３、１４の側面および外側面を露出してその外周面が導電性平板１３、１４の側面と同一平面を形成するように封止樹脂３１で封止されてなり、両導電性平板１３、１４が外部端子となる直方体構造に形成されている。
【００３７】
この後は、図示していないが、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。ただし、リードのハンダメッキ工程を経ると、例えばハンダの盛り上がりが見られる場合があるが、実装時にはハンダは溶融するので実装への影響はない。
【００３８】
上述した第１の実施の形態のダイオード１では、従来のダイオードと比較して述べると、導電性平板１３、１４を使うことによってリードフレームの折り曲げによる高さが不要、ハンダバンプ２５を使うことによりワイヤループ高さが不要、そして、導電性平板１３、１４を外部端子とすることにより封止樹脂の外側に突出していた外部リードが不要等のため、大幅な小型化が可能となった。
【００３９】
このダイオード１の導電性平板１３、１４に垂直な方向の外形の大きさは、導電性平板１３、１４の板厚、ダイオードチップ２１の厚さ、およびハンダバンプ２５の高さを加えたものでほとんど決まる。それぞれの部材は、０．１ｍｍ前後から０．２ｍｍ程度であるため、大きさは、０．４ｍｍから０．６ｍｍ程度である。
【００４０】
一方、導電性平板１３、１４に平行な方向の外形の大きさは、ダイオードチップ２１の大きさで決まり、０．３ｍｍ前後であるが、更なるダイオードチップの微細化により小型化が可能である。このダイオードの外形寸法は、現状の抵抗やコンデンサー等のチップ部品の最小寸法０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、そして、更に一回り小さい次世代部品に匹敵する大きさである。
【００４１】
従って、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく、同一のマウンタ装置を使用することができ、実装の効率化を図ることができる。
【００４２】
また、このダイオードでは、平面矩形状の第１および第２の導電性平板１３、１４の側面とこの導電性平板１３、１４間の封止樹脂３１の外周面とが同一平面に形成された直方体構造を有し、しかも、導電性平板１３、１４の４個の側面が実装可能な面であり、ダイオード１の実装時に実装基板への実装方向を気にする必要がなく、作業効率の向上を図ることができる。
【００４３】
更に、ダイオードチップ２１は、バンプ２５を介して第２の導電性平板１４に直接接続され、導電性平板はそのまま外部端子となり、伝送線距離が短縮するために、インダクタンスの改善が図れて、ダイオードチップ２１の電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオード１を提供できる。
【００４４】
更にまた、上述したダイオードの製造方法においては、第１および第２の導電性平板１３、１４間に半導体チップ２１を配置して導電性平板１３、１４間において半導体チップ２１を封止樹脂３１で封止した後、導電性平板１３、１４、封止樹脂３１を切断・分離することにより、外形が小型で、４方向において実装可能で実装時の作業効率を向上し得るダイオードを量産できる。
【００４５】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体装置としての２端子ダイオードの製造方法を図３を用いて説明する。図３は、その２端子ダイオードの製造工程を示す工程断面図である。なお、第２の実施の形態に係る２端子ダイオードは、図１に示した第１の実施の形態の２端子ダイオードと同様に、直方体構造の外形を有するが、第１の実施の形態とは、ダイオードチップの上部電極と第２の導電性平板とをハンダバンプ単独ではなく、Ａｕバンプおよび導電性接着剤で固着したことにある。また、この構造の相違により、その製造方法が第１の実施の形態における製造方法と一部異なるので、以下、異なる工程を中心に説明する。
【００４６】
まず、図３（ａ）に示すように、最終的にダイオードチップになる複数のダイオード素子が形成された半導体基板５０を用意する。この半導体基板５０には、その表面に例えばＡｌ（アルミニウム）系、Ｃｕ系あるいはＡｕ系等からなる複数の上部電極５２が所定配列に設けられ、その裏面全面に例えばＡｕ系の下部電極（図示略）が設けられている。この半導体基板５０表面の上部電極５２上に、Ａｕバンプ５５を形成する。このＡｕバンプ５５は、例えばＡｕワイヤをボールボンディングする要領で上部電極５２に接続した後、そのボール部のみを残してワイヤ部を切断することにより形成する。その後、例えばダイシングを行なって、個片化したダイオードチップ５１を得る。
【００４７】
次に、図３（ｂ）に示すように、最終的に第１の導電性平板４３となる第１リードフレーム４１の内側面にダイオードチップ５１の下部電極を、例えばＡｇペースト等のダイマウント材５６を介して固着する。
【００４８】
一方、最終的に第２の導電性平板４４となる第２リードフレーム４２の内側面において、ダイオードチップ５１のＡｕバンプ５５に対向する位置に、例えばポッティング法あるいは印刷法等を用いて、導電性接着剤５７を塗布する。この導電性接着剤５７は粘性があるので流れてしまうことなく例えばバンプ状に形成される。なお、導電性接着剤５７を使用するため、第２リードフレーム４２の内側面には第１の実施の形態の酸化処理は行わない。
【００４９】
次に、図３（ｃ）に示すように、この第２リードフレーム４２の内側面を第１リードフレーム側に向けて正対配置して、第１リードフレーム４１のダイオードチップ５１と第２リードフレーム４２の導電性接着剤５７との位置合わせを行い、両リードフレーム４１、４２を平行に維持したまま一定距離まで近づけて、Ａｕバンプ５５をペースト状の導電性接着剤５７中に挿入して、その状態で保持する。そして、導電性接着剤５７が硬化する温度まで加熱して、Ａｕバンプ５５と導電性接着剤５７とを固着させる。
【００５０】
次工程以降の図３（ｄ）の封止樹脂６１による封止工程、図３（ｅ）のダイシングによる切断分離工程は、第１の実施の形態と全く同様な工程なので、説明は省略するが、これらの工程を経ることにより、個々のダイオード２を得る。
【００５１】
この個々に分離されたダイオード２は、図１に示す第１の実施の形態と同様に、矩形状の第１の導電性平板４３および第２の導電性平板４４間にダイオードチップ５１が配置され、且つ両導電性平板４３，４４間において、両導電性平板４３、４４の側面および外側面を露出してその外周面が導電性平板４３、４４の側面と同一平面を形成する封止樹脂６１で封止されてなり、両導電性平板４３、４４が外部端子となる直方体構造に形成されている。
【００５２】
この後は、上記第１の実施の形態と同様に、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。
【００５３】
上述した第２の実施の形態のダイオードでは、第１の実施の形態と同様に大幅な小型化が可能で、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく同一のマウンタ装置を使用することができ、また、導電性平板の４個の側面が実装可能な面であり、実装時に実装基板への面方向を気にする必要がないため、作業効率の向上を図ることができる。
【００５４】
更に、ダイオードチップが、バンプおよび導電性接着剤を介して第２の導電性平板に直接接続されるために、インダクタンスの改善が図れて、ダイオードチップの電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオードを提供できる。
【００５５】
また、この第２の実施の形態のダイオードによれば、ダイオードチップの上部電極が、バンプと導電性接着剤を介して第２の導電性平板に固着されているので、
バンプ高さのばらつきに拘らず、堅固に固着され、固着部の信頼性が向上する。
【００５６】
更に、上述のダイオードの製造方法によれば、第１の実施の形態と同様に、外形が小型で、実装時の作業効率を向上し得るダイオードを量産できる。
【００５７】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置としての２端子ダイオードの製造方法を図４を用いて説明する。図４は、その２端子ダイオードの製造工程を示す工程断面図である。なお、第３の実施の形態に係る２端子ダイオードは、図１に示した第１の実施の形態の２端子ダイオードと同様に直方体構造の外形を有するが、第１の実施の形態とは、ダイオードチップの上部電極と第２の導電性平板とを固着するバンプ状導電性部材を、ハンダバンプに代えて、Ａｕバンプにしたことにある。また、その製造方法が第１の実施の形態における製造方法と一部異なる。以下、異なる工程を中心に説明する。
【００５８】
まず、図４（ａ）に示すように、第２の実施の形態と同様の最終的にダイオードチップになる複数のダイオード素子が形成された半導体基板８０を用意する。この半導体基板８０表面の上部電極８２上に、第２の実施の形態と同様に、Ａｕワイヤをボールボンディングする要領で上部電極８２に接続した後、そのボール部のみを残してワイヤ部を切断することにより、Ａｕバンプ８５を形成する。そして、例えばダイシングを行なって、個片化したダイオードチップ８１を得る。
【００５９】
次に、図４（ｂ）に示すように、最終的に第２の導電性平板７４となる第２リードフレーム７２の内側面に、個片化されたダイオードチップ８１のＡｕバンプ８５をフリップチップボンダー装置を使用して、超音波および／または熱圧着することにより固着する。この固着に際しては、ダイオードチップ８１裏面と第２リードフレーム７２との間の距離および平行度は一定になるように制御される。
【００６０】
なお、ここでは、ダイオード８１のＡｕバンプ８５の第２リードフレーム７２の固着を、超音波および／または熱圧着により行うため、第２リードフレーム７２の内側面には、第１の実施の形態の酸化処理は行わない。
【００６１】
次に、図４（ｃ）に示すように、第１の実施の形態と同様の第１の導電性平板７３となる第１リードフレーム７１の内側面における半導体チップの固着部分に、例えばＡｇペースト等のダイマウント材８６を塗布し、ダイオードチップ８１の裏面と第１リードフレーム７１の固着部分との位置合わせを行い、両リードフレーム７１、７２を平行に維持して、ダイオードチップ８１の裏面をダイマウント材８６に接触、且つ圧接する。この状態を維持したまま、加熱処理を行なってダイオードチップ８１と第１リードフレーム７１とを固着する。
【００６２】
なお、本実施の形態では、個片化したダイオードチップ８１を第２リードフレーム７２に固着した後、ダイオードチップ８１を第１リードフレーム７１に固着したが、第２の実施の形態のように、第１リードフレーム７１へのダイオード８１の固着を先に行なって、その後、第２リードフレーム７２へのダイオード８１の超音波および／または熱圧着による固着を行なっても差し支えない。
【００６３】
次工程以降の図４（ｄ）の封止樹脂９１による封止工程、図４（ｅ）のダイシングによる切断・分離工程は、第１の実施の形態と全く同様な工程なので、説明は省略するが、これらの工程を経ることにより、個々のダイオード３を得る。
【００６４】
ここで、この個々に分離されたダイオード３は、図１に示す第１の実施の形態と同様に、矩形状の第１の導電性平板７３および第２の導電性平板７４間にダイオード８１が配置され、且つ両導電性平板７３，７４間において、両導電性平板７３、７４の側面および外側面を露出してその外周面が導電性平板７３、７４の側面と同一平面を形成する封止樹脂９１で封止されてなり、両導電性平板７３、７４が外部端子となる直方体構造に形成されている。
【００６５】
この後は、上記第１の実施の形態と同様に、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。
【００６６】
上述した第３の実施の形態のダイオードでは、第１の実施の形態と同様に、大幅な小型化が可能で、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく同一のマウント装置を使用することができ、また、導電性平板の４個の側面が実装可能な面であり、実装時に実装基板への面方向を気にする必要がないため、作業効率の向上を図ることができる。
【００６７】
更に、ダイオードチップが、バンプを介して第２の導電性平板に直接接続されるために、インダクタンスの改善が図れて、ダイオードチップの電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオードを提供できる。
【００６８】
また、上述のダイオードの製造方法によれば、第１の実施の形態と同様に、外形が小型で、実装時の作業効率を向上し得るダイオードを量産できる。
【００６９】
（第４の実施の形態）
次に、本発明の第４の実施の形態に係る半導体装置としての２端子ダイオードについて、図５を参照して説明する。図５はその２端子ダイオードを一部切欠して示す斜視図である。
【００７０】
図５に示すように、第１および第２の導電性平板１１３、１１４は、第１の実施の形態と同様に形成され、それぞれ、相対向する内側面と外側面、並びにこの両面を連接するそれぞれ４個の側面を有して、その内側面を対向させて正対配置されている。
【００７１】
この第１および第２の導電性平板１１３、１１４間に半導体チップであるダイオードチップ１２０が配置され、下部電極（図示略）および上部電極１２２が、それぞれダイマウント材１２６およびハンダバンプ１２５を介して第１および第２の導電性平板１１３、１１４の内側面に固着されている。このダイオードチップ１２０の半導体基板１２１の外周面は、両導電性平板１１３、１１４の側面を結ぶ平面を越えないように形成されている。
【００７２】
そして、封止樹脂１３１は、第２の導電性平板１１４とダイオードチップ１２０の半導体基板１２１の表面間にあって、ハンダバンプ１２５の外周を取り囲み、且つその外周面が両導電性平板１１３、１１４の側面を結ぶ平面を越えないように形成されている。また、第１および第２の導電性平板１１３，１１４の側面および外側面を実装基板と電気的に接続するための外部端子として使用可能とするために、側面および外側面を露出するように設けられている。
【００７３】
本実施の形態においては、ダイオードチップ１２０の半導体基板１２１および封止樹脂１３１は、その外周面が両導電性平板１１３，１１４の側面を結ぶ平面を越えて外方にはみだすと、導電性平板１１３、１１４の側面が外部端子として使用できなくなる可能性があるため、両導電性平板１１３，１１４の側面を結ぶ平面と同一平面を形成するように形成している。
【００７４】
次に、上記ダイオードの製造方法を図６を用いて説明する。図６は、そのダイオードの製造工程を示す工程断面図である。
【００７５】
まず、図６（ａ）に示すように、最終的に第１の導電性平板１１３となる第１リードフレーム１１１とダイオードチップ１２０に個片化される前の半導体基板１２１とを用意する。この第１リードフレーム１１１は、上記第１の実施の形態と同様に、Ｃｕ合金あるいはＦｅ合金等の金属で形成され、平坦な帯状に形成されている。
【００７６】
一方、半導体基板１２１には、２端子からなる複数のダイオード素子（図示略）に対応して、その表面に例えばＣｕ系あるいはＡｕ系の複数の上部電極１２２が所定配列に設けられ、その裏面全面には例えばＡｕ系の下部電極（図示略）が設けられている。
【００７７】
そして、この半導体基板１２１を、例えばＡｇペースト等のダイマウント材１２６を介して第１リードフレーム１１１の内側面にマウントし、加熱処理を行って固着する。このダイマウント材１２６として、ハンダ等の共晶金属を用いる場合には、共晶金属の溶融温度まで昇温し、その後、固化点以下の温度に冷却することによって固着する。
【００７８】
次に、図６（ｂ）に示すように、バンプ状導電性部材として、例えば球形に整形されたハンダバンプ１２５を、半導体基板１２１の上部電極１２２上にそれぞれ設置する。このハンダバンプ１２５は必ずしも球形である必要はない。
【００７９】
その後、図６（ｃ）に示すように、上記第１の実施の形態と同様の最終的に第２の導電性平板となる第２リードフレーム１１２を用意し、そして、第２リードフレーム１１２の内側面を第１リードフレーム１１１側に向けて正対配置させてハンダバンプ１２５と第２リードフレーム１１２のハンダ固着部の位置合わせを行い、ハンダが溶融する温度に加熱して、両リードフレーム１１１、１１２を平行に維持した状態で、第２リードフレーム１１２とハンダバンプ１２５を接触させる。そして、ハンダの固化点以下に冷却して固着させる。この固着の際、第２リードフレーム１１２のハンダ固着部以外のリードフレーム内側面が酸化されているので、溶融したハンダが広がることはない。なお、この酸化膜は、第２リードフレーム１１２にハンダバンプ１２５を固着した後、還元雰囲気に曝して、除去してもよい。
【００８０】
次に、図６（ｄ）に示すように、上記第１の実施の形態と同様に、第１および第２リードフレーム１１１、１１２が平行に固定されて、例えば減圧容器の中に置かれて、例えば、低粘度のエポキシ系の封止樹脂１３１を、第２リードフレーム１１２に設けた注入口（図示略）、あるいは第２リードフレーム１１２と半導体基板１２１の表面間にできた隙間から流し込み、第２リードフレーム１１２と半導体基板１２１主面間の隙間に充填し、封止樹脂１３１を熱硬化させて、第２リードフレーム１１２と半導体基板１２１表面間を封止樹脂１３１で封止することによって組立体９が得られる。
【００８１】
そして、図６（ｅ）に示すように、上記第１の実施の形態と同様に、金属／樹脂／半導体基板切断用ブレードを装着したダイサー等を使用して、板状の組立体９をハンダバンプ１２５間、すなわちダイオードチップ１２０が中心に位置するようにダイシングラインＡ−Ａに沿って、第１および第２リードフレーム１１１、１１２、半導体基板１２１、並びに封止樹脂１３１を切断・分離して、個々のダイオード４を得る。
【００８２】
ここで、個々に分離されたダイオード４は、図５に示すように、矩形状の第１の導電性平板１１３、第２の導電性平板１１４間にダイオードチップ１２０が配置され、且つ両導電性平板１１３、１１４の側面および外側面、並びに半導体基板１２１の側面を露出して、第２導電性平板１１４と半導体基板１２１表面との間が封止樹脂１３１で封止され、この封止樹脂１３１および半導体基板１２１の外周面は、両導電性平板１１３、１１４の側面を結ぶ平面と同一平面を形成してなり、両導電性平板１１３，１１４が外部端子となる直方体構造に形成されている。
【００８３】
この後は、図示していないが、第１の実施の形態と同様に、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。ただし、リードのハンダメッキ工程を経ると、例えばハンダの盛り上がりが見られる場合があるが、実装時にはハンダは溶融するので実装への影響はない。
【００８４】
上述した第４の実施の形態のダイオードでは、上記第１の実施の形態と同様に、大幅な小型化が可能で、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく同一のマウント装置を使用することができ、また、導電性平板の４個の側面が実装可能な面であり、実装時に実装基板への面方向を気にする必要がないため、作業効率の向上を図ることができる。
【００８５】
更に、ダイオードチップが、バンプを介して第２の導電性平板に直接接続されるために、インダクタンスの改善が図れ、ダイオードチップの電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオードを提供できる。
【００８６】
上述のダイオードの製造方法によれば、第１の実施の形態と同様に、外形が小型で、実装時の作業効率を向上し得るダイオードを量産できる。
【００８７】
以上本発明の実施の形態を説明したが、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００８８】
例えば、リードフレームは従来のリードフレームをそのまま使用したが、金型による加工性を要求されないので、価格の安い金属や導電性樹脂等からなる平板を使用できる。また、現行のリードフレーム材と異なるＣｕ、Ｆｅ、Ｎｉその他元素を組合せた組成の合金、あるいはハンダ濡れ性の良くない金属基板等の表面にハンダ濡れ性の良い例えばＣｕ等のメッキを施した部材でも差し支えない。
【００８９】
また、バンプ状導電性部材として、ハンダ、あるいはＡｕバンプの単独、並びにＡｕバンプと導電性接着剤とを組合せて使用した場合を示したが、２種類の部材の組合せによる接続を考えると、多くの金属／合金／金属化合物と導電性接着剤／ＡＣＦ（異方性導電樹脂）との組合せ、あるいは金属／合金／金属化合物と低融点のハンダ等との組合せの中から選択して使用することが可能である。
【００９０】
更に、半導体装置の製造工程は、例えば、最初にバンプ状導電性部材をダイオードチップに接続して、次にダイオードチップを導電性平板にマウントする場合と、最初にダイオードチップを導電性平板にマウントして、次にバンプを接続する場合の２つを示した。また、ダイオードチップを個片化する工程は、導電性平板にマウントする前に個片化を行う場合と、導電性平板の分離と同時に個片化を行なう場合とを例示したが、これらの工程、またはその他の工程においても、本発明の要旨を逸脱しない範囲内で工程を入れ替えて実施することは可能である。
【００９１】
【発明の効果】
本発明によれば、外形の小型化と実装時の作業効率を向上し得る半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る２端子ダイオードを示す一部切欠斜視図。
【図２】本発明の第１の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図３】本発明の第２の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図４】本発明の第３の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図５】本発明の第４の実施の形態に係る２端子ダイオードを示す一部切欠斜視図。
【図６】本発明の第４の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図７】従来の２端子ダイオードを示す図で、図７（ａ）はその概略平面図、図７（ｂ）はその概略側面図。
【符号の説明】
１、２、３、４、２１０ ダイオード
６、７、８、９ 組立体
１１、４１、７１、１１１ 第１リードフレーム
１２、４２、７２、１１２ 第２リードフレーム
１３、４３、７３、１１３ 第１の導電性平板
１４、４４、７４、１１４ 第２の導電性平板
２１、５１、８１、１２０、２２１ ダイオードチップ
２２、５２、８２、１２２、２２２ 上部電極
２５、１２５ ハンダバンプ
２６、５６、８６、１２６、２２６ ダイマウント材
３１、６１、９１、１３１、２３１ 封止樹脂
５０、８０、１２１ 半導体基板
５５、８５ Ａｕバンプ
５７ 導電性接着剤
２１１ リードフレーム
２１２ ダイパッド部
２１３ 外部リード
２１４ 内部リード
２２５ ボンディングワイヤ
【発明の属する技術分野】
本発明は、ディスクリート半導体装置に係り、特に、表面実装型の２端子からなる半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、携帯端末機器用等を中心に半導体装置は、小型、薄型化が進んでいる。特に、２端子ダイオードは携帯電話の電圧制御発振器等にも用いられ、チップ抵抗やチップコンデンサ等のチップ部品並みの大きさが要求されている。
【０００３】
従来、この種の２端子ダイオードとしては、図７に示すようなものがある（例えば、特許文献１参照。）。図７（ａ）は、ダイオード２１０を模式的に示す平面図、図７（ｂ）は模式的に示す側面図で、いずれも封止樹脂２３１は破線で示している。
【０００４】
図７に示すように、リードフレーム２１１は、その一方の端部分を斜め上方に立ち上げるとともに、再び折り曲げて水平状態になるように成形された２段折曲構造に形成されている。そして、この水平部分であるダイパッド部２１２上部にダイオードチップ２２１の下部電極（図示略）がダイマウント材２２６を介して固着されている。そして、ダイオードチップ２２１の上部電極２２２がボンディングワイヤ２２５を介して、他のリードの水平部分である内部リード２１４に電気的に接続されている。
【０００５】
このダイオードチップ２２１、ダイパッド部２１２、内部リード２１４、およびボンディングワイヤ２２５は、破線で示すように封止樹脂２３１で封止され、この封止樹脂２３１から側方に露出した外部リード２１３の端部下面は、封止樹脂２３１の下面とほぼ同一平面になるように構成されて、実装基板等との電気的に接続するための外部リードとして使用される。
【０００６】
このようなダイオードにおいては、外形の高さ方向は、リードフレームの折り曲げ高さ、ダイパッド部の厚さ、ワイヤループ高さ、更には、ダイオードの耐湿的な保護等のために必要最小限の封止樹脂の厚さが必要である。また、外形の横方向については、外部リードが封止樹脂の側方に突出している。従って、外形の小型化に限界がある。しかも、実装基板へのダイオードの実装に際しては、外部リードを実装基板に対向させる一つの方向に限定される。
【０００７】
この問題を解決するために、第１の絶縁性フィルムに形成された導電膜上にダイオードチップを固着し、ダイオードチップの外周を囲むように絶縁体を設け、この絶縁体に重ねて導体リードを有する第２の絶縁性フィルムを設け、半導体チップおよび導体リードを樹脂で封止し、絶縁体および絶縁性フィルムの左右の側面に導電膜と導体リードに連結され、上下面に達する外部電極を設けた構造が提案されている（例えば、特許文献２参照。）。
【０００８】
これによれば、外部リードが側方に突出してないので、外形の小型化は可能である。しかしながら、上下対称な外形を有しているので、実装基板に対して２つの実装方向を取ることは可能であるが、４方向のどの方向も取り得るところまで達成できてない。つまり、実装基板に対して２つの方向しか取ることができないので、それらの実装可能な面を実装基板に対向させるように細心の注意を払って実装する必要があった。
【０００９】
【特許文献１】
特開平８−３１９９８号公報（第２頁、図１５）
【００１０】
【特許文献２】
特開平６−８５１１３号公報（第１頁、図１）
【００１１】
【発明が解決しようとする課題】
上記したように、チップ抵抗やチップコンデンサのようなチップ部品はマウンタ装置によって、マザーボード等の実装基板に実装されるが、２端子ダイオードも例外ではなく、他のチップ部品と同様なマウンタ装置で実装される方向にあり、実装に際しては、方向の制限がないことが望ましい。
【００１２】
しかしながら、特許文献１のダイオードでは、外形の小型化に限界があること、また、実装方向が１方向であること、一方、特許文献２のダイオードでは、外形の小型化が図れ、実装方向も２方向となったが、まだ、方向性を確認する作業が必要で作業効率に改善の余地があった。
【００１３】
本発明では、外形の小型化と実装時の作業効率を向上し得る半導体装置およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、相対向する第１および第２主面、並びにこの両主面を連接する第３主面を有し、且つ第１主面を対向させて正対配置された平面矩形状の第１および第２の導電性平板と、この第１および第２の導電性平板間に配置され、且つ下部電極および上部電極がそれぞれ第１および第２の導電性平板の第１主面に固着された半導体チップと、前記第１および第２の導電性平板間にあって、前記半導体チップの外周を取り囲み、且つその外周面が前記導電性平板の第３の主面を結ぶ平面を越えないように設けられた封止樹脂とを有することを特徴とする。
【００１５】
また、上記目的を達成するために、本発明の半導体装置は、相対向する第１および第２主面、並びにこの両主面を連接する第３主面を有し、且つ第１主面を対向させて正対配置された平面矩形状の第１および第２の導電性平板と、この第１および第２の導電性平板間に配置され、且つ下部電極および上部電極がそれぞれ第１および第２の導電性平板の第１主面に固着された半導体チップと、前記第２の導電性平板と前記半導体チップにおける半導体基板主面との間にあって、前記第２の導電性平板と上部電極との固着部分の外周を取り囲み、且つその外周面が前記導電性平板の第３の主面を結ぶ平面を越えないように設けられた封止樹脂とを有することを特徴とする。
【００１６】
本発明によれば、平面矩形状の第１および第２の導電性平板間に半導体チップを配置し、この導電性平板間において半導体チップを封止樹脂で封止、または第１の導電性平板と半導体チップの半導体基板主面との間を封止樹脂で封止し、導電性平板を実装基板との電気的接続のための外部端子としている。しかも、封止樹脂の外周面を、第１および第２の導電性平板の第３主面（側面）を結ぶ平面を越えないように設けている。
【００１７】
従って、外形の小型化が図れるとともに導電性平板の第３主面の４面、すなわち４方向において実装可能となり、実装時の作業効率の向上を実現し得る半導体装置を提供できる。
【００１８】
そして、本発明の半導体装置の製造方法は、第１の導電性平板に複数の半導体チップの下部電極を固着する工程と、前記第２の導電性平板に半導体チップの上部電極を固着する工程と、前記第１および第２の導電性平板間の隙間に封止樹脂を充填して各半導体チップの外周を封止樹脂で取り囲む工程と、前記半導体チップ間の第１および第２の導電性平板、並びに封止樹脂を切断する工程とを具備することを特徴とする。
【００１９】
また、本発明の半導体装置の製造方法は、第１の導電性平板に、半導体素子が繰り返し形成された半導体基板の下部電極を固着する工程と、前記第２の導電性平板に前記半導体基板の上部電極を固着する工程と、前記第２の導電性平板と前記半導体基板の主面との間の隙間に封止樹脂を充填して上部電極の固着部の外周を封止樹脂で取り囲む工程と、前記半導体素子間の第１および第２の導電性平板、前記半導体基板、並びに前記封止樹脂を切断する工程とを具備することを特徴とする。
【００２０】
本発明によれば、第１および第２の導電性平板間に半導体チップ、または半導体基板を配置して導電性平板間において半導体チップを封止樹脂で封止、または第２の導電性平板と半導体基板の主面との間において上部電極の固着部を封止樹脂で封止した後、導電性平板、封止樹脂、半導体基板等を切断している。これにより、外形が小型で、４方向において実装可能で実装時の作業効率を向上し得る半導体装置を量産できる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２２】
（第１の実施の形態）
先ず、本発明の第１の実施の形態に係る半導体装置としての２端子ダイオードについて、図１を参照して説明する。図１はその２端子ダイオードを一部切欠して示す斜視図である。
【００２３】
図１に示すように、平面矩形状の第１および第２の導電性平板１３、１４は、金属あるいは導電性樹脂からなり、それぞれ、相対向する第１主面と第２主面、並びにこの両面を連接するそれぞれ４個の第３主面を有して、その第１主面を対向させて正対配置されている。ここでは、第１および第２の導電性平板１３、１４は、いずれもＣｕ（銅）合金あるいはＦｅ（鉄）合金等の金属からなる。
【００２４】
本明細書においては、第１および第２の導電性平板１３、１４を対向配置した際、相対向する内側面を第１主面、この内側面と反対側の外側面を第２主面、この内側面と外側面とを連接する面、すなわち導電性平板の側面を第３主面とそれそれ定義する。以下、第１主面を内側面、第２主面を外側面、第３主面を側面とそれぞれ呼称する。
【００２５】
この第１および第２の導電性平板１３、１４間に半導体チップであるダイオードチップ２１が配置され、下部電極（図示略）および上部電極２２が、それぞれダイマウント材２６およびハンダバンプ２５を介して第１および第２の導電性平板１３、１４の内側面に固着されている。
【００２６】
そして、封止樹脂３１は、第１および第２の導電性平板１３、１４間にあって、ダイオードチップ２１およびハンダバンプ２５の外周を取り囲み、且つその外周面が両導電性平板１３、１４の側面を結ぶ平面を越えないように形成されている。
【００２７】
この封止樹脂３１は、第１および第２の導電性平板１３，１４の側面および外側面を実装基板と電気的接続する外部端子として使用可能とするために露出するように設けられている。そして、この封止樹脂３１は、その外周面が両導電性平板１３、１４の側面を結ぶ平面を越えて外方にはみだすと、導電性平板１３、１４が外部端子として使用できなくなる可能性があるため、両導電性平板１３、１４の側面を結ぶ平面を越えないことが重要で、ここでは両導電性平板１３、１４の側面と同一平面を形成するように設けている。
【００２８】
次に、上記ダイオードの製造方法を図２を用いて説明する。図２は、そのダイオードの製造工程を示す工程断面図である。
【００２９】
まず、図２（ａ）に示すように、最終的に第１の導電性平板１３になる第１リードフレーム１１と個片化されたダイオードチップ２１とを用意する。第１リードフレーム１１は、一般的にリードフレームとして使用されているＣｕ合金あるいはＦｅ合金等の金属で形成され、平坦な帯状に形成されている。一方、ダイオードチップ２１は、半導体基板の主面（以下、表面と呼称する）に例えばＣｕ系あるいはＡｕ（金）系の上部電極２２が設けられ、主面と反対面（以下、裏面と呼称する）全面に、例えばＡｕ系の下部電極（図示略）が設けられた２端子構造である。
【００３０】
そして、このダイオードチップ２１を、例えばＡｇ（銀）ペースト等のダイマウント材２６を介して第１リードフレーム１１の内側面にマウントし、加熱処理を行って固着する。このダイマウント材２６として、ハンダ等の共晶金属を用いる場合には、共晶金属の溶融温度まで昇温し、その後、固化点以下の温度に冷却することによって固着する。
【００３１】
次に、図２（ｂ）に示すように、バンプ状導電性部材として、例えば球形に整形されたハンダバンプ２５を、ダイオードチップ２１の上部電極２２上に設置する。このハンダバンプ２５は必ずしも球形である必要はない。
【００３２】
その後、図２（ｃ）に示すように、第１リードフレーム１１と同じ材料で同形状に形成されて、最終的に第２の導電性平板１４となる第２リードフレーム１２を用意する。この第２リードフレーム１２は、その内側面におけるハンダ固着部、側面および外側面を樹脂等でマスクし、第２リードフレーム１２を酸化雰囲気に曝してリードフレームの露出部分を酸化させることにより、ハンダ固着部以外の内側面を酸化している。そして、第２リードフレーム１２の内側面を第１リードフレーム１１側に向けて正対配置させてダイオードチップ２１と第２リードフレーム１２のハンダ固着部の位置合わせを行い、ハンダが溶融する温度に加熱して、両リードフレーム１１、１２を平行に維持した状態で、第２リードフレーム１２とハンダバンプ２５を接触させる。そして、ハンダの固化点以下に冷却して固着させる。この固着の際、第２リードフレーム１２のハンダ固着部以外のリードフレーム内側面が酸化されているので、溶融したハンダが広がることはない。
【００３３】
なお、この酸化膜は、第２リードフレーム１２にハンダバンプ５を固着した後、還元雰囲気に曝して、除去してもよい。
【００３４】
次に、図２（ｄ）に示すように、第１および第２リードフレーム１１、１２が平行に固定されて、例えば減圧容器の中に置かれて、例えば、低粘度のエポキシ系の封止樹脂３１を、第２リードフレーム１２に設けた注入口（図示略）、あるいは第１および第２リードフレーム１１、１２間にできた隙間から流し込み、第１および第２リードフレーム１１、１２間の隙間に充填し、封止樹脂３１を熱硬化させて、第１および第２リードフレーム１１、１２間を封止樹脂３１で封止することによって組立体６が得られる。
【００３５】
そして、図２（ｅ）に示すように、金属／樹脂切断用ブレードを装着したダイサー等を使用して、帯状の組立体６をダイオードチップ２１が中心に位置するようにダイシングラインＡ−Ａに沿って、第１および第２リードフレーム１１、１２、並びに封止樹脂３１を切断分離して、個々のダイオード１を得る。
【００３６】
この個々に分離されたダイオード１は、矩形状の第１の導電性平板１３および第２の導電性平板１４間にダイオードチップ２１が配置され、且つ両導電性平板１３、１４の側面および外側面を露出してその外周面が導電性平板１３、１４の側面と同一平面を形成するように封止樹脂３１で封止されてなり、両導電性平板１３、１４が外部端子となる直方体構造に形成されている。
【００３７】
この後は、図示していないが、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。ただし、リードのハンダメッキ工程を経ると、例えばハンダの盛り上がりが見られる場合があるが、実装時にはハンダは溶融するので実装への影響はない。
【００３８】
上述した第１の実施の形態のダイオード１では、従来のダイオードと比較して述べると、導電性平板１３、１４を使うことによってリードフレームの折り曲げによる高さが不要、ハンダバンプ２５を使うことによりワイヤループ高さが不要、そして、導電性平板１３、１４を外部端子とすることにより封止樹脂の外側に突出していた外部リードが不要等のため、大幅な小型化が可能となった。
【００３９】
このダイオード１の導電性平板１３、１４に垂直な方向の外形の大きさは、導電性平板１３、１４の板厚、ダイオードチップ２１の厚さ、およびハンダバンプ２５の高さを加えたものでほとんど決まる。それぞれの部材は、０．１ｍｍ前後から０．２ｍｍ程度であるため、大きさは、０．４ｍｍから０．６ｍｍ程度である。
【００４０】
一方、導電性平板１３、１４に平行な方向の外形の大きさは、ダイオードチップ２１の大きさで決まり、０．３ｍｍ前後であるが、更なるダイオードチップの微細化により小型化が可能である。このダイオードの外形寸法は、現状の抵抗やコンデンサー等のチップ部品の最小寸法０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、そして、更に一回り小さい次世代部品に匹敵する大きさである。
【００４１】
従って、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく、同一のマウンタ装置を使用することができ、実装の効率化を図ることができる。
【００４２】
また、このダイオードでは、平面矩形状の第１および第２の導電性平板１３、１４の側面とこの導電性平板１３、１４間の封止樹脂３１の外周面とが同一平面に形成された直方体構造を有し、しかも、導電性平板１３、１４の４個の側面が実装可能な面であり、ダイオード１の実装時に実装基板への実装方向を気にする必要がなく、作業効率の向上を図ることができる。
【００４３】
更に、ダイオードチップ２１は、バンプ２５を介して第２の導電性平板１４に直接接続され、導電性平板はそのまま外部端子となり、伝送線距離が短縮するために、インダクタンスの改善が図れて、ダイオードチップ２１の電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオード１を提供できる。
【００４４】
更にまた、上述したダイオードの製造方法においては、第１および第２の導電性平板１３、１４間に半導体チップ２１を配置して導電性平板１３、１４間において半導体チップ２１を封止樹脂３１で封止した後、導電性平板１３、１４、封止樹脂３１を切断・分離することにより、外形が小型で、４方向において実装可能で実装時の作業効率を向上し得るダイオードを量産できる。
【００４５】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係る半導体装置としての２端子ダイオードの製造方法を図３を用いて説明する。図３は、その２端子ダイオードの製造工程を示す工程断面図である。なお、第２の実施の形態に係る２端子ダイオードは、図１に示した第１の実施の形態の２端子ダイオードと同様に、直方体構造の外形を有するが、第１の実施の形態とは、ダイオードチップの上部電極と第２の導電性平板とをハンダバンプ単独ではなく、Ａｕバンプおよび導電性接着剤で固着したことにある。また、この構造の相違により、その製造方法が第１の実施の形態における製造方法と一部異なるので、以下、異なる工程を中心に説明する。
【００４６】
まず、図３（ａ）に示すように、最終的にダイオードチップになる複数のダイオード素子が形成された半導体基板５０を用意する。この半導体基板５０には、その表面に例えばＡｌ（アルミニウム）系、Ｃｕ系あるいはＡｕ系等からなる複数の上部電極５２が所定配列に設けられ、その裏面全面に例えばＡｕ系の下部電極（図示略）が設けられている。この半導体基板５０表面の上部電極５２上に、Ａｕバンプ５５を形成する。このＡｕバンプ５５は、例えばＡｕワイヤをボールボンディングする要領で上部電極５２に接続した後、そのボール部のみを残してワイヤ部を切断することにより形成する。その後、例えばダイシングを行なって、個片化したダイオードチップ５１を得る。
【００４７】
次に、図３（ｂ）に示すように、最終的に第１の導電性平板４３となる第１リードフレーム４１の内側面にダイオードチップ５１の下部電極を、例えばＡｇペースト等のダイマウント材５６を介して固着する。
【００４８】
一方、最終的に第２の導電性平板４４となる第２リードフレーム４２の内側面において、ダイオードチップ５１のＡｕバンプ５５に対向する位置に、例えばポッティング法あるいは印刷法等を用いて、導電性接着剤５７を塗布する。この導電性接着剤５７は粘性があるので流れてしまうことなく例えばバンプ状に形成される。なお、導電性接着剤５７を使用するため、第２リードフレーム４２の内側面には第１の実施の形態の酸化処理は行わない。
【００４９】
次に、図３（ｃ）に示すように、この第２リードフレーム４２の内側面を第１リードフレーム側に向けて正対配置して、第１リードフレーム４１のダイオードチップ５１と第２リードフレーム４２の導電性接着剤５７との位置合わせを行い、両リードフレーム４１、４２を平行に維持したまま一定距離まで近づけて、Ａｕバンプ５５をペースト状の導電性接着剤５７中に挿入して、その状態で保持する。そして、導電性接着剤５７が硬化する温度まで加熱して、Ａｕバンプ５５と導電性接着剤５７とを固着させる。
【００５０】
次工程以降の図３（ｄ）の封止樹脂６１による封止工程、図３（ｅ）のダイシングによる切断分離工程は、第１の実施の形態と全く同様な工程なので、説明は省略するが、これらの工程を経ることにより、個々のダイオード２を得る。
【００５１】
この個々に分離されたダイオード２は、図１に示す第１の実施の形態と同様に、矩形状の第１の導電性平板４３および第２の導電性平板４４間にダイオードチップ５１が配置され、且つ両導電性平板４３，４４間において、両導電性平板４３、４４の側面および外側面を露出してその外周面が導電性平板４３、４４の側面と同一平面を形成する封止樹脂６１で封止されてなり、両導電性平板４３、４４が外部端子となる直方体構造に形成されている。
【００５２】
この後は、上記第１の実施の形態と同様に、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。
【００５３】
上述した第２の実施の形態のダイオードでは、第１の実施の形態と同様に大幅な小型化が可能で、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく同一のマウンタ装置を使用することができ、また、導電性平板の４個の側面が実装可能な面であり、実装時に実装基板への面方向を気にする必要がないため、作業効率の向上を図ることができる。
【００５４】
更に、ダイオードチップが、バンプおよび導電性接着剤を介して第２の導電性平板に直接接続されるために、インダクタンスの改善が図れて、ダイオードチップの電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオードを提供できる。
【００５５】
また、この第２の実施の形態のダイオードによれば、ダイオードチップの上部電極が、バンプと導電性接着剤を介して第２の導電性平板に固着されているので、
バンプ高さのばらつきに拘らず、堅固に固着され、固着部の信頼性が向上する。
【００５６】
更に、上述のダイオードの製造方法によれば、第１の実施の形態と同様に、外形が小型で、実装時の作業効率を向上し得るダイオードを量産できる。
【００５７】
（第３の実施の形態）
次に、本発明の第３の実施の形態に係る半導体装置としての２端子ダイオードの製造方法を図４を用いて説明する。図４は、その２端子ダイオードの製造工程を示す工程断面図である。なお、第３の実施の形態に係る２端子ダイオードは、図１に示した第１の実施の形態の２端子ダイオードと同様に直方体構造の外形を有するが、第１の実施の形態とは、ダイオードチップの上部電極と第２の導電性平板とを固着するバンプ状導電性部材を、ハンダバンプに代えて、Ａｕバンプにしたことにある。また、その製造方法が第１の実施の形態における製造方法と一部異なる。以下、異なる工程を中心に説明する。
【００５８】
まず、図４（ａ）に示すように、第２の実施の形態と同様の最終的にダイオードチップになる複数のダイオード素子が形成された半導体基板８０を用意する。この半導体基板８０表面の上部電極８２上に、第２の実施の形態と同様に、Ａｕワイヤをボールボンディングする要領で上部電極８２に接続した後、そのボール部のみを残してワイヤ部を切断することにより、Ａｕバンプ８５を形成する。そして、例えばダイシングを行なって、個片化したダイオードチップ８１を得る。
【００５９】
次に、図４（ｂ）に示すように、最終的に第２の導電性平板７４となる第２リードフレーム７２の内側面に、個片化されたダイオードチップ８１のＡｕバンプ８５をフリップチップボンダー装置を使用して、超音波および／または熱圧着することにより固着する。この固着に際しては、ダイオードチップ８１裏面と第２リードフレーム７２との間の距離および平行度は一定になるように制御される。
【００６０】
なお、ここでは、ダイオード８１のＡｕバンプ８５の第２リードフレーム７２の固着を、超音波および／または熱圧着により行うため、第２リードフレーム７２の内側面には、第１の実施の形態の酸化処理は行わない。
【００６１】
次に、図４（ｃ）に示すように、第１の実施の形態と同様の第１の導電性平板７３となる第１リードフレーム７１の内側面における半導体チップの固着部分に、例えばＡｇペースト等のダイマウント材８６を塗布し、ダイオードチップ８１の裏面と第１リードフレーム７１の固着部分との位置合わせを行い、両リードフレーム７１、７２を平行に維持して、ダイオードチップ８１の裏面をダイマウント材８６に接触、且つ圧接する。この状態を維持したまま、加熱処理を行なってダイオードチップ８１と第１リードフレーム７１とを固着する。
【００６２】
なお、本実施の形態では、個片化したダイオードチップ８１を第２リードフレーム７２に固着した後、ダイオードチップ８１を第１リードフレーム７１に固着したが、第２の実施の形態のように、第１リードフレーム７１へのダイオード８１の固着を先に行なって、その後、第２リードフレーム７２へのダイオード８１の超音波および／または熱圧着による固着を行なっても差し支えない。
【００６３】
次工程以降の図４（ｄ）の封止樹脂９１による封止工程、図４（ｅ）のダイシングによる切断・分離工程は、第１の実施の形態と全く同様な工程なので、説明は省略するが、これらの工程を経ることにより、個々のダイオード３を得る。
【００６４】
ここで、この個々に分離されたダイオード３は、図１に示す第１の実施の形態と同様に、矩形状の第１の導電性平板７３および第２の導電性平板７４間にダイオード８１が配置され、且つ両導電性平板７３，７４間において、両導電性平板７３、７４の側面および外側面を露出してその外周面が導電性平板７３、７４の側面と同一平面を形成する封止樹脂９１で封止されてなり、両導電性平板７３、７４が外部端子となる直方体構造に形成されている。
【００６５】
この後は、上記第１の実施の形態と同様に、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。
【００６６】
上述した第３の実施の形態のダイオードでは、第１の実施の形態と同様に、大幅な小型化が可能で、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく同一のマウント装置を使用することができ、また、導電性平板の４個の側面が実装可能な面であり、実装時に実装基板への面方向を気にする必要がないため、作業効率の向上を図ることができる。
【００６７】
更に、ダイオードチップが、バンプを介して第２の導電性平板に直接接続されるために、インダクタンスの改善が図れて、ダイオードチップの電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオードを提供できる。
【００６８】
また、上述のダイオードの製造方法によれば、第１の実施の形態と同様に、外形が小型で、実装時の作業効率を向上し得るダイオードを量産できる。
【００６９】
（第４の実施の形態）
次に、本発明の第４の実施の形態に係る半導体装置としての２端子ダイオードについて、図５を参照して説明する。図５はその２端子ダイオードを一部切欠して示す斜視図である。
【００７０】
図５に示すように、第１および第２の導電性平板１１３、１１４は、第１の実施の形態と同様に形成され、それぞれ、相対向する内側面と外側面、並びにこの両面を連接するそれぞれ４個の側面を有して、その内側面を対向させて正対配置されている。
【００７１】
この第１および第２の導電性平板１１３、１１４間に半導体チップであるダイオードチップ１２０が配置され、下部電極（図示略）および上部電極１２２が、それぞれダイマウント材１２６およびハンダバンプ１２５を介して第１および第２の導電性平板１１３、１１４の内側面に固着されている。このダイオードチップ１２０の半導体基板１２１の外周面は、両導電性平板１１３、１１４の側面を結ぶ平面を越えないように形成されている。
【００７２】
そして、封止樹脂１３１は、第２の導電性平板１１４とダイオードチップ１２０の半導体基板１２１の表面間にあって、ハンダバンプ１２５の外周を取り囲み、且つその外周面が両導電性平板１１３、１１４の側面を結ぶ平面を越えないように形成されている。また、第１および第２の導電性平板１１３，１１４の側面および外側面を実装基板と電気的に接続するための外部端子として使用可能とするために、側面および外側面を露出するように設けられている。
【００７３】
本実施の形態においては、ダイオードチップ１２０の半導体基板１２１および封止樹脂１３１は、その外周面が両導電性平板１１３，１１４の側面を結ぶ平面を越えて外方にはみだすと、導電性平板１１３、１１４の側面が外部端子として使用できなくなる可能性があるため、両導電性平板１１３，１１４の側面を結ぶ平面と同一平面を形成するように形成している。
【００７４】
次に、上記ダイオードの製造方法を図６を用いて説明する。図６は、そのダイオードの製造工程を示す工程断面図である。
【００７５】
まず、図６（ａ）に示すように、最終的に第１の導電性平板１１３となる第１リードフレーム１１１とダイオードチップ１２０に個片化される前の半導体基板１２１とを用意する。この第１リードフレーム１１１は、上記第１の実施の形態と同様に、Ｃｕ合金あるいはＦｅ合金等の金属で形成され、平坦な帯状に形成されている。
【００７６】
一方、半導体基板１２１には、２端子からなる複数のダイオード素子（図示略）に対応して、その表面に例えばＣｕ系あるいはＡｕ系の複数の上部電極１２２が所定配列に設けられ、その裏面全面には例えばＡｕ系の下部電極（図示略）が設けられている。
【００７７】
そして、この半導体基板１２１を、例えばＡｇペースト等のダイマウント材１２６を介して第１リードフレーム１１１の内側面にマウントし、加熱処理を行って固着する。このダイマウント材１２６として、ハンダ等の共晶金属を用いる場合には、共晶金属の溶融温度まで昇温し、その後、固化点以下の温度に冷却することによって固着する。
【００７８】
次に、図６（ｂ）に示すように、バンプ状導電性部材として、例えば球形に整形されたハンダバンプ１２５を、半導体基板１２１の上部電極１２２上にそれぞれ設置する。このハンダバンプ１２５は必ずしも球形である必要はない。
【００７９】
その後、図６（ｃ）に示すように、上記第１の実施の形態と同様の最終的に第２の導電性平板となる第２リードフレーム１１２を用意し、そして、第２リードフレーム１１２の内側面を第１リードフレーム１１１側に向けて正対配置させてハンダバンプ１２５と第２リードフレーム１１２のハンダ固着部の位置合わせを行い、ハンダが溶融する温度に加熱して、両リードフレーム１１１、１１２を平行に維持した状態で、第２リードフレーム１１２とハンダバンプ１２５を接触させる。そして、ハンダの固化点以下に冷却して固着させる。この固着の際、第２リードフレーム１１２のハンダ固着部以外のリードフレーム内側面が酸化されているので、溶融したハンダが広がることはない。なお、この酸化膜は、第２リードフレーム１１２にハンダバンプ１２５を固着した後、還元雰囲気に曝して、除去してもよい。
【００８０】
次に、図６（ｄ）に示すように、上記第１の実施の形態と同様に、第１および第２リードフレーム１１１、１１２が平行に固定されて、例えば減圧容器の中に置かれて、例えば、低粘度のエポキシ系の封止樹脂１３１を、第２リードフレーム１１２に設けた注入口（図示略）、あるいは第２リードフレーム１１２と半導体基板１２１の表面間にできた隙間から流し込み、第２リードフレーム１１２と半導体基板１２１主面間の隙間に充填し、封止樹脂１３１を熱硬化させて、第２リードフレーム１１２と半導体基板１２１表面間を封止樹脂１３１で封止することによって組立体９が得られる。
【００８１】
そして、図６（ｅ）に示すように、上記第１の実施の形態と同様に、金属／樹脂／半導体基板切断用ブレードを装着したダイサー等を使用して、板状の組立体９をハンダバンプ１２５間、すなわちダイオードチップ１２０が中心に位置するようにダイシングラインＡ−Ａに沿って、第１および第２リードフレーム１１１、１１２、半導体基板１２１、並びに封止樹脂１３１を切断・分離して、個々のダイオード４を得る。
【００８２】
ここで、個々に分離されたダイオード４は、図５に示すように、矩形状の第１の導電性平板１１３、第２の導電性平板１１４間にダイオードチップ１２０が配置され、且つ両導電性平板１１３、１１４の側面および外側面、並びに半導体基板１２１の側面を露出して、第２導電性平板１１４と半導体基板１２１表面との間が封止樹脂１３１で封止され、この封止樹脂１３１および半導体基板１２１の外周面は、両導電性平板１１３、１１４の側面を結ぶ平面と同一平面を形成してなり、両導電性平板１１３，１１４が外部端子となる直方体構造に形成されている。
【００８３】
この後は、図示していないが、第１の実施の形態と同様に、リードのメッキ、特性検査、梱包等の工程を経て製品化工程を完了する。ただし、リードのハンダメッキ工程を経ると、例えばハンダの盛り上がりが見られる場合があるが、実装時にはハンダは溶融するので実装への影響はない。
【００８４】
上述した第４の実施の形態のダイオードでは、上記第１の実施の形態と同様に、大幅な小型化が可能で、実装基板へのダイオードの実装時、チップ部品とダイオードを区別することなく同一のマウント装置を使用することができ、また、導電性平板の４個の側面が実装可能な面であり、実装時に実装基板への面方向を気にする必要がないため、作業効率の向上を図ることができる。
【００８５】
更に、ダイオードチップが、バンプを介して第２の導電性平板に直接接続されるために、インダクタンスの改善が図れ、ダイオードチップの電気的特性をほとんど犠牲にすることのない高周波特性の優れたダイオードを提供できる。
【００８６】
上述のダイオードの製造方法によれば、第１の実施の形態と同様に、外形が小型で、実装時の作業効率を向上し得るダイオードを量産できる。
【００８７】
以上本発明の実施の形態を説明したが、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００８８】
例えば、リードフレームは従来のリードフレームをそのまま使用したが、金型による加工性を要求されないので、価格の安い金属や導電性樹脂等からなる平板を使用できる。また、現行のリードフレーム材と異なるＣｕ、Ｆｅ、Ｎｉその他元素を組合せた組成の合金、あるいはハンダ濡れ性の良くない金属基板等の表面にハンダ濡れ性の良い例えばＣｕ等のメッキを施した部材でも差し支えない。
【００８９】
また、バンプ状導電性部材として、ハンダ、あるいはＡｕバンプの単独、並びにＡｕバンプと導電性接着剤とを組合せて使用した場合を示したが、２種類の部材の組合せによる接続を考えると、多くの金属／合金／金属化合物と導電性接着剤／ＡＣＦ（異方性導電樹脂）との組合せ、あるいは金属／合金／金属化合物と低融点のハンダ等との組合せの中から選択して使用することが可能である。
【００９０】
更に、半導体装置の製造工程は、例えば、最初にバンプ状導電性部材をダイオードチップに接続して、次にダイオードチップを導電性平板にマウントする場合と、最初にダイオードチップを導電性平板にマウントして、次にバンプを接続する場合の２つを示した。また、ダイオードチップを個片化する工程は、導電性平板にマウントする前に個片化を行う場合と、導電性平板の分離と同時に個片化を行なう場合とを例示したが、これらの工程、またはその他の工程においても、本発明の要旨を逸脱しない範囲内で工程を入れ替えて実施することは可能である。
【００９１】
【発明の効果】
本発明によれば、外形の小型化と実装時の作業効率を向上し得る半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る２端子ダイオードを示す一部切欠斜視図。
【図２】本発明の第１の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図３】本発明の第２の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図４】本発明の第３の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図５】本発明の第４の実施の形態に係る２端子ダイオードを示す一部切欠斜視図。
【図６】本発明の第４の実施の形態に係る２端子ダイオードの製造工程を示す工程断面図。
【図７】従来の２端子ダイオードを示す図で、図７（ａ）はその概略平面図、図７（ｂ）はその概略側面図。
【符号の説明】
１、２、３、４、２１０ ダイオード
６、７、８、９ 組立体
１１、４１、７１、１１１ 第１リードフレーム
１２、４２、７２、１１２ 第２リードフレーム
１３、４３、７３、１１３ 第１の導電性平板
１４、４４、７４、１１４ 第２の導電性平板
２１、５１、８１、１２０、２２１ ダイオードチップ
２２、５２、８２、１２２、２２２ 上部電極
２５、１２５ ハンダバンプ
２６、５６、８６、１２６、２２６ ダイマウント材
３１、６１、９１、１３１、２３１ 封止樹脂
５０、８０、１２１ 半導体基板
５５、８５ Ａｕバンプ
５７ 導電性接着剤
２１１ リードフレーム
２１２ ダイパッド部
２１３ 外部リード
２１４ 内部リード
２２５ ボンディングワイヤ
Claims (11)
- 相対向する第１および第２主面、並びにこの両主面を連接する第３主面を有し、且つ第１主面を対向させて正対配置された平面矩形状の第１および第２の導電性平板と、
この第１および第２の導電性平板間に配置され、且つ下部電極および上部電極がそれぞれ第１および第２の導電性平板の第１主面に固着された半導体チップと、前記第１および第２の導電性平板間にあって、前記半導体チップの外周を取り囲み、且つその外周面が前記導電性平板の第３の主面を結ぶ平面を越えないように設けられた封止樹脂と、
を有することを特徴とする半導体装置。 - 相対向する第１および第２主面、並びにこの両主面を連接する第３主面を有し、且つ第１主面を対向させて正対配置された平面矩形状の第１および第２の導電性平板と、
この第１および第２の導電性平板間に配置され、且つ下部電極および上部電極がそれぞれ第１および第２の導電性平板の第１主面に固着された半導体チップと、前記第２の導電性平板と前記半導体チップにおける半導体基板主面との間にあって、前記第２の導電性平板と上部電極との固着部分の外周を取り囲み、且つその外周面が前記導電性平板の第３の主面を結ぶ平面を越えないように設けられた封止樹脂と、
を有することを特徴とする半導体装置。 - 前記第１および第２の導電性平板は、第１主面以外の第２および第３主面を露出していることを特徴とする請求項１または請求項２記載の半導体装置。
- 前記第１および第２の導電性平板の第３主面と前記封止樹脂の外周面とが同一平面を形成していることを特徴とする請求項１または請求項３記載の半導体装置。
- 前記第１および第２の導電性平板の第３主面、前記封止樹脂の外周面、および前記半導体チップの半導体基板側面とが同一平面を形成していることを特徴とする請求項２または請求項３記載の半導体装置。
- 前記第１および第２の導電性平板は、金属あるいは導電性樹脂からなることを特徴とする請求項１乃至請求項５のいずれか１項記載の半導体装置。
- 前記第２の導電性平板の第１主面と前記半導体チップの上部電極は、金属または導電性接着剤からなる部材を介して固着されていることを特徴とする請求項１乃至請求項６のいずれか１項記載の半導体装置。
- 第１の導電性平板に複数の半導体チップの下部電極を固着する工程と、
第２の導電性平板に前記複数の半導体チップの上部電極を固着する工程と、
前記第１および第２の導電性平板間の隙間に封止樹脂を充填して各半導体チップの外周を封止樹脂で取り囲む工程と、
前記半導体チップ間の第１および第２の導電性平板、並びに封止樹脂を切断する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 第１の導電性平板に、複数の半導体素子が形成された半導体基板の下部電極を固着する工程と、
第２の導電性平板に前記半導体基板の上部電極を固着する工程と、
前記第２の導電性平板と前記半導体基板の主面との間の隙間に封止樹脂を充填して上部電極の固着部の外周を封止樹脂で取り囲む工程と、
前記半導体素子間の第１および第２の導電性平板、前記半導体基板、並びに前記封止樹脂を切断する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記第１および第２の導電性平板は、金属あるいは導電性樹脂からなることを特徴とする請求項８または９記載の半導体装置の製造方法。
- 前記第１および第２の導電性平板の一方の導電性平板と前記半導体チップの上部電極を、金属または導電性接着剤からなる部材を介して固着させる工程を具備することを特徴とする請求項８または９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327700A JP2004165314A (ja) | 2002-11-12 | 2002-11-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327700A JP2004165314A (ja) | 2002-11-12 | 2002-11-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165314A true JP2004165314A (ja) | 2004-06-10 |
Family
ID=32806210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327700A Pending JP2004165314A (ja) | 2002-11-12 | 2002-11-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165314A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935984B2 (en) | 2006-05-31 | 2011-05-03 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for producing the same |
| US8008773B2 (en) | 2008-09-03 | 2011-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating semiconductor device |
| US8193643B2 (en) | 2008-09-03 | 2012-06-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| JP2016152416A (ja) * | 2015-02-17 | 2016-08-22 | 立昌先進科技股▲分▼有限公司 | 多機能小型表面実装部品、及び、これを製造する方法 |
-
2002
- 2002-11-12 JP JP2002327700A patent/JP2004165314A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935984B2 (en) | 2006-05-31 | 2011-05-03 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for producing the same |
| US8008773B2 (en) | 2008-09-03 | 2011-08-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating semiconductor device |
| US8193643B2 (en) | 2008-09-03 | 2012-06-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| US8378479B2 (en) | 2008-09-03 | 2013-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating semiconductor device |
| JP2016152416A (ja) * | 2015-02-17 | 2016-08-22 | 立昌先進科技股▲分▼有限公司 | 多機能小型表面実装部品、及び、これを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495319B2 (en) | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same | |
| US7061097B2 (en) | Semiconductor device and manufacturing method for the same | |
| US20020074634A1 (en) | Thin, small-sized power semiconductor package | |
| JP2011040602A (ja) | 電子装置およびその製造方法 | |
| CN209785926U (zh) | 半导体器件 | |
| TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| KR20120079325A (ko) | 반도체 패키지 및 그 제조방법 | |
| TWI301652B (en) | Semiconductor device and its manufacturing method | |
| JPWO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
| JP4598316B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2004165314A (ja) | 半導体装置およびその製造方法 | |
| WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
| KR20070103591A (ko) | 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008021712A (ja) | 半導体モジュールならびにその製造方法 | |
| JP2004103935A (ja) | 半導体装置およびその製造方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| JP2004146529A (ja) | 半導体装置の製造方法 | |
| JP2008021710A (ja) | 半導体モジュールならびにその製造方法 | |
| CN116314097A (zh) | 一种框架及封装体 | |
| JP2008103395A (ja) | 半導体モジュール及びその製造方法 | |
| KR20040034885A (ko) | 반도체 칩 실장용 기판 | |
| JP2003051513A (ja) | 半導体装置の実装用部材、半導体装置の実装構造、半導体装置の実装方法 | |
| JPH05283605A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080509 |