JP5081202B2 - スイッチング装置 - Google Patents

Description

本発明は、インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、インダクタンス成分に流れる電流を制御するスイッチング装置に関する。

従来、電動モータをＰＷＭ制御するためのスイッチング素子のゲートと電動モータの上流側端子との間に、高周波ノイズ吸収用のキャパシタを設けることによって、ラジオノイズ等の高周波ノイズの低減を図っている、電動モータの制御装置が知られている（例えば、特許文献１参照）。

特開平９−４２０９６号公報

しかしながら、スイッチング素子のゲートに接続されたキャパシタ等を追加することによってノイズの低減を図る上述の従来技術では、ノイズを低減するための部品点数が増え、ノイズを低減するための構成が複雑になってしまう。

そこで、本発明は、回路配置を工夫することで、ノイズを低減することができる、スイッチング装置の提供を目的とする。

上記目的を達成するため、本発明に係るスイッチング装置は、
インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、
前記第１ループ回路に設けられるスイッチング素子のオン／オフ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流を流すことにより、前記インダクタンス成分に流れる電流を制御するスイッチング装置であって、
前記スイッチング素子のオン動作時に前記第１ループ回路の電流経路である第１の電流経路に流れる電流によって形成される磁界の向きと、前記スイッチング素子のオン動作後のオフ動作時に前記第２ループ回路の電流経路である第２の電流経路に流れる電流によって形成される磁界の向きが同方向であり、
前記インダクタンス成分に直列に接続されるキャパシタが、前記第１の電流経路に直列に挿入されたものであって、
前記第１の電流経路と前記第２の電流経路とが、それぞれの電流経路に対する法線方向で対向して配置される、ことを特徴とするものである。

本発明によれば、部品配置を工夫することで、ノイズを低減することができる。

従来の負荷駆動装置１１の回路構成を示す図である。 従来の負荷駆動装置１１の部品配置を示す図である。 本発明の一実施例である負荷駆動装置１の回路構成を示す図である。 本発明の一実施例である負荷駆動装置２の回路構成を示す図である。 負荷駆動装置１の回路配置を概念的に示す図である。 図５に示す回路配置を採用した負荷駆動装置１における磁束変動低減効果を説明する波形図である。 本実施例に係る負荷駆動装置１の回路配置を実現するための具体例を示す図である。 図７に示した回路ユニットＵ１とＵ２のノイズレベルの測定結果である。 ループ回路Ａ１及びＡ２の配線パターンが形成される基板の一例である４層基板の断面図である。 本実施例に係る負荷駆動装置１の回路配置を実現するためのその他の具体例を示す図である。 本実施例に係る負荷駆動装置１の回路配置を実現するためのその他の具体例を示す図である。 本発明の一実施例である負荷駆動装置３の回路構成を示す図である。 本発明の一実施例である負荷駆動装置４の回路構成を示す図である。

以下、図面を参照しながら、本発明を実施するための形態の説明を行う。本発明に係るスイッチング装置の実施形態として、インダクタンス成分を有する誘導性負荷を駆動する負荷駆動装置が挙げられる。

図１は、従来の負荷駆動装置１１の回路構成を示す図である。負荷駆動装置１１は、スイッチング素子Ｑのオン／オフ動作によって、インダクタンス成分Ｌを有する誘導性負荷を駆動する。負荷駆動装置１１は、インダクタンス成分Ｌを共有するループ回路Ａ１１とループ回路Ａ１２とを備える。スイッチング素子Ｑのオン動作によって、インダクタンス成分Ｌを有する誘導性負荷とスイッチング素子Ｑとを順番に経由するループ回路Ａ１１に電流が流れ、スイッチング素子Ｑのオフ動作によって、インダクタンス成分Ｌを有する誘導性負荷とダイオードＤとを順番に経由するループ回路Ａ１２に電流が流れる。

図１に示す回路構成は、一般的に、図２に示すように、当該回路構成を実現するための部品や配線パターンをプリント基板上に配置することで実現される。図２において、ダイオードＤとスイッチング素子Ｑとの接続点Ｐ１２（図１参照）に同電位の配線パターンと、インダクタンス成分Ｌを有する誘導性負荷の一端にワイヤハーネスを介して接続された端子Ｔ３に同電位の配線パターンとは、プリント基板の裏面側で、スルーホールＨ１１とＨ１２を介して導通可能に同電位で接続されている。

しかしながら、図１及び図２に示すような従来の回路構成では、例えばスイッチング素子Ｑをオン／オフ動作させるときに、ループ回路Ａ１１とループ回路Ａ１２に交互に電流が流れるので、ループ回路Ａ１１を貫く磁界と、ループ回路Ａ１２を貫く磁界とが交互に発生する。このとき、ループ回路Ａ１１とループ回路Ａ１２に流れる電流のそれぞれの向きは、図１，２の矢印に示すように逆方向であるので、右ねじの法則によって、ループ回路Ａ１１を貫く磁界とループ回路Ａ１２を貫く磁界の方向は（紙面に対して）互いに逆向きとなる。かかる構成では、スイッチング素子Ｑの高速（短時間）のオン／オフ動作に伴って向きが逆の磁界が高速（短時間）で交互に発生し、当該磁界の変動に起因したノイズが発生するという問題がある。

図３は、本発明の一実施例である負荷駆動装置１の回路構成を示す図である。本実施例の負荷駆動装置１の回路図自体は、図１に示した従来の負荷駆動装置１１の回路図と同様である。

具体的には、負荷駆動装置１は、第１ループ回路としてのループ回路Ａ１と、第２ループ回路としてのループ回路Ａ２とを備える。負荷駆動装置１の駆動対象は、誘導性の電気負荷４０である。負荷駆動装置１の第１の駆動端子２２には、電気負荷４０の両端部のうち、一方の端部である第１の端部が接続され、負荷駆動装置１の第２の駆動端子２３には、もう一方の端部である第２の端部が接続される。ループ回路Ａ１とループ回路Ａ２は、電気負荷４０のインダクタンス成分を共有する。

ループ回路Ａ１は、インダクタンス成分を有する電気負荷４０に加えて、スイッチング素子Ｑ１とキャパシタＣ１とを有する。ループ回路Ａ１は、電源の正極側に結線される電源端子２１に接続される接続点Ｐ１、接続点Ｐ２、上流側の駆動端子２２、電気負荷４０、下流側の駆動端子２３、接続点Ｐ３、スイッチング素子Ｑ１、接続点Ｐ４、キャパシタＣ１の順番で結ばれた回路である。スイッチング素子Ｑ１は、例えば、ＭＯＳＦＥＴ（metal oxide semiconductor field−effect transistor）等の半導体素子であればよく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のような他のトランジスタであってもよい。キャパシタＣ１は、例えば、電解キャパシタ（電解コンデンサ）やフィルムキャパシタ（フィルムコンデンサ）などに比べて小型の積層セラミックキャパシタ（積層セラミックコンデンサ）であればよい。

スイッチング素子Ｑ１のドレイン側は、電気負荷４０の下流側に結線された駆動端子２３に接続点Ｐ３で接続されるとともに、スイッチング素子Ｑ１のソース側は、グランド（ＧＮＤ）に結線されたグランド端子２４に接続点Ｐ４で接続される。

電気負荷４０に直列に接続されるキャパシタＣ１は、ループ回路Ａ１の電流経路に直列に挿入されている。すなわち、キャパシタＣ１は、ループ回路Ａ１に流れる電流がループして通る経路上に直列に挿入されている。キャパシタＣ１の一方の端子が、スイッチング素子Ｑ１に対して上流側の第１の電源ラインに接続され、キャパシタＣ１のもう一方の端子が、スイッチング素子Ｑ１に対して下流側の第２の電源ラインに接続される。第１の電源ラインの電位は、第２の電源ラインの電位より低い。例えば、第１の電源ラインは、直流電源の正極側に接続されており、第２の電源ラインは、グランド側に接続される。具体的には、キャパシタＣ１の一方の端子は、電源端子２１に接続点Ｐ１で接続されると共に電気負荷４０の上流側に接続される駆動端子２２に接続点Ｐ２で接続され、キャパシタＣ１のもう一方の端子は、グランド端子２４に接続点Ｐ４で接続される。

キャパシタＣ１と電気負荷４０との直列接続によってＬＣ回路が構成されおり、ループ回路Ａ１の電流経路にキャパシタＣ１が直列に挿入されているので、キャパシタＣ１は、電解キャパシタに比べて容量が小さく且つ小型の積層セラミックキャパシタを使用することができるので、十分なノイズ低減効果を発揮することができる。

一方、ループ回路Ａ２は、インダクタンス成分を有する電気負荷４０に加えて、ダイオードＤ２を有する。ループ回路Ａ２は、電気負荷４０、駆動端子２３、接続点Ｐ３、ダイオードＤ２、接続点Ｐ２、駆動端子２２の順番で結ばれた回路である。

ダイオードＤ２のアノード側は、駆動端子２３及びスイッチング素子Ｑ１のドレイン側に接続点Ｐ３で接続され、ダイオードＤ２のカソード側は、電気負荷４０の上流側に結線された駆動端子２２に接続点Ｐ２で接続される。ダイオードＤ２は、電気負荷４０に並列に接続される。ダイオードＤ２は、スイッチング素子Ｑ１のオン時にループ回路Ａ２に電源（＋Ｂ）から電流が流れることを遮断し、スイッチング素子Ｑ１のオフ動作時にループ回路Ａ２に電流が流れることを許可する。

第１の電源端子である電源端子２１は、バッテリ等の第１の直流電源の正極側（＋Ｂ）に接続され、第２の電源端子であるグランド端子２４は、グランド（ＧＮＤ）側に接続される。もちろん、高電位側端子である電源端子２１に、第１の直流電源が接続され、低電位側端子であるグランド端子２４に、第１の直流電源よりも電圧が低い第２の直流電源が接続されてもよい。第１の直流電源及び第２の直流電源の定格電圧は、第２の直流電源の方が第１の直流電源よりも低い限り、任意であってよい。以下では、説明の複雑化を防止するために、特に言及しない限り、グランド端子２４はグランドに接続されているものとする。

キャパシタＣ１は、主に、負荷駆動装置１における発生ノイズを低減する機能を有する。キャパシタＣ１は、好ましくは、劣化の影響を低減するために、耐久劣化し難いセラミックタイプのキャパシタが用いられる。また、セラミックタイプのキャパシタを使用することによって、小型化できる。

スイッチング素子Ｑ１は、オン／オフを繰り返すように制御される。オン／オフの繰り返し周期やデューティ比は、任意である。

図３に示す例において、動作時、スイッチング素子Ｑ１がオンすると、ループ回路Ａ１に図中の矢印で示す向きのループで電流Ｉ１が流れる。スイッチング素子Ｑ１がオンからオフに反転すると、ループ回路Ａ２に図中の矢印で示す向きのループで電流Ｉ２が流れる。このようにして、スイッチング素子Ｑ１がオンしている間の時間（オンデューティ）を適切に制御することで、電気負荷４０に流れる電流を制御することができる。

また、図３に示した負荷駆動装置１は、吸い込み（ＳＩＮＫ）型の回路で構成されているが、図４に示すように、本発明に係るスイッチング装置は、吐き出し（ＳＯＵＲＣＥ）型の回路で構成される負荷駆動装置にも適用できる。

図４に示した負荷駆動装置２は、第１ループ回路としてのループ回路Ｂ１と、第２ループ回路としてのループ回路Ｂ２とを備える。負荷駆動装置２の駆動端子２５には、電気負荷４０の一方の上流側端部である第１の端部が接続される。電気負荷４０のもう一方の下流側端部である第２の端部は、グランドに接続点Ｐ８で接続される。電気負荷４０の第２の端部は、負荷駆動装置２のグランド端子に接続されてもよい。ループ回路Ｂ１とループ回路Ｂ２は、電気負荷４０のインダクタンス成分を共有する。

ループ回路Ｂ１は、インダクタンス成分を有する電気負荷４０に加えて、スイッチング素子Ｑ１とキャパシタＣ１とを有する。ループ回路Ｂ１は、電源（＋Ｂ）の正極側に結線される電源端子２１に接続される接続点Ｐ６、スイッチング素子Ｑ１、接続点Ｐ７、上流側の駆動端子２５、電気負荷４０、接続点Ｐ８、グランド端子２４、接続点Ｐ９、キャパシタＣ１の順番で結ばれた回路である。スイッチング素子Ｑ１は、例えば、ＭＯＳＦＥＴ等の半導体素子であればよいが、ＩＧＢＴ等のような他のトランジスタであってもよい。キャパシタＣ１は、例えば、積層セラミックコンデンサであればよい。

スイッチング素子Ｑ１のソース側は、電気負荷４０の上流側に結線された駆動端子２５に接続点Ｐ７で接続されるとともに、スイッチング素子Ｑ１のドレイン側は、電源（＋Ｂ）に結線された電源端子２１に接続点Ｐ６で接続される。

電気負荷４０に直列に接続されるキャパシタＣ１は、ループ回路Ｂ１の電流経路に直列に挿入されている。すなわち、キャパシタＣ１は、ループ回路Ｂ１に流れる電流がループして通る経路上に直列に挿入されている。キャパシタＣ１の一方の端子は、電源端子２１及びスイッチング素子Ｑ１のドレイン側に接続点Ｐ６で接続され、もう一方の端子は、グランド端子２４に接続点Ｐ９で接続される。

キャパシタＣ１と電気負荷４０との直列接続によってＬＣ回路が構成されおり、ループ回路Ｂ１の電流経路にキャパシタＣ１が直列に挿入されているので、キャパシタＣ１は、電解キャパシタに比べて容量が小さく且つ小型の積層セラミックキャパシタを使用することができるので、十分なノイズ低減効果を発揮することができる。

一方、ループ回路Ｂ２は、インダクタンス成分を有する電気負荷４０に加えて、ダイオードＤ２を有する。ループ回路Ｂ２は、電気負荷４０、グランド端子２４、接続点Ｐ９、ダイオードＤ２、接続点Ｐ７、駆動端子２５の順番で結ばれた回路である。

ダイオードＤ２のカソード側は、駆動端子２５及びスイッチング素子Ｑ１のソース側に接続点Ｐ７で接続され、ダイオードＤ２のアノード側は、電気負荷４０の下流側に結線された駆動端子２４に接続点Ｐ９で接続される。ダイオードＤ２は、電気負荷４０に並列に接続される。

キャパシタＣ１は、主に、負荷駆動装置２における発生ノイズを低減する機能を有する。キャパシタＣ１は、好ましくは、劣化の影響を低減するために、耐久劣化し難いセラミックタイプのキャパシタが用いられる。また、セラミックタイプのキャパシタを使用することによって、小型化できる。

スイッチング素子Ｑ１は、オン／オフを繰り返すように制御される。オン／オフの繰り返し周期やデューティ比は、任意である。

図４に示す例において、動作時、スイッチング素子Ｑ１がオンすると、ループ回路Ｂ１に図中の矢印で示す向きのループで電流Ｉ１が流れる。スイッチング素子Ｑ１がオンからオフに反転すると、ループ回路Ｂ２に図中の矢印で示す向きのループで電流Ｉ２が流れる。このようにして、スイッチング素子Ｑ１がオンしている間の時間（オンデューティ）を適切に制御することで、電気負荷４０に流れる電流を制御することができる。

ところで、図１，２を参照して上述したように、図３（又は、図４）に示すような負荷駆動装置１（又は、２）の回路構成をそのまま平面的に配置すると、スイッチング素子Ｑ１を高速にオン／オフ動作させるときに、ループ回路Ａ１（Ｂ１）を貫く磁界と、ループ回路Ａ２（Ｂ２）を貫く逆方向の磁界とが交互に高速に発生し、当該磁界の高周波変動に起因した高周波ノイズが発生するという問題が生ずる。

そこで、本実施例では、以下で詳説する如く、負荷駆動装置１の回路構成を適切に配置することで、ループ回路Ａ１とループ回路Ａ２に形成される磁界変動に起因したノイズを効果的に低減することを可能としている。以下、これについて詳説する。負荷駆動装置２については、同様に考えることができるので、詳細な説明は省略する。

図５は、本実施例に係る負荷駆動装置１の回路配置を概念的に示す図である。本実施例では、図５に示すように、スイッチング素子Ｑ１をオン／オフ動作させることに伴って交互に発生する磁界について、ループ回路Ａ１の基板上の電流経路を貫く磁束φ１の向きと、ループ回路Ａ２の基板上の電流経路を貫く磁束φ２の向きとが、同方向になるように構成される。換言すると、ループ回路Ａ１の基板上の電流経路を包含する平面とループ回路Ａ２の基板上の電流経路を包含する平面とが、図５に示すように、それぞれのループ回路の電流経路を包含する平面に対する法線方向で互いに対向するように配置される。即ち、ループ回路Ａ１の基板上の電流経路とループ回路Ａ２の基板上の電流経路とが、図３のラインＸ１−Ｘ２に沿って折り曲げるようにして対向配置される（図４に示した負荷駆動装置２についても同様である）。

ここで、図５に示されるように、電源端子２１に接続される接続点Ｐ１とグランド端子２４に接続された接続点Ｐ４との間にバイパスされたキャパシタＣ１は、負荷駆動装置１内部のループ回路から発生するノイズのバイパス回路として作用する。つまり、キャパシタＣ１は、電源端子２１に接続されたワイヤハーネス及びグランド端子２４に接続されたワイヤハーネスを介して、負荷駆動装置１の外部にノーマルモードのノイズが放出されることを抑えることができる。

さらに、負荷駆動装置１の回路配置において、スイッチング素子Ｑ１に対して上流側の電流経路であって且つスイッチング素子Ｑ１のオン動作時に電流が流れる第１の電流経路と、スイッチング素子Ｑ１に対して下流側の電流経路であって且つスイッチング素子Ｑ１のオン動作時に電流が流れる第２の電流経路とが並走している並走区間を有する。この並走区間の中で、第１の電流経路に流れる電流の方向が、第２の電流経路に流れる電流の方向に対して逆向きの区間（電流逆向き区間）を形成することによって、電流逆向き区間の周辺領域に生ずるノイズを抑えることができる。

例えば、図３，５の場合、第１の電流経路が、電源（＋Ｂ）の正極側と駆動端子２２との間の電流経路（電源の正極側と電源端子２１との間のワイヤハーネスを含む）に相当し、第２の電流経路が、スイッチング素子Ｑ１の下流側端子とグランドとの間の電流経路（グランド端子２４とグランドとの間のワイヤハーネスを含む）に相当する。図４の場合、例えば、第１の電流経路が、電源（＋Ｂ）の正極側とスイッチング素子Ｑ１の上流側との間の電流経路（電源の正極側と電源端子２１との間のワイヤハーネスを含む）に相当し、第２の電流経路が、スイッチング素子Ｑ１の下流側端子とグランドとの間の電流経路（駆動端子２５とグランド（又は、電気負荷４０）との間のワイヤハーネスを含む）に相当する。

図５に示されるように、スイッチング素子Ｑ１のオン動作時に、電源の正極側から負荷駆動装置１に流れ込む電流の方向は、負荷駆動装置１からグランド側に流れ出る電流の方向に対して逆向きである。互いに並走している電流経路に流れる電流の方向を逆向きにすることによって、図５に示すように、当該電流経路の周囲に磁界Ｍ_Ｂ，Ｍ_Ｇが図示の向きに形成されるので、それぞれの電流経路から放射されるノイズ（主に、スイッチング素子のスイッチングによるスイッチングノイズ）をキャンセルでき、そのノイズを低減することができる。

すなわち、図５に示されるように、紙面上、電流逆向き区間の右側空間領域では、磁界Ｍ_Ｂと磁界Ｍ_Ｇの磁界の向きが上下反対方向のため、当該右側空間領域の磁界の強さを低減することができる。電流逆向き区間の左側空間領域についても、同様である。つまり、電流逆向き区間の周囲の空間領域の磁界の強さを低減することができる。したがって、電流逆向き区間の周囲の空間領域に、所定の信号線を伝送するための信号線が配索されていても、当該信号線に影響を与えるノイズの低減を図ることができる。例えば、電源端子２１に接続された電源ワイヤハーネス及びグランド端子２４に接続されたグランドワイヤハーネスと共に束ねられた信号線に対して、ノイズが及ぶことを抑えることができる。

もちろん、電流逆向き区間は、上述のように負荷駆動装置１の外部で形成されていてもよいし、負荷駆動装置１の内部回路において、近接して配索されたパターンを並走させることによって、形成されていてもよい。

また、キャパシタＣ１は、電気負荷４０がＰＷＭ制御可能な波形を維持しながら（すなわち、電気負荷４０に流す電流を所定のスイッチング周波数ｆ_１で制御しながら）、除去したいノイズ周波数ｆ_２を２つの対向したループ回路に流すため、下記の条件式（１）を満たす容量Ｃに設定すればよい。条件式（１）を解くと、関係式（２）が得られる。

スイッチングノイズの大部分は、高調波ノイズで問題になることから、ｆ１＜ｆ２、すなわち、ｆ_１ ^２≪ｆ_２ ^２であるため、関係式（２）の第１項を満たす容量Ｃを選定することで、ＰＷＭ制御（波形）を維持したまま、高調波ノイズのみを対向したループに流すことができるので、ノイズの低減した回路を設計することができる。

図６は、図５に示す回路配置を採用した負荷駆動装置１における磁束変動低減効果を説明する波形図である。

上述の如く、スイッチング素子Ｑ１が所定のデューティ比で駆動されると、図６（Ａ）及び（Ｂ）に示すような波形で、ループ回路Ａ１及びループ回路Ａ２に電流が流れ、図６（Ｆ）に示すような波形で、接続点Ｐ３の電圧が変化する。このとき、ループ回路Ａ１及びループ回路Ａ２に流れる電流に起因して、図６（Ｃ）及び（Ｄ）に示すような波形（時系列）で、ループ回路Ａ２を貫く磁束φ２及びループ回路Ａ１を貫く磁束φ１が発生する。このような磁束φ２及びφ１は、スイッチング素子Ｑ１が高速に駆動されることから、それぞれは短時間に大きく変動する。本実施例では、図６（Ｃ）及び（Ｄ）に示す磁束φ２と磁束φ１とが同一方向であるので、これらの波形（時系列）を足し合わせると、図６（Ｅ）に示すような急峻な変動が無くなった波形となる。即ち、時間的変動の少ない磁束変化が実現される。このように、図５に示す回路配置を採用した負荷駆動装置１によれば、磁束φ１＋φ２の高周波変動による発生ノイズを効果的に低減することができる。

図７は、本実施例に係る負荷駆動装置１の回路配置を実現するための具体例を示す図である。図７（ａ）は、従来の負荷駆動装置１１の回路配置で作成された回路ユニットＵ１を示し、図７（ｂ）は、本実施例に係る負荷駆動装置１の回路配置で作成された回路ユニットＵ２を示す。Ａ面は、プリント基板の表面の構成を示し、Ｂ面は、プリント基板のもう一方の表面（すなわち、裏面）の構成を示す。図１と図７（ａ）との間で対応関係を有する部分には、又は図３と図７（ｂ）との間で対応関係を有する部分には、同じ符号を付している。符号７１〜７６は、基板に平面的に形成された電流経路である配線パターンである。

図７（ａ）において、７１は、ループ回路Ａ１１の基板上の配線パターン（スイッチング素子Ｑの下流側及びキャパシタＣの片側端子に接続されるグランドパターン）、７２は、ループ回路Ａ１２の基板上の配線パターン（ダイオードＤのアノード側及び電気負荷４０の上流側に接続される電源パターン）、７３は、ループ回路Ａ１１とＡ１２とが共有する配線パターン（接続点Ｐ１２と端子Ｔ３との間の配線パターン）である。配線パターン７３は、スルーホールＨを介して、基板の表側と裏側に形成されている。

一方、図７（ｂ）において、７４は、ループ回路Ａ１の基板上の配線パターン（スイッチング素子Ｑ１の下流側及びキャパシタＣ１の片側端子に接続されるグランドパターン）、７５は、ループ回路Ａ２の基板上の配線パターン（ダイオードＤ２のアノード側及び電気負荷４０の上流側に接続される電源パターン）、７６は、ループ回路Ａ１とＡ２とが共有する配線パターン（接続点Ｐ３と端子２３との間の配線パターン）である。配線パターン７５は、スルーホールＨ１を介して、基板の表側と裏側に形成されている。配線パターン７６は、スルーホールＨ２を介して、基板の表側と裏側に形成されている。

図７（ａ）の場合、配線パターン７１と配線パターン７２に電流が交互に流れる。配線パターン７１に流れる電流によって形成される磁界φ１の向きが、配線パターン７２に流れる電流によって形成される磁界φ２に向きに対して逆方向である。一方、図７（ｂ）の場合、配線パターン７４と配線パターン７５に電流が交互に流れる。配線パターン７４に流れる電流によって形成される磁界φ１の向きが、配線パターン７２に流れる電流によって形成される磁界φ２に向きに対して同方向である。

図８は、図７に示した回路ユニットＵ１とＵ２のノイズレベルの測定結果である。図８に示されるノイズレベルは、スイッチング素子Ｑ（又は、Ｑ１）を２０ｋＨｚでオン／オフ駆動した状態で測定された結果である。横軸の１マスは２００ｋＨｚ、縦軸の１マスは１０ｄＢである。図８に明示されるように、本発明の実施例である回路ユニットＵ２は、従来の回路ユニットＵ１に比べて、特にＡＭ帯のノイズが低減されている。

特に、回路ユニットＵ２の場合、配線パターン７４と配線パターン７５は、基板の面に対する法線方向で対向して配置されているので、互いに近接した磁界φ１と磁界φ２との合成磁界が生成されやすくなる。その結果、図６（Ｅ）に示すような時間的変動の少ない磁束変化が実現できるため、ノイズの低減効果は一層高くなる。

また、実際の実装上、図７にも示したように、ノイズ低減の点で、ループ回路Ａ１の電流経路の全部が、ループ回路Ａ２の電流経路の全部に対向して配置されている必要はなく、ループ回路Ａ１の電流経路の一部が、ループ回路Ａ２の電流経路の一部に対向して配置されていてもよい。また、ループ回路Ａ１の構成要素の一部（特に配線パターン）及び／又はループ回路Ａ２の構成要素の一部（特に配線パターン）がプリント基板の他の面に配置されてもよい。例えば、図７に示すように、ループ回路Ａ１の一部の配線パターンがプリント基板の表面に配置されると共に、ループ回路Ａ２の一部の配線パターンがプリント基板の裏面に配置されてもよい。また、基板の種類は、特に限定する必要はない。

また、ループ回路Ａ１及びＡ２の基板上の配線パターンは、複数の配線層が積層された多層基板に設けられてよく、多層基板の外層又は内層に設けられてよい。図９は、ループ回路Ａ１及びＡ２の配線パターンが形成される基板の一例である４層基板の断面図である。各層は、絶縁体（絶縁層）８２によって分離されている。例えば、ループ回路Ａ１の配線パターンが、第２層８１ｂに形成され、ループ回路Ａ２の配線パターンが、第３層８１ｃに形成されてもよい。また、ループ回路Ａ１の配線パターンが、第１層８１ａに形成され、ループ回路Ａ２の配線パターンが、第３層８１ｃに形成されてもよい。ループ回路Ａ１とＡ２の配線パターンが配置可能な内層の数は特に限定されないが、ループ回路Ａ１の配線パターンの配置面とループ回路Ａ２の配線パターンの配置面とを近づけることによって、ノイズ低減の効果は大きくなる。

図１０は、本実施例に係る負荷駆動装置１の回路配置を実現するためのその他の具体例を示す図である。

図１０に示す例では、ループ回路Ａ１及びループ回路Ａ２が形成されたフレキシブル基板８０を折り曲げて、ループ回路Ａ１及びループ回路Ａ２が対向配置される。これにより、ループ回路Ａ１とループ回路Ａ２とが、それぞれのループ回路に対する法線方向で互いに対向するように配置される。すなわち、ループ回路Ａ１の配線パターン７４とループ回路Ａ２の配線パターン７５とが、それぞれのパターンに対する法線方向で互いに対向するように配置される。フレキシブル基板８０には、ループ回路Ａ１及びループ回路Ａ２を覆うように絶縁層８２が形成され、ループ回路Ａ１及びループ回路Ａ２間（特に、電源端子とグランド端子間）の絶縁が確保される。

図１１は、本実施例に係る負荷駆動装置１の回路配置を実現するためのその他の具体例を示す図である。図１１に示す例では、ループ回路Ａ１の配線パターン７４及びループ回路Ａ２の配線パターン７５がそれぞれ形成された２枚の基板８４ａ，８４ｂを積層することで、配線パターン７４及び配線パターン７２が対向配置される。これにより、配線パターン７４と配線パターン７５とが、それぞれの配線パターンに対する法線方向で互いに対向するように配置される。基板８４ａ，８４ｂには、配線パターン７４及び配線パターン７５を覆うように絶縁層８２がそれぞれ形成され、配線パターン７４及び配線パターン７５の絶縁が確保される。ループ回路Ａ１とループ回路Ａ２の共有部分である配線パターン７６は、基板８４ａと８４ｂのいずれか一方に実装されるとよい。基板８４ａ，８４ｂは、プリント基板であってもよいし、フレキシブル基板であってもよいし、セラミック基板であってもよい。

図１１に示す例では、ループ回路Ａ１の配線パターン７４及びループ回路Ａ２の配線パターン７５がそれぞれ形成された２枚の基板８４ａ，８４ｂが直接隣接して積層されているが、間に他の層を介して積層されてもよい。また、基板８４ａ，８４ｂ以外の他の層を備えてもよく、例えば上面又は下面に銅のベタパターンを備えた基板を、基板８４ａの上層又は基板８４ｂの下層に配置し、対ノイズ性を高めることとしてもよい。

したがって、上述の実施例は、スイッチング素子がオン／オフするときのそれぞれの電流の向きとその電流量の総和変動が抑えられるループ回路を有しているので、それぞれのループ回路の電流経路に電流が流れることにより発生する磁束変動の総和を抑え、ラジオノイズを低減することができる。上述の実施例では、２つのループ回路内に同一のインダクタンス成分を有する電気負荷が構成されている。

また、インダクタンス成分を有する電気負荷４０を駆動する負荷駆動装置を実施例として示したが、本実施例の負荷駆動装置は、モータ（例えば、ブラシモータ、ブラシレスモータ、ステッピングモータ、三相モータ、リニアモータなど）、リニアソレノイド、電磁弁等の各種の電気負荷を駆動することができる。また、本実施例の負荷駆動装置は、スイッチング素子で駆動制御する装置であるが、特に、ＥＣＵ等の駆動制御ユニットとアクチュエータとの一体型の装置の場合、ノイズの低減効果が高い。駆動制御ユニットとアクチュエータとの混載によるノイズ耐性の低下を抑えることができるからである。

本実施例の負荷駆動装置は、インダクタンス成分を有する電気負荷に流す電流を制御する電子部品装置の大部分に適用可能である。このような電子部品装置は、車室内外を問わず、車両に多く搭載されている。車載の負荷駆動装置の具体例として、ラジエーターファンを制御するＥＣＵ，燃料制御ＥＣＵ、パワーステアリング用モータを制御するＥＣＵ，パワーシートの速度制御装置、パワーウィンドウの速度制御装置、前照灯等のライトの明るさを制御するＥＣＵ，ハプティック用モータを制御する装置、パワースライドドアの開閉時の速度を制御する装置、エアコンの通信信号を制御するＥＣＵ，ワイパーブレードの速度制御装置、ブロアモータの速度制御装置、変速ギヤ用モータの制御装置などが挙げられる。したがって、本実施例によれば、車両上の複数のスイッチング装置への適用によって、車両全体としてのノイズ低減の効果は極めて高くなる。また、部品点数を増やすことなくノイズ低減を図ることができるので、車両への搭載性の向上や車両の軽量化も図ることができる。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。

例えば、図５には、ループ回路Ａ１及びループ回路Ａ２の各ループ面積（磁束が貫通する面積）が同一であり、ループ回路Ａ１及びループ回路Ａ２の各ループが互いに全面積が対向するように配置されている例が概念的に示されている。しかしながら、ループ回路Ａ１及びループ回路Ａ２の各ループ面積は、同一である方が望ましいが、実際の実装上の制約等に応じて、必ずしも同一である必要はない。また、同様に、ループ回路Ａ１及びループ回路Ａ２の各ループの対向面積は、大きいほど望ましいが、部分的に対向するだけでもよい。

また、ループ回路Ａ１及びループ回路Ａ２のパターンの端部にＲ（角アール）を付けて、ピン角を除いてノイズの発散を防止することとしてもよい。

また、ループ回路Ａ１及びループ回路Ａ２をプリント基板だけでなく、シールド線の芯線を用いて構成してもよい。この場合、シールド線の網線を磁力線の経路に用いることで、磁力線が他の回路部に輻射するのを防止することができる。

また、高電位側端子と低電位側端子（本例ではグランド）とが対向する部位がプリント基板の端部になると短絡の可能性が高くなるため、これを防止すべく、絶縁材料のコーティングが追加されてもよい（例えば二度塗りやドブ付けされてもよい）。また、同様の観点から、高電位側端子と低電位側端子とが対向する部位をプリント基板の中央に配置し、沿面距離を大きくするようにしてもよい。また、ノイズ低減のため、高電位側端子と低電位側端子とが対向する部位からスルーホールを遠ざけるようにしてもよい。

また、図３に示した負荷駆動装置１のダイオードＤ２を、図１２に示されるように、スイッチング素子Ｑ２に置き換えてもよいし、図４に示した負荷駆動装置２のダイオードＤ２を、図１３に示されるように、スイッチング素子Ｑ２に置き換えてもよい。スイッチング素子Ｑ１及びＱ２は、一方がオンのときに他方がオフとなるように制御される。スイッチング素子Ｑ１及びＱ２の制御態様の詳細（例えばデットタイムの設定・調整方法等）は、任意である。すなわち、スイッチング素子Ｑ２は、同期整流用素子である。

Ａ１，Ａ２，Ｂ１，Ｂ２，Ａ１１，Ａ１２ ループ回路
Ｃ，Ｃ１，Ｃ２ キャパシタ
Ｄ，Ｄ２ ダイオード
Ｌ インダクタンス成分
Ｈ，Ｈ１，Ｈ２ スルーホール
Ｉ１，Ｉ２ ループ電流
Ｍ_Ｂ，Ｍ_Ｇ 磁界
Ｐ＊ 接続点
Ｑ，Ｑ１，Ｑ２ スイッチング素子
Ｔ１〜Ｔ４ 端子
Ｕ１，Ｕ２ 回路ユニット
φ１，φ２ 磁束（磁界の向き）
１，２，３，４，１１ 負荷駆動装置
４０ 電気負荷
７１〜７６ 配線パターン
８０ フレキシブル基板
８１ａ，８１ｄ 外層
８１ｂ，８１ｃ 内層
８２ 絶縁層
８４ａ，８４ｂ 基板

Claims (7)

1. インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、
   前記第１ループ回路に設けられるスイッチング素子のオン／オフ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流を流すことにより、前記インダクタンス成分に流れる電流を制御するスイッチング装置であって、
   前記スイッチング素子のオン動作時に前記第１ループ回路の電流経路である第１の電流経路に流れる電流によって形成される磁界の向きと、前記スイッチング素子のオン動作後のオフ動作時に前記第２ループ回路の電流経路である第２の電流経路に流れる電流によって形成される磁界の向きが同方向であり、
   前記インダクタンス成分に直列に接続されるキャパシタが、前記第１の電流経路に直列に挿入されたものであって、
   前記第１の電流経路と前記第２の電流経路とが、それぞれの電流経路に対する法線方向で対向して配置される、スイッチング装置。
2. 前記第１の電流経路と前記第２の電流経路とが、基板に配置される、請求項１に記載のスイッチング装置。
3. 前記第１の電流経路が前記基板の一方の表面に配置され、前記第２の電流経路が前記基板のもう一方の表面に配置される、請求項２に記載のスイッチング装置。
4. 前記第１の電流経路と前記第２の電流経路の少なくともいずれか一方が前記基板の内層に配置される、請求項２に記載のスイッチング装置。
5. 前記第１の電流経路と前記第２の電流経路とが配置されたフレキシブル基板が、前記第１の電流経路の配置面と前記第２の電流経路の配置面とが対向するように折り曲げられる、請求項２に記載のスイッチング装置。
6. 前記キャパシタの一方の端子が、前記スイッチング素子に対して上流側の第１の電源ラインに接続され、前記キャパシタの他方の端子が、前記スイッチング素子に対して下流側の第２の電源ラインに接続される、請求項１から５のいずれか一項に記載のスイッチング装置。
7. 前記スイッチング素子に対して上流側の電流経路であって前記スイッチング素子のオン動作時に電流が流れる第１の電流経路と、前記スイッチング素子に対して下流側の電流経路であって前記スイッチング素子のオン動作時に電流が流れる第２の電流経路とが並走している並走区間において、
   前記第１の電流経路に流れる電流の方向が、前記第２の電流経路に流れる電流の方向に対して逆向きの区間を有する、請求項１から６のいずれか一項に記載のスイッチング装置。