KR20180097566A

KR20180097566A - 유도 가열 전원 장치

Info

Publication number: KR20180097566A
Application number: KR1020187017487A
Authority: KR
Inventors: 타카히코 카나이; 마사토 수기모토; 하루키 요시다
Original assignee: 고오슈우하네쓰렌 가부시기가이샤
Priority date: 2015-12-24
Filing date: 2016-12-22
Publication date: 2018-08-31
Also published as: WO2017110095A1; US20190008002A1; KR102619247B1; CN108476561B; EP3395121A1; MX2018007813A; JP2017118693A; EP3395121B1; JP6431838B2; CN108476561A; US10897795B2

Abstract

유도 가열 전원 장치는 DC 전력을 평활화하기 위한 평활부 및 평활화된 DC 전력을 AC 전력으로 변환시키기 위한 인버터부를 포함한다. 인버터부는 제1 및 제2 모듈들을 가지며, 각각은 직렬 연결된 스위칭 디바이스들을 갖는다. 출력 버스 바들은 제1 및 제2 모듈들 사이에 개재된다. 평활부는 DC 전원부 및 제1 모듈에 연결되는 제1 버스 바들, 제1 버스 바들에 연결되는 커패시터, DC 전원부 및 제2 모듈에 연결되는 제2 버스 바들, 및 제2 버스 바들에 연결되는 다른 커패시터를 갖는다. 제1 및 제2 버스 바들은 출력 버스 바들과 평행하게 연장된다. 제1 모듈은 제1 버스 바들과 출력 버스 바들 사이에 개재된다. 제2 모듈은 제2 버스 바들과 출력 버스 바들 사이에 개재된다.

Description

유도 가열 전원 장치

본 발명은 유도 가열 전원 장치에 관한 것이다.

유도 가열은 스틸(steel)로 이루어지는 공작물의 열 처리에서 공작물 가열 방법으로 사용된다. 유도 가열에서, AC 전력은 가열 코일에 공급되고, 가열 코일에 의해 형성되는 자기 필드에 배치되는 공작물은 공작물에 유도되는 전류에 의해 가열된다.

AC 전력을 가열 코일에 공급하기 위한 전원 장치는 일반적으로 컨버터에 의해 상용 전원의 AC 전력을 DC 전력으로 변환시키고, 커패시터에 의해 DC 전력의 맥동 전류를 평활화하고, 인버터에 의해 평활화된 DC 전력을 AC 전력으로 변환시키고, 가열 코일에 공급될 고주파 AC 전력을 생성한다(예를 들어, JP2009-277577A 참조)

인버터는 전형적으로 한 쌍의 아암들을 포함하는 풀 브리지 회로로서 구성되며 그 각각에서 스위칭 동작을 수행할 수 있는 2개의 전력 반도체 디바이스들은 고주파 AC 전력이 전력 반도체 디바이스들의 고속 스위칭 동작에 의해 생성될 수 있도록 직렬로 연결된다.

복수의 브리지들은 스틸로 이루어지는 공작물의 열 처리와 같은 고전력 응용에 대해 사용되는 전원 장치에서 서로 병렬로 제공되는 경우가 있다. 전력 반도체 디바이스들 또는 아암들은 모듈들로 형성된다. 그러나, 모듈들의 연결은 브리지들의 증가로 인해 복잡해지며, 이는 전원 장치의 유지보수(maintenance)를 번거롭게 만들 수 있다.

본 발명의 예시적 양태들은 용이한 유지보수의 유도 가열 전원 장치를 제공한다.

본 발명의 일 양태에 따르면, 유도 가열 전원 장치는 DC 전원부로부터 출력된 DC 전력의 맥동 전류를 평활화하도록 구성되는 평활부, 평활부에 의해 평활화되는 DC 전력을 AC 전력으로 변환시키도록 구성되는 인버터부, 및 DC 전력이 인버터부에 의해 변환된 AC 전력을 출력하도록 구성되는 출력부를 포함한다. 출력부는 한 상의 출력 버스 바들을 갖는다. 인버터부는 적어도 하나의 브리지를 갖는다. 브리지는 제1 모듈 및 제2 모듈을 갖는다. 제1 모듈 및 제2 모듈 각각은 직렬로 서로 연결되는 2개의 스위칭 디바이스들을 갖는다. 한 쌍의 출력 버스 바들은 제1 모듈의 출력 부분이 출력 버스 바들 중 하나에 연결되고 제2 모듈의 출력 부분이 다른 출력 버스 바에 연결되도록 브리지의 제1 모듈과 제2 모듈 사이에 개재된다. 평활부는 DC 전원부의 출력 부분 및 제1 모듈의 입력 부분에 연결되는 한 쌍의 버스 바들, 한 쌍의 제1 버스 바들에 연결되는 적어도 하나의 커패시터, DC 전원부의 출력 부분 및 제2 모듈의 입력 부분에 연결되는 한 쌍의 제2 버스 바들, 및 한 쌍의 제2 버스 바들에 연결되는 적어도 하나의 커패시터를 갖는다. 한 쌍의 제1 버스 바들은 한 쌍의 출력 버스 바들과 병렬로 연장되고 제1 모듈이 한 쌍의 제1 버스 바들과 한 쌍의 출력 버스 바들 사이에 개재되도록 배치된다. 한 쌍의 제2 버스 바들은 한 쌍의 출력 버스 바들과 병렬로 연장되고 제2 모듈이 한 쌍의 제2 버스 바들과 한 쌍의 출력 버스 바들 사이에 개재되도록 배치된다.

도 1은 본 발명의 일 실시예에 따른 유도 가열 전원 장치의 일 예의 회로도이다.
도 2는 유도 가열 전원 장치의 인버터부의 모듈의 일 예의 측면도이다.
도 3은 유도 가열 전원 장치의 평활부, 인버터부 및 출력부의 예들의 사시도이다.
도 4는 평활부의 분해 사시도이다.
도 5는 평활부의 단면도이다.
도 6은 평활부의 다른 예의 사시도이다.
도 7은 평활부의 다른 예의 사시도이다.
도 8은 도 3의 평활부, 인버터부 및 출력부에서의 전류 경로들을 예시하는 회로도이다.
도 9는 평활부, 인버터부 및 출력부의 다른 구성 예에 따른 전류 경로들을 예시하는 회로도이다.
도 10은 도 8의 전류 경로들에서 인버터부의 브리지들로 흐르는 전류들의 파형들을 도시하는 그래프이다.
도 11은 도 9의 전류 경로들에서 인버터부의 브리지들로 흐르는 전류의 파형들을 도시하는 그래프이다.
도 12는 평활부, 인버터부 및 출력부의 다른 구성 예의 사시도이다.
도 13은 도 12의 평활부, 인버터부 및 출력부에서의 전류 경로들을 예시하는 회로도이다.
도 14는 평활부, 인버터부 및 출력부의 다른 구성 예에서 전류 경로들을 도시하는 회로도이다.

도 1은 본 발명의 일 실시예에 따른 유도 가열 전원 장치(1)의 일 예를 예시한다.

유도 가열 전원 장치(1)는 DC 전원부(4), 평활부(5), 인버터부(6), 및 출력부(7)를 포함한다. DC 전원부(4)는 상용 AC 전원(2)으로부터 공급되는 AC 전력을 DC 전력으로 변환시키도록 구성되는 컨버터(3)를 포함한다. 평활부(5)는 DC 전원부(4)로부터 출력되는 DC 전력의 맥동 전류를 평활화하도록 구성된다. 인버터부(6)는 평활부(5)에 의해 평활화된 DC 전력을 고주파 AC 전력으로 변환시키도록 구성된다. 출력부(7)는 DC 전력이 인버터부(6)에 의해 변환된 AC 전력을 가열 코일(8)에 출력하도록 구성된다.

인버터부(6)는 복수의 아암들을 갖는 적어도 하나의 브리지 회로를 포함하며 그 각각에서 스위칭 동작을 수행할 수 있는 2개의 전력 반도체 디바이스들이 직렬로 연결된다. 예시된 예에서, 제1 브리지(B1) 및 제2 브리지(B2)의 2개의 브리지 회로들이 인버터부(6)에 제공된다. 제1 브리지(B1) 및 제2 브리지(B2)는 출력부(7)를 통해 가열 코일(8)과 병렬로 연결된다. 가열 코일(8)에 대한 전력의 공급은 제1 브리지(B1) 및 제2 브리지(B2)로 분배된다.

제1 브리지(B1)는 직렬로 연결되는 전력 반도체 디바이스들(Q1, Q2)을 포함하는 아암, 및 마찬가지로 직렬로 연결되는 전력 반도체 디바이스들(Q3, Q4)을 포함하는 아암을 갖는 풀 브리지 회로로서 구성되고, 여기서 아암들 각각의 전력 반도체 디바이스들 사이의 직렬 연결 포인트는 출력 단자로서 사용된다.

제2 브리지(B2)는 마찬가지로 직렬로 연결되는 전력 반도체 디바이스들(Q1, Q2)을 포함하는 아암, 및 마찬가지로 직렬로 연결되는 전력 반도체 디바이스들(Q3, Q4)을 포함하는 아암을 갖는 풀 브리지 회로로서 구성되고, 여기서 아암들 각각의 전력 반도체 디바이스들 사이의 직렬 연결 포인트는 출력 단자로서 사용된다.

스위칭 동작을 수행할 수 있는 다양한 전력 반도체 디바이스들, 예컨대 절연 게이트 바이폴라 트랜지스터(IGBT) 및 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)는 전력 반도체 디바이스들(Q1 내지 Q4) 각각으로서 사용될 수 있다. 예를 들어, 실리콘(Si) 및 실리콘 카바이드(SiC)는 전력 반도체 디바이스의 재료로서 사용될 수 있다.

제1 브리지(B1) 및 제2 브리지(B2) 각각은 아암들 각각에 대응하여 제1 모듈(M1) 및 제2 모듈(M2)로 형성된다. 제1 모듈(M1)은 전력 반도체 디바이스들(Q1, Q2)을 포함한다. 제2 모듈(M2)은 전력 반도체 디바이스들(Q3, Q4)을 포함한다.

도 2는 모듈(M1 또는 M2)의 일 예를 예시한다.

제1 모듈(M1)은 모듈 본체(10) 및 드라이버 보드(11)를 갖는다. 전력 반도체 디바이스들(Q1, Q2)은 모듈 본체(10) 상에 실장된다. 전력 반도체 디바이스들(Q1, Q2)은 드라이버 보드(11)에 의해 스위칭을 위해 동작된다. 드라이버 보드(11)는 모듈 본체(10) 상에 오버레이된다. 차폐 플레이트(12)는 모듈 본체(10)와 드라이버 보드(11) 사이에 개재됨으로써 차폐 플레이트(12)가 모듈 본체(10)로 흐르는 고주파 전류로 인해 모듈 본체(10)로부터 방사되는 잡음으로부터 드라이버 보드(11)를 차폐할 수 있다. 제2 모듈(M2)은 마찬가지로 드라이브 보드가 그 사이에 차폐 플레이트가 개재된 채 모듈 본체 상에 오버레이되도록 구성된다.

모듈 본체(10)의 상단 상에 드라이버 보드(11)를 배치함으로써, 인버터부(6)의 크기(공간)는 감소(절약)될 수 있다.

도 3은 평활부(5), 인버터부(6) 및 출력부(7)의 예들을 예시한다.

출력부(7)는 서로 병렬로 연장되는 한 쌍의 출력 버스 바들(7a, 7b)을 갖는다. 출력 버스 바들(7a, 7b) 각각은 플레이트 형상으로 형성된다. 출력 버스 바들(7a, 7b)은 출력 버스 바들(7a, 7b)의 플레이트 면들 사이에 시트형 절연성 부재(7c)를 개재한 채 서로 상에 적층된다.

제1 브리지(B1)에서 전력 반도체 디바이스들(Q1, Q2)을 포함하는 제1 모듈(M1) 및 전력 반도체 디바이스들(Q3, Q4)을 포함하는 제2 모듈(M2)은 출력 버스 바들(7a, 7b)에 대해 서로 대향되도록 제공된다. 제1 모듈(M1)은 출력 버스 바(7a) 측 상에 배치된다. 제2 모듈(M2)은 출력 버스 바(7b) 측 상에 배치된다.

제2 브리지(B2) 내의 전력 반도체 디바이스들(Q1, Q2)을 포함하는 제1 모듈(M1) 및 전력 반도체 디바이스들(Q3, Q4)을 포함하는 제2 모듈(M2)은 출력 버스 바들(7a, 7b)에 대해 서로 대향되도록 제공된다. 제1 모듈(M1)은 출력 버스 바(7a) 측 상에 배치된다. 제2 모듈(M2)은 출력 버스 바(7b) 측 상에 배치된다.

제1 브리지(B1)의 제1 모듈(M1) 및 제2 브리지(B2)의 제1 모듈(M1)은 출력 버스 바(7a)를 따라 나란히 배치된다. 제1 브리지(B1)의 제2 모듈(M2) 및 제2 브리지(B2)의 제2 모듈(M2)은 출력 버스 바(7b)를 따라 나란히 배치된다.

평활부(5)는 한 쌍의 제1 버스 바들(5a1, 5b1), 제1 버스 바들(5a1, 5b1)에 연결되는 커패시터들, 한 쌍의 제2 버스 바들(5a2, 5b2), 및 제2 버스 바들(5a2, 5b2)에 연결되는 커패시터들을 갖는다.

제1 버스 바들(5a1, 5b1)은 출력 버스 바들(7a, 7b)과 병렬로 연장된다. 제1 버스 바들(5a1, 5b1)은 출력 버스 바(7a)를 따라 나란히 배열되는 제1 브리지(B1)의 제1 모듈(M1) 및 제2 브리지(B2)의 제1 모듈(M1)이 제1 버스 바들(5a1 및 5b2)과 출력 버스 바(7a) 사이에 개재될 수 있도록 배치된다.

제2 버스 바들(5a2, 5b2)은 출력 버스 바들(7a, 7b)과 병렬로 연장된다. 제2 버스 바들(5a2, 5b2)은 출력 버스 바(7b)를 따라 나란히 배열되는 제1 브리지(B1)의 제2 모듈(M2) 및 제2 브리지(B2)의 제2 모듈(M2)이 제2 버스 바들(5a2, 5b2)과 출력 버스 바(7b) 사이에 개재될 수 있도록 배치된다.

제1 버스 바들(5a1, 5b1) 및 제2 버스 바들(5a2, 5b2)은 각각 컨버터(3)의 출력 부분(도 1에 도시된 양극(out+) 및 음극(out-))에 연결된다. 예시된 예에서, 제1 버스 바들(5a1, 5b1)은 한 쌍의 전선들(23a, 23b)을 통해 컨버터(3)의 출력 부분에 연결된다. 제2 버스 바들(5a2, 5b2)은 쌍의 전선들(24a, 24b)을 통해 컨버터(3)의 출력 부분에 연결된다.

제1 브리지(B1)의 제1 모듈(M1) 및 제2 브리지(B2)의 제1 모듈(M1) 각각은 입력 부분을 구성하는 양극(M1in+) 및 음극(M1in-), 그리고 출력 부분(M1out)을 갖는다. 양극(M1in+)은 전력 반도체 디바이스들(Q1, Q2)을 포함하는 아암의 일단에 연결된다. 음극(M1in-)은 전력 반도체 디바이스들(Q1, Q2)을 포함하는 아암의 타단에 연결된다. 게다가, 출력 부분(M1out)은 전력 반도체 디바이스들(Q1,Q2) 사이의 직렬 연결 포인트에 연결된다(도 1 참조).

제1 버스 바들(5a1, 5b1)과 출력 버스 바(7a) 사이에 개재되는 제1 모듈(M1)의 입력 부분(양극(M1in+) 및 음극(M1in-))은 제1 버스 바들(5a1, 5b1)을 따라 제1 모듈(M1)의 단부에 제공되고 제1 버스 바들(5a1, 5b1)에 연결된다. 제1 모듈(M1)의 출력 부분(M1out)은 출력 버스 바(7a)를 따라 제1 모듈(M1)의 대향 단부 상에 제공되고 출력 버스 바(7a)에 연결된다.

제1 브리지(B1)의 제2 모듈(M2) 및 제2 브리지(B2)의 제2 모듈(M2) 각각은 입력 부분을 구성하는 양극(M2in+) 및 음극(M2in-), 그리고 출력 부분(M2out)을 갖는다. 양극(M2in+)은 전력 반도체 디바이스들(Q3, Q4)을 포함하는 아암의 일단에 연결된다. 음극(M2in-)은 전력 반도체 디바이스들(Q3, Q4)을 포함하는 아암의 타단에 연결된다. 게다가, 출력 부분(M2out)은 전력 반도체 디바이스들(Q3, Q4) 사이의 직렬 연결 포인트에 연결된다(도 1 참조).

제2 버스 바들(5a2, 5b2)과 출력 버스 바(7b) 사이에 개재되는 제2 모듈(M2)의 입력 부분(양극(M2in+) 및 음극(M2in-))은 제2 버스 바들(5a2, 5b2)을 따라 제2 모듈(M2)의 단부에 제공되고 제2 버스 바들(5a2, 5b2)에 연결된다. 제2 모듈(M2)의 출력 부분(M2out)은 출력 버스 바(7b)를 따라 제2 모듈(M2)의 대향 단부 상에 제공되고 출력 버스 바(7b)에 연결된다.

제1 버스 바들(5a1, 5b1)에 연결되는 커패시터들 중 하나로부터의 평활화된 DC 전력은 제1 모듈들(M1) 중 대응하는 하나에 공급된다. 제2 버스 바들(5a2, 5b2)에 연결되는 커패시터들 중 하나로부터의 평활화된 DC 전력은 제2 모듈들(M2) 중 대응하는 하나에 공급된다. 제1 모듈(M1)의 전력 반도체 디바이스(Q1) 및 제2 모듈(M2)의 전력 반도체 디바이스(Q4) 또는 제1 모듈(M1)의 전력 반도체 디바이스(Q2) 및 제2 모듈(M2)의 전력 반도체 디바이스(Q3)는 교대로 턴 온(ON)된다. 따라서, 고주파 전력은 출력부(7)를 통해 제1 브리지(B1) 및 제2 브리지(B2)로부터 가열 코일(8)로 공급된다.

여기서, 전력 반도체 디바이스들(Q1 내지 Q4)의 고속 스위칭 동작은 전력 반도체 디바이스들(Q1 내지 Q4)로 흐르는 전류를 갑자기 변화시킨다. 전류 변화(di/dt)는 전력 반도체 디바이스들(Q1 내지 Q4)과 전압 소스들인 커패시터들 사이의 전기 전도성 경로의 기생 인덕턴스(L)로 인해 전력 반도체 디바이스들(Q1 내지 Q4)의 대향 단부들 사이에 서지 전압(Lxdi/dt)을 생성한다.

과도한 서지 전압은 전력 반도체 디바이스들(Q1 내지 Q4)을 손상시킬 수 있다. 그러한 서지 전압을 억제하기 위해, 제1 버스 바들(5a1, 5b1)에 대한 커패시터들은 전선들 등을 통하지 않고 제1 버스 바들(5a1, 5b1)에 연결되고, 제2 버스 바들(5a2, 5b2)에 대한 커패시터들은 마찬가지로 전선들 등을 통하지 않고 제2 버스 바들(5a2, 5b2)에 연결된다. 전기 전도성 경로들이 이러한 방식으로 단축되는 경우, 기생 인덕턴스(L)는 감소될 수 있다.

본 발명의 예에서, 하나의 커패시터가 각각의 모듈에 대해 제공된다. 즉, 제1 브리지(B1)의 제1 모듈(M1)에 대응하는 커패시터(C1-1), 및 제2 브리지(B2)의 제1 모듈(M1)에 대응하는 커패시터(C1-2)는 제1 버스 바들(5a1, 5b1)에 제공된다. 커패시터(C1-1)는 제1 버스 바들(5a1, 5b1)과 제1 브리지(B1)의 제1 모듈(M1) 사이의 연결 부분(13)에 연결된다. 커패시터(C1-2)는 제1 버스 바들(5a1, 5b1)과 제2 브리지(B2)의 제1 모듈(M1) 사이의 연결 부분(15)에 연결된다. 따라서, 커패시터(C1-1)와 제1 브리지(B1)의 제1 모듈(M1) 사이의 전기 전도성 경로 및 커패시터(C1-2)와 제2 브리지(B2)의 제1 모듈(M1) 사이의 전기 전도성 경로는 동일하게 단축된다.

유사하게, 제1 브리지(B1)의 제2 모듈(M2)에 대응하는 커패시터(C2-1) 및 제2 브리지(B2)의 제2 모듈(M2)에 대응하는 커패시터(C2-2)는 제2 버스 바들(5a2, 5b2)에 제공된다. 커패시터(C2-1)는 제2 버스 바들(5a2, 5b2)과 제1 브리지(B1)의 제2 모듈(M2) 사이의 연결 부분(14)에 연결된다. 커패시터(C2-2)는 제2 버스 바들(5a2, 5b2)과 제2 브리지(B2)의 제2 모듈(M2) 사이의 연결 부분(16)에 연결된다. 따라서, 커패시터(C2-1)와 제1 브리지(B1)의 제2 모듈(M2) 사이의 전기 전도성 경로 및 커패시터(C2-2)와 제2 브리지(B2)의 제2 모듈(M2) 사이의 전기 전도성 경로는 동일하게 단축된다.

전술한 구성에서, 평활부(5)는 전력을 제1 브리지(B1)의 제1 모듈(M1) 및 제2 브리지(B2)의 제1 모듈(M1)에 공급하기 위한 제1 버스 바들(5a1, 5b1), 및 전력을 제1 브리지(B1)의 제2 모듈(M2) 및 제2 브리지(B2)의 제2 모듈(M2)에 공급하기 위한 제2 버스 바들(5a2, 5b2)로 분할된다. 제1 모듈(M1) 및 제2 모듈(M2)은 제1 버스 바들(5a1, 5b1)과 제2 버스 바들(5a2, 5b2) 사이에 집적 및 배치된다.

제1 모듈들(M1)은 컨버터(3)의 출력 부분에 연결되는 한 쌍의 버스 바들의 일 측 상에 배치될 수 있는 반면에 제2 모듈들(M2)은 한 쌍의 버스 바들의 대향 측 상에 배치됨으로써 전력이 한 쌍의 버스 바들에 의해 제1 모듈들(M1) 및 제2 모듈들(M2) 둘 다에 공급될 수 있다. 이 구성의 경우에서, 한 쌍의 버스 바들에 연결되는 커패시터들은 또한 제1 모듈들(M1)과 제2 모듈들(M2) 사이에 배치되어야 한다.

한 쌍의 버스 바들에 연결되는 커패시터들이 제1 모듈들(M1)과 제2 모듈들(M2) 사이에 배치되는 경우, 제1 모듈들(M1) 및 제2 모듈들(M2)은 한 쌍의 버스 바들 및 그 사이의 커패시터들을 개재한 채 좌/우 방향으로 서로 분리되어 배치된다. 제1 모듈들(M1) 및 제2 모듈들(M2)이 서로 인접하게 배치되도록 달리 설계되는 경우, 커패시터들은 제1 모듈들(M1) 또는 제2 모듈들(M2) 상에 중첩되도록 배치되어야 한다.

한편, 본 발명의 예에서, 출력 버스 바들(7a, 7b)의 플레이트 면들 사이에 시트형 절연성 부재를 개재한 채 서로 상에 적층되는 출력 버스 바들(7a, 7b)만이 제1 모듈들(M1)과 제2 모듈들(M2) 사이에 배치된다. 따라서, 제1 모듈들(M1) 및 제2 모듈들(M2)은 서로 인접하여 배치될 수 있고 제1 모듈들(M1) 및 제2 모듈들(M2)은 각각 노출될 수 있다. 따라서, 인버터부(6)의 유지보수가 용이하게 관리될 수 있다.

또한, 본 발명의 예에서, 중앙의 출력 버스 바(7a)와 제1 버스 바들(5a1, 5b1) 사이에 배치되는 제1 모듈들(M1)의 입력 부분들(양극들(M1in+) 및 음극들(M1in-))은 제1 버스 바들(5a1, 5b1)을 따라 제1 모듈들(M1)의 단부 부분들에 제공되고, 제1 모듈들(M1)의 출력 부분들(M1out)은 출력 버스 바(7a)를 따라 제1 모듈들(M1)의 단부 부분들에 제공된다. 따라서, 제1 버스 바들(5a1, 5b1)과 제1 모듈들(M1) 사이의 연결 및 출력 버스 바(7a)와 제1 모듈들(M1) 사이의 연결은 인버터부(6)의 유지보수가 용이하게 관리될 수 있도록 단순하다.

유사하게, 중앙의 출력 버스 바(7b)와 제2 버스 바들(5a2, 5b2) 사이에 배치되는 제2 모듈들(M2)의 입력 부분들(양극들(M2in+) 및 음극들(M2in-))은 제2 버스 바들(5a2, 5b2)을 따라 제2 모듈들(M2)의 단부 부분들에 제공되고, 제2 모듈들(M2)의 출력 부분들(M2out)은 출력 버스 바(7b)를 따라 제2 모듈들(M2)의 단부 부분들에 제공된다. 따라서, 제2 버스 바들(5a2, 5b2)과 제2 모듈들(M2) 사이의 연결 및 출력 버스 바(7b)와 제2 모듈들(M2) 사이의 연결은 인버터부(6)의 유지보수가 용이하게 관리될 수 있도록 단순하다.

다음으로, 제1 버스 바들(5a1, 5b1)에 연결되는 제1 브리지(B1)의 제1 모듈(M1)과 커패시터(C1-1) 사이의 연결 구조가 도 4 및 도 5를 참조하여 예로서 이하 설명될 것이다.

본 발명의 예에서, 제1 버스 바들(5a1, 5b1) 각각은 평탄 플레이트형 전기 전도성 부재로 구성된다. 제1 버스 바들(5a1, 5b1)은 그 사이에 시트형 절연성 부재(5c1)를 개재한 채 서로 상에 적층되며, 따라서, 한 쌍의 평탄 플레이트 면들 및 한 쌍의 평탄 측면들은 전기 전도 방향(길이 방향)을 따라 제1 버스 바들(5a1, 5b1)의 외부 표면들을 구성하며, 플레이트 면들 내의 전기 전도 방향에 수직인 방향(폭 방향)으로 상대적으로 큰 치수의 플레이트 면들은 서로 대향될 수 있다. 제1 버스 바들(5a1, 5b1)과 제1 브리지(B1)의 제1 모듈(M1) 사이의 연결 부분(13)은 각각이 평탄 플레이트와 같이 형상화된 한 쌍의 전기 전도성 부재들(13a 및 13b)을 포함한다. 한 쌍의 전기 전도성 부재들(13a 및 13b)은 또한 전기 전도성 부재들(13a 및 13b)의 플레이트 면들 사이에 시트형 절연성 부재(13c)를 개재한 채 서로 상에 적층된다.

전기 전도성 부재(13a)의 베이스 단부 부분과 제1 버스 바(5b1) 사이에 절연성 부재(13c)를 개재한 채, 전기 전도성 부재(13a)의 베이스 단부 부분은 제1 버스 바(5b1)와 비-도통(non-conduction)를 유지하는 동안 제1 버스 바(5b1) 상에 중첩된다. 전기 전도성 부재(13b)의 베이스 단부 부분은 제1 버스 바(5b1)와 도통(conduction)를 획득하는 동안 제1 버스 바(5b1) 상에 중첩된다.

커패시터(C1-1)의 한 쌍의 단자들(20a 및 20b)은 스크류 단자들로서 구성되고 커패시터(C1-1)의 면 상에 나란히 제공된다. 커패시터(C1-1)의 한 쌍의 단자들(20a 및 20b)은 각각 제1 버스 바(5a1), 절연성 부재(5c1) 및 제1 버스 바(5b1)를 명명된 순서로 관통하도록 배치된다. 단자(20a)의 선단부(front end portion)는 제1 버스 바(5b1) 상에 중첩되는 절연성 부재(13c) 및 전기 전도성 부재(13a)를 더 관통하도록 배치된다. 단자(20b)의 선단부는 제1 버스 바(5b1) 상에 중첩되는 전기 전도성 부재(13b)를 더 관통하도록 배치된다.

단자(20a) 및 제1 버스 바(5b1)는 절연성 와셔(22)에 의해 서로로부터 절연된다. 한편, 단자(20a)의 베이스 단부 부분에 형성되는 대구경 플랜지 부분은 제1 버스 바(5a1)와 접촉한다. 게다가, 단자(20a)의 선단부와 나사식으로 체결되는 너트(21)는 전기 전도성 부재(13a)와 접촉한다. 따라서, 단자(20a)는 제1 버스 바(5a1) 및 전기 전도성 부재(13a)에 연결된다.

단자(20b) 및 단자(20b)의 베이스 단부 부분에 형성되는 대구경 플랜지 부분은 절연성 와셔(22)에 의해 제1 버스 바(5a1)로부터 절연된다. 한편, 단자(20b)의 선단부와 나사식으로 체결되는 너트(21)는 전기 전도성 부재(13b)와 접촉한다. 따라서, 단자(20b)는 전기 전도성 부재(13b) 및 전기 전도성 부재(13b)와 도통을 획득한 제1 버스 바(5b1)에 연결된다.

전기 전도성 부재(13a)의 선단부는 제1 브리지(B1)의 모듈(M1)의 양극(M1in+)에 연결된다. 전기 전도성 부재(13b)의 선단부는 제1 브리지(B1)의 모듈(M1)의 음극(M1in)에 연결된다. 커패시터(C1-1)로부터의 평활화된 DC 전력은 제1 브리지(B1)의 모듈(M1)에 공급될 수 있다.

여기서, 한 쌍의 평행 평탄-플레이트 도체들의 대향 면들의 폭, 즉 도체들 각각이 연장되는 방향(전류가 흐르는 방향)에 수직인 방향의 치수는 a로 지정되고, 도체의 대향 면들 사이의 거리는 b로 지정된다고 지정한다. 한 쌍의 평행 평탄-플레이트 도체들의 인덕턴스는 b/a와 관련이 있다. 비율(b/a)이 감소함에 따라, 인덕턴스는 감소한다. 대향 면들의 폭(a)이 고정되는 조건에서, 인덕턴스는 대향 면들 사이의 거리(b)가 감소함에 따라 감소한다. 대향면들 사이의 거리(b)가 고정되는 조건에서, 인덕턴스는 대향 면들의 폭(a)이 감소함에 따라 감소한다.

제1 버스 바들(5a1, 5b1)의 측면들이 예를 들어 도 6에 도시된 바와 같이 서로 대향될 수 있도록 제1 버스 바들(5a1, 5b1)이 배치되는 경우와 비교한다. 제1 버스 바들(5a1, 5b1)이 제1 버스 바들(5a1, 5b1)의 평탄 면들 사이에 시트형 절연성 부재(5c1)를 개재한 채 서로 상에 적층되므로, 제1 버스 바(5a1, 5b1)의 대향 면들의 폭(a)은 증가될 수 있고 제1 버스 바들(5a1, 5b1)의 인덕턴스는 감소될 수 있다.

제1 버스 바들(5a1, 5b1)의 플레이트 면들이 서로 대향되고, 버스 바들(5a1, 5b1)이 그것의 대향 측 단면들에 한 쌍의 단자들을 구비하는 커패시터가 예를 들어 도 7에 도시된 바외 같이, 버스 바들(5a1, 5b1)의 플레이트 면들 사이에 개재될 수 있도록 배치되는 경우와 다른 비교를 수행한다. 제1 버스 바들(5a1, 5b1)이 제1 버스 바들(5a1, 5b1)의 플레이트 면들 사이에 시트형 절연성 부재(5c1)를 개재한 채 서로 상에 적층되므로, 제1 버스 바들(5a1, 5b1)의 대향 면들 사이의 거리(b)는 감소될 수 있고 제1 버스 바들(5a1, 5b1)의 인덕턴스는 감소될 수 있다.

따라서, 제1 버스 바들(5a1, 5b1)은 제1 버스 바들(5a1, 5b1)의 플레이트 면들 사이에 시트형 절연성 부재(5c1)를 개재한 채 서로 상에 적층되고, 연결 부분(13)의 전기 전도성 부재들(13a 및 13b)은 전기 전도성 부재들(13a 및 13b)의 플레이트 면들 사이에 시트형 절연성 부재(13c)를 개재한 채 서로 상에 적층된다. 이러한 방식으로, 커패시터(C1-1)와 DC 전력이 커패시터(C1-1)로부터 공급되는 제1 브리지(B1)의 모듈(M1) 사이의 전기 전도성 경로의 기생 인덕턴스는 서지 전압이 기생 인덕턴스로 인해 전력 반도체 디바이스들(Q1 내지 Q4)의 대향 단부들 사이에서 생성되는 것이 억제될 수 있도록 감소될 수 있다. 따라서, 인버터부(6)의 보호가 향상될 수 있다.

또한, 제1 브리지(B1) 및 제2 브리지(B2)가 인버터부(6)에 제공되는 본 발명의 예에서, 제1 브리지(B1) 및 제2 브리지(B2) 각각으로 흐르는 전류들은 인버터부(6)의 보호를 향상시키기 위해 브리지들 중 하나 상에 부하의 집중을 억제하기 위해 밸런싱될 수 있다. 제1 브리지(B1) 및 제2 브리지(B2)의 전류들 사이의 밸런스는 이하 설명될 것이다.

도 8은 인버터부(6)의 제1 브리지(B1) 및 제2 브리지(B2) 각각으로 흐르는 전류들의 경로들을 예시한다.

도 8은 제1 브리지(B1)에서 제1 모듈(M1)의 전력 반도체 디바이스(Q1) 및 제2 모듈(M2)의 전력 반도체 디바이스(Q4)가 턴 온(ON) 되어있고 제2 브리지(B2)에서 제1 모듈(M1)의 전력 반도체 디바이스(Q1) 및 제2 모듈(M2)의 전력 반도체 디바이스(Q4)가 턴 온(ON) 되어 있는 경우를 예시한다. 이러한 경우에서, 제1 브리지(B1)로 흐르는 전류 및 제2 브리지(B2)로 흐르는 전류는 다음 경로들 각각으로 흐른다.

<제1 브리지(B1)의 전류 경로(Path1)>

커패시터(C1-1)→ 전력 반도체 디바이스(Q1)→ 부하(출력 버스 바(7a)→ 가열 코일(8)→ 출력 버스 바(7b))→ 전력 반도체 디바이스(Q4)→ 제2 버스 바(5b2)→ 전선(24b)→ 전선(23b)→ 제1 버스 바(5b1)→ 커패시터(C1-1).

<제2 브리지(B2)의 전류 경로(Path2)>

커패시터(C1-2)→ 전력 반도체 디바이스(Q1)→ 부하(출력 버스 바(7a)→ 가열 코일(8)→ 출력 버스 바(7b))→ 전력 반도체 디바이스(Q4)→ 제2 버스 바(5b2)→ 전선(24b)→ 전선(23b)→ 제1 버스 바(5b1)→ 커패시터(C1-2).

또한, 도 3을 참조한다. 평활부(5)의 제1 버스 바들(5a1, 5b1) 및 컨버터(3)의 출력 부분을 서로 연결하는 전선들(23a, 23b)은 출력 버스 바들(7a, 7b)의 연장 방향의 일 측 상에서 제1 버스 바들(5a1, 5b1)의 단부 부분들, 즉 제2 브리지(B2)의 제1 모듈(M1)-측 단부 부분에 연결된다. 평활부(5)의 제2 버스 바들(5a2, 5b2) 및 컨버터(3)의 출력 부분을 서로 연결하는 전선들(24a, 24b)은 출력 버스 바들(7a, 7b)의 연장 방향의 타 측 상의 제2 버스 바들(5a2, 5b2)의 단부 부분들, 즉 제1 브리지(B1)의 제2 모듈(M2)-측 단부 부분에 연결된다.

제2 버스 바(5b2)에서의 전류 경로들(Path1 및 Path2)의 전기 전도성 경로 길이들이 이 경우에서 서로 비교되는 경우, 전류 경로(Path2)는 제2 버스 바들(5a2, 5b2) 및 하나의 제2 모듈(M2) 사이의 연결 부분(14)과 제2 버스 바들(5a2, 5b2) 및 다른 제2 모듈(M2) 사이의 연결 부분(16) 사이의 거리(D)만큼 더 길다. 한편, 제1 버스 바(5b1)의 전류 경로들(Path1 및 Path2)의 전기 전도성 경로 길이들이 서로 비교되는 경우, 전류 경로(Path1)는 제1 버스 바들(5a1, 5b1)과 하나의 제1 모듈(M1) 사이의 연결 부분(13) 그리고 제1 버스 바들(5a1, 5b1)과 다른 제1 모듈(M1) 사이의 연결 부분(15) 사이의 거리(D)만큼 더 길다.

따라서, 제2 버스 바(5b2)에서의 전기 전도성 경로 길이들 사이의 차이 및 제1 버스 바(5b1)에서의 전기 전도성 경로 길이들 사이의 차이는 서로 상쇄된다. 따라서, 전류 경로들(Path1 및 Path2)의 전체 전기 전도성 경로 길이들은 서로 동일하게 이루어진다.

한편, 도 9에 도시된 바와 같이, 전선들(23a, 23b)이 제2 브리지(B2)의 제1 모듈(M1)-측 단부 부분에 연결되고, 전선들(24a, 24b)이 마찬가지로 제2 브리지(B2)의 제2 모듈(M2)-측 단부 부분에 연결된다고 가정한다. 전류 경로들(Path1 및 Path2)의 전기 전도성 경로 길이들이 이 경우에서 서로 비교되는 경우, 전류 경로(Path1)는 제1 버스 바(5b1) 및 제2 버스 바(5b2) 각각에서 거리(D)만큼 더 길다. 전류 경로(Path1)의 전체 전기 전도성 경로 길이는 전류 경로(Path2)의 전체 전기 전도성 경로 길이보다 더 길다.

전류 경로들(Path1 및 Path2)의 전기 전도성 경로 길이들 사이의 차이가 생성되는 경우, 전류 경로들(Path1 및 Path2)의 인덕턴스들 사이의 차이는 전기 전도성 경로 길이들 사이의 차이로 인해 생성된다. 따라서, 전기 전도성 경로 길이에서 상대적으로 더 짧은 전류 경로(Path2)의 인덕턴스가 더 작다. 그 결과, 제1 브리지(B1)로 흐르는 전류와 제2 브리지(B2)로 흐르는 전류 사이의 밸런스는 도 11에 도시된 바와 같이 손실된다.

전선들(23a, 23b)이 연결되는 제1 버스 바들(5a1, 5b1)의 입력 부분들은 출력 버스 바들(7a, 7b)의 연장 방향의 일 측 상에서 제1 버스 바들(5a1, 5b1)의 단부 부분들에 제공된다. 전선들(24a, 24b)이 연결되는 제2 버스 바들(5a2, 5b2)의 입력 부분들은 출력 버스 바들(7a, 7b)의 연장 방향의 타 측 상에서 제2 버스 바들(5a2, 5b2)의 단부들에 제공된다. 전류 경로들(Path1 및 Path2)의 전기 전도성 경로 길이들은 서로 동일하게 이루어진다. 이러한 방식으로, 제1 브리지(B1)로 흐르는 전류 및 제2 브리지(B2)로 흐르는 전류는 도 10에 도시된 바와 같이 밸런스화 될 수 있다. 따라서, 부하는 인버터부(6)의 보호가 향상될 수 있도록 브리지들 중 하나 상에 집중되는 것이 억제될 수 있다.

부수적으로, 인버터부(6)가 2개의 브리지들, 즉 제1 브리지(B1) 및 제2 브리지(B2)에 의해 구성되는 경우, 도 12 및 도 13에 도시된 바와 같이, 전선들(23a, 23b)이 연결되는 제1 버스 바들(5a1, 5b1)의 연결 부분들은 제1 모듈(M1)에 대한 연결 부분(13)과 제1 모듈(M1)에 대한 연결 부분(15) 사이에 제공될 수 있고, 전선들(24a, 24b)이 연결되는 제2 버스 바들(5a2, 5b2)의 입력 부분들은 제2 모듈(M2)에 대한 연결 부분(14)과 제2 모듈(M2)에 대한 연결 부분(16) 사이에 제공될 수 있다.

또한, 이 경우, 제1 브리지(B1)의 전류 경로(Path1)의 전기 전도성 경로 길이 및 제2 브리지(B2)의 전류 경로(Path2)의 전기 전도성 경로 길이는 서로 동일하게 이루어진다. 따라서, 제1 브리지(B1)로 흐르는 전류 및 제2 브리지(B2)로 흐르는 전류는 인버터부(6)의 보호가 향상될 수 있도록 밸런스화 될 수 있다.

바람직하게는, 제1 버스 바들(5a1, 5b1)의 입력 부분들은 연결 부분들(13, 15) 사이의 거리가 동일하게 분할되는 그들의 중앙 부분들에 제공되고, 제2 버스 바들(5a2, 5b2)의 입력 부분들은 연결 부분들(14, 16) 사이의 거리가 동일하게 분할되는 그들의 중앙 부분들에 제공된다. 이 경우, 제1 브리지(B1)의 전류 경로(Path1)의 전기 전도성 경로 길이 및 제2 브리지(B2)의 전류 경로(Path2)의 전기 전도성 경로 길이는 인버터부(6)의 보호가 더욱 크게 향상될 수 있도록 더욱 동일하게 이루어진다.

인버터부(6)가 2개의 브리지들, 즉 제1 브리지(B1) 및 제2 브리지(B2)에 의해 구성되는 경우에서 제1 브리지(B1)로 흐르는 전류 및 제2 브리지(B2)로 흐르는 전류 사이의 밸런스가 지금까지 설명되었다. 그러나, 3개 이상의 브리지들로 각각 흐르는 전류는 브리지들이 인버터부(6)에 제공되는 경우에도 밸런스화될 수 있다.

도 14에 도시된 일 예에서, 제3 브리지(B3)는 제1 브리지(B1) 및 제2 브리지(B2)에 추가적으로 제공된다.

제1 브리지(B1)의 제1 모듈(M1), 제2 브리지(B2)의 제1 모듈(M1) 및 제3 브리지(B3)의 제1 모듈(M1)은 출력 버스 바(7a)를 따라 나란히 배열되도록 배치된다. 제3 브리지(B3)의 제1 모듈(M1)은 연결 부분(17)을 통해 제1 버스 바들(5a1, 5b1)에 연결된다. 제3 브리지(B3)의 제1 모듈(M1)에 대응하는 커패시터(C1-3)는 연결 부분(17)에 직접 연결된다. 게다가, 제1 브리지(B1)의 제2 모듈(M2), 제2 브리지(B2)의 제2 모듈(M2) 및 제3 브리지(B3)의 제2 모듈(M2)은 출력 버스 바(7b)를 따라 나란히 배열되도록 배치된다. 제3 브리지(B3)의 제2 모듈(M2)은 연결 부분(18)을 통해 제2 버스 바들(5a2, 5b2)에 연결된다. 제3 브리지(B3)의 제2 모듈(M2)에 대응하는 커패시터(C2-3)는 연결 부분(18)에 직접 연결된다.

제1 버스 바들(5a1, 5b1) 및 컨버터(3)의 출력 부분을 서로 연결하는 전선들(23a, 23b)은 출력 버스 바들(7a, 7b)의 연장 방향의 일 측 상의 제1 버스 바들(5a1, 5b1)의 단부들, 즉 제3 브리지(B3)의 제1 모듈(M1)-측 단부 부분에 연결된다. 제2 버스 바들(5a2, 5b2) 및 컨버터(3)의 출력 부분을 서로 연결하는 전선들(24a, 24b)은 출력 버스 바들(7a, 7b)의 연장 방향의 타 측 상의 제2 버스 바들(5a2, 5b2)의 단부, 즉 제1 브리지(B1)의 제2 모듈(M2)-측 단부 부분에 연결된다.

제2 버스 바(5b2)에서 전류 경로들(Path1, Path2 및 Path3)의 전기 전도성 경로 길이들이 서로 비교되는 경우, 전류 경로(Path2)는 연결 부분(14)과 연결 부분(16) 사이의 거리(D)만큼 전류 경로(Path1)보다 더 길고, 전류 경로(Path3)는 연결 부분(14)과 연결 부분(18) 사이의 거리(2D)만큼 전류 경로(Path1)보다 더 길다. 한편, 제1 버스 바(5b1)에서 전류 경로들(Path1, Path2 및 Path3)의 전기 전도성 경로 길이들이 서로 비교되는 경우, 전류 경로(Path2)는 연결 부분(15)과 연결 부분(17) 사이의 거리(D)만큼 전류 경로(Path3)보다 더 길고, 전류 경로(Path1)는 연결 부분(13)과 연결 부분(17) 사이의 거리(2D)만큼 전류 경로(Path3)보다 더 길다.

따라서, 제2 버스 바(5b2)에서의 전기 전도성 경로 길이들 사이의 차이 및 제1 버스 바(5a1)에서의 전기 전도성 경로 길이들 사이의 차이는 서로 상쇄된다. 따라서, 경로들(Path1, Path2 및 Path3)의 전체 전기 전도성 경로 길이들은 서로 동일하게 이루어진다. 따라서, 제1 브리지(B1), 제2 브리지(B2) 및 제3 브리지(B3) 각각으로 흐르는 전류들은 밸런스화될 수 있다.

부수적으로, 하나의 커패시터가 위에 설명된 바와 같이 연결 부분들(13, 14, 15, 16, 17, 18) 각각에 연결된다. 그러나, 복수의 커패시터들이 연결 부분들 각각과 병렬로 연결될 수 있다.

게다가, 제1 버스 바들(5a1, 5b1), 제2 버스 바들(5a2, 5b2), 및 연결 부분들(13, 14, 15, 16, 17, 18) 각각의 한 쌍의 전기 전도성 부재들 각각은 상술한 바와 같이, 평탄 플레이트 형상, 즉 전기 전도 방향에 수직인 섹션의 직사각형 형상으로 형성된다. 그러나, 본 발명에 이에 제한되지 않는다. 예를 들어, 제1 버스 바들(5a1, 5b1), 제2 버스 바들(5a2, 5b2), 및 연결 부분들(13, 14, 15, 16, 17, 18) 각각의 한 쌍의 전지 전도성 부재들 각각은 전기 전도 방향에 수직인 단면에서 반원형 형상으로 형성될 수 있다. 이 경우, 전기 전도 방향을 따른 반원형 형상의 외부 표면은 단면에 직경을 포함하는 평탄 면 및 단면에 원호(arc)를 포함하는 반원형 원통면에 의해 구성될 수 있다. 한 쌍의 반원형 형상들의 평탄 면들은 서로 대향되고 그 사이에 절연성 부재를 개재한 채 서로 상에 적층될 수 있다.

본 출원은 2015년 12월 24일에 출원된 일본 특허 출원 번호 제2015-251890호를 기반으로 하며, 그 전체 내용은 본 명세서에서 참조로 통합된다.

Claims

유도 가열 전원 장치로서,
DC 전원부로부터 출력된 DC 전력의 맥동 전류를 평활화하도록 구성되는 평활부;
상기 평활부에 의해 평활화되는 상기 DC 전력을 AC 전력으로 변환시키도록 구성되는 인버터부; 및
상기 DC 전력이 상기 인버터부에 의해 변환된 상기 AC 전력을 출력하도록 구성되는 출력부를 포함하며,
상기 출력부는 한 쌍의 출력 버스 바들을 포함하고,
상기 인버터부는 적어도 하나의 브리지를 포함하고, 상기 브리지는 제1 모듈 및 제2 모듈을 포함하며, 상기 제1 모듈 및 상기 제2 모듈 각각은 직렬로 서로 연결되는 2개의 스위칭 디바이스들을 포함하고,
상기 한 쌍의 출력 버스 바들은 상기 제1 모듈의 출력 부분이 상기 출력 버스 바들 중 하나에 연결되고 상기 제2 모듈의 출력 부분이 다른 출력 버스 바에 연결되도록 상기 브리지의 상기 제1 모듈과 상기 제2 모듈 사이에 개재되고,
상기 평활부는 상기 DC 전원부의 출력 부분 및 상기 제1 모듈의 입력 부분에 연결되는 한 쌍의 제1 버스 바들, 상기 한 쌍의 제1 버스 바들에 연결되는 적어도 하나의 커패시터, 상기 DC 전원부의 상기 출력 부분 및 상기 제2 모듈의 입력 부분에 연결되는 한 쌍의 제2 버스 바들, 및 상기 한 쌍의 제2 버스 바들에 연결되는 적어도 하나의 커패시터를 포함하고,
상기 한 쌍의 제1 버스 바들은 상기 한 쌍의 출력 버스 바들과 병렬로 연장되고 상기 제1 모듈이 상기 한 쌍의 제1 버스 바들과 상기 한 쌍의 출력 버스 바들 사이에 개재되도록 배치되고,
상기 한 쌍의 제2 버스 바들은 상기 한 쌍의 출력 버스 바들과 병렬로 연장되고 상기 제2 모듈이 상기 한 쌍의 제2 버스 바들과 상기 한 쌍의 출력 버스 바들 사이에 개재되도록 배치되는 유도 가열 전원 장치.
제1항에 있어서,
상기 제1 모듈의 상기 입력 부분은 상기 한 쌍의 제1 버스 바들을 따라 상기 제1 모듈의 일 단부 부분에 제공되고, 상기 제1 모듈의 상기 출력 부분은 상기 제1 모듈이 상기 출력 버스 바들 중 하나와 상기 한 쌍의 제1 버스 바들 사이에 개재되도록 상기 출력 버스 바들 중 하나를 따라 상기 제1 모듈의 타 단부 부분에 제공되고,
상기 제2 모듈의 상기 입력 부분은 상기 한 쌍의 제2 버스 바들을 따라 상기 제2 모듈의 일 단부 부분에 제공되고, 상기 제2 모듈의 상기 출력 부분은 상기 제2 모듈이 상기 다른 출력 버스 바와 상기 한 쌍의 제2 버스 바들 사이에 개재되도록 상기 다른 출력 버스 바를 따라 상기 제2 모듈의 타 단부 부분에 제공되는 유도 가열 전원 장치.
제1항 또는 제2항에 있어서,
상기 인버터부는 복수의 브리지들을 포함하고,
상기 브리지들의 상기 제1 모듈들은 상기 한 쌍의 제1 버스 바들을 따라 나란히 배열되고, 상기 제1 모듈들 각각은 상기 제1 모듈들 각각에 대해 제공되는 연결 부분을 통해 상기 한 쌍의 제1 버스 바들에 연결되고,
상기 브리지들의 상기 제2 모듈들은 상기 한 쌍의 제2 버스 바들을 따라 나란히 배열되고, 상기 제2 모듈들 각각은 상기 제2 모듈들 각각에 대해 제공되는 연결 부분을 통해 상기 한 쌍의 제2 버스 바들에 연결되고,
상기 평활부는 상기 제1 모듈들 각각에 대해 제공되는 복수의 커패시터들로, 상기 커패시터들 각각은 상기 제1 모듈들 중 대응하는 하나에 대해 제공되는 연결 부분에 연결되는, 복수의 커패시터들, 및 상기 제2 모듈들 각각에 대해 제공되는 복수의 커패시터들로, 상기 제2 모듈들 각각에 대해 제공되는 상기 커패시터들 각각은 상기 제2 모듈들 중 대응하는 하나에 대해 제공되는 연결 부분에 연결되는, 복수의 커패시터들을 포함하고,
상기 DC 전원부의 상기 출력 부분에 연결되는 상기 한 쌍의 제1 버스 바들의 입력 부분은 상기 한 쌍의 출력 버스 바들의 연장 방향의 일 측 상의 상기 한 쌍의 제1 버스 바들의 단부 부분에 제공되고,
상기 DC 전원부의 상기 출력 부분에 연결되는 상기 한 쌍의 제2 버스 바들의 입력 부분은 상기 한 쌍의 출력 버스 바들의 연장 방향의 타 측 상의 상기 한 쌍의 제2 버스 바들의 단부에 제공되는 유도 가열 전원 장치.
제1항 또는 제2항에 있어서,
상기 인버터부는 2개의 브리지들을 포함하고,
상기 브리지들의 상기 제1 모듈들은 상기 한 쌍의 제1 버스 바들을 따라 나란히 배열되고, 상기 제1 모듈들 각각은 상기 제1 모듈들 각각에 대해 제공되는 연결 부분을 통해 상기 한 쌍의 제1 버스 바들에 연결되고,
상기 브리지들의 상기 제2 모듈들은 상기 한 쌍의 제2 버스 바들을 따라 나란히 배열되고, 상기 제2 모듈들 각각은 상기 제2 모듈들 각각에 대해 제공되는 연결 부분을 통해 상기 한 쌍의 제2 버스 바들에 연결되고,
상기 평활부는 상기 제1 모듈들 각각에 대해 제공되는 2개의 커패시터들로, 상기 커패시터들 각각은 상기 제1 모듈들 중 대응하는 하나에 대해 제공되는 상기 연결 부분에 연결되는 2개의 커패시터들, 및 상기 제2 모듈 각각에 대해 제공되는 2개의 커패시터들로, 상기 제2 모듈들 각각에 대해 제공되는 상기 커패시터들 각각은 상기 제2 모듈들 중 대응하는 하나에 대해 제공되는 상기 연결 부분에 연결되는, 2개의 커패시터들을 포함하고,
상기 DC 전원부의 상기 출력 부분에 연결되는 상기 한 쌍의 제1 버스 바들의 입력 부분은 상기 제1 모듈들에 대해 제공되는 상기 연결 부분들 사이에 제공되고, 상기 DC 전원부의 상기 출력 부분에 연결되는 상기 한 쌍의 제2 버스 바들의 입력 부분은 상기 제2 모듈들에 대해 제공되는 상기 연결 부분들 사이에 제공되는 유도 가열 전원 장치.
제4항에 있어서,
상기 한 쌍의 제1 버스 바들의 상기 입력 부분은 상기 제1 모듈들에 대해 제공되는 상기 연결 부분들 사이의 거리가 동일하게 분할되는 상기 한 쌍의 제1 버스 바들의 중앙 부분에 제공되고, 상기 한 쌍의 제2 버스 바들의 상기 입력 부분은 상기 제2 모듈들에 대해 제공되는 상기 연결 부분들 사이의 거리가 동일하게 분할되는 상기 제2 버스 바들의 중앙 부분에 제공되는 유도 가열 전원 장치.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 모듈 및 상기 제2 모듈 각각은 상기 스위칭 디바이스들이 실장되는 모듈 본체, 및 상기 스위칭 디바이스들을 구동하도록 구성되는 드라이버 보드를 포함하고,
상기 드라이버 보드는 차폐 플레이트가 그 사이에 개재된 채 상기 모듈 본체 상에 오버레이되는 유도 가열 전원 장치.