TWI525767B - Semiconductor device and method for manufacturing semiconductor device - Google Patents

Semiconductor device and method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI525767B
TWI525767B TW101111874A TW101111874A TWI525767B TW I525767 B TWI525767 B TW I525767B TW 101111874 A TW101111874 A TW 101111874A TW 101111874 A TW101111874 A TW 101111874A TW I525767 B TWI525767 B TW I525767B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
wafer
semiconductor
pad
resin
Prior art date
Application number
TW101111874A
Other languages
English (en)
Other versions
TW201250962A (en
Inventor
Akihiro Kimura
Takeshi Sunaga
Shouji Yasunaga
Akihiro Koga
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW201250962A publication Critical patent/TW201250962A/zh
Application granted granted Critical
Publication of TWI525767B publication Critical patent/TWI525767B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Description

半導體裝置及半導體裝置之製造方法
本發明係關於半導體裝置及半導體裝置之製造方法。
在於以往，可知有種種之半導體裝置。做為種種之半導體裝置之一，有稱之為IPM(Intelligent Power Module)者。如此之半導體裝置係具備複數之半導體晶片、和複數之晶片銲墊部、和散熱板、和接合層、和封閉樹脂。複數之半導體晶片係各別配置於複數之晶片銲墊部。各晶片銲墊部係介著接合層，接合於散熱板。封閉樹脂係被覆複數之半導體晶片、和複數之晶片銲墊部、和散熱板、和接合層。稱之為IPM之半導體裝置係例如記載於專利文獻1。
以往，於如此半導體裝置之製造工程中，形成封閉樹脂之前，或同時，接合複數之晶片銲墊部與散熱板。將各晶片銲墊部對於散熱板而言接合之時，經由較細之針腳，將各晶片銲墊部對於散熱板進行按壓。僅將晶片銲墊部之一處所以針腳按壓之時，僅於晶片銲墊部之一處所施加力量之故，晶片銲墊部對於散熱板而言有傾斜之疑慮。又，無針腳之時，在形成封閉樹脂時，於樹脂注入時，晶片銲墊部會由於不穩定，會產生所有導線切斷等之不妥。為避免如此之不妥，需以針腳固定晶片銲墊部。為防止晶片銲墊部對於散熱板而言之傾斜，需將晶片銲墊部之複數處所 以針腳加以按壓。為使晶片銲墊部之複數處所以針腳加以按壓，需將為了以針腳按壓之空間，設於晶片銲墊部。此係會妨礙到半導體裝置之小型化。
又，於上述半導體裝置中，晶片銲墊部與散熱板之隔離尺寸係預先決定在某數值上。為使各晶片銲墊部與散熱板之隔離尺寸皆成為預先決定之數值，在於每複數晶片銲墊部，對於散熱板而言決定位置之情事，是需要高度技術，並非是容易的。
在於以往，可知有種種之半導體裝置。做為種種之半導體裝置之一，有稱之為IPM(Intelligent Power Module)者。如此之半導體裝置係具備複數之半導體晶片、和複數之晶片銲墊部、和複數之端子、和散熱板、和接合層、和封閉樹脂。複數之半導體晶片係各別配置於複數之晶片銲墊部。各晶片銲墊部係介著接合層，接合於散熱板。封閉樹脂係被覆複數之半導體晶片、和複數之晶片銲墊部、和散熱板、和接合層。複數之端子係各別連接於晶片銲墊部，從封閉樹脂突出。複數之端子則相互並列者。
使用半導體裝置時，於各端子間，會產生大的電位差。又，使用半導體裝置時，於相互鄰接之端子彼此間之空間，需防止產生絕緣破壞，於該空間流入電流之情事。為此，需大為確保相互鄰接之端子間之耐電壓。例如，專利文獻2記載之半導體裝置中，於各端子經由嵌入絕緣性之管子，達成各端子間之耐電壓之提升。但是，記載於專利文獻1之半導體裝置中，各端子之前端未被覆絕緣性之管 子。各端子之前端不被覆於絕緣性之管子時，於各端子之前端彼此間之空間，會產生絕緣破壞，於該空間會有流入電流之疑慮。為此，為此各端子之前端彼此之間隔需確保大到某種程度。此情形，在達成半導體裝置之小型化時並不喜好。
在於以往，可知有種種之半導體裝置。做為種種之半導體裝置之一，有稱之為IPM(Intelligent Power Module)者。如此之半導體裝置係具備複數之半導體晶片、和複數之晶片銲墊部、和複數之端子、和散熱板、和接合層、和封閉樹脂。複數之半導體晶片係各別配置於複數之晶片銲墊部。各晶片銲墊部係介著接合層，接合於散熱板。封閉樹脂係被覆複數之半導體晶片、和複數之晶片銲墊部、和散熱板、和接合層。複數之端子係各別連接於晶片銲墊部，從封閉樹脂突出。複數之端子則相互並列者。有關如此半導體裝置，記載於專利文獻2。
於安裝半導體裝置之狀態下，於半導體裝置之散熱板，擋接熱傳導率大之散熱構件。以往，一直在尋求將在於半導體裝置之半導體晶片所產生之熱，經由散熱構件快速傳送之方法之開發。
在於以往，可知有種種之半導體裝置。有關半導體裝置，例如記載於專利文獻3。記載於同文獻之半導體裝置係具備複數之半導體晶片、和晶片銲墊、和塑模樹脂。複數之半導體晶片係配置於晶片銲墊。塑模樹脂係被覆複數之半導體晶片及晶片銲墊。如此半導體裝置中，複數之半 導體晶片係配置於晶片銲墊之同一面。為此，於晶片銲墊，可配置各半導體晶片之位置係受限於其他之半導體晶片配置之位置。例如，需在令複數之半導體晶片，在晶片銲墊部之厚度方向所視之相互隔離某種程度之狀態下，加以配置。如此半導體裝置在小型化之前提下，現今仍有改善之餘地。
圖95係顯示以往之半導體裝置之一例(例如參照專利文獻4)。同圖所示半導體裝置900係具備搭載於金屬製之銲墊901之半導體元件904。從銲墊901，延伸出引線902。半導體元件904係介著導線905，連接於引線903。半導體元件904、銲墊901之各別之整體、和引線902、903之一部分，係經由封閉樹脂906所被覆。半導體裝置900係經由安裝於未圖示之電路基板，達成對應於半導體元件904之機能的功用。
近年以來，做為將輸入之電流變換成期望形式之電流加以輸出之半導體裝置，IPM(Intelligent Power Module)開始被普及。半導體裝置900做為IPM構成之時，做為半導體元件904，內藏功率MOSFET或IGBT(絕緣閘極雙極電晶體)等之控制元件、和為了驅動控制此控制元件之驅動元件。上述控制元件係由於通電所產生之發熱為明顯之故，需提高半導體裝置900之散熱性能。又，上述控制元件與上述驅動元件之佈局不適切之時，半導體裝置900之尺寸會大而無當。
以往以來，將半導體元件樹脂模製之半導體裝置被廣 泛的使用(例如參照專利文獻3)。於圖123中，顯示如此半導體裝置之一例。圖123所示半導體裝置90係具備1對之端子引線91、92、半導體元件93、絕緣性之樹脂薄片94、由金屬所成金屬構件95、導線96及保護此等之封閉樹脂97。端子引線91係例如加工由銅所成引線框而形成，具備有晶片銲墊911。半導體元件93係設置於晶片銲墊911之表面，介著導線96，導通至端子引線91、92。經由通電於端子引線91、92，驅動半導體元件93。此時，半導體元件93會發熱。金屬構件95係為了將半導體元件93所發出之熱有效率地散到外部而設置。樹脂薄片94係固定晶片銲墊911之背面與金屬構件95之表面。樹脂薄片94係由包含提升熱傳導性之填料的環氧樹脂所成。
使用樹脂薄片94固定晶片銲墊911與金屬構件95之時，例如在高溫環境下，進行加壓。根據如此製造方法時，於樹脂薄片94，在厚度方向會施加有壓力。此時，當壓力有偏移之時，如圖124所示，樹脂薄片94會發生變形成無法推知之形狀。如圖124所示之例中，經由壓力晶片銲墊911亦產生變形，會與金屬構件95接觸。晶片銲墊911係與端子引線91導通，當晶片銲墊911與金屬構件95接觸，於電路組裝半導體裝置90之時，會形成無法意測之電性路徑。
即使不到如圖124所示之狀態，樹脂薄片94之厚度下降之時，難以保持金屬構件95與晶片銲墊911間之絕 緣性，無法確保半導體裝置90之耐電壓性。又，更且，含於樹脂薄片94內之填料經由壓力而偏移存在，就樹脂薄片94之散熱性而言，會由於位置而產生差異。
如上所述，設置金屬構件95係在提高半導體裝置90之散熱性能下，具有其意義，但有損及裝置之可靠性之可能。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-105389號公報
[專利文獻2]日本特開平11-36959號公報
[專利文獻3]日本特開2005-123495號公報
[專利文獻4]日本特開2008-166621號公報
本發明係以上述情事為根本而想到者，提供可達成小型化、且可簡單進行對於散熱板之複數之晶片銲墊部之定位的半導體裝置之製造方法為主要之課題者。
有關本發明變化之發明，係以上述情事為根本而想到者，提供適於達成小型化之半導體裝置、半導體裝置之製造方法及半導體裝置之安裝構造為其課題。
有關本發明變化之發明，係以上述情事為根本而想到者，提供將半導體晶片所產生之熱、經由散熱構件快速傳 導之半導體裝置之安裝構造為其課題。
有關本發明變化之發明，係以上述情事為根本而想到者，提供在於平面視之，可達成小型化之半導體裝置為其課題。
有關本發明變化之發明，係以上述情事為根本而想到者，提供可提高散熱性能且可達成小型化之半導體裝置及半導體裝置之製造方法為其課題。
有關本發明變化之發明，係以上述情事為根本而想到者，提供可達成散熱性能之提升且可達成可靠性提升之半導體裝置及其製造方法為其課題。
根據本發明之第1層面時，提供具備：準備包含複數之晶片銲墊部之引線框、和複數之半導體晶片，將上述各半導體晶片配置於上述複數之晶片銲墊部之任一者，形成被覆上述複數之晶片銲墊部及上述複數之半導體晶片的封閉樹脂，於形成上述封閉樹脂後，挾著黏著層，經由對於上述複數之晶片銲墊部按壓散熱板，於上述複數之晶片銲墊部接合上述散熱板之各工程的半導體裝置之製造方法。
根據如此構成時，可減少使用之針腳之腳數之故，無需每一製品之塑模設計，可共用模具，而達成成本之削減。
較佳係於形成上述封閉樹脂之工程中，將露出上述複數之晶片銲墊部的凹部形成於上述封閉樹脂，於接合上述 散熱板之工程中，將上述散熱板嵌入上述凹部。
較佳係上述黏著層及上述散熱板之任一者，係具有絕緣性。
較佳係形成上述封閉樹脂之工程後，且於接合上述散熱板之工程前，更具備對於上述複數之晶片銲墊部，施以噴砂處理之工程。
根據本發明之第2層面時，提供具備：複數之晶片銲墊部、和於上述複數之晶片銲墊部之任一者，各別配置之複數半導體晶片，和形成皆露出上述複數之晶片銲墊部之任一者之凹部，且被覆上述複數之晶片銲墊部及上述複數之半導體晶片的封閉樹脂，和配置於上述凹部之散熱板、和包含複數之第1部位之中間層；上述各第1部位係接合上述複數之晶片銲墊部中任一之晶片銲墊部與上述散熱板，且介入存在於該一個之晶片銲墊部與上述散熱板間，上述凹部係具有從上述散熱板離開之凹部側面的半導體裝置。
較佳係上述散熱板及上述第1部位之任一者，係具有絕緣性。
較佳係上述各晶片銲墊部係具有接觸上述複數之第1部位之任一者之凹凸面。
較佳係上述凹部係具有凹部底面，上述複數之晶片銲墊部係從上述凹部底面露出者。
較佳係上述凹部底面係凹凸面。
較佳係上述中間層係具有介入存在於上述凹部側面與 上述散熱板間之絕緣部位。
較佳係上述中間層係具有連接於上述複數之第1部位之第2部位，上述散熱板係經由導體所成，上述各第1部位及上述第2部位係皆為互為相同之絕緣材料所成。
較佳係更具備混入至上述各第1部位及上述第2部位之填料。
較佳係上述導體為鋁、銅、或鐵。
較佳係上述絕緣材料係熱可塑樹脂。
較佳係上述散熱板乃由陶瓷所成上述複數之第1部位則相互隔離且由導體所成。
較佳係上述陶瓷係氧化鋁、氮化鋁、或氮化矽。
較佳係上述導體為銀、金或銅。
較佳係上述封閉樹脂係具有樹脂底面，上述凹部係由上述樹脂底面凹陷，上述散熱板係具有由上述樹脂底面突出之部位。
較佳係上述封閉樹脂係包含從上述凹部底面立起之複數之棒狀部，上述各棒狀部係位於上述散熱板與上述凹部側面之間。
較佳係上述封閉樹脂係包含從上述凹部底面隆起之隆起部，上述隆起部係擋接於上述散熱板。
本發明之其他特徵及優點，則參照附加圖面，經由以下進行之詳細說明，可更為明瞭。
以下，對於本發明之實施形態，參照圖面具體加以說明。
<1A實施形態>
使用圖1~圖9，對於本發明之1A實施形態，加以說明。
圖1係有關本實施形態之半導體裝置之安裝構造之剖面圖。
圖1所示半導體裝置之安裝構造801A係具備半導體裝置101A、和基板807、和散熱構件808。
基板807係安裝有複數之電子零件者。基板807係由絕緣性之材料所成。於基板807中，形成未圖示之配線圖案。於基板807，形成複數之孔809。散熱構件808係由熱傳導率較大之材料所成，例如由鋁等之金屬所成。散熱構件808係經由未圖示之支持構件，對於基板807加以固定。半導體基板101A係安裝於基板807。於本實施形態中，半導體裝置101A係稱之為IPM(Intelligent Power Module)之製品者。半導體裝置101A係例如使用於空調機或馬達控制機器等之用途。
圖2係為說明有關本實施形態之半導體裝置之透過平面圖。圖3係彎折有關本實施形態之半導體裝置之引線32等前之底面圖。圖4係沿圖2之IV-IV線的剖面圖。圖5係圖4之領域V之部分擴大圖。然而，圖1係相當於沿圖2之I-I線的剖面。圖4，為了理解上之方便，將 各構成模示化顯示。
示於此等圖之半導體裝置101A係具備複數之電極1~3、和複數之半導體晶片41、42、和被動零件晶片43、和中間層5、和散熱板6、和封閉樹脂7、和導線8。圖2中，將散熱板6以虛線顯示，將封閉樹脂7以假想線加以顯示。
封閉樹脂7係被覆複數之電極1~3、和半導體晶片41、42、和被動零件晶片43。封閉樹脂7係例如由黑色之環氧樹脂所成。如圖3、圖4所示，封閉樹脂7係具有樹脂主面71、和樹脂底面72、和樹脂側面73。
樹脂主面71係朝向方向z1，且沿xy平面之平坦之面。樹脂底面72係朝向與方向z1相反側之方向z2，且沿xy平面之平坦之面。樹脂側面73係xy平面視之，包圍半導體晶片41、42及被動零件晶片43之形狀。樹脂側面73係連接於樹脂主面71與樹脂底面72。
於封閉樹脂7，形成凹部75。凹部75係從樹脂底面72凹陷。凹部75乃具有凹部底面751及凹部側面752。凹部底面751係沿xy平面之形狀。如圖5所示，於本實施形態中，凹部底面751係形成微細凹凸形狀之凹凸面。對於封閉樹脂7，經由施以噴砂處理(後述)，凹部底面751係成為凹凸面。凹部底面751之算術平均粗糙度Ra係例如0.1μm~1μm。
如圖4所示，凹部側面752係連接於凹部底面751及樹脂底面72。凹部側面752係對於z方向而言傾斜之推 拔狀。凹部側面752係伴隨朝向方向z2，於xy平面視之，從凹部底面751遠離地，對於方向z而傾斜者。
如圖2所示，半導體晶片41、42及被動零件晶片43係呈現平面視之矩形狀。半導體晶片41係例如IGBT、MOS、二極體等之功率晶片。半導體晶片42係控制IC等之LSI晶片。被動零件晶片43係例如阻抗或電容等之被動零件。
圖2~4所示電極1~3係皆由導電性材料所成。做為如此導電性材料，例如可列舉銅。
複數(本實施形態中為4個)之電極1係各別包含晶片銲墊部11(參照圖1、圖2、圖4)、連接部12(參照圖1、圖2)、打線部13(參照圖1、圖2)、和引線14(參照圖1~圖3)。複數之電極1係於方向x中，相互隔離者。
各晶片銲墊部11係沿xy平面之板狀。於晶片銲墊部11，配置半導體晶片41。如圖4所示，於晶片銲墊部11與半導體晶片41間，介入存在接合層991。接合層991係例如由焊錫所成。焊錫係熱傳導率較大。做為接合層991使用焊錫時，可從半導體晶片41向晶片銲墊部11有效率地傳導熱。複數之晶片銲墊部11係皆從凹部底面751露出。
各晶片銲墊部11係具有第1面111與第2面112。第1面111係朝向方向z1，第2面112係朝向方向z2。即，第1面111及第2面112係朝向相互相反之側。於第 1面111中，配置半導體晶片41。於第1面111與半導體晶片41間，介入存在接合層991。如圖5所示，於本實施形態中，第2面112係形成微細凹凸形狀之凹凸面。對於晶片銲墊部11，經由施以噴砂處理(後述)，第2面112係成為凹凸面。
如圖2所示，各連接部12係位於晶片銲墊部11與打線部13之間，且連接於晶片銲墊部11與打線部13。如圖1所示，連接部12係沿傾斜於xy平面之面之形狀。連接部12係伴隨從晶片銲墊部11離開，朝向方向z1，對於於xy平面呈傾斜者。
如圖1、圖2所示，各打線部13係沿xy平面之形狀。各打線部13係於方向z，較晶片銲墊部11更位於方向z1側。一打線部13與一半導體晶片41中，導線8被打線。由此，一打線部13與一半導體晶片41則導通。引線14係連接於打線部13。各引線14係沿方向y延伸。引線14係具有從封閉樹脂7之樹脂側面73突出之部位。本實施形態中，引線14係插入安裝用者。如圖1所示，於半導體裝置101A之基板807之安裝時，引線14係彎折，插入孔809。將引線14固定於基板807之故，於孔809填充焊錫810。
如圖2所示，複數(本實施形態為3個)之電極2係各別包含打線部23、引線24。複數之電極2係於方向x中，相互隔離者。
各打線部23係沿xy平面之形狀。各打線部23係於 方向z，較晶片銲墊部11更位於方向z1側。一打線部23與一半導體晶片41中，導線8被打線。由此，一打線部23與一半導體晶片41則導通。引線24係連接於打線部23。各引線24係沿方向y延伸。引線24係具有從封閉樹脂7之樹脂側面73突出之部位。本實施形態中，引線24係插入安裝用者。雖未圖示，與引線14相同，於半導體裝置101A之基板807之安裝時，引線24係插入孔809。
圖1、圖2所示電極3係包含複數之晶片銲墊部31、和複數之引線32。晶片銲墊部31及引線32係皆於方向z，配置相同之位置。於各晶片銲墊部31中，配置半導體晶片42或被動零件晶片43。晶片銲墊部31與半導體晶片42之間，及晶片銲墊部31與被動零件晶片43之間，介入存在有接合層(圖示省略)。
各引線32係具有從封閉樹脂7之樹脂側面73突出之部位。本實施形態中，引線32係插入安裝用者。如圖1所示，於半導體裝置101A之基板807之安裝時，引線32係插入孔809。有關引線14所述，將引線32固定於基板807之故，於孔809填充焊錫810。一引線32與一半導體晶片42中，導線8被打線。由此，一引線32與一半導體晶片42則導通。又，導線8係亦打線於一半導體晶片42與一被動零件晶片43。
如圖4所示，散熱板6係配置於封閉樹脂7之凹部75。於本實施形態中，散熱板6係沿xy平面之板狀。散熱板6係為了快速將半導體晶片41所發出之熱放出至半 導體裝置101A外部而設置。為了快速將半導體晶片41所發出之熱放出至半導體裝置101A外部，構成散熱板6之材料之熱傳導率則愈大愈好。較佳者係散熱板6係較構成封閉樹脂7之材料之熱傳導率為大之材料所成。更佳者係散熱板6係較構成晶片銲墊部11之材料之熱傳導率為大之材料所成。散熱板6係例如經由鋁、銅、或鐵等之導體所成。然而，散熱板6係於鋁鍍上銀者亦可。如圖2所示，散熱板6係於XY平面視之，重疊於各晶片銲墊部11之整體。
如圖3、圖4所示，散熱板6係具有第1面61、和第2面62、和側面63。第1面61係朝向方向z1。第1面61係於xy平面視之，重疊於各晶片銲墊部11之第2面112、與凹部底面751。第2面62係朝向與第1面61朝向之方向相反之方向的方向z2。第2面62係由封閉樹脂7之樹脂底面72露出。本實施形態中，第2面62係與樹脂底面72成為同一面。側面63係朝向垂直於散熱板6之厚度方向之方向z的方向。側面63係從凹部側面752離開。即，凹部側面752係從散熱板6離開。此係如後所述，為了於形成封閉樹脂7後之凹部75，嵌入散熱板6者。如圖1所示，於半導體裝置101A之使用時，散熱板6係擋接於散熱構件808。
圖3、圖4所示中間層5係介入存在於散熱板6與封閉樹脂7之間。中間層5係將散熱板6對於封閉樹脂7加以黏著。更具體而言，中間層5係包含複數之第1部位 51、和第2部位52、和絕緣部位53。
散熱板6及第1部位51之任一者，係具有絕緣性。是為了防止複數之晶片銲墊部11間的導通。本實施形態中，第1部位51係具有絕緣性。複數之第1部位51、和第2部位52、和絕緣部位53係由互為相同之絕緣材料所成。做為如此之材料，例如可列舉環氧等之樹脂。該絕緣材料係熱可塑性樹脂者為佳。複數之第1部位51、和第2部位52、和絕緣部位53(即中間層5)係由絕緣樹脂薄片或絕緣樹脂糊所形成。複數之第1部位51、和第2部位52、和絕緣部位53係成為一體。各第1部位51係接合複數之晶片銲墊部11中之任一之晶片銲墊部11與散熱板6，且介入存在於該一個之晶片銲墊部11與散熱板6之間。各第1部位51係接觸於晶片銲墊部11之第2面112、與散熱板6之第1面61。第2部位52係接合凹部底面751與散熱板6，且介入存在於凹部底面751與散熱板6之間。第2部位52係接觸於凹部底面751與散熱板6之第1面61。第2部位52係連接於複數之第1部位51。絕緣部位53係接合凹部側面752與散熱板6，且介入存在於凹部側面752與散熱板6之間。絕緣部位53係露出於方向z2側。絕緣部位53係接觸於凹部側面752與散熱板6之側面63。
如圖4所示，於各第1部位51、第2部位52、絕緣部位53。混入有填料855亦可。構成填料855之材料之熱傳導率係較構成中間層5之材料之熱傳導率為大。由此 ，可從晶片銲墊部11向散熱板6有效率地傳送熱。做為構成填料855之材料，例如可列舉鋁、氮化氮、及氮化硼。
接著，對於半導體裝置101A之製造方法加以說明。於製造方法之說明所使用之圖中，對於與上述同一之構成，附上相同之符號。
首先，如圖6所示，準備含複數之晶片銲墊部11、31之引線框300、和複數之半導體晶片41、42、和被動零件晶片43。接著，如同圖所示，介著接合層(圖示省略)，將各半導體晶片41配置於複數之晶片銲墊部11之任一者。同樣地，將各半導體晶片42及被動零件晶片43，介著接合層(圖示省略)，配置於複數之晶片銲墊部31之任一者。接著，如同圖所示，將導線8打線於各半導體晶片41、42等。
接著，如圖7、圖8所示，形成封閉樹脂7。如圖7所示，封閉樹脂7係使用模具881之塑模成型而形成。如同圖所示，以模具881，按壓複數之晶片銲墊部11等。接著，於模具881內，注入樹脂材料，硬化該樹脂材料。該樹脂材料硬化時，如圖8所示，將模具881，自複數之晶片銲墊部11等取出。由此，可形成封閉樹脂7。於形成封閉樹脂7之工程中，將露出複數之晶片銲墊部11之凹部75，形成於封閉樹脂7。於樹脂硬化後，為了將模具881易於從封閉樹脂7拔出，凹部75之凹部側面752係成為如上述之推拔狀。
形成封閉樹脂7之後，會有形成被覆晶片銲墊部11之薄樹脂毛邊。為除去此樹脂毛邊，對於複數之晶片銲墊部11，施以噴砂處理(圖示省略)。噴砂處理係將矽砂等之非金屬粒或金屬粒以高速噴出，使表面粗糙化之方法。由此，各晶片銲墊部11之第2面112及封閉樹脂7之凹部底面751係如圖5所示，成為形成微細凹凸形狀之凹凸面。
接著，如圖9所示，於封閉樹脂7之凹部75嵌入散熱板6。於封閉樹脂7形成凹部75係就可容易對於各晶片銲墊部11之散熱板6之定位的部分而言為佳。於封閉樹脂7之凹部75嵌入散熱板6之後，挾著做為黏著層之樹脂薄片862，對於複數之晶片銲墊部11，以板材871按壓散熱板6。將散熱板6對於複數之晶片銲墊部11按壓之時，於加熱器上對每封閉樹脂7加以配置，加壓。加熱樹脂薄片862。本實施形態中，樹脂薄片862係由熱塑性之材料所成。為此，將散熱板6對於複數之晶片銲墊部11按壓之時，樹脂薄片862則軟化。然後，此軟化之樹脂薄片862向散熱板6之側面63側擠出，散熱板6則收容於封閉樹脂7之凹部75。樹脂薄片862係在之後硬化，成為上述中間層5。如此，將散熱板6對於複數之晶片銲墊部11加以接合。為得圖4所示填料855混入中間層5之製品，可使用於樹脂薄片862混入填料855者。做為黏著層不使用樹脂薄片862，使用樹脂糊亦可。
接著，經由適切切斷圖6所示引線框300，製造圖2 等所示之半導體裝置101A。
接著，對於本實施形態之作用效果加以說明。
本實施形態中，於形成封閉樹脂7後，經由挾著做為黏著層之樹脂薄片862，對於複數之晶片銲墊部11，按壓散熱板6，可於複數之晶片銲墊部11接合散熱板6。如此構成時，在對於複數之晶片銲墊部11接合散熱板6時，複數之半導體晶片41則被覆於封閉樹脂7。為此，如圖9所示，在對於複數之晶片銲墊部11按壓散熱板6時，於被覆複數之晶片銲墊部11與複數之半導體晶片41之封閉樹脂7，按壓散熱板6即可。因此，無需將各晶片銲墊部11，以在有關以往技術之半導體裝置之製造方法所使用之針腳加以按壓。結果，無需於各晶片銲墊部11，設置按壓針腳之空間。結果，可達成各晶片銲墊部11之小型化。各晶片銲墊部11之小型化係適於達成半導體裝置之小型化。
於本實施形態中，散熱板6之接合係在形成封閉樹脂7之後而進行之故，在對於複數之晶片銲墊部11接合散熱板6時，各晶片銲墊部11則被封閉樹脂7被覆。各晶片銲墊部11被封閉樹脂7被覆係意味經由封閉樹脂7，複數之晶片銲墊部11彼此被固定之意思。為此，無需於每一複數之晶片銲墊部11，對於散熱板6進行定位。因此，可簡單進行於每一複數之晶片銲墊部11，對於散熱板6之定位。即，可將從每一複數之晶片銲墊部11之散熱板6之間隔尺寸，以簡單之方法加以均化。
又，使用針腳接合散熱板6與複數之晶片銲墊部11時，有需於模具881形成插通針腳之針腳用孔之情形。又，半導體裝置之外觀輪廓形狀即使相同，半導體裝置之內部之晶片銲墊部11之位置不同，於模具881需形成針腳用孔之位置亦有所不同。但是，於本實施形態中，未使用針腳。為此，半導體裝置之外觀輪廓形狀只要相同，半導體裝置之內部之晶片銲墊部11之位置即使不同，可使用相同之模具881形成封閉樹脂7。此係適於半導體裝置之製造之效率化。
於本實施形態中，在形成封閉樹脂7之工程後，且於接合散熱板6之工程前，對於複數之晶片銲墊部11，施以噴砂處理。由此，各晶片銲墊部11之第2面112係成為形成微細凹凸形狀之凹凸面。又，於第2面112，接觸第1部位51。如此之構成時，可使第2面112與第1部位51之接觸面積變大。由此，可使第2面112與第1部位51更強力地接合。因此，可防止接觸於第1部分51之散熱板6從封閉樹脂7脫落。
本實施形態中，第1部位51係由絕緣材料所成。絕緣材料所代表之絕緣樹脂係難以與由導體所成晶片銲墊部11之第2面112接合。第2面112為凹凸面之有關本實施形態之構成係可將難以接合之絕緣材料與導體強力加以接合之故，非常具效果性。
以下，顯示本發明之其他之實施形態。然而，其他實施形態所使用之圖中，對於與上述實施形態同一或類似之 要素，則附上與上述實施形態相同之符號。
<2A實施形態>
接著，對於本發明之2A實施形態加以說明。
圖10係有關本實施形態之半導體裝置之底面圖。圖11係沿圖10之XI-XI線的剖面圖。
此等圖所示之半導體裝置102A之中間層5及散熱板6以外之構成係與半導體裝置101A之構成相同之故，省略說明。
於半導體裝置102A中，散熱板6係配置於封閉樹脂7之凹部75。散熱板6係沿xy平面之板狀。散熱板6係為了快速將半導體晶片41所發出之熱放出至半導體裝置102A外部而設置。本實施形態中，散熱板6係具有絕緣性。做為構成散熱板6之絕緣材料，可列舉氧化鋁、氮化鋁、或氮化矽等之陶瓷。與1A實施形態相同，散熱板6係於xy平面視之，重疊於各晶片銲墊部11之整體。
散熱板6係具有第1面61、和第2面62、和側面63。第1面61、和第2面62、和側面63係與半導體裝置101A相同之故，省略說明。
中間層5係介入存在於散熱板6與封閉樹脂7之間。中間層5係包含複數之第1部位54、和絕緣部位55。
本實施形態中，各第1部位54係由導體所成。做為如此導體，例如可列舉銀、金或銅。各第1部位54係由金屬糊所形成者。各第1部位54係接合複數之晶片銲墊 部11中之任一之晶片銲墊部11與散熱板6，且介入存在於該一個之晶片銲墊部11與散熱板6之間。各第1部位54係接觸於晶片銲墊部11之第2面112、與散熱板6之第1面61。複數之第1部位54係相互隔離者。是為了防止晶片銲墊部11彼此經由第1部位54而導通者。
絕緣部位55係接合凹部側面752與散熱板6，且介入存在於凹部側面752與散熱板6之間。絕緣部位55係露出於方向z2側。絕緣部位55係接觸於凹部側面752與散熱板6之側面63。絕緣部位55係例如由環氧等之樹脂所成。令絕緣部位55不具有中間層5亦可。
接著，對於半導體裝置102A之製造方法加以說明。
首先，經由經過1A實施形態所述相同之工程，製造圖8所示製品。接著，如圖12所示，挾著做為黏著層之金屬糊863，對於複數之晶片銲墊部11，以板材871按壓散熱板6。金屬糊863係在之後硬化，成為上述第1部位54。如此，將散熱板6對於複數之晶片銲墊部11加以接合。
接著，於散熱板6之側面63與凹部側面752之間，填充樹脂糊等，形成中間層5之絕緣部位55(參照圖11)。接著，與1A實施形態相同，經由切斷引線框300，製造圖11等所示之半導體裝置102A。
本實施形態中，於形成封閉樹脂7後，經由挾著做為黏著層之金屬糊863，對於複數之晶片銲墊部11，按壓散熱板6，可於複數之晶片銲墊部11接合散熱板6。如此構 成下，由於與1A實施形態所述相同之理由，各晶片銲墊部11之小型化係適於達成半導體裝置之小型化。
又，經由本實施形態時，亦可得1A實施形態所述相同的優點。
圖13係有關本實施形態之變形例之半導體裝置之剖面圖。同圖所示半導體裝置102A係在於中間層5不含複數之第1部位54，而含1個第1部位54之部分，與圖11所示半導體裝置102A不同。本變形例之第1部位54係接合於複數之晶片銲墊部11。製造有關本變形例之半導體裝置102A時，如圖14所示，將做為黏著層之金屬糊863，塗佈於複數之晶片銲墊部11。或是，於散熱板6之第1面61之略整體，塗佈做為黏著層之金屬糊863。接著，挾著做為黏著層之金屬糊863，對於複數之晶片銲墊部11，以板材871按壓散熱板6。金屬糊863係在之後硬化，成為上述第1部位54。如此構成下，可得與有關圖11所示半導體裝置102A所述優點相同之優點。
<3A實施形態>
接著，對於本發明之3A實施形態加以說明。
圖15係有關本實施形態之半導體裝置之剖面圖。
同圖所示半導體裝置103A係在散熱板6具有從樹脂底面72突出之部位之部分，與上述半導體裝置101A不同。即，於半導體裝置103A中，散熱板6之第2面62係從樹脂底面72突出。如此構成時，圖1所示之散熱構 件808難以接觸樹脂底面72之故，散熱板6之第2面62則易於擋接於散熱構件808。為此，可將從半導體晶片41傳達到散熱板6之熱，有效率地傳達至散熱構件808。然而，做為半導體裝置102A之構成，亦可採用本實施形態之構成。
<4A實施形態>
接著，對於本發明之4A實施形態加以說明。
圖16係有關本實施形態之半導體裝置之底面圖。圖17係沿圖16之XVII-XVII線的剖面圖。
同圖所示半導體裝置104A係在封閉樹脂7包含複數之棒狀部771之部分，與上述半導體裝置101A不同。各棒狀部771係介入存在於散熱板6之側面63與凹部側面752之間。半導體裝置104A中，於方向z，各棒狀部771之方向z2側之端部、及散熱板6之第2面62係配置於相同位置。如此構成時，圖9所示之板材871係直至擋接於各棒狀部771之位置，將散熱板6按壓凹部底面751側。板材871擋接於棒狀部771後，板材871則不將散熱板6擠壓於凹部底面751側。即，經由各棒狀部771之前端位置，決定半導體裝置104A之散熱板6之位置及姿勢。如此構成係於半導體裝置104A，適於將散熱板6配置於期望之位置及期望之姿勢。如圖18所示，各棒狀部771係各別位於散熱板6之4角亦可。
<5A實施形態>
接著，對於本發明之5A實施形態加以說明。
圖19係有關本實施形態之半導體裝置之剖面圖。
同圖所示半導體裝置105A係在封閉樹脂7包含從凹部底面751隆起之隆起部772，隆起部772係擋接於散熱板6之部分，與上述半導體裝置101A不同。如此構成時，將散熱板6對於複數之晶片銲墊部11按壓之時，散熱板6擋接於隆起部772後，散熱板6向晶片銲墊部11之移動係受限於隆起部772。為此，散熱板6擋接於隆起部772後，散熱板6不能更接近晶片銲墊部11。即，經由隆起部772，決定半導體裝置105A之散熱板6之位置及姿勢。如此構成係於半導體裝置105A，適於將散熱板6配置於期望之位置及期望之姿勢。
本發明係非限定於上述之實施形態者。本發明之具體構成係可做種種設計，變更自如。中間層可為複合材料，散熱板亦可為複合材料。
<1B實施形態>
使用圖20~圖40，對於有關本發明之變化之發明之1B實施形態，加以說明。
圖20~圖23所示半導體裝置101B係稱之為IPM(Intelligent Power Module)之製品者。半導體裝置101B係插入安裝型之製品。半導體裝置101B係例如使用於空調機或馬達控制機器等之用途。半導體裝置101B係具備 複數之電極1~3、和複數之半導體晶片41、42、和被動零件晶片43、和中間層5(參照圖27)、和散熱板6、和封閉樹脂7、和導線8、和絕緣膜460。圖20中，將散熱板6以虛線顯示，將封閉樹脂7以假想線加以顯示。
封閉樹脂7係被覆複數之電極1~3、和半導體晶片41、42、和被動零件晶片43。封閉樹脂7係例如由黑色之環氧樹脂所成。如圖27所示，封閉樹脂7係具有樹脂主面71、和樹脂底面72、和樹脂側面73。
樹脂主面71係朝向方向z1，且沿xy平面之平坦之面。樹脂底面72係朝向與方向z1相反側之方向z2，且沿xy平面之平坦之面。樹脂側面73係xy平面視之，包圍半導體晶片41、42及被動零件晶片43之形狀。樹脂側面73係連接於樹脂主面71與樹脂底面72。
於封閉樹脂7，形成凹部75。凹部75係從樹脂底面72凹陷。凹部75乃具有凹部底面751及凹部側面752。凹部底面751係沿xy平面之形狀。如圖28所示，於本實施形態中，凹部底面751係形成微細凹凸形狀之凹凸面。對於封閉樹脂7，經由施以噴砂處理(後述)，凹部底面751係成為凹凸面。凹部底面751之算術平均粗糙度Ra係例如0.1μm~1μm。
如圖27所示，凹部側面752係連接於凹部底面751及樹脂底面72。凹部側面752係對於方向z而言傾斜之推拔狀。凹部側面752係伴隨向方向z2，於xy平面視之，從凹部底面751遠離地，對於方向z而傾斜者。
如圖20所示，半導體晶片41、42及被動零件晶片43係呈現平面視之矩形狀。半導體晶片41係功率晶片。功率晶片之半導體晶片41係例如MOS、IGBT、二極體等。複數之半導體晶片41係於xy平面視之，沿著沿方向x延伸之直線L81加以配置。本實施形態中，複數之半導體晶片41中之左側之3個係於xy平面視之，短側方向一致於直線L81延伸之方向的長矩形狀。各半導體晶片41係於xy平面視之，位於直線L81上。圖29中，顯示構成複數之半導體晶片41中之一個之電路圖之一例。各半導體晶片41係包含複數之機能元件部411、412。於本實施形態中，機能元件部411係電晶體，機能元件部412係二極體。半導體晶片42係例如控制IC等之LSI晶片。被動零件晶片43係例如阻抗或電容等之被動零件。
圖20~圖27所示電極1~3係皆由導電性材料所成。做為如此導電性材料，例如可列舉銅。
複數(本實施形態中為4個)之電極1係各別包含晶片銲墊部11(參照圖20、圖27)、連接部12(參照圖20)、打線部13(參照圖20)、和端子14(參照圖20)。複數之電極1係於方向x中，相互隔離者。
各晶片銲墊部11係沿xy平面之板狀。於晶片銲墊部11，配置半導體晶片41。如圖27所示，於晶片銲墊部11與半導體晶片41間，介入存在接合層991。接合層991係例如由焊錫所成。焊錫係熱傳導率較大。做為接合層991使用焊錫時，可從半導體晶片41向晶片銲墊部11有 效率地傳導熱。複數之晶片銲墊部11係皆從凹部底面751露出。
各晶片銲墊部11係具有第1面111與第2面112。第1面111係朝向方向z1，第2面112係朝向方向z2。即，第1面111及第2面112係朝向相互相反之側。於第1面111中，配置半導體晶片41。於第1面111與半導體晶片41間，介入存在接合層991。如圖28所示，於本實施形態中，第2面112係形成微細凹凸形狀之凹凸面。對於晶片銲墊部11，經由施以噴砂處理(後述)，第2面112係成為凹凸面。
如圖20所示，各連接部12係位於晶片銲墊部11與打線部13之間，且連接於晶片銲墊部11與打線部13。如圖23所示，連接部12係沿傾斜於xy平面之面之形狀。連接部12係伴隨從晶片銲墊部11離開，朝向方向z1，對於於xy平面呈傾斜者。
如圖20所示，各打線部13係沿xy平面之形狀。一打線部13與一半導體晶片41中，導線8被打線。由此，一打線部13與一半導體晶片41則導通。如圖23所示，各打線部13係於方向z，較晶片銲墊部11更位於方向z1側。
示於圖20~圖23之端子14係連接於打線部13。端子14係從封閉樹脂7露出。更具體而言，端子14係具有從封閉樹脂7之樹脂側面73突出之部位。本實施形態中，端子14係插入安裝用者。如圖23、圖24所示，各端 子14係具有彎曲部141。各端子14係相互並列者。然而，如圖25所示，令複數之端子14中之一個為第1端子14a，令複數之端子14中之一個為第2端子14b。令第1端子14a之彎曲部141為彎曲部141a，令第2端子14b之彎曲部141為彎曲部141b。第1端子14a與第2端子14b係於方向x中鄰接。
如圖20所示，複數(本實施形態為3個)之電極2係各別包含打線部23、端子24。複數之電極2係於方向x中，相互隔離者。
各打線部23係沿xy平面之形狀。各打線部23係於方向z，較晶片銲墊部11更位於方向z1側。一打線部23與一半導體晶片41中，導線8被打線。由此，一打線部23與一半導體晶片41則導通。
端子24係連接於打線部23。端子24係從封閉樹脂7露出。更具體而言，端子24係具有從封閉樹脂7之樹脂側面73突出之部位。本實施形態中，端子24係插入安裝用者。各端子24係相互並列者。
圖20所示電極3係包含複數之晶片銲墊部31、和複數之端子32。晶片銲墊部31及端子32係皆於方向z，配置於相同之位置。於各晶片銲墊部31中，配置半導體晶片42或被動零件晶片43。晶片銲墊部31與半導體晶片42之間，及晶片銲墊部31與被動零件晶片43之間，介入存在有接合層(圖示省略)。
端子32係從封閉樹脂7露出。更具體而言，各端子 32係具有從封閉樹脂7之樹脂側面73突出之部位。本實施形態中，端子32係插入安裝用者。各端子32係相互並列者。一端子32與一半導體晶片42中，導線8被打線。由此，一端子32與一半導體晶片42則導通。又，導線8係打線於一半導體晶片42與一被動零件晶片43。
如圖27所示，散熱板6係配置於封閉樹脂7之凹部75。於本實施形態中，散熱板6係沿xy平面之板狀。散熱板6係為了快速將半導體晶片41所發出之熱放出至半導體裝置101B外部而設置。為了快速將半導體晶片41所發出之熱放出至半導體裝置101B外部，構成散熱板6之材料之熱傳導率則愈大愈好。較佳者係散熱板6係較構成封閉樹脂7之材料之熱傳導率為大之材料所成。更佳者係散熱板6係相較構成晶片銲墊部11之材料之熱傳導率，由熱傳導率為大之材料所成。散熱板6係例如經由鋁、銅、或鐵等之導體所成。然而，散熱板6係於鋁鍍上銀者亦可。如圖20所示，散熱板6係於xy平面視之，重疊於各晶片銲墊部11之整體。
如圖27所示，散熱板6係具有第1面61、和第2面62、和側面63。第1面61係朝向方向z1。第1面61係於xy平面視之，重疊於各晶片銲墊部11之第2面112、與凹部底面751。第2面62係朝向與第1面61朝向之方向相反之方向的方向z2。第2面62係由封閉樹脂7之樹脂底面72露出。本實施形態中，第2面62係與樹脂底面72成為同一面。側面63係朝向垂直於散熱板6之厚度方 向之方向z的方向。側面63係從凹部側面752離開。即，凹部側面752係從散熱板6離開。此係如後所述，為了於形成封閉樹脂7後之凹部75，嵌入散熱板6者。如後所述，於半導體裝置101B之使用時，散熱板6係擋接於散熱構件840。
圖27所示中間層5係介入存在於散熱板6與封閉樹脂7之間。中間層5係將散熱板6對於封閉樹脂7加以黏著。更具體而言，中間層5係包含複數之第1部位51、和第2部位52、和絕緣部位53。
散熱板6及第1部位51之任一者，係具有絕緣性。是為了防止複數之晶片銲墊部11間的導通。本實施形態中，第1部位51係具有絕緣性。複數之第1部位51、和第2部位52、和絕緣部位53係由互為相同之絕緣材料所成。做為如此之材料，例如可列舉環氧等之樹脂。該絕緣材料係熱可塑樹脂者為佳。複數之第1部位51、和第2部位52、和絕緣部位53(即中間層5)係由絕緣樹脂薄片或絕緣樹脂糊所形成。複數之第1部位51、和第2部位52、和絕緣部位53係成為一體。各第1部位51係接合複數之晶片銲墊部11中之任一之晶片銲墊部11與散熱板6，且介入存在於該一個之晶片銲墊部11與散熱板6之間。各第1部位51係接觸於晶片銲墊部11之第2面112、與散熱板6之第1面61。第2部位52係接合凹部底面751與散熱板6，且介入存在於凹部底面751與散熱板6之間。第2部位52係接觸於凹部底面751與散熱板 6之第1面61。第2部位52係連接於複數之第1部位51。絕緣部位53係接合凹部側面752與散熱板6，且介入存在於凹部側面752與散熱板6之間。絕緣部位53係露出於方向z2側。絕緣部位53係接觸於凹部側面752與散熱板6之側面63。
如圖27所示，於各第1部位51、第2部位52、絕緣部位53。混入有填料855亦可。構成填料855之材料之熱傳導率係較構成中間層5之材料之熱傳導率為大。由此，可從晶片銲墊部11向散熱板6有效率地傳送熱。做為構成填料855之材料，例如可列舉鋁、氮化氮、及氮化硼。
如圖21、圖23所示，複數之絕緣膜460係各別被覆端子14、24、32(一部分圖示省略)。令被覆絕緣膜460中之第1端子14a者為第1絕緣膜460a，令被覆絕緣膜460中之第2端子14b者為第2絕緣膜460b。以下，對於絕緣膜460中之第1絕緣膜460a、第2絕緣膜460b加以說明，其他之絕緣膜460係與第1絕緣膜460a或第2絕緣膜460b相同之故，省略說明。
圖24~圖26所示各絕緣膜460係由助熔劑所成。各絕緣膜460係具有包圍部461、462。如圖25所示，具體而言，第1絕緣膜460a係具有包圍部461a(第1包圍部)、和包圍部462a(第2包圍部)。第2絕緣膜460b係具有包圍部461b(追加包圍部)、和包圍部462b。
包圍部461a、462a係皆包圍第1端子14a。具體而 言，包圍部461a係包圍從第1端子14a之封閉樹脂7延伸之方向之前端148a。本實施形態中，第1絕緣膜460a係更具有前端被覆部463a。前端被覆部463a係被覆從第1端子14a之封閉樹脂7延伸之方向之前端面144a。與本實施形態不同，第1絕緣膜460a係不具有前端被覆部463a亦可。此時，前端面144a係從第1絕緣膜460a露出。
如圖24、圖25所示，包圍部462a係與包圍部461a連接且接觸封閉樹脂7。包圍部462a係皆包圍第1端子14a之彎曲部141a。本實施形態中，第1端子14a係在於從封閉樹脂7露出部分之整體，被第1絕緣膜460a所被覆。
第2絕緣膜460b係具有與第1絕緣膜460a相同之構成。包圍部461b、462b係皆包圍第2端子14b。具體而言，包圍部461b係包圍從第2端子14b之封閉樹脂7延伸之方向之前端148b。包圍部461b係具有對於包圍部461a而言，介著空隙而對向之部位。本實施形態中，第2絕緣膜460b係更具有前端被覆部463b。前端被覆部463b係被覆從第2端子14b之封閉樹脂7延伸之方向之前端面144b。與本實施形態不同，第2絕緣膜460b係不具有前端被覆部463b亦可。此時，前端面144b係從第2絕緣膜460b露出。
包圍部462b係與包圍部462b相同，與包圍部461b連接且接觸封閉樹脂7。包圍部462b係皆包圍第2端子 14b之彎曲部141b。本實施形態中，第2端子14b係在於從封閉樹脂7露出部分之整體，被第2絕緣膜460b所被覆。
接著，對於半導體裝置101B之製造方法加以說明。於製造方法之說明所使用之圖中，對於與上述同一之構成，附上相同之符號。
首先，如圖30所示，準備含複數之晶片銲墊部11、31之引線框300、和複數之半導體晶片41、42、和被動零件晶片43。接著，介著如同圖所示接合層(圖示省略)，將各半導體晶片41配置於複數之晶片銲墊部11之任一者。同樣地，將各半導體晶片42、被動零件晶片43，介著接合層(圖示省略)，配置於複數之晶片銲墊部31之任一者。接著，如同圖所示，將導線8打線於各半導體晶片41、42等。
接著，如圖31、圖32所示，形成封閉樹脂7。如圖31所示，封閉樹脂7係使用模具881之塑模成型而形成。如同圖所示，以模具881，按壓複數之晶片銲墊部11等。接著，於模具881內，注入樹脂材料，硬化該樹脂材料。該樹脂材料硬化時，如圖32所示，將模具881，自複數之晶片銲墊部11等取出。由此，可形成封閉樹脂7。於形成封閉樹脂7之工程中，將露出複數之晶片銲墊部11之凹部75，形成於封閉樹脂7。於樹脂硬化後，為了將模具881易於從封閉樹脂7拔出，凹部75之凹部側面752係成為如上述之推拔狀。
形成封閉樹脂7之後，會有形成被覆晶片銲墊部11之薄樹脂毛邊。為除去此樹脂毛邊，對於複數之晶片銲墊部11，施以噴砂處理(圖示省略)。噴砂處理係將矽砂等之非金屬粒或金屬粒以高速噴出，使表面粗糙化之方法。由此，各晶片銲墊部11之第2面112及封閉樹脂7之凹部底面751係如圖28所示，成為形成微細凹凸形狀之凹凸面。
接著，如圖33所示，於封閉樹脂7之凹部75嵌入散熱板6。於封閉樹脂7形成凹部75係就可容易對於各晶片銲墊部11之散熱板6之定位的部分而言為佳。於封閉樹脂7之凹部75嵌入散熱板6之後，挾著做為黏著層之樹脂薄片862，對於複數之晶片銲墊部11，以板材871按壓散熱板6。將散熱板6對於複數之晶片銲墊部11按壓之時，加熱樹脂薄片862。本實施形態中，樹脂薄片862係由熱塑性之材料所成。為此，將散熱板6對於複數之晶片銲墊部11按壓之時，樹脂薄片862則軟化。然後，此軟化之樹脂薄片862向散熱板6之側面63側擠出，散熱板6則收容於封閉樹脂7之凹部75。樹脂薄片862係在之後硬化，成為上述中間層5。如此，將散熱板6對於複數之晶片銲墊部11加以接合。為得圖27所示填料855混入中間層5之製品，可使用於樹脂薄片862混入填料855者。做為黏著層不使用樹脂薄片862，使用樹脂糊亦可。
接著，經由切斷圖30所示引線框300，製造圖34所示之製品。示於同圖之製品中，各別為形成從封閉樹脂7 延伸出之複數之端子14、24、32。接著，進行彎曲各端子14、24、32之工程(圖示省略)。由此，於各端子14則形成上述彎曲部141。
接著，各別形成被覆各端子14、24、32之絕緣膜460。具體而言，包圍複數之端子14中之一之第1端子14a之從封閉樹脂7延伸之方向之前端148a，且形成由助熔劑所成第1絕緣膜460a。同樣地，包圍複數之端子14中之一之第2端子14b之從封閉樹脂7延伸之方向之前端148b，且形成由助熔劑所成第2絕緣膜460b。對於除了第1端子14a、第2端子14b以外之端子14、24、32，同樣形成絕緣膜460。
於各端子14、24、32，同時形成絕緣膜460亦可，於每一各端子14、24、32，順序形成絕緣膜460亦可。於彎曲端子14、24、32之工程前，將絕緣膜460形成於各端子14、24、32亦可。
如上所述，製造圖20~圖28所示之半導體裝置101B。
接著，使用圖35~圖38，對於半導體裝置101B之安裝構造801B加以說明。
安裝構造801B係具備半導體裝置101B、和安裝基板811、和焊錫層820、和散熱構件840、和第1作用構件858、和第2作用構件859。
安裝基板811係具有主面811a及背面811b。主面811a及背面811b係互為朝向相反側。安裝基板811係具 有基材812、和通孔電極814、和主面電極816、和背面電極817。
基材812係由絕緣性之材料所成。如圖35、圖38所示，於基材812(即安裝基板811)，形成複數之貫通孔813。各貫通孔813係具於基材812中，從主面811a側到達背面811b側。於各貫通孔813中，貫通端子14、24、32之任一個(一部分圖示省略)。主面電極816係形成於基材812之主面811a側。背面電極817係形成於基材812之背面811b側。通孔電極814係各別形成於貫通孔813。
如圖38所示，令複數之貫通孔813中之一個為第1貫通孔813a，令複數之貫通孔中之一個為第2貫通孔813b。又，令複數之通孔電極814中之一個為第1通孔電極814a，令複數之通孔電極814中之一個為第2通孔電極814b。第1通孔電極814a及第2通孔電極814b係互為絕緣。
安裝於安裝基板811之半導體裝置101B之各構成係除了絕緣膜460變化成絕緣膜470與絕緣膜479之部分外，與安裝於安裝基板811前相同之故，省略對於絕緣膜470、479以外構成之說明。
複數之絕緣膜470係各別被覆端子14、24、32(一部分圖示省略)。如圖38所示，令被覆絕緣膜470中之第1端子14a者為絕緣膜470a，令被覆絕緣膜470中之第2端子14b者為絕緣膜470b。以下，對於絕緣膜470 中之絕緣膜470a、絕緣膜470b、加以說明，其他之絕緣膜470係與絕緣膜470a或絕緣膜470b相同之故，省略說明。同樣地，複數之絕緣膜479係各別被覆端子14、24、32(一部分圖示省略)。令被覆絕緣膜479中之第1端子14a者為絕緣膜479a(追加絕緣膜)，令被覆絕緣膜479中之第2端子14b者為絕緣膜479b。以下，對於絕緣膜479中之絕緣膜479a、479b、加以說明，其他之絕緣膜479係與絕緣膜479a、479b相同之故，省略說明。
絕緣膜470a、479a係由第1絕緣膜460a變化而來，絕緣膜470b、479b係由第2絕緣膜460b變化而來。
各絕緣膜470係具有被覆部471及包圍部462。具體而言，絕緣膜470a係具有被覆部471a及包圍部462a。被覆部471a係包圍第1端子14a。即，絕緣膜470a係具有包圍第1端子14a之部位。被覆部471a係與包圍部462a連接。
絕緣膜479a係包圍第1端子14a。絕緣膜479a係挾著安裝基板811，位於與絕緣膜470a之相反側。
同樣地，絕緣膜470b係具有被覆部471b及包圍部462b。被覆部471b係包圍第2端子14b。即，絕緣膜470b係具有包圍第2端子14b之部位。然後，被覆部471b係與包圍部462b連接。被覆部471b係具有對向於被覆部471a之部位。
絕緣膜479b係包圍第2端子14b。絕緣膜479b係挾著安裝基板811，位於與絕緣膜470b之相反側。絕緣膜 479b係具有對向於絕緣膜479a之部位。
焊錫層820係各別形成於形成在基材812之貫通孔813。令形成於焊錫層820中之第1貫通孔813a者為焊錫層820a，令形成於焊錫層820中之第2貫通孔813b者為焊錫層820b。
焊錫層820a係介入存在於第1端子14a與安裝基板811之間。焊錫層820a係接觸於絕緣膜470a。更具體而言，接觸於絕緣膜470a之被覆部471a。本實施形態中，焊錫層820a係接觸於絕緣膜479a。
同樣地，焊錫層820b係介入存在於第2端子14b與安裝基板811之間。焊錫層820b係接觸於絕緣膜470b。更具體而言，接觸於絕緣膜470b之被覆部471b。本實施形態中，焊錫層820b係接觸於絕緣膜479b。
圖35~圖37所示散熱構件840係由熱傳導率較大之材料所成，例如由鋁等之金屬所成。散熱構件840係接觸於半導體裝置101B。更具體而言，散熱構件840係接觸於半導體裝置101B之散熱板6。如圖37所示，散熱構件840係包含第1部分841、和第2部分842。第1部分841及第2部分842係於xy平面視之，相互隔離。於第1部分841及第2部分842中，各別形成延伸於方向z之孔。使第1部分841及第2部分842以直線L81連結。
圖36、圖37所示第1作用構件858係對於散熱構件840之第1部分841而言，於方向z，作用朝向半導體裝置101B之力。本實施形態中，第1作用構件858係貫通 第1部分841之螺絲。即，第1作用構件858係插通在形成於第1部分841之孔，對於第1部分841而言，作用朝向方向z1之力。第1作用構件858係對於安裝基板811加以固定。由此，散熱構件840在接觸半導體裝置101B之狀態下，對於半導體裝置101B及安裝基板811加以固定。與本實施形態不同，第1作用構件858係非與散熱構件840不同體之螺絲，與散熱構件840成一體者亦可。
與第1作用構件858相同，第2作用構件859係對於散熱構件840之第2部分842而言，於方向z，作用朝向半導體裝置101B之力。本實施形態中，第2作用構件859係貫通第2部分842之螺絲。即，第2作用構件859係插通在形成於第2部分842之孔，對於第2部分842而言，作用朝向方向z1之力。第2作用構件859係對於安裝基板811加以固定。由此，散熱構件840在接觸半導體裝置101B之狀態下，對於半導體裝置101B及安裝基板811加以固定。與本實施形態不同，第2作用構件859係非與散熱構件840不同體之螺絲，與散熱構件840成一體者亦可。
接著，使用圖39、圖40，對於安裝構造801B之製造方法(即半導體裝置101B之安裝基板811之安裝方法)加以說明。
如圖39所示，首先，準備安裝基板811。接著，於安裝基板811之各貫通孔813，填充焊錫82。接著，加熱安裝基板811及半導體裝置101B。結果，安裝基板811 之各貫通孔813內之焊錫82則熔融。接著，如圖40所示，將端子14、24、32，各別插通於貫通孔813(有關端子24則省略)。端子14、24、32各別插通於貫通孔813之狀態下，被覆各端子14、24、32之絕緣膜460之一部分則蒸發等，各端子14、24、32中之一部分則從絕緣膜460露出。各絕緣膜460係分割為安裝基板811之圖40之上側部分、和安裝基板811之圖40之下側部分。絕緣膜460中之安裝基板811之圖40之上側之部分係成為絕緣膜470。絕緣膜460中之安裝基板811之圖40之下側之部分係成為絕緣膜479。然後，焊錫82則接觸於從各端子14、24、32中之絕緣膜460露出之部分、和絕緣膜470、479。經由固化焊錫82，形成上述焊錫層820。如此，半導體裝置101B則對於安裝基板811加以固定。
接著，接觸於半導體裝置101B之散熱板6之狀態下，將散熱構件840固定於半導體裝置101B及安裝基板811(圖示省略)。經過以上工程，半導體裝置101B則安裝於安裝基板811。
接著，對於本實施形態之作用效果加以說明。
安裝構造801B中，如圖38所示，半導體裝置101B具備絕緣膜470a。絕緣膜470a係經由助熔劑所成，且被覆第1端子14a。如此之構成時，可於第1端子14a與第2端子14b之間，介入存在絕緣膜470a。又，於安裝構造801B中，絕緣膜470a係接觸於焊錫層820a。如此之構成時，於焊錫層820a與絕緣膜470a間，無需產生間隙。為 此，無需將第1端子14a之焊錫層820a之附近部分，從焊錫層820a與絕緣膜470a之間隙露出。經由以上，於第1端子14a之焊錫層820a之附近部分，和鄰接於第1端子14a之第2端子14b間，難以產生絕緣破壞。因此，維持第1端子14a與第2端子14b間之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。
同樣地，於安裝構造801B中，半導體裝置101B具備絕緣膜470b。絕緣膜470b係經由助熔劑所成，且被覆第2端子14b。又，於安裝構造801B中，絕緣膜470b係接觸於焊錫層820b。如此構成時，亦與上述相同，於第2端子14b之焊錫層820b之附近部分，和鄰接於第2端子14b之第1端子14a間，難以產生絕緣破壞。因此，維持第1端子14a與第2端子14b之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。
如以上所述，根據本實施形態時，維持第1端子14a與第2端子14b間之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。同樣地，維持複數之端子14中之鄰接之彼此間之耐電壓下，可使複數之端子14中之鄰接之彼此之隔離距離變小。因此，半導體裝置101B係適於達成小型化。
又，於安裝構造801B中，絕緣膜470a係接觸於封閉樹脂7。如此之構成時，從第1端子14a中之焊錫層820a所被覆之部位之附近，於經由封閉樹脂7突出之部位，可經由絕緣膜470a加以被覆。該構成係，於第1端子14a 與第2端子14b之間，更適於防止絕緣破壞之產生。又，於安裝構造801B中，絕緣膜470b係接觸於封閉樹脂7。如此構成亦受同樣地，於第1端子14a與第2端子14b之間，更適於防止絕緣破壞之產生。
如圖38所示，安裝構造801B係經由助熔劑所成，且具備包圍第1端子14a之絕緣膜479a。絕緣膜479a係挾著安裝基板811，位於與絕緣膜470a之相反側。焊錫層820a係接觸於絕緣膜479a。如此構成時，亦與上述相同，於安裝構造801B中，於第1端子14a之前端148a與第2端子14b之前端148b間，難以產生絕緣破壞。因此，維持第1端子14a與第2端子14b之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。安裝構造801B係由助熔劑所成，且具備包圍第2端子14b之絕緣膜479b。絕緣膜479b係挾著安裝基板811，位於與絕緣膜470b之相反側。經由如此構成亦同樣地，維持第1端子14a與第2端子14b之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。
如參照圖36、圖37所說明，安裝構造801B中，第1作用構件858係對於散熱構件840之第1部分841而言，於方向z，作用朝向半導體裝置101B之力。第2作用構件859係對於散熱構件840之第2部分842而言，於方向z，作用朝向半導體裝置101B之力。於如此構成中，散熱構件840中，重疊於連結第1部分841與第2部分842之直線L81之部分，則更強力地按壓於半導體裝置101B。 為此，與半導體裝置101B之散熱構件840接觸之部分中，重疊於直線L81之部分，則易於從半導體裝置101B傳達熱到散熱構件840。又，於安裝構造801B中，複數之半導體晶片41係沿直線L81配置，且各別於直線L81上，定位。，如此構成係適於使與半導體裝置101B之散熱構件840接觸之部分中，重疊於直線L81之部分，和半導體晶片41之距離變小者。因此，可將於半導體晶片41所產生之熱，有效率地傳達至散熱構件840。
如圖20所示，於本實施形態中，複數之半導體晶片41皆係於xy平面視之，短側方向一致於直線L81延伸之方向的長矩形狀。如此構成時，半導體晶片41相較於長度方向一致於直線L81之延伸方向之長矩形狀之時，可使配置於沿L81之方向之某尺寸內之半導體晶片41之數，變得更多。
接著，使用圖41~圖45，對於半導體裝置之變形例(參照圖41~圖43)及半導體裝置之安裝構造之變形例(參照圖44、圖45)加以說明。有關本變形例之半導體裝置201B係表面安裝型之裝置。
圖41~圖43所示各端子14係具有2個彎曲部141。即，第1端子14a係具有2個之彎曲部141a，第2端子14b係具有2個彎曲部141b。本實施形態中，各彎曲部141a係包圍在第1絕緣膜460a之包圍部462a。同樣地，各彎曲部141b係包圍在第2絕緣膜460b之包圍部462b。
半導體裝置201B之製造方法係與半導體裝置101B之製造方法相同之故，省略說明。
接著，使用圖44、圖45，對於半導體裝置201B之安裝構造802B加以說明。
此等圖所示半導體裝置201B之安裝構造802B係具備半導體裝置201B、和安裝基板811、和焊錫層820。
安裝基板811係除了未形成貫通孔813之外，具有與安裝構造801B之安裝基板811相同之構成。如圖45所示，本變形例中，令主面電極816中之一個為主面電極816a，令主面電極816中之一個為主面電極816b。主面電極816a及主面電極816b係互為絕緣。
安裝於安裝基板811之半導體裝置201B之各構成係除了絕緣膜460變化成絕緣膜470之部分外，與安裝於安裝基板811前相同之故，省略對於絕緣膜470以外構成之說明。
如圖45所示，本實施形態中，被覆絕緣膜470中之第1端子14a者為絕緣膜470a，令被覆絕緣膜470中之第2端子14b者為絕緣膜470b。以下，對於絕緣膜470中之絕緣膜470a、絕緣膜470b、加以說明，其他之絕緣膜470係與絕緣膜470a或絕緣膜470b相同之故，省略說明。
絕緣膜470a係從第1絕緣膜460a變化者。絕緣膜470a係接觸於封閉樹脂7。絕緣膜470b係從第2絕緣膜460b變化者。絕緣膜470b係接觸於封閉樹脂7。如圖45 所示，絕緣膜470b係具有對向於絕緣膜470a之部位。
複數之焊錫層850中之焊錫層820a係介入存在於第1端子14a與安裝基板811之間。焊錫層820a係接觸於絕緣膜470a。更具體而言，焊錫層820a係介入存在於安裝基板811之主面電極816a與第1端子14a之間。
複數之焊錫層820中之焊錫層820b係介入存在於第2端子14b與安裝基板811之間。更具體而言，焊錫層820b係介入存在於安裝基板811之主面電極816b與第2端子14b之間。
然而，亦可形成層積於主面電極816b之光阻層(未圖示)。
接著，對於安裝構造802B之製造方法(即半導體裝置201B之安裝基板811之安裝方法)簡單加以說明。
首先，準備圖44所示安裝基板811。接著，於安裝基板811之主面電極816，塗佈焊錫。接著，加熱安裝基板811及半導體裝置201B。結果，焊錫則熔融。接著，令端子14，介入存在焊錫，接合於主面電極816(對於端子24、32亦相同之故，省略說明。以下相同)。結果，被覆各端子14之絕緣膜460之一部分則蒸發等，各端子14中之一部分則從絕緣膜460露出。然後，焊錫則接觸於從各端子14中之絕緣膜460露出之部分、和主面電極816。經由固化焊錫，形成上述焊錫層820。如此，將半導體裝置201B安裝於安裝基板811。
接著，對於本實施形態之作用效果加以說明。
安裝構造802B中，如圖45所示，半導體裝置201B具備絕緣膜470a。絕緣膜470a係經由助熔劑所成，且被覆第1端子14a。如此之構成時，可於第1端子14a與第2端子14b之間，介入存在絕緣膜470a。更且，於安裝構造802B中，絕緣膜470a係接觸於焊錫層820a。如此之構成時，於焊錫層820a與絕緣膜470a間，無需產生間隙。為此，無需將第1端子14a之焊錫層820a之附近部分，從焊錫層820a與絕緣膜470a之間隙露出。經由以上，於第1端子14a之焊錫層820a之附近部分，和鄰接於第1端子14a之第2端子14b間，難以產生絕緣破壞。因此，維持第1端子14a與第2端子14b間之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。
安裝構造802B中，如圖45所示，半導體裝置201B具備絕緣膜470b。絕緣膜470b係經由助熔劑所成，且被覆第2端子14b。於安裝構造802B中，絕緣膜470b係接觸於焊錫層820b。如此構成時，亦與上述相同，於第2端子14b之焊錫層820b之附近部分，和鄰接於第2端子14b之第1端子14a間，難以產生絕緣破壞。因此，維持第1端子14a與第2端子14b之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。
如以上所述，根據本實施形態時，維持第1端子14a與第2端子14b間之耐電壓值下，可使第1端子14a與第2端子14b之隔離距離變小。同樣地，維持複數之端子14中之鄰接之彼此間之耐電壓下，可使複數之端子14中之 鄰接之彼此之隔離距離變小。因此，半導體裝置201B係適於達成小型化。
如圖44所示，於安裝構造802B中，絕緣膜470a係接觸於封閉樹脂7。該構成係，經由有關於安裝構造801B所述之相同理由，於第1端子14a與第2端子14b之間，更適於防止絕緣破壞之產生。於安裝構造802B中，絕緣膜470b係接觸於封閉樹脂7。如此構成亦受同樣地，於第1端子14a與第2端子14b之間，更適於防止絕緣破壞之產生。
以下，顯示本變化發明之其他之實施形態。然而，其他實施形態所使用之圖中，對於與上述實施形態同一或類似之要素，則附上與上述實施形態相同之符號。
<2B實施形態>
接著，使用圖46~圖48，對於有關本發明之變化之發明之2B實施形態，加以說明。
圖46、圖47所示之半導體裝置102B之中間層5及散熱板6以外之構成係與半導體裝置101B之構成相同之故，省略說明。
於半導體裝置102B中，散熱板6係配置於封閉樹脂7之凹部75。散熱板6係沿xy平面之板狀。散熱板6係為了快速將半導體晶片41所發出之熱放出至半導體裝置102B外部而設置。本實施形態中，散熱板6係具有絕緣性。做為構成散熱板6之絕緣材料，可列舉氧化鋁、氮化 鋁、或氮化矽等之陶瓷。與1B實施形態相同，散熱板6係於xy平面視之，重疊於各晶片銲墊部11之整體。
散熱板6係具有第1面61、和第2面62、和側面63。第1面61、和第2面62、和側面63係與半導體裝置101B相同之故，省略說明。
中間層5係介入存在於散熱板6與封閉樹脂7之間。中間層5係包含複數之第1部位54、和絕緣部位55。
本實施形態中，各第1部位54係由導體所成。做為如此導體，例如可列舉銀、金或銅。各第1部位54係由金屬糊所形成者。各第1部位54係接合複數之晶片銲墊部11中之任一之晶片銲墊部11與散熱板6，且介入存在於該一個之晶片銲墊部11與散熱板6之間。各第1部位54係接觸於晶片銲墊部11之第2面112、與散熱板6之第1面61。複數之第1部位54係相互隔離者。是為了防止晶片銲墊部11彼此經由第1部位54而導通者。
絕緣部位55係接合凹部側面752與散熱板6，且介入存在於凹部側面752與散熱板6之間。絕緣部位55係露出於方向z2側。絕緣部位55係接觸於凹部側面752與散熱板6之側面63。絕緣部位55係例如由環氧等之樹脂所成。令絕緣部位55不具有中間層5亦可。
接著，對於半導體裝置102B之製造方法加以說明。
首先，經由經過1B實施形態所述相同之工程，製造圖46所示製品。接著，如圖48所示，挾著做為黏著層之金屬糊863，對於複數之晶片銲墊部11，以板材871按壓 散熱板6。金屬糊863係在之後硬化，成為上述第1部位54。如此，將散熱板6對於複數之晶片銲墊部11加以接合。
接著，於散熱板6之側面63與凹部側面752之間，填充樹脂糊等，形成中間層5之絕緣部位55(參照圖47)。接著，與1B實施形態相同，經由切斷引線框300，製造圖47等所示之半導體裝置102B。
本實施形態中，於形成封閉樹脂7後，經由挾著做為黏著層之金屬糊863，對於複數之晶片銲墊部11，按壓散熱板6，可於複數之晶片銲墊部11接合散熱板6。如此構成下，由於與1B實施形態所述相同之理由，可適於達成半導體裝置之小型化。
又，散熱板6係由陶瓷所成之故，於散熱板6施加強力時，散熱板6有龜裂之疑慮。但是，如1B實施形態所述，經由將各半導體晶片41沿直線L81配置，即使於散熱板6不強壓散熱構件840，亦可將各半導體晶片41所產生之熱，有效率傳達至散熱構件840。
又，經由本實施形態時，亦可得1B實施形態所述相同的優點。
圖49係有關本實施形態之變形例之半導體裝置之剖面圖。同圖所示半導體裝置102B係在於中間層5不含複數之第1部位54，而含1個第1部位54之部分，與圖47所示半導體裝置102B不同。本變形例之第1部位54係接合於複數之晶片銲墊部11。製造有關本變形例之半導體 裝置102B時，如圖50所示，將做為黏著層之金屬糊863，塗佈於複數之晶片銲墊部11。或是，於散熱板6之第1面61之略整體，塗佈做為黏著層之金屬糊863。接著，挾著做為黏著層之金屬糊863，對於複數之晶片銲墊部11，以板材871按壓散熱板6。金屬糊863係在之後硬化，成為上述第1部位54。如此構成下，可得與有關圖47所示半導體裝置102B所述優點相同之優點。
<3B實施形態>
接著，使用圖51，對於有關本發明之變化之發明之3B實施形態，加以說明。
同圖所示半導體裝置103B係在散熱板6具有從樹脂底面72突出之部位之部分，與上述半導體裝置101B不同。即，於半導體裝置103B中，散熱板6之第2面62係從樹脂底面72突出。如此構成時，圖35~圖37所示之散熱構件840難以接觸樹脂底面72之故，散熱板6之第2面62則易於擋接於散熱構件840。為此，可將從半導體晶片41傳達到散熱板6之熱，有效率地傳達至散熱構件840。然而，做為半導體裝置102B之構成，亦可採用本實施形態之構成。
<4B實施形態>
接著，使用圖52、圖53，對於有關本發明之變化之發明之4B實施形態，加以說明。
同圖所示半導體裝置104B係在封閉樹脂7包含複數之棒狀部771之部分，與上述半導體裝置101B不同。各棒狀部771係介入存在於散熱板6之側面63與凹部側面752之間。半導體裝置104B中，於方向z，各棒狀部771之方向z2側之端部、及散熱板6之第2面62係配置於相同位置。如此構成時，圖33所示之板材871係直至擋接於各棒狀部771之位置，將散熱板6按壓凹部底面751側。板材871擋接於棒狀部771後，板材871則不將散熱板6擠壓於凹部底面751側。即，經由各棒狀部771之前端位置，決定半導體裝置104B之散熱板6之位置及姿勢。如此構成係於半導體裝置104B，適於將散熱板6配置於期望之位置及期望之姿勢。如圖54所示，各棒狀部771係各別位於散熱板6之4角亦可。
<5B實施形態>
接著，使用圖55，對於有關本發明之變化之發明之5B實施形態，加以說明。
同圖所示半導體裝置105B係在封閉樹脂7包含從凹部底面751隆起之隆起部772，隆起部772係擋接於散熱板6之部分，與上述半導體裝置101B不同。如此構成時，將散熱板6對於複數之晶片銲墊部11按壓之時，散熱板6擋接於隆起部772後，散熱板6向晶片銲墊部11之移動係受限於隆起部772。為此，散熱板6擋接於隆起部772後，散熱板6不能更接近晶片銲墊部11。即，經由隆 起部772，決定半導體裝置105B之散熱板6之位置及姿勢。如此構成係於半導體裝置105B，適於將散熱板6配置於期望之位置及期望之姿勢。
本變化發明係非限定於上述之實施形態者。本變化發明之具體構成係可做種種設計，變更自如。中間層可為複合材料，散熱板亦可為複合材料。於半導體裝置可複數設置散熱板。
於第1端子14a之接近封閉樹脂7之部分，嵌入絕緣管，於較嵌入第1端子14a之該絕緣管部分更前端側，形成由助熔劑所成絕緣膜亦可。不僅於DIP型式或SOP型式之半導體裝置，於QFN型式或球安裝型式之裝置之端子，形成由助熔劑所成絕緣膜亦可。
上述說明中，雖例示於形成封閉樹脂後，安裝散熱板之例，但亦可於安裝散熱板之後，形成封閉樹脂。
總結本變化發明，於以下以付記加以列舉記載。
(付記1)
具備：半導體晶片、和被覆上述半導體晶片之封閉樹脂、和各別從上述封閉樹脂露出之複數之端子、和經由助熔劑所成，且被覆上述複數端子中之一個之第1端子的第1絕緣膜的半導體裝置。
(付記2)
上述複數之端子係從上述封閉樹脂各別延伸而出，且相互並列，上述第1絕緣膜係包含第1包圍部；上述包圍部係包圍從上述第1端子之上述封閉樹脂延伸方向之前端之記載於付記1之半導體裝置。
(付記3)
上述第1絕緣膜係包含包圍上述第1端子之第2包圍部；上述第2包圍部係與上述第1包圍部連接且接觸上述封閉樹脂的記載於付記2之半導體裝置。
(付記4)
上述第1端子係包含包圍於上述第2包圍部之彎曲部的記載於付記3之半導體裝置。
(付記5)
更具備由助熔劑所成第2絕緣膜；上述第2絕緣膜係包含包圍上述複數之端子中之一個之第2端子之從上述封閉樹脂延伸之方向之前端的追加包圍部，上述追加包圍部係具有對於上述第1包圍部而言，介著空隙對向之部位的記載於付記2乃至4之任一者之半導體裝置。
(付記6)
具備：半導體裝置、和安裝上述半導體裝置之安裝基板、和焊錫層；上述半導體裝置係包含：半導體晶片、和被覆上述半導體晶片之封閉樹脂、和各別從上述封閉樹脂露出之複數之端子、和經由助熔劑所成，且被覆上述複數端子中之一個之第1端子的第1絕緣膜；上述焊錫層係介入存在於上述第1端子與上述安裝基板之間，且接觸於上述第1絕緣膜的半導體裝置之安裝構造。
(付記7)
上述複數之端子係從上述封閉樹脂各別延伸而出，且相互並列，上述第1絕緣膜係具有包圍上述第1端子之部位的記載於付記6之半導體裝置之安裝構造。
(付記8)
上述第1絕緣膜係接觸於上述封閉樹脂的記載於付記7之半導體裝置之安裝構造。
(付記9)
上述第1端子係包含包圍於上述第1絕緣膜之彎曲部 的記載於付記8之半導體裝置之安裝構造。
(付記10)
更具備由助熔劑所成第2絕緣膜、和追加焊錫層；上述第2絕緣膜係包圍上述複數端子中之一個之第2端子，且具有對向於上述第1絕緣膜之部位；上述追加焊錫層係介入存在於上述第2端子與上述安裝基板之間，且接觸於上述第2絕緣膜的記載於付記7乃至9之任一者之半導體裝置之安裝構造。
(付記11)
上述安裝基板中，形成有形成上述焊錫層之貫通孔，上述第1端子係貫通上述貫通孔的記載於付記7乃至10之任一者之半導體裝置之安裝構造。
(付記12)
更具備由助熔劑所成，且包圍上述第1端子之追加絕緣膜；上述追加焊錫層係挾著上述安裝基板，位於與上述第1絕緣膜之相反側，上述焊錫層係接觸於上述追加絕緣膜的記載於付記7乃至11之任一者之半導體裝置之安裝構造。
(付記13)
上述安裝基板係具有配置上述半導體裝置之主面；上述焊錫層係介入存在於上述主面與上述第1端子之間的記載於付記6乃至10之任一者之半導體裝置之安裝構造。
(付記14)
具備：於引線框配置半導體晶片，將上述引線框之一部分與上述半導體晶片，經由封閉樹脂加以封閉，經由切斷上述引線框，各別為形成從上述封閉樹脂延伸出之複數之端子，和包圍上述複數之端子中之一個之第1端子的從上述封閉樹脂延伸之方向之前端，且形成由助熔劑所成絕緣膜之各工程的半導體裝置之製造方法。
(付記15)
於形成上述絕緣膜之工程中，將上述絕緣膜擋接於上述封閉樹脂的記載於付記14之半導體裝置之製造方法。
(付記16)
更具備：於形成上述複數之端子後，彎曲上述各端子之工程；形成上述絕緣膜之工程係，於彎曲上述各端子之工程 後進行的記載於付記15之半導體裝置之製造方法。
總結本變化發明之其他層面，於以下以付記加以列舉記載。
(付記1)
具備：安裝基板、和安裝上述安裝基板之半導體裝置、和包含上述安裝基板之厚度方向視之，相互隔離之第1部分及第2部分，且接觸於上述半導體裝置之散熱構件，和對於上述第1部分而言，於上述厚度方向，作用朝向上述半導體裝置之力的第1作用構件、和對於上述第2部分而言，於上述厚度方向，作用朝向上述半導體裝置之力的第2作用構件；上述半導體裝置係包含上述厚度方向視之，沿連結上述第1部分及上述第2部分之直線而配置，且於上述直線上，各別定位之複數之半導體晶片的半導體裝置之安裝構造。
(付記2)
上述複數之半導體晶片係皆包含複數之機能元件部的記載於付記1之半導體裝置之安裝構造。
(付記3)
上述複數之半導體晶片之任一者係上述厚度方向視之，矩側方向一致於沿上述直線之方向的長矩形狀的記載於付記1或2之半導體裝置之安裝構造。
(付記4)
上述半導體裝置係包含：配置上述複數之半導體晶片之任一者的晶片銲墊部、配置於上述晶片銲墊部及上述散熱構件間的散熱板、被覆上述複數之半導體晶片、上述晶片銲墊部、及上述散熱板的封閉樹脂；上述散熱板係接觸於上述散熱構件的記載於付記1乃至3之任一者之半導體裝置之安裝構造。
(付記5)
上述半導體裝置係包含含有第1部位之中間層；上述封閉樹脂中，形成露出上述晶片銲墊部之凹部；上述散熱板係配置於上述凹部；上述第1部位係接合上述晶片銲墊部與上述散熱板，且介入存在於上述晶片銲墊部與上述散熱板之間的記載於付記4之半導體裝置之安裝構造。
(付記6)
上述凹部係具有從上述散熱板隔離之凹部側面的記載於付記5之半導體裝置之安裝構造。
(付記7)
上述散熱板及上述第1部位之任一方係具有絕緣性的記載於付記6之半導體裝置之安裝構造。
(付記8)
上述晶片銲墊部係具有接觸上述第1部位之凹凸面的記載於付記6或7之半導體裝置之安裝構造。
(付記9)
上述凹部係具有凹部底面，上述晶片銲墊部係從上述凹部底面露出的記載於付記6乃至8之任一者之半導體裝置之安裝構造。
(付記10)
上述凹部底面係凹凸面的記載於付記9之半導體裝置之安裝構造。
(付記11)
上述中間層係具有介入存在於上述凹部側面與上述散熱板之間的絕緣部位的記載於付記6乃至10之任一者之半導體裝置之安裝構造。
(付記12)
上述中間層係具有上述厚度方向視之，配置於與上述半導體晶片不同之位置的第2部位，上述散熱板係經由導體所成，上述第1部位及上述第2部位係皆為互為相同之絕緣材料所成的記載於付記6乃至11之任一者之半導體裝置之安裝構造。
(付記13)
更具備混入於上述第1部位及上述第2部位之填料的記載於付記12之半導體裝置之安裝構造。
(付記14)
上述導體係鋁、銅或鐵的記載於付記12或13之半導體裝置之安裝構造。
(付記15)
上述絕緣材料係熱可塑性樹脂的記載於付記12乃至14之任一者之半導體裝置之安裝構造。
(付記16)
上述散熱板係由陶瓷所成，上述第1部位係由導體所成的記載於付記6乃至11之任一者之半導體裝置之安裝構造。
(付記17)
上述陶瓷係氧化鋁、氮化鋁、或氮化矽的記載於付記16之半導體裝置之安裝構造。
(付記18)
上述導體係銀、金或銅的記載於付記16或17之半導體裝置之安裝構造。
(付記19)
上述封閉樹脂係具有樹脂底面，上述凹部係由上述樹脂底面凹陷，上述散熱板係具有由上述樹脂底面突出之部位的記載於付記6乃至18之任一者之半導體裝置之安裝構造。
(付記20)
上述封閉樹脂係包含從上述凹部底面立起之複數之棒狀部，上述各棒狀部係位於上述散熱板與上述凹部側面之間的記載於付記9之半導體裝置之安裝構造。
(付記21)
上述封閉樹脂係包含從上述凹部底面隆起之隆起部，上述隆起部係擋接於上述散熱板的記載於付記9之半導體裝置之安裝構造。
(付記22)
上述第1作用構件係貫通上述第1部分之螺絲，上述第2作用構件係貫通上述第2部分之螺絲的記載於付記1乃至21之任一者之半導體裝置之安裝構造。
(付記23)
上述複數之半導體晶片係功率晶片的記載於付記1乃至22之任一者之半導體裝置之安裝構造。
<1C實施形態>
使用圖56~圖69，對於有關本發明之變化之發明之1C實施形態，加以說明。
圖56係有關本實施形態之半導體裝置之安裝構造之剖面圖。
圖56所示半導體裝置之安裝構造801C係具備半導體裝置101C、和基板807、和散熱構件808。
基板807係安裝有複數之電子零件者。基板807係由絕緣性之材料所成。於基板807中，形成未圖示之配線圖案。於基板807，形成複數之孔809。散熱構件808係由熱傳導率較大之材料所成，例如由鋁等之金屬所成。散熱構件808係經由未圖示之支持構件，對於基板807加以固定。半導體裝置101C係安裝於基板807。半導體裝置101C係例如稱之為IPM(Intelligent Power Module)之 製品者。稱之為IPM之製品係例如使用於空調機或馬達控制機器等之用途。
圖57係有關本實施形態之半導體裝置之平面圖。圖58係有關本實施形態之半導體裝置之平面圖(一部分省略)。圖59係有關本實施形態之半導體裝置之底面圖。圖60係有關本實施形態之半導體裝置之底面圖(一部分省略)。圖61係沿圖58之LXI-LXI線的剖面圖。圖62係沿圖58之LXII-LXII線的剖面圖。
示於此等圖之半導體裝置101C係具備複數之電極1、2、3、和半導體晶片41(第1半導體晶片)、和半導體晶片42(第2半導體晶片)、和半導體晶片43(第3半導體晶片)、和接合層501(第1接合層)、和接合層502(第2接合層)、和接合層503(第3接合層)、和接合層504、和散熱片6、和封閉樹脂部7、和導線81(第1導線)、和導線82(第2導線)、和導線83、84圖58、圖60中，省略封閉樹脂7，以二點虛線加以顯示。
圖56~圖62所示電極1~3係皆由導電性材料所成。做為如此導電性材料，例如可列舉銅。
電極1係包含晶片銲墊部11、和引線12(第1引線)。
晶片銲墊部11係沿xy平面之板狀。晶片銲墊部11係具有晶片銲墊面111(第1晶片銲墊面)及晶片銲墊面112(第2晶片銲墊面)。晶片銲墊面111及晶片銲墊面112係互為朝向相反側。具體而言，晶片銲墊面111係朝 向方向Z中之一方向(以下，稱方向Z1)，晶片銲墊面112係朝向方向Z中之另一方向(以下，稱方向Z2)。
引線12係連接於晶片銲墊部11。引線12係沿方向Y延伸。引線12係具有從後述封閉樹脂7突出之部位。本實施形態中，引線12係插入安裝用者。如圖56所示，於半導體裝置101C之基板807之安裝時，引線12係彎折，插入孔809。將引線12固定於基板807之故，於孔809填充焊錫810。
複數(本實施形態為3個)之電極2係各別包含打線部21、和引線22。複數之電極2係於方向X中，相互隔離者。
各打線部21係沿xy平面之形狀。各打線部21係具有打線面211(第1打線面)和打線面212(第2打線面)。打線面211及打線面212係互為朝向相反側。具體而言，打線面211係朝向方向Z1，打線面212係朝向方向Z2。
各引線22係連接於複數之打線部21之任一個。各引線22係沿方向Y延伸。各引線22係具有從後述封閉樹脂7突出之部位。本實施形態中，引線22係插入安裝用者。如圖56所示，與引線12相同，於半導體裝置101C之基板807之安裝時，引線22係插入孔809。將引線22固定於基板807之故，於孔809填充焊錫810。
複數(本實施形態為2個)之電極3係各別與電極2相同，包含打線部31、和引線32。複數之電極3係於對 於引線12而言，於方向X中，為隔離者。電極3之構成係與電極2之構成相同之故，省略說明。
圖56、圖58、圖61、圖62所示半導體晶片41係配置於晶片銲墊部11。更具體而言，半導體晶片41係配置於晶片銲墊部11之晶片銲墊面111。如圖61所示，半導體晶片41係包含複數之主面電極411、412、和背面電極413。主面電極411、412係於半導體晶片41，位於方向Z1側。主面電極411、412係XY平面視之，配置於相互不同之位置。背面電極413係於半導體晶片41，位於方向Z2側。背面電極413係挾著後述之接合層501，對向於晶片銲墊面111。與本實施形態不同，半導體晶片41係不包含背面電極413亦可。
圖56、圖60~圖62所示半導體晶片42係配置於晶片銲墊部11。更具體而言，半導體晶片42係配置於晶片銲墊部11之晶片銲墊面112。如圖60所示，本實施形態中，半導體晶片42係XY平面視之，具有與半導體晶片41重疊之部分。如圖61所示，半導體晶片42係包含主面電極421、及背面電極子423。主面電極421係於半導體晶片42，位於方向Z2側。背面電極423係於半導體晶片42，位於方向Z1側。背面電極423係挾著後述之接合層502，對向於晶片銲墊面112。與本實施形態不同，半導體晶片42係不包含背面電極423亦可。
圖56、圖58、圖61所示半導體晶片43係配置於晶片銲墊部11。更具體而言，半導體晶片43係配置於晶片 銲墊部11之晶片銲墊面111。半導體晶片43係XY平面視之，配置於與半導體晶片41不同之位置。如圖61所示，半導體晶片43係包含複數之主面電極431、432、和背面電極子433。主面電極431、432係於半導體晶片43，位於方向Z1側。主面電極431、432係XY平面視之，配置於相互不同之位置。背面電極433係於半導體晶片43，位於方向Z2側。背面電極433係挾著後述之接合層503，對向於晶片銲墊面111。與本實施形態不同，半導體晶片43係不包含背面電極433亦可。
圖56、圖58、圖60、圖61所示導線81、82、83、84係皆由導電性材料所成。如此導電性材料，例如為金或鋁。
如圖58所示，各導線81係打線於半導體晶片41與打線部21。更具體而言，各導線81係打線於半導體晶片41之主面電極411、和與打線部21之打線面211。由此，經由導線81，使半導體晶片41與打線部21導通。
如圖60所示，同樣地，導線82係打線於半導體晶片42與打線部21。更具體而言，導線82係打線於半導體晶片42之主面電極421、和與打線部21之打線面212。由此，經由導線82，使半導體晶片42與打線部21導通。打線導線82之打線部21中，亦亦打線有導線81。
如圖58所示，導線83係打線於半導體晶片41與半導體晶片43。更具體而言，導線83係打線於半導體晶片41之主面電極412、和半導體晶片43之主面電極431。 又，導線84係打線於半導體晶片43與打線部31。更具體而言，導線84係打線於半導體晶片43之主面電極432、和打線部31。
圖56、圖59~圖61所示散熱片6係為了快速將半導體晶片41、42、43所發出之熱放出至半導體裝置101C外部而設置。散熱片6係配置於晶片銲墊部11。更具體而言，散熱片6係配置於晶片銲墊部11之晶片銲墊面112。即，散熱片6所在之側，與挾著晶片銲墊部11，於相反側，半導體晶片43則配置於晶片銲墊部11。如圖61所示，本實施形態中，散熱片6係XY平面視之(方向Z視之)，具有與半導體晶片43重疊之部分。
為了快速將半導體晶片41、43、43所發出之熱放出至半導體裝置101C外部，構成散熱片6之材料之熱傳導率則愈大愈好。較佳者係散熱片6係較構成封閉樹脂部7之材料之熱傳導率為大之材料所成。更佳者係散熱片6係較構成晶片銲墊部11之材料之熱傳導率為大之材料所成。散熱片6係例如經由鋁、銅、或鐵等之導電性材料所成。然而，散熱片6係於鋁鍍上銀者亦可。或許，散熱片6係經由陶瓷所成亦可。
如圖61所示，散熱板6係具有第1面61、和第2面62。第1面61係朝向方向Z1。第1面61係挾著後述之接合層504，對向於晶片銲墊面112。第2面62係朝向與第1面61朝向之方向相反之方向的方向Z2。
如圖61、圖62所示接合層501，係介入存在於半導 體晶片41與晶片銲墊面111之間。更具體而言，接合層501，係介入存在於半導體晶片41之背面電極413與晶片銲墊面111之間。接合層501係將半導體晶片41接合於晶片銲墊面111。
如圖61、圖62所示接合層502，係介入存在於半導體晶片42與晶片銲墊面112之間。更具體而言，接合層502，係介入存在於半導體晶片42之背面電極423與晶片銲墊面112之間。接合層502係將半導體晶片42接合於晶片銲墊面112。
如圖61所示接合層503，係介入存在於半導體晶片43與晶片銲墊面111之間。更具體而言，接合層503，係介入存在於半導體晶片43之背面電極433與晶片銲墊面111之間。接合層503係將半導體晶片43接合於晶片銲墊面111。
本實施形態中，接合層501、502、503係皆由導電性材料所成。為此，晶片銲墊部11係皆導通於半導體晶片41之背面電極413、半導體晶片42之背面電極423及半導體晶片43之背面電極433之任一者。該構成係對於需導通背面電極413、423、433之彼此時為有效的。做為導通背面電極413、423、433之彼此之時，接地連接背面電極413、423、433。
構成接合層501、502、503之導電性材料，係例如為銀或焊錫。焊錫係熱傳導率較大。做為接合層使用焊錫時，可從各半導體晶片向晶片銲墊部11有效率地傳導熱。
如圖61所示接合層504，係介入存在於散熱片6與晶片銲墊面112之間。更具體而言，接合層504，係介入存在於散熱片6之第1面61與晶片銲墊面112之間。接合層504係將散熱片6接合於晶片銲墊面112。本實施形態中，接合層504係由絕緣材料所成。做為如此之材料，例如可列舉環氧等之樹脂。與本實施形態不同，接合層504係由銀糊等所形成亦可。
圖56~圖62所示封閉樹脂部7係被覆複數之電極1、2、3、和半導體晶片41、42、43、接合層501、502、503、504、和散熱板6、和電線封閉樹脂502、和導線81、82、83、84。封閉樹脂部7係被覆晶片銲墊面111、112。
如圖61、圖62所經常顯示，封閉樹脂部7係包含樹脂部71(第1樹脂部)、和樹脂部72(第2樹脂部)。
樹脂部71係被覆晶片銲墊面111、和打線面211、和半導體晶片41、43、和接合層501、503。樹脂部71係例如由黑色之環氧樹脂所成。樹脂部71係具有主面711(第1主面)、和側面712(第1側面)、和樹脂面713(第1樹脂面)。
主面711係朝向方向Z1。即，主面711係朝向與晶片銲墊面111所朝之方向相同之方向。主面711係沿XY平面之平坦面。側面712係XY平面視之(Z方向視之)，包圍半導體晶片41、43之形狀。側面712係連接於主面711。側面712係推拔狀。具體而言，側面712係與主 面711成為鈍角地，對於主面711而言呈傾斜之狀態。
樹脂面713係沿XY平面之平坦面。樹脂面713係與晶片銲墊部11之晶片銲墊面112成為同面者。如圖62所示，樹脂面713係連接於側面712。
如圖61、圖62所示，樹脂部72係被覆晶片銲墊面112、和打線面212、和半導體晶片42、和散熱片6、和接合層502、504。樹脂部72係例如由黑色之環氧樹脂所成。樹脂部72係可經由與構成樹脂部71之材料相同之材料所成，亦可由不同之材料所成。樹脂部72係具有主面721(第2主面)、和側面722(第2側面)、和樹脂面723(第2樹脂面)。
主面721係朝向方向Z2。即，主面721係朝向與晶片銲墊面112所朝之方向相同之方向。主面721係沿XY平面之平坦面。如圖59、圖61所示，從主面721露出散熱片6。散熱片6係無需一定要從封閉樹脂部7露出。主面72係與散熱片6之第2面62成為同一面。側面722係XY平面視之(Z方向視之)，包圍半導體晶片42之形狀。側面722係連接於主面721。側面722係推拔狀。具體而言，側面722係與主面721成為鈍角地，對於主面721而言呈傾斜之狀態。如圖62所示，側面722係連接於側面712。
樹脂面723係沿XY平面之平坦面。樹脂面723係連接於側面722。樹脂面723係接觸於樹脂面713。樹脂面723及樹脂面713係成為樹脂部71與樹脂部72之邊界。
接著，使用圖63~圖69，對於半導體裝置101C之製造方法加以說明。於製造方法之說明所使用之圖中，對於與上述同一之構成，附上相同之符號。
首先，如圖63、圖64所示，準備引線框300。引線框300係包含上述晶片銲墊部11、打線部21、31。接著，將引線框300載置於基台871。引線框300載置於基台871之狀態下，晶片銲墊部11之晶片銲墊面112則碰觸到基台871。
接著，如同圖所示，於晶片銲墊面111，配置半導體晶片41及與半導體晶片43。半導體晶片41係介著接合層501，接合於晶片銲墊面111。同樣地，半導體晶片43係介著接合層503，接合於晶片銲墊面111。
接著，如同圖所示，複數之導線81係各別打線於半導體晶片41與打線部21。同樣地，將導線83、84打線於半導體晶片43等。
接著，如圖65、圖66所示，形成樹脂部71。樹脂部71係如圖65所示，經由使用模具881之塑模成型而形成。如同圖所示，以模具881，按壓引線框300。接著，於模具881內，注入樹脂材料，硬化該樹脂材料。該樹脂材料硬化時，如圖66所示，將模具881，自引線框300等取出。由此，可形成樹脂部71。
形成樹脂部71時，圖65、圖66之下側之模具881之平坦面係擋接於晶片銲墊面112及打線面212。為此，於樹脂部71，形成與晶片銲墊面112及打線面212之任 一者皆為同一面之樹脂面713。另一方面，為使同圖之上側之模具881易於從樹脂部71拔出，同圖之上側模具881係成為逆推拔狀。為此，樹脂部71之側面712係成為如上述之推拔狀。
接著，如圖67所示，翻轉圖66所示之製品。接著，將引線框300載置於基台872。引線框300載置於基台872之狀態下，樹脂部71則碰觸到基台872。
接著，如同圖所示，於晶片銲墊面112，配置半導體晶片42。半導體晶片42係介著接合層502，接合於晶片銲墊面112。接著，如同圖所示，導線82係打線於半導體晶片42與打線部21。同樣地，於晶片銲墊面112，配置散熱片6。散熱片6係介著接合層504，接合於晶片銲墊面112。
接著，如圖68、圖69所示，形成樹脂部72。樹脂部72係如圖68所示，經由使用模具882之塑模成型而形成。如同圖所示，以模具882，按壓引線框300。接著，於模具882內，注入樹脂材料，硬化該樹脂材料。該樹脂材料硬化時，如圖69所示，將模具882，自引線框300等取出。由此，可形成樹脂部72。
形成樹脂部72時，為使圖68、圖69之上側之模具882易於從樹脂部72拔出，圖68、圖69之上側模具882係成為逆推拔狀。為此，樹脂部72之側面722係成為如上述之推拔狀。又，於樹脂部72，形成接觸樹脂面713之樹脂面723。
接著，經由適切切斷引線框300，製造圖56~圖62所示之半導體裝置101C。
接著，對於本實施形態之作用效果加以說明。
如本實施形態時，晶片銲墊面111及晶片銲墊面112係互為朝向相反側。半導體晶片41係配置於晶片銲墊面111、半導體晶片42係配置於晶片銲墊面112。為此，半導體晶片41及半導體晶片42係挾著晶片銲墊部11，配置於相反側。因此，XY平面視之可配置半導體晶片41之位置係受限於半導體晶片42配置之位置。因此，於XY平面視之，可更接近半導體晶片41與半導體晶片42。由此，於XY平面視之，可達成半導體裝置101C之小型化。
於半導體裝置101C中，半導體晶片42係XY平面視之，具有與半導體晶片41重疊之部分。如此構成係XY平面視之，可適於小型化半導體裝置101C。
本實施形態中，配置半導體晶片41之工程，在配置半導體晶片42之工程前進行。為此，如圖63、圖64所示，配置半導體晶片41時，於晶片銲墊面112，未配置半導體晶片42。於晶片銲墊面112未配置半導體晶片42時，在晶片銲墊面112碰觸基台871之狀態下，將晶片銲墊部11固定於基台871。為此，半導體晶片41配置於晶片銲墊部11時，即使於晶片銲墊部11有施力，可不崩解地維持晶片銲墊部11之姿勢。如此之方法時，可將半導體晶片41正確配置於晶片銲墊部11。
本實施形態中，配置半導體晶片42之工程，在形成樹脂部71之工程後進行。為此，如圖67所示，配置半導體晶片42時，半導體晶片41係經由樹脂部71被覆。假使，半導體晶片41未被樹脂部71被覆而露出之時，不可能將半導體晶片41直接碰觸列基台872。但是，本實施形態中，配置半導體晶片42時，在樹脂部71碰觸基台872之狀態下，伴隨樹脂部71，可將晶片銲墊部11固定於基台872。為此，半導體晶片42配置於晶片銲墊部11時，即使於晶片銲墊部11有施力，可不崩解地維持晶片銲墊部11之姿勢。如此之方法時，可將半導體晶片42正確配置於晶片銲墊部11。
以上所述，根據有關本實施形態之方法時，可製造半導體晶片41及半導體晶片42之任一者可正確配置之半導體裝置101C。
有關本實施形態之方法，係於半導體晶片41打線導線81。又，於形成樹脂部71之工程中，將導線81以樹脂部71加以被覆。根據如此構成時，配置半導體晶片42時，導線81係經由樹脂部71被覆。假使，導線81未被樹脂部71被覆而露出之時，不可能將導線81直接碰觸到基台872。是會有產生導線81與半導體晶片41之斷線之疑慮之緣故。但是，本實施形態中，配置半導體晶片42時，在導線81未碰觸基台872，將樹脂部71碰觸基台872之狀態下，伴隨樹脂部71，可將晶片銲墊部11固定於基台872。因此，即使令導線81備於半導體裝置101C ，與上述同樣地，可將半導體晶片42正確配置於晶片銲墊部11。
一般而言，於樹脂部之形成時，會有產生半導體晶片之姿勢崩解，導線斷線等之不妥之情形。本實施形態中，於配置半導體晶片42之工程前，進行形成被覆半導體晶片41之樹脂部71之工程，於配置半導體晶片42之工程後，進行形成被覆半導體晶片42之樹脂部72之工程。即，未一次以封閉樹脂部7被覆半導體裝置101C之半導體晶片之所有。為此，以樹脂部71被覆半導體晶片41時，即使產生上述不妥，於進行配置半導體晶片42之工程前，該不妥之產生會變得明顯。因此，可回避於不妥產生之製品，配置半導體晶片42。即，可未有不妥產生之製品，確實配置半導體晶片42。因此，可抑制浪費之半導體晶片42之產生。
樹脂部之形成時之上述不妥之產生之可能性，係被覆樹脂部之半導體晶片之數愈多，有變得愈大之傾向。半導體裝置101C係具備配置於晶片銲墊面112之散熱片6。散熱片6係有效率將晶片銲墊部11之熱放出到半導體裝置101C之外部之故，XY平面視之尺寸較大之情形為多。為此，於晶片銲墊面112，可配置半導體晶片之空間則被極端限定。因此，可配置於晶片銲墊面112之半導體晶片數係相較於可配置於晶片銲墊面111之半導體晶片數為小之可能性為高。
為此，形成被覆配置較多數之半導體晶片之晶片銲墊 面111的樹脂部71之時，相較於形成被覆配置較少數之半導體晶片之晶片銲墊面112的樹脂部72之時，產生上述不妥之可能性為高。假使，在半導體裝置101C之製造工程之幾近最終階段，上述不妥明顯出現時，進行到最終階段之工程皆會成為浪費。於本實施形態中，係將產生不妥可能性高之形成樹脂部71之工程，進行在產生不妥可能性低之形成樹脂部72之工程之前。由此，即使產生了上述不妥，可在半導體裝置101C之製造工程之早期階段，可明瞭到該不妥之產生。因此，可減少浪費之工程。由此，可適於達成半導體裝置101C之製造之效率化。
又，本實施形態中，導線81及導線82之任一者係打線於打線部21。導線81係打線於打線面211，導線82係打線於穿與打線面211相反側之打線面212。如此構成時，無需於同一面，打線導線81、82之兩者。可小型化打線面211之XY平面所視之尺寸。
<2C實施形態>
使用圖70~圖75，對於有關本發明之變化之發明之2C實施形態，加以說明。以下之說明及參照之圖中，與上述實施形態同一或類似之構成，附上相同之符號，省略其說明。
圖70係有關本實施形態之半導體裝置之剖面圖。圖71係有關本實施形態之半導體裝置之剖面圖。
本實施形態係主要在形成樹脂部71、72之順序為相 反之部分，與1C實施形態不同。由此，半導體裝置102C之構造則不同。以下具體加以說明。
半導體裝置102C係具備複數之電極1、2、3、和半導體晶片41(第2半導體晶片)、和半導體晶片42(第1半導體晶片)、和半導體晶片43(第3半導體晶片)、和接合層501(第2接合層)、和接合層502(第1接合層)、和接合層503(第3接合層)、和接合層504、和散熱片6、和封閉樹脂部7、和導線81(第2導線)、和導線82(第1導線)、和導線83、84。
於半導體裝置102C中，半導體晶片41、42、43、接合層501、502、503、504、散熱片6及導線81、82、83、84之各構成係與半導體裝置101C之構成相同之故，省略說明。
電極1係包含晶片銲墊部11、和引線12(第1引線)。晶片銲墊部11係具有晶片銲墊面111(第2晶片銲墊面)及晶片銲墊面112(第1晶片銲墊面)。本實施形態之電極1之構成係與1C實施形態相同之故，省略說明。又，本實施形態之電極2、3之各構成係與1C實施形態相同之故，省略說明。
封閉樹脂部7係包含樹脂部71(第2樹脂部)、和樹脂部72(第1樹脂部)。本實施形態中，與上述實施形態不同，樹脂部71之樹脂面713(第2樹脂面)係未與晶片銲墊面112成為同一面。另一方面，樹脂部72之樹脂面723(第1樹脂面)係則與晶片銲墊面111成為同 一面者。樹脂部71、72之其他部分，幾乎與1C實施形態相同之故，省略說明。
接著，使用圖72~圖75，對於半導體裝置102C之製造方法加以說明。於製造方法之說明所使用之圖中，對於與上述同一之構成，附上相同之符號。
於本實施形態中，如圖72所示，準備引線框300，載置於基台873。本實施形態中，引線框300載置於基台873之狀態下，晶片銲墊部11之晶片銲墊面111則碰觸到基台873。
接著，如同圖所示，於晶片銲墊面112，配置半導體晶片42。半導體晶片42係介著接合層502，接合於晶片銲墊面112。接著，如同圖所示，導線82係打線於半導體晶片42與打線部21。接著，於晶片銲墊面112，配置散熱片6。散熱片6係介著接合層504，接合於晶片銲墊面112。
接著，如圖73所示，形成樹脂部72。如圖73所示，樹脂部72係使用模具883之塑模成型而形成。
形成樹脂部72時，圖73之下側之模具883之平坦面係擋接於晶片銲墊面111及打線面211。為此，於樹脂部72，形成與晶片銲墊面111及打線面211之任一者皆為同一面之樹脂面723。
接著，如圖74所示，翻轉圖73所示之製品。接著，將引線框300載置於基台874。引線框300載置於基台874之狀態下，樹脂部72則碰觸到基台874。
接著，如同圖所示，與1C實施形態相同地，於晶片銲墊面111，配置半導體晶片41、43。接著，如同圖所示，導線81係打線於半導體晶片41與打線部21。導線83、84亦打線於半導體晶片43等。
接著，如圖75所示，形成樹脂部71。如圖75所示，樹脂部71係使用模具884之塑模成型而形成。於樹脂部71，形成接觸樹脂面723之樹脂面713。
接著，經由適切切斷引線框300，製造圖70等所示之半導體裝置102C。
接著，對於本實施形態之作用效果加以說明。
如本實施形態時，晶片銲墊面111及晶片銲墊面112係互為朝向相反側。半導體晶片41係配置於晶片銲墊面111、半導體晶片42係配置於晶片銲墊面112。為此，半導體晶片41及半導體晶片42係挾著晶片銲墊部11，配置於相反側。由此，藉由1C實施形態所述相同之理由，XY平面視之，可達成半導體裝置102C之小型化。
於半導體裝置102C中，半導體晶片42係XY平面視之，具有與半導體晶片41重疊之部分。如此構成係XY平面視之，可適於小型化半導體裝置102C。
本實施形態中，配置半導體晶片42之工程，在配置半導體晶片41之工程前進行。為此，如圖72所示，配置半導體晶片42時，於晶片銲墊面111，未配置半導體晶片41。如此之方法時，藉由1C實施形態所述之同樣理由，可將半導體晶片42正確配置於晶片銲墊部11。
本實施形態中，配置半導體晶片41之工程，在形成樹脂部72之工程後進行。為此，如圖74所示，配置半導體晶片41時，半導體晶片42係經由樹脂部72被覆。如此之方法時，藉由1C實施形態所述之同樣理由，可將半導體晶片41正確配置於晶片銲墊部11。
以上所述，根據有關本實施形態之方法時，可製造半導體晶片41及半導體晶片42之任一者可正確配置之半導體裝置102C。
有關本實施形態之方法，係於半導體晶片42打線導線82。又，於形成樹脂部72之工程中，將導線82以樹脂部72加以被覆。如此，即使令導線82備於半導體裝置102C，藉由1C實施形態所述之同樣理由，可將半導體晶片41正確配置於晶片銲墊部11。
本實施形態中，於配置半導體晶片41之工程前，進行形成被覆半導體晶片42之樹脂部72之工程，於配置半導體晶片41之工程後，進行形成被覆半導體晶片41之樹脂部71之工程。即，未一次以封閉樹脂部7被覆半導體裝置102C之半導體晶片之所有。為此，以樹脂部72被覆半導體晶片42時，即使產生上述不妥，於進行配置半導體晶片41之工程前，該不妥之產生會變得明顯。因此，可在未有不妥產生之製品，確實配置半導體晶片41。因此，可抑制浪費之半導體晶片41之產生。
又，本實施形態中，導線81及導線82之任一者係打線於打線部21。導線81係打線於打線面211，導線82係 打線於穿與打線面211相反側之打線面212。如此構成時，無需於同一面，打線導線82、81。因此，可於XY平面，小型化打線部21。
本變化發明係非限定於上述之實施形態者。本變化發明之各部之具體構成係可做種種設計，變更自如。例如，半導體裝置101C、102C可不具備散熱片6。另一方面，半導體裝置101C、102C具備散熱片6之時，在上述之時機下，無需一定將散熱片6配置於晶片銲墊部11。即，於樹脂部72設置凹部，於形成樹脂部71及樹脂部72之任一者之後，在設於樹脂部72之凹部，可配置散熱片6。上述實施形態中，例示了半導體裝置為插入安裝型之例，但半導體裝置係可為表面安裝型。然而，做為配置於與散熱片6相同之側之半導體晶片41，除了功率電晶體之外，例如可使用LSI或分立零件。
總結本變化發明，於以下以付記加以列舉記載。
(付記1)
具備：互為朝向相反側之第1晶片銲墊面及第2晶片銲墊面的晶片銲墊部、和配置於上述第1晶片銲墊面之第1半導體晶片、和配置於上述第2晶片銲墊面之第2半導體晶片、和被覆上述第1晶片銲墊面及上述第2晶片銲墊面的封閉樹脂部；上述封閉樹脂部係包含被覆上述第1半導體晶片的第 1樹脂部、和被覆上述第2半導體晶片的第2樹脂部；上述第1樹脂部係具有第1樹脂面，上述第2樹脂部係具有接觸於上述第1樹脂面之第2樹脂面的半導體裝置。
(付記2)
上述第1半導體晶片係於上述晶片銲墊部之厚度方向視之，具有重疊於上述第2半導體晶片之部位的記載於付記1之半導體裝置。
(付記3)
更具備打線於上述第1半導體晶片之第1導線的記載於付記1或2之半導體裝置。
(付記4)
更具備配置於上述晶片銲墊部之散熱片的記載於付記1乃至3之任一者之半導體裝置。
(付記5)
上述散熱片係配置於上述第2晶片銲墊面的記載於付記4之半導體裝置。
(付記6)
上述散熱片係配置於上述第1晶片銲墊面的記載於付記4之半導體裝置。
(付記7)
更具備：與上述散熱片所在之側挾著上述晶片銲墊部，在於相反側，配置於上述晶片銲墊部的第3半導體晶片，上述第3半導體晶片係於上述晶片銲墊部之厚度方向視之，具有重疊於上述散熱片之部位的記載於付記4乃至6之任一者之半導體裝置。
(付記8)
上述第1樹脂面係與上述第2晶片銲墊面之成為同一面的記載於付記1乃至7之任一者之半導體裝置。
(付記9)
上述散熱片係具有被覆於上述封閉樹脂部之部分的記載於付記4乃至7之任一者之半導體裝置。
(付記10)
更具備：打線於上述第2半導體晶片之第2導線、和皆打線有上述第1導線與上述第2導線之打線部的記載於付記3之半導體裝置。
(付記11)
更具備：介入存在於上述第1半導體晶片與上述第1 晶片銲墊面之間的第1接合層、和介入存在於上述第2半導體晶片及上述第2晶片銲墊面之間的第2接合層；上述第1接合層及上述第2接合層係皆由導電性材料所成的記載於付記1乃至10之任一者之半導體裝置。
(付記12)
上述第1樹脂部係具有：朝向與上述第1晶片銲墊面所朝向之方向同一方向的第1主面、和連接於上述第1主面的第1側面；上述第2樹脂部係具有：朝向與上述第2晶片銲墊面所朝向之方向同一方向的第2主面、和連接於上述第2主面的第2側面；上述第1側面係為使與上述第1主面成為鈍角，對於上述第1主面呈傾斜者，上述第2側面係為使與上述第2主面成為鈍角，對於上述第2主面呈傾斜者的記載於付記1乃至11之任一者之半導體裝置。
(付記13)
更具備：連接於上述晶片銲墊部，且從上述封閉樹脂部突出的第1引線、和連接於上述打線部，且從上述封閉樹脂部突出的第2引線的記載於付記1乃至12之任一者之半導體裝置。
(付記14)
具備：準備包含具有互為朝向相反側之第1晶片銲墊面及第2晶片銲墊面的晶片銲墊部的引線框的工程、和配置於上述第1晶片銲墊面之第1半導體晶片的工程、和形成被覆上述第1晶片銲墊面及上述第1半導體晶片之第1樹脂部的工程、和於形成上述第1樹脂部之工程後，於上述第2晶片銲墊面配置第2半導體晶片的工程、和形成被覆上述第2晶片銲墊面及上述第2半導體晶片之第2樹脂部的工程之半導體裝置之製造方法。
(付記15)
配置上述第2半導體晶片之工程中，於上述晶片銲墊部之厚度方向視之，將上述第2半導體晶片，配置於與上述第1半導體晶片重疊之位置的記載於付記14之半導體裝置之製造方法。
(付記16)
更具備：形成上述第1樹脂部之工程前，於上述第1半導體晶片，打線第1導線的工程；於形成上述第1樹脂部之工程中，將上述第1導線以上述第1樹脂部所被覆的記載於付記14或15之半導體裝置之製造方法。
(付記17)
更具備於上述晶片銲墊部配置散熱片之工程的記載於付記14乃至16之任一者之半導體裝置之製造方法。
(付記18)
配置上述散熱片之工程係於形成上述第1樹脂部之工程後進行，於配置上述散熱片之工程中，將上述散熱片配置於上述第2晶片銲墊面的記載於付記17之半導體裝置之製造方法。
(付記19)
配置上述散熱片之工程係於形成上述第1樹脂部之工程前進行，於配置上述散熱片之工程中，將上述散熱片配置於上述第1晶片銲墊面的記載於付記17之半導體裝置之製造方法。
(付記20)
更具備：於上述晶片銲墊面，配置第3半導體晶片的工程、於配置上述散熱片之工程中，將上述散熱片，於上述晶片銲墊部之厚度方向視之，配置於與上述第3半導體晶片重疊之位置的記載於付記17乃至19之任一者之半導體裝置之製造方法。
(付記21)
更具備：將上述第1導線打線於打線部的工程、和形成上述第2樹脂部之工程前，於上述第2半導體晶片及上述打線部，打線第2導線的工程的記載於付記16之半導體裝置之製造方法。
(付記22)
配置上述第1半導體晶片之工程中，介著導電性材料所成第1接合層，將上述第1半導體晶片接合於上述第1晶片銲墊面，配置上述第2半導體晶片之工程中，介著導電性材料所成第2接合層，將上述第2半導體晶片接合於上述第2晶片銲墊面的記載於付記14乃至21之任一者之半導體裝置之製造方法。
<1D實施形態>
使用圖76~圖94，對於有關本發明之變化之發明之1D實施形態，加以說明。
圖76~圖94乃顯示關於本實施形態之半導體裝置之製造方法及關於本實施形態之半導體裝置。參照此等之圖，於以下，對於關於本實施形態之半導體裝置之製造方法及半導體裝置，加以說明。
首先，如圖76~圖78所示，準備引線框210。引線框210係相當於本變化發明之第1引線框。引線框210係具有框架211、複數之主銲墊231、補助銲墊242、複數 之主引線251、253、複數之補助引線262、264及複數之支持引線271。框架211係相當於本變化發明之第1框架，主銲墊231係相當於本變化發明之第1主銲墊，補助銲墊242係相當於本變化發明之第2補助銲墊，主引線251、253係相當於本變化發明之第1主引線、補助引線262、264係相當於本變化發明之第2補助引線。支持引線271係相當於本變化發明之第1支持引線。引線框210係對於由Cu或Cu合金等之金屬所成板，一齊施以打穿加工與彎曲加工而形成。
框架211係為了一體連接引線框210之各要素，於本實施形態中，為矩形環狀。主銲墊231係為搭載後述之控制元件310之部位，例如成為矩形狀。補助銲墊242係為搭載後述之驅動元件420之部位，例如成為矩形狀。如圖77及圖78所示，主銲墊231及補助銲墊242係於z方向，對於框架211而言在於偏移之位置。然而，圖76斜線部位係對於框架211而言，於z方向，顯示在偏移之位置者。如圖76所示，主銲墊231與補助銲墊242係於x方向及y方向之任一者，皆相互隔離。
複數之主引線251係從框架211朝向主銲墊231之附近，向y方向延伸之帶狀部位。複數之主引線253係從框架211朝向主銲墊231之附近，向x方向延伸，使該前端朝向y方向彎曲之帶狀部位。複數之補助引線262係從框架211朝向補助銲墊242之附近，向y方向延伸，更且該一部分係使前端朝向x方向之帶狀部位。複數之補助引線 264係從框架211朝向補助銲墊242之附近，向x方向延伸，使該前端朝向y方向彎曲之帶狀部位。各支持引線271係連結框架211與主銲墊231。各支持引線271係x方向尺寸具有從部分為大之部位。
主引線253之前端部分、補助引線264之前端部分及支持引線271中，x方向尺寸部分為大之部分中，塗佈焊錫280。焊錫280係為接合引線框210與後述引線框220而使用者。焊錫280之塗佈係只要在引線框210、220之接合工程之前時，在任何時間點進行皆可。
接著，如圖79~圖81所示，準備引線框220。引線框220係相當於本變化發明之第2引線框。引線框220係具有框架221、主銲墊232、補助銲墊241、複數之主引線252、254、複數之補助引線261、263及支持引線272。框架221係相當於本變化發明之第2框架，主銲墊232係相當於本變化發明之第2主銲墊，補助銲墊241係相當於本變化發明之第1補助銲墊，主引線252、254係相當於本變化發明之第2主引線、補助引線261、263係相當於本變化發明之第1補助引線。引線框220係對於由Cu或Cu合金等之金屬所成板，一齊施以打穿加工與彎曲加工而形成。
框架221係為了一體連接引線框220之各要素，於本實施形態中，為矩形環狀。主銲墊232係為搭載後述之控制元件320之部位，例如成為矩形狀，成為可搭載3個控制元件320之尺寸。補助銲墊241係為搭載後述之驅動元 件410之部位，例如成為矩形狀。如圖80及圖81所示，主銲墊232及補助銲墊241係於Z方向，對於框架221而言在於偏移之位置。然而，圖79斜線部位係對於框架221而言，於z方向，顯示在偏移之位置者。如圖79所示，主銲墊232與補助銲墊241係於x方向及y方向之任一者，皆相互隔離。
複數之主引線252係具有從框架221朝向主銲墊232之附近，向y方向延伸之部分，和緊接於此，向x方向延伸之部分，和緊接於此，再向y方向延伸之部分的彎曲帶狀部位。在圖中右方之2個之主引線252係向靠近前端之y方向延伸之部分、和向中間之x方向延伸之部分，與主銲墊232及補助銲墊241同樣地，對於框架221而言，於z方向偏移。複數之主引線254係從框架221朝向主銲墊232之附近，向x方向延伸，使該前端朝向y方向彎曲之帶狀部位。複數之補助引線261係從框架221朝向補助銲墊241之附近，向y方向延伸，更且該一部分係使前端朝向x方向之帶狀部位。複數之補助引線263係從框架221朝向補助銲墊241之附近，向x方向延伸，使該靠前端之部分朝向y方向彎曲之帶狀部位。支持引線272係連結框架221與主銲墊232。
接著，如圖82~圖84所示，於引線框210之3個之主銲墊231，接合散熱板510。散熱板510係相當於本變化發明之第1散熱板，例如由Cu所成。本實施形態中，散熱板510係該厚度較引線框210為厚，平面所視尺寸較 合計3個之主銲墊231之大小明顯為大之矩形狀。散熱板510與主銲墊231之接合係使用絕緣接合材511加以進行。絕緣接合材511係例如具備由聚醯亞胺樹脂所成基板的黏著薄片。
接著，如圖85~圖87所示，於引線框220之主銲墊232，接合散熱板520。散熱板520係相當於本變化發明之第2散熱板，例如由Cu所成。本實施形態中，散熱板520係該厚度較引線框220為厚，平面所視尺寸較主銲墊232明顯為大之矩形狀。散熱板520與主銲墊232之接合係使用絕緣接合材521加以進行。絕緣接合材521係例如具備由聚醯亞胺樹脂所成基材的黏著薄片。
接著，如圖88所示，於引線框210，搭載3個之控制元件310與驅動元件420。控制元件310係例功率MOSFET或IGBT。驅動元件420係為驅動控制後述之控制元件320者。各控制元件310係搭載於各主銲墊231。驅動元件420係搭載於補助銲墊242。控制元件310及驅動元件420之搭載係例如於絕緣性樹脂使用混入為提高熱傳導率之Ag粒子的絕緣性糊而進行。然而，對應控制元件310或驅動元件420之樣式，使用導電性糊加以搭載亦可。接著，將各控制元件310與主引線251經由導線711加以連接，將各控制元件310與主引線253經由導線712加以連接。又，將驅動元件420與補助引線262經由導線741加以連接，將驅動元件420與補助引線264經由導線742加以連接。
接著，如圖89所示，於引線框220，搭載3個之控制元件320與驅動元件410。控制元件320係例功率MOSFET或IGBT。驅動元件410係為驅動控制控制元件310者。3個控制元件320係搭載於主銲墊232。驅動元件410係搭載於補助銲墊241。控制元件320及驅動元件410之搭載係例如於絕緣性樹脂使用混入為提高熱傳導率之Ag粒子的絕緣性糊而進行。然而，對應控制元件320或驅動元件410之樣式，使用導電性糊加以搭載亦可。接著，將各控制元件320與主引線252經由導線721加以連接，將各控制元件320與主引線254經由導線722加以連接。又，將驅動元件410與補助引線261經由導線731加以連接，將驅動元件410與補助引線263經由導線732加以連接。
接著，如圖90所示，接合引線框210與引線框220。於此接合中，使引線框210與引線框220中之同圖中所顯現之側之彼此呈對面之狀態下，例如插入迴焊爐。由此，經由塗佈於主引線253之焊錫280，接合主引線253與補助引線263。又，經由塗佈於補助引線264之焊錫280，接合補助引線264與主引線254。又，經由塗佈於支持引線271之焊錫280，接合支持引線271與主引線252。結果，如圖91所示，終止引線框210與引線框220之接合。於同圖中，為了理解上之方便，於引線框220附上陰影。
如圖91所示，接合引線框210與引線框220時，搭 載於主銲墊231之複數之控制元件310與搭載於主銲墊232之複數之控制元件320，在x方向，成為鄰接之位置關係。又，搭載於補助銲墊241之驅動元件410與搭載於補助銲墊242之驅動元件420，在x方向，則相鄰接。又，驅動元件410係對於複數之控制元件310而言，於y方向相鄰接，驅動元件420係對於複數之控制元件320而言，於y方向相鄰接。
控制元件310與驅動元件410係介著導線712、主引線253、焊錫280、補助引線263及導線732加以導通。控制元件320與驅動元件420係介著導線722、主引線254、焊錫280、補助引線264及導線742加以導通。又，控制元件320係介著導線721、主引線252、焊錫280，導通於支持引線271。尤其，3個主引線252中，在於圖中上方(左方)之2個主引線252係對於支持引線271而言，經由具有向z方向偏移之部分，成為跨過不與各別導通之支持引線271之狀態。散熱板510、520係平面視之，成為重疊於複數之控制元件310與複數之控制元件320之尺寸及配置。
接著，於圖91中，以假想線所示，例如經由模具成型，形成封閉樹脂600。封閉樹脂600係例如使用環氧樹脂材料而形成。然後，除去框架211及框架221地，經由切斷引線框210及引線框220，得圖92~圖94所示半導體裝置101D。
於半導體裝置101D中，於前述之製造方法中，經由 除去框架211、221結果所殘留的主銲墊231、232、補助銲墊241、242、主引線251、252、253、254、補助引線261、262、263、264、支持引線271、272，構成導通支持體200。導通支持體200係支持控制元件310、320及驅動元件410、420的同時，達成導通安裝半導體裝置101D之例如電路基板(圖示省略)與控制元件310、320及驅動元件410、420之功能。
如圖93所示，控制元件310與驅動控制此之驅動元件410係於z方向中，配置於互為相反之側。此位置關係對於控制元件320與驅動元件420之位置關係亦為相同。又，如圖94所示，控制元件310與控制元件320係於z方向中，配置於互為相反之側。然後，散熱板510與散熱板520係於z方向中，於互為相反之側，從封閉樹脂600露出。
接著，對於半導體裝置101D及該製造方法之作用，加以說明。
根據本實施形態時，散熱板510與散熱板520係於z方向中，於互為相反之側，從封閉樹脂600露出之故，互相不會干擾。為此，散熱板510與散熱板520在平面視之雖然互為重合程度之尺寸，仍可避免半導體裝置101D之平面所視尺寸不當變大之問題。又，經由大型化散熱板510、520，可提高半導體裝置101D之散熱性能。
例如控制元件310與驅動元件410係成為3維隔離之配置，相互導通之導通路徑係成為較複雜之形狀。但是， 該路徑不僅是導線712、732，亦由主引線253及補助引線263所構成。又，主引線253與補助引線263係於z方向，導通配置於不同位置之控制元件310與驅動元件410之導通路徑中，亦構成於z方向連絡之部分。因此，與經由3維較複雜之導通路徑，導通控制元件310與驅動元件410下，將此導通路徑僅經由例如導線加以構成之情形比較，可達成低阻抗化。
經由成為一部分之主引線252跨過一部分之支持引線271之構成，可達成控制元件320與主引線252或支持引線271中從封閉樹脂600露出之部分間之導通路徑之低阻抗化。將此導通路徑，例如僅經由導線構成之時，會有阻抗值增大，或複數之導線間之干擾的問題，但半導體裝置101D之時，可避免如此之不妥。
經由焊錫280接合引線框210與引線框220，於形成封閉樹脂600時，引線框210與引線框220成為一體之構造物。為此，可不過度支持引線框210與引線框220之各部，適切進行為形成封閉樹脂600之模具成型。
關於本變化發明之半導體裝置及半導體裝置之製造方法係非限定於上述之實施形態者。關於本變化發明之半導體裝置及半導體裝置之製造方法之具體構成係可做種種設計，變更自如。
總結本變化發明，於以下以付記加以列舉記載。
(付記1)
具備：經由控制輸入電流或輸入電壓，生成輸出電流或輸出電壓的複數之控制元件、和驅動控制上述控制元件的複數之驅動元件、和支持上述複數之控制元件及上述複數之驅動元件，且具有與此等導通之部分的導通支持體、和被覆上述複數之控制元件及上述複數之驅動元件和上述導通支持體之一部分的封閉樹脂之半導體裝置中，上述複數之控制元件係包含1以上之第1控制元件與1以上之第2控制元件、上述複數之驅動元件係包含驅動控制上述第1控制元件的第1驅動元件與驅動控制上述第2控制元件的第2驅動元件；具備具有從上述封閉樹脂，在第1方向互為相反側露出之部分的第1及第2散熱板；上述導通支持體係具有接合於上述第1散熱板，且與接合上述第1控制元件之第1主銲墊，和接合於上述第2散熱板，且接合上述第2控制元件之第2主銲墊為特徵之半導體裝置。
(付記2)
上述第1及第2散熱板係於上述第1方向視之，互為重疊的記載於付記1之半導體裝置。
(付記3)
上述第1主銲墊與上述第1散熱板係介著絕緣接合材加以接合的記載於付記1或2之半導體裝置。
(付記4)
上述第2主銲墊與上述第2散熱板係介著絕緣接合材加以接合的記載於付記1乃至3之任一者之半導體裝置。
(付記5)
上述第1及第2控制元件係對於上述第1方向而言為直角之第2方向中，隔離配置的記載於付記1乃至4之任一者之半導體裝置。
(付記6)
上述第1及第2驅動元件係於上述第2方向，隔離配置且對於上述第1及第2方向之任一者皆為直角之第3方向中，對於上述第1及第2控制元件而言，隔離配置的記載於付記5之半導體裝置。
(付記7)
於上述第1方向，上述第1驅動元件係配置於靠上述第2散熱板，上述第2驅動元件係配置於靠上述第1散熱板的記載於付記6之半導體裝置。
(付記8)
上述導通支持體係具有接合上述第1驅動元件之第1補助銲墊，和接合上述第2驅動元件之第2補助銲墊的記載於付記7之半導體裝置。
(付記9)
上述導通支持體係具有導線接合於上述第1控制元件之複數之第1主引線、導線接合於上述第2控制元件之複數之第2主引線、導線接合於上述第1驅動元件之複數之第1補助引線、導線接合於上述第2驅動元件之複數之第2補助引線的記載於付記1乃至8之任一者之半導體裝置。
(付記10)
上述複數之第1主引線之任一者與上述複數之上述第1補助引線之任一者係在上述第1方向之上述第1主銲墊及上述第1補助銲墊間，相互接合的記載於付記9之半導體裝置。
(付記11)
上述第1主銲墊與上述第1補助引線係經由焊錫加以接合的記載於付記10之半導體裝置。
(付記12)
上述複數之第2主引線之任一者與上述複數之上述第 2補助引線之任一者係在上述第1方向之上述第2主銲墊及第2補助銲墊間，相互接合的記載於付記9乃至11之任一者之半導體裝置。
(付記13)
上述第2主銲墊與上述第2補助引線係經由焊錫加以接合的記載於付記12之半導體裝置。
(付記14)
上述導通支持體係具有連接於上述第1主銲墊之第1支持引線，上述第1支持引線與上述複數之第2主引線之任一者係於上述第1方向之上述第1及第2主銲墊間，相互接合的記載於付記9乃至13之任一者之半導體裝置。
(付記15)
上述第1支持引線與上述第2主引線係經由焊錫加以接合的記載於付記14之半導體裝置。
(付記16)
具備：準備具有第1主銲墊、第2補助銲墊、複數之第1主引線、複數之第2補助引線及支持此等之第1框架的同時，對於上述第1框架，上述第1主銲墊及上述第2補助銲墊配置於厚度方向中向相同側偏移之位置的第1引 線框、和具有第2主銲墊、第1補助銲墊、複數之第2主引線、複數之第1補助引線及支持此等之第2框架的同時，對於上述第2框架，上述第2主銲墊及上述第1補助銲墊配置於厚度方向中向相同側偏移之位置的第2引線框的工程、和於上述第1主銲墊搭載第1控制元件，於上述第2補助銲墊搭載第2驅動元件的工程、和於上述第2主銲墊搭載經由上述第2驅動元件驅動控制之第2控制元件，於上述第1補助銲墊搭載驅動控制上述第1控制元件之第1驅動元件的工程、和導線接合上述第1控制元件與上述複數之第1主引線之任一者的工程、和導線接合上述第2控制元件與上述複數之第2主引線之任一者的工程、和將上述第1及第2引線框，將相互之厚度方向一致於第1方向，且上述第1主銲墊及上述第2補助銲墊與上述第2主銲墊及上述第1補助銲墊，於上述第1方向互為位於相反側之姿態下，相互接合的工程、被覆上述第1及第2控制元件、上述第1及第2驅動元件、上述第1及第2引線框之一部分，形成封閉樹脂的工程、為特徵之半導體裝置之製造方法。
(付記17)
具備：於接合上述第1及第2引線框之工程前，於上述第1主銲墊接合第1散熱板的工程、和於上述第2主銲墊接合第2散熱板的3工程；於形成上述封閉樹脂之工程中，將上述第1及第2之散熱板之一部分，從上述封閉樹脂露出的記載於付記16之半導體裝置之製造方法。
(付記18)
於接合上述第1及第2引線框之工程中，上述第1及第2主銲墊係對於上述第1方向而言為直角之第2方向中，隔離配置的記載於付記16或17之半導體裝置之製造方法。
(付記19)
接合上述第1及第2引線框之工程中，上述第1及第2補助銲墊係於上述第2方向，隔離配置且對於上述第1及第2方向之任一者皆為直角之第3方向中，對於上述第1及第2主銲墊而言，隔離配置的記載於付記18之半導體裝置之製造方法。
(付記20)
接合上述第1及第2引線框之工程中，上述複數之第1主引線之任一者和上述複數之上述第1補助銲墊之任一者係於上述第1方向之上述第1主銲墊與上述第1補助銲 墊間，相互焊錫接合的記載於付記16乃至19之任一項之半導體裝置之製造方法。
(付記21)
接合上述第1及第2引線框之工程中，上述複數之第2主引線之任一者和上述複數之上述第2補助引線之任一者係於上述第1方向之上述第2主銲墊與上述第2補助銲墊間，相互焊錫接合的記載於付記16乃至20之任一項之半導體裝置之製造方法。
(付記22)
上述第1引線框係具有連接於上述第1主銲墊之第1支持引線，接合上述第1及第2引線框之工程中，上述第1支持引線與上述複數之第2主銲墊之任一者係於上述第1方向之上述第1及第2主銲墊間，相互焊錫接合的記載於付記16乃至21之任一項之半導體裝置之製造方法。
<1E實施形態>
圖96~圖100係，顯示根據有關本發明之變化之發明之1E實施形態之半導體裝置。本實施形態之半導體裝置101E係具備封閉樹脂10、引線25、26、27、28、和半導體元件35、36、37、和IC晶片38、和固定構件45、46、47、48、和4條導線50、和間隔件6A、6B、和金屬 構件70。半導體裝置101E係例如進行電力控制之功率模組，安裝於電子機器使用。以後說明所使用之x、y，z方向係相互正交之方向。z方向係成為後述之晶片銲墊255、265、285之厚度方向。又，令z方向之圖98中上側為表側，圖98中下側為背側。
封閉樹脂10係向y方向延長而形成。封閉樹脂10係完全被覆半導體元件35、36、37、IC晶片38及4條導線50加以保護。封閉樹脂10係將引線25、26、27之一部分從x方向之圖97中左方露出地，被覆引線25、26、27，將引線28之一部分從x方向之圖97中右方露出地，被覆引線28。封閉樹脂10係露出間隔件6A、6B之背面地，被覆間隔件6A、6B之側面。封閉樹脂10係將金屬構件70之背面70a從背面10a露出，被覆金屬構件70。封閉樹脂10係例如黑色之環氧樹脂，內部構造無法從外部看見，圖97中，為了說明，顯示封閉樹脂10之內部構造。
引線25、26、27、28係例如為銅製，相互隔離。此等之引線25、26、27、28係例如將厚0.2mm程度之銅板，經由精密加壓所成之打穿或蝕刻，形成成為期望圖案而製造者。
引線25係如圖97及圖98所示，具備晶片銲墊255及端子256。晶片銲墊255係形成呈z方向所視矩形之板狀，配置於封閉樹脂10內。於晶片銲墊部255之表面，設置半導體元件35。如圖97所示，半導體元件35係於z 方向視之，設於晶片銲墊255之中央。半導體元件35係經由固定構件45，固定於晶片銲墊255。端子256係向封閉樹脂10之x方向之圖97中左方突出，使用於與外部之配線圖案的連接。本實施形態中，端子256之前端部較封閉樹脂10之背面10a更位於z方向之圖98中下方。
引線26係如圖97所示，具備晶片銲墊265及端子266。晶片銲墊265係形成呈z方向所視長矩形之板狀，如圖97所示，從晶片銲墊255向y方向隔離地，配置於封閉樹脂10內。晶片銲墊265係向y方向延長而形成，於晶片銲墊265之表面，半導體元件36、37則向y方向隔著一定間隔而隔離設置。半導體元件36係經由固定構件46，固定於晶片銲墊265，半導體元件37係經由固定構件47，固定於晶片銲墊265。端子266係向封閉樹脂10之x方向之圖97中左方突出，使用於與外部之配線圖案的連接。本實施形態中，端子266之前端部較封閉樹脂10之背面10a更位於z方向之圖98中下方。
如圖98所示，封閉樹脂10係露出晶片銲墊255、265之背面地，被覆晶片銲墊255、265。
引線27係如圖97所示，具備打線銲墊275及端子276。打線銲墊275係如圖98所示，較晶片銲墊255更位於z方向圖中上方。於此打線銲墊275，連接導線50。連接於打線銲墊275之導線50之另一端，係連接於半導體元件37。端子276係向封閉樹脂10之x方向之圖97中左方突出，使用於與外部之配線圖案的連接。本實施形態 中，端子276之前端部較封閉樹脂10之背面10a更位於z方向之圖98中下方。
引線28係如圖97所示，具備IC晶片用晶片銲墊285及3條之端子286。IC用晶片銲墊285係如圖98所示，較晶片銲墊255更位於z方向圖中上方，該表面中，設置IC晶片38。IC晶片38係經由固定構件48，固定於IC晶片用晶片銲墊285。3條之端子286係各別向封閉樹脂10之x方向之圖97中右方突出，使用於與外部之配線圖案的連接。如圖97所示，3條端子286係從IC晶片用晶片銲墊285延伸而出。本實施形態中，端子286之前端部較封閉樹脂10之背面10a更位於z方向之圖98中下方。
半導體元件35、36、37係例如IGBT或FW二極體等之功率晶片。半導體元件35、36係於z方向之表面與背面，各別設置電極。半導體元件37係於z方向之表面，設置1對之電極。固定構件45、46、47係例如硬化銀糊者。設於半導體元件35之背面之電極係介著固定構件45，導通晶片銲墊255。設於半導體元件36之背面之電極係介著固定構件46，導通晶片銲墊265。然而，半導體元件37之背面未設置電極，半導體元件37係不與晶片銲墊265導通。
IC晶片38係例如邏輯晶片，控制半導體元件35、36、37。於IC晶片38之表面側，設置3個電極，此等電極係介著導線50，與設於半導體元件35、36、37之表面的 電極連接。又，於IC晶片38之背面側，設置未圖示之電極。固定構件48係例如硬化銀糊者。設於IC晶片38之背面之電極係介著固定構件48，導通IC晶片用晶片銲墊285。
間隔件6A、6B係各別具備板構件610及多數之黏著構件620。於板構件610，形成z方向所視圓形之多數之貫通孔611。各黏著構件620係填充各貫通孔611。為此，於x方向視之，板構件610與黏著構件620為重疊。又，各黏著構件620之形狀係與各貫通孔611相同，為z方向視之的圓形。
板構件610係較封閉樹脂10為硬，且由熱傳導率高之材質所成。具體而言，板構件610係氮化矽、氮化硼、氮化鋁等之絕緣性陶瓷製，z方向之厚度為0.2~2mm。各貫通孔611之直徑係0.2mm程度。黏著構件620係例如環氧樹脂。
間隔件6A係表面接觸於晶片銲墊255之背面而配置。具體而言，間隔件6A之板構件610之表面係擋接於晶片銲墊255之背面，黏著構件620之表面係黏著於晶片銲墊255之背面，於圖99，顯示間隔件6A之擴大圖。然而，於圖99中，為了說明，將半導體元件35之輪廓以二點虛線顯示，將晶片銲墊255之輪廓以一點虛線顯示。如圖97及圖99所示，間隔件6A係於z方向視之，成為較晶片銲墊255略大之矩形狀，z方向視之，與晶片銲墊255整體重疊地加以配置。間隔件6A之貫通孔611及黏著構 件620係z方向視之，不與半導體元件35重疊地，沿包圍半導體元件35之矩形框而配置。
間隔件6B係表面接觸於晶片銲墊265之背面而配置。具體而言，間隔件6B之板構件610之表面係擋接於晶片銲墊265之背面，黏著構件620之表面係黏著於晶片銲墊265之背面，於圖100，顯示間隔件6B之擴大圖。然而，於圖100中，為了說明，將半導體元件36、37之輪廓以二點虛線顯示，將晶片銲墊265之輪廓以一點虛線顯示。如圖97及圖100所示，間隔件6B係於z方向視之，成為較晶片銲墊265略大之矩形狀，z方向視之，與晶片銲墊265整體重疊地加以配置。間隔件6B之貫通孔611及黏著構件620係z方向視之，不與半導體元件36、37重疊地，沿包圍半導體元件36、37之矩形框而配置。
金屬構件70係為提升半導體裝置101E之散熱性能而設者，例如為z方向所視矩形狀之鋁製板。如圖97所示，z方向視之，較間隔件6A、6B為大，且設於與間隔件6A、6B重疊之位置。本實施形態中，金屬構件70之x方向之長度係較間隔件6A、6B之x方向之長度為長，金屬構件70之y方向之長度係較間隔件6A、6B之y方向之長度為長。更且，如圖98所示，金屬構件70之表面係與間隔件6A、6B之背面接觸。具體而言，板構件610之背面則擋接於金屬構件70之表面，黏著構件620之背面係黏著於金屬構件70之表面，金屬構件70之背面70a係在封閉樹脂10之背面10a與z方向，為相同位置。金屬構 件70係較間隔件6A、6B為厚地形成者為佳。具體而言，金屬構件70之厚度為0.1mm。
接著，對於半導體裝置101E之製造方法之一例，參照圖101~107說明如下。
半導體裝置101E之製造中，首先，進行由銅板形成引線25、26、27、28之工程。此工程係經由精密加壓所進行之打穿或蝕刻，形成期望圖案而進行。由此工程，如圖101所示，形成晶片銲墊255、265、打線銲墊275、IC晶片用晶片銲墊285及端子256、266、276、286。然而，為順利進行以後之工程，在此時點，端子256、266、276、286係如圖96所示，未成為彎曲之狀態。彎折端子256、266、276、286之工程，係將半導體裝置101E安裝於基板之前進行即可。
接著，進行於晶片銲墊255之表面，設置半導體元件35之工程。此工程係如圖102所示，於晶片銲墊255之表面，塗佈銀糊45A，於其上載置半導體元件35而進行者。硬化銀糊45A者成為固定構件45。本實施形態中，晶片銲墊255及端子256係同一引線25之一部分。如上所述，半導體元件35之電極之一係設於背面。由此工程，半導體元件35係介著晶片銲墊255及固定構件45，導通端子256。
接著，進行於晶片銲墊265之表面，設置半導體元件36、37之工程。此工程係於晶片銲墊265之表面，塗佈銀糊，於其上載置半導體元件36、37而進行者。硬化塗 佈於晶片銲墊265之表面之銀糊者為固定構件46、47。然而，圖97所示例中，固定構件46、47為分離者，固定構件46、47亦可成為一體者。本實施形態中，晶片銲墊265及端子266係同一引線26之一部分。如上所述，半導體元件36之電極之一係設於背面。由此工程，半導體元件36係介著晶片銲墊265及固定構件42，導通端子266。
接著，進行於IC晶片用晶片銲墊285之表面，設置IC晶片38之工程。此工程係於IC晶片用晶片銲墊285之表面，塗佈銀糊，於其上載置IC晶片38而進行者。硬化塗佈於IC晶片用晶片銲墊285之表面之銀糊者為固定構件48。
然而，設置半導體元件35、36、37之工程及設置IC晶片38之工程係無需如上述順序進行，同時進行亦無妨。
接著，進行形成導線50之工程。此工程係例如可使用市售之打線工具之進行。於圖103中，顯示形成導線50後之狀態。如圖103所示，於設在半導體元件37之表面的電極與打線銲墊275間，形成導線50。本實施形態中，晶片銲墊275及端子276係同一引線27之一部分。由此工程，半導體元件37係介著導線50及打線銲墊275，導通端子276。又，由此工程，半導體元件35、36、37係介著導線50，與IC晶片38導通。
接著，進行製造間隔件6A、6B之工程。於圖104， 簡略顯示間隔件6A之製造過程。如圖104所示，要製造間隔件6A時，進行於板構件610形成貫通孔611之工程。更且，進行於貫通孔611，設置環氧樹脂62A之工程。此工程係例如經由將液狀化之環氧樹脂62A流入貫通孔611加以進行。更且，半硬化環氧樹脂62A。具體而言，經由加熱1~2小時程度80℃之加熱，環氧樹脂62A留置於貫通孔611內之程度加以半硬化。之後，進行研磨間隔件6A之表背面，除去從環氧樹脂62A之貫通孔611溢出之部分的工程。經由除去半硬化之環氧樹脂62A之不要部分，形成黏著構件620，製造間隔件6A。製造間隔件6B之工程，幾乎相同於製造間隔件6A加以進行之故，省略說明。
接著，進行將間隔件6A、6B設置於金屬構件70之工程。於圖105，顯示於金屬構件70，設置間隔件6A、6B之狀態。此工程中，黏著構件620則黏著於金屬構件70之表面。
接著，進行將間隔件6A安裝於晶片銲墊255，將間隔件6B安裝於晶片銲墊265之工程。此工程中，例如於每一金屬構件70,將間隔件6A、6B，按壓觸碰於晶片銲墊255、265。如圖106所示，於z方向施加壓力，間隔件6A之黏著構件620係接觸於晶片銲墊255之背面，間隔件6B之黏著構件620係接觸於晶片銲墊265之背面。之後，經由8小時程度160℃之加熱，黏著構件620則完全硬化。由此工程，於晶片銲墊255、265之背面，介著 黏著構件620，板構件610則被固定。同時，於金屬構件70之表面，介著黏著構件620，固定板構件610之背面。
接著，進行形成封閉樹脂10之工程。此工程係例如經由轉移成形法加以進行。於圖107，顯示於為形成封閉樹脂10之模具150，設置引線25、26、27、28之狀態。於模具150，流入液化之環氧樹脂加以硬化，形成封閉樹脂10。如圖107所示，金屬構件70之背面70a係接觸於模具150之內面。為此，使用於模具150形成之封閉樹脂10之背面10a與金屬構件70之背面70a係成為同一面。
接著，對於半導體裝置101E之作用加以說明。
半導體裝置101E中，半導體元件35係導通引線25、28，引線26、27係不導通地加以構成。半導體元件36係與引線26、28導通，不與引線25、27導通地加以構成。半導體元件37係與引線27、28導通，不與引線25、26導通地加以構成。引線25、26非意圖而導通之時，半導體元件35、36則不能正常工作。上述構成中，z方向視之，與晶片銲墊255、265重疊而設置金屬構件70之故，透過金屬構件70，會有使引線25、26導通之疑慮。本實施形態中，於晶片銲墊255、265與金屬構件70間，經由設置間隔件6A、6B，防止引線25、26之導通。
半導體裝置101E之間隔件6A、6B之大部分被板構件610所佔據。板構件610係陶瓷製，較環氧樹脂所成封閉樹脂10及黏著構件620為硬。又，與以往說明之樹脂薄片94比較，板構件610係變得更硬。為此，於上述製 造方法中，對於間隔件6A、6B而言，於z方向施加壓力時，難以產生間隔件6A、6B變形之情形。此係在絕緣晶片銲墊255、265與金屬構件70之間，為較佳。因此，半導體裝置101E係易確保晶片銲墊255、265與金屬構件70之間之絕緣性，可達成可靠性之提升。
半導體元件35、36、37係於驅動時會發熱。此熱會傳達到晶片銲墊255、265。本實施形態中，於晶片銲墊255、265之背面，擋接有陶瓷所成板構件610之表面。陶瓷係相較於環氧樹脂，熱傳導性為高之故，傳達到晶片銲墊255、265之熱係非封閉樹脂10，而是主要傳達到板構件610。更且，板構件610之背面係擋接於金屬構件70。傳達到板構件610之熱係主要傳達到熱傳導率更高之金屬構件70。
於圖108中，顯示半導體裝置101E之使用形態之一例。示於圖108之例中，半導體裝置101E係安裝於基板B上。於基板B上，設置未圖示之配線圖案。端子256、266、276、286係例如經由焊錫85，連接於前述配線圖案。更且，於金屬構件70之背面70a與基板B之表面間，設有焊錫86。經由此焊錫86，半導體裝置101E強加固定於基板B。於如此使用形態中，傳達到金屬構件70之熱係更傳達到焊錫86之故，可期待有更高之散熱效果。
更且，根據本實施形態時，如圖97所示，z方向視之，黏著構件620係包圍半導體元件35、36、37而設置。根據如此配置時，z方向視，於與半導體元件35、36、 37重疊之領域，不存在黏著構件62。即，於間隔件6A、6B之z方向視之，與半導體元件35、36、37重疊之領域，所有則被陶瓷所佔據。此係將半導體元件35、36、37所發之熱透過間隔件6A、6B，傳達到金屬構件70上，而成為較佳之構成。
經由上述理由，貫通孔611係z方向視之，設於不與半導體元件35重疊之位置為佳。另一方面，防止晶片銲墊255與晶片銲墊265導通，且達成半導體裝置101E之小型化之下，需將晶片銲墊255、265之z方向視之的面積變小。更且，亦要求間隔件6A、6B、晶片銲墊255、265及金屬構件70之黏著強度之故，黏著構件620需有一定之量。為了滿足此等條件，藉由有限之面積內，要求配置多數之貫通孔611。由此觀點視之，貫通孔611之z方向所視形狀為圓形者為佳。
陶瓷製之板構件610係較環氧樹脂熱傳導性雖優異，但較金屬構件70為劣。為達成散熱性能之提升，在保持晶片銲墊255、265與金屬構件70之絕緣下，使間隔件6A、6B更薄，z方向所視面積更小者為佳。為此，間隔件6A、6B係具有滿足要求之耐電壓之最低限度之厚度，且z方向視之，與晶片銲墊255、265幾乎重疊之大小者為更佳。相反地，為提高散熱性，金屬構件70則愈大愈好。因此，半導體裝置101E中，金屬構件70較間隔件6A、6B，在z方向為厚，且z方向視之，面積更大地加以形成。
本實施形態中，於板構件610，設置貫通孔611，於該內側填充黏著構件620。根據此構成時，貫通孔611之內周面與黏著構件620則會接觸。此係在提升板構件610與黏著構件620之黏著強度上為較佳之構成。
做為黏著構件620，除了環氧樹脂之外，可使用酚樹脂或丙烯酸樹脂。又，做為黏著構件620，可使用含填料之環氧樹脂、酚樹脂或丙烯酸樹脂。填料係選自氧化矽、氧化鋁、氮化鋁、氮化矽及氮化硼之1個或複數之材料所成。
於圖109，顯示間隔件6A之其他之例。圖99所示間隔件6A中，貫通孔611係z方向所視為圓形者，但圖109所示之例中，各貫通孔612係z方向所視為正六角形者。又，圖109所示之例中，於半導體元件35之y方向之兩側，各2列配置貫通孔612之列。於半導體元件35之x方向之兩側，配置較圖99所示例為多之貫通孔612。經由使貫通孔612之形狀成為z方向所視圓形或正六角形，於一定面積內可配置更多數之貫通孔612。然而，圖109所示之配置例，係可使用圖99所示之圓形之貫通孔611。
圖110~圖122係顯示本變化發明之其他之實施形態。然而，於此等圖中，與上述實施形態同一或類似之要素，則附上與上述實施形態相同之符號。
<2E實施形態>
圖110係顯示根據本變化發明之2E實施形態之半導體裝置。圖110所示半導體裝置102E中，於封閉樹脂10，設置在z方向表面方向凹陷之凹部110及凹部120，間隔件6A則嵌入於凹部120，金屬構件70則嵌入於凹部110。又，雖未顯示於圖110，間隔件6B亦嵌入於設於封閉樹脂10之凹部(後述之凹部130)。半導體裝置102E之其他之構成係與半導體裝置101E相同。
如圖110所示，凹部110係從封閉樹脂10之背面10a凹陷金屬構件70之厚度分量地加以形成。未設置金屬構件70之間隔件6A、6B之部分之表面係擋接於凹部110之底面110a。凹部120係從凹部110之底面110a凹陷間隔件6A之厚度分量地加以形成。凹部120之底面係晶片銲墊255之背面。
如此，對於如此半導體裝置102E之製造方法之一例，參照圖111~113說明如下。
半導體裝置102E之製造方法係與半導體裝置101E之製造方法到中途為此同樣地加以進行。根據圖101~圖105所示順序，形成引線25、26、27、28，於晶片銲墊255、265，設置半導體元件35、36、37。更且，製造間隔件6A、6B，設置於金屬構件70。
半導體裝置101E之製造方法中，如圖106所示，於晶片銲墊255、265，安裝間隔件6A、6B之後，進行封閉樹脂10之形成。但是，半導體裝置102E之製造方法中，如圖111及圖112所示，先進行封閉樹脂10之形成。封 閉樹脂10之形成係與半導體裝置101E之時相同，經由轉移塑模法加以進行。惟，本製造方法中，與圖107所示之情形，模具150之形狀有所不同。
於圖111所示模具150中，設置從背面隆起之凸部151、和從凸部151再隆起之凸部152。凸部152之表面係接觸於晶片銲墊255之背面。然而，雖未圖示，亦設置接觸於晶片銲墊265之背面之凸部。於圖112中，顯示使用如此模具150形成之封閉樹脂10之背面10a側。圖112所示封閉樹脂10中，形成對應於凸部151之凹部110、對應於凸部152之凹部120及未顯示於圖111之對應於凸部之凹部130。凹部110係z方向視之，與金屬構件70成為相同形狀地加以形成。凹部120係z方向視之，與間隔件6A成為相同形狀地加以形成。凹部130係z方向視之，與間隔件6B成為相同形狀地加以形成。凸部152之表面為接觸於晶片銲墊255之構成之故，凹部120之底面係成為晶片銲墊255之背面，同樣地，凹部130之底面係成為晶片銲墊265之背面。即，封閉樹脂10係露出晶片銲墊255之背面及晶片銲墊265之背面而形成。
接著，進行洗淨封閉樹脂10及晶片銲墊255、265之露出部分之工程。接著，依需要，研磨晶片銲墊255、265之露出部分，而成為平滑之面。於晶片銲墊255、265之背面產生毛邊之時，經由此工程除去毛邊。
接著，如圖113所示，進行將間隔件6A、6B及金屬構件70，嵌入封閉樹脂10之工程。在此工程之前，根據 半導體裝置101E之製造方法所說明之手續，如圖105所示，將間隔件6A、6B設置於金屬構件70。此工程中，將預先一體化之間隔件6A、6B及金屬構件70，嵌入設於封閉樹脂10之凹部110。此時，間隔件6A係嵌入凹部120，間隔件6B係嵌入凹部130。此工程中，間隔件6A係對於晶片銲墊255按壓觸碰於z方向，間隔件6B係對於晶片銲墊265按壓觸碰於z方向。由此工程，未設置金屬構件70之間隔件6A、6B之部分之表面係擋接於凹部110之底面110a。間隔件6A之板構件610及黏著構件620之表面係擋接於晶片銲墊255之背面。間隔件6B之板構件610及黏著構件620之表面係擋接於晶片銲墊265之背面。更且，經由8小時程度160℃之加熱，黏著構件620則硬化，固定黏著於晶片銲墊255、265之背面及金屬構件70之表面。
如此之製造方法中，凹部110之z方向所視之大小與金屬構件70之z方向所視之大小完全一致之時，金屬構件70嵌入凹部110之作業想必是困難的。同樣之問題，對於凹部120與間隔件6A及、對於凹部130與間隔件6B亦為如是。如此之問題，經由使凹部110、120、130之大小，較各別之金屬構件70之間隔件6A、6B略大而加以迴避。經由進行如此處理法，如圖110所示，凹部110與金屬構件70間，及於凹部120與間隔件6A間，會產生間隙。然而，此間隙埋入樹脂亦無妨。
接著，對於半導體裝置102E及該製造方法之作用加 以說明。
如半導體裝置101E之作用說明所述，為更提高散熱性，板構件610之表面擋接於晶片銲墊255、265者為佳。由此觀點視之，雖進行研磨間隔件6A、6B之表面之工程，但亦有無法完全除去附著於間隔件6A、6B之表面之環氧樹脂62A之情形。此時，根據圖101~圖107所示製造方法時，將間隔件6A、6B擋接於晶片銲墊255、265時，間隔件6A之板構件610與晶片銲墊255間，或間隔件6B之板構件610與晶片銲墊265間，會產生微小之間隙。在此狀態下，進行圖107所示工程時，於前述微小之間隙，會有封閉樹脂10進入的疑慮。如有如此事態時，進入間隙之封閉樹脂10，則會阻礙從晶片銲墊255、265至板構件610之熱傳導。
接著，圖111~圖113所示之製造方法中，於形成封閉樹脂10之後，將間隔件6A、6B及金屬構件70，嵌入於封閉樹脂10之凹部110、120、130。為此，形成封閉樹脂10之工程中，未設置板構件610之故，於模具150內，流入環氧樹脂時，於板構件610與晶片銲墊255、265間，不會產生環氧樹脂之流入之情事。
如圖111所示，封閉樹脂10之形成係使用具有凸部151、152之模具150而進行。凸部152雖擋接於晶片銲墊255，於凸部152與晶片銲墊255間，會有產生流入環氧樹脂之樹脂膜。於本實施形態之製造方法中，於形成封閉樹脂10後，進行研磨晶片銲墊255、265之背面之工程 。即使於晶片銲墊255之背面，形成環氧樹脂之膜時，亦可經由此研磨工程，除去環氧樹脂之膜。因此，根據本實施形態之製造方法時，可將晶片銲墊255、265之背面與間隔件6A、6B之表面在更佳之狀態下接觸。
<3E實施形態>
圖114係顯示根據本變化發明之3E實施形態之半導體裝置。圖114所示半導體裝置103E中，金屬構件70之背面70a較封閉樹脂10之背面10a更位於z方向之圖114中下方。更且，端子256及端子286之形狀則與半導體裝置102E之時不同。然而，雖未顯示於圖114，端子266、276之形狀亦與半導體裝置101E之時不同。半導體裝置103E之其他之構成係與半導體裝置102E相同。
半導體裝置103E之端子256、266、276、286係朝向z方向之圖114中之上方延伸。
於圖115中，顯示半導體裝置103E之使用形態之一例。示於圖115之例中，半導體裝置103E係封閉樹脂10之z方向之表面擋接於基板B之表面地，安裝於基板B。然而，圖115中，使基板B之表面達到上側地加以顯示。根據如此安裝方法時，金屬構件70係可成為不接觸基板B之表面地，於金屬構件70更安裝散熱構件710之構成。散熱構件710係例如於鋁製之金屬板，設置多數之溝，增加表面積者。金屬構件70與散熱構件710之接合係例如可使用矽潤滑油加以進行。
示於圖115之例中，於設於基板B之孔，插通端子256、266、276、286。於基板B，設置通過上述孔而形成之未圖示之配線圖案。
本實施形態中，金屬構件70之背面70a則從背面10a突出。此構成可更確實金屬構件70與散熱構件710之接觸，為較佳者。
為將金屬構件70之背面70a從背面10a突出地，製造半導體裝置103E，僅需調整金屬構件70之厚度即可。例如，準備相較圖111所示模具150之凸部151之z方向高度，z方向之厚度為長之金屬構件70即可。
<4E實施形態>
圖116及圖117係顯示根據本變化發明之4E實施形態之半導體裝置。圖116及圖117所示半導體裝置104E中，代替貫通孔611，設置凹部613、614，黏著構件620係具有黏著構件621、622。半導體裝置104E之其他之構成係與半導體裝置101E相同。
凹部613係從板構件610之表面側向z方向凹陷地加以形成。於此凹部613，填充黏著構件621。凹部614係從板構件610之背面側，向與凹部613相反之方向凹陷地加以形成。於此凹部614，填充黏著構件622。本實施形態中，於x方向視之，板構件610與黏著構件621及黏著構件622為重疊。圖116及圖117所示例中，凹部613、614係於z方向視之重疊地加以配置。凹部613、614之z 方向所視形狀係圓形或正六角形。為此，黏著構件621、622係各別為z方向所視形狀係圓形或正六角形。
黏著構件621係黏著於晶片銲墊255之背面，黏著構件622係黏著於金屬構件70之表面。為此，本實施形態之間隔件6A係具有與半導體裝置101E之間隔件6A相同之機能。圖116及圖117所示雖為間隔件6A之例，於間隔件6B，代替貫通孔611，設置凹部613、614，填充黏著構件621、622亦無妨。
代替貫通孔611，設置凹部613、614之時，於z方向之凹部613與凹部614間，挾有較環氧樹脂熱傳導性高之陶瓷。為此，本實施形態之間隔件6A係較半導體裝置101E之間隔件6A可提高陶瓷之比率。
更且，上述實施形態中，凹部613、614雖然z方向視之成重疊而配置，但凹部613、614可獨立加以配置。例如，將凹部613、614在z方向視之相互重疊而配置亦可。
又，半導體裝置104E雖然以半導體裝置101E之構成為基礎之實施形態，以半導體裝置102E、103E之構成為基礎亦可。半導體裝置102E、103E之間隔件6A、6B與半導體裝置104E之間隔件6A、6B係可互換。
<5E實施形態>
圖118係顯示根據本變化發明之5E實施形態之半導體裝置。圖118所示半導體裝置105E中，代替黏著構件 621，使用銀糊所成黏著構件623，代替黏著構件622，使用銀糊所成黏著構件624。半導體裝置105E之其他之構成係與半導體裝置104E相同。
本實施形態中，黏著構件623、624係經由具有絕緣性之板構件610加以隔開。為此，黏著構件623、624具備導電性，亦可確保間隔件6A、6B整體之絕緣性。
相較於板構件610之素材之陶瓷或半導體裝置104E之黏著構件621、622之素材之環氧樹脂，銀在熱傳導性上為優異的。因此，以銀糊所成黏著構件623、624填充凹部613、614之時，可將間隔件6A、6B之熱傳導性較半導體裝置104E之時更為提升。
<6E實施形態>
圖119係顯示根據本發明之6E實施形態之半導體裝置。圖119所示半導體裝置106E中，未具有金屬構件70，板構件610之背面610a之位置與封閉樹脂10之背面10a之位置，在z方向成為相同地加以構成。更且，於板構件610設置凹部613及凹部614，於凹部613設置黏著構件621。凹部614中，在圖119所示狀態下，未設置任何物品。半導體裝置106E之其他之構成係與半導體裝置103E相同。
本實施形態中，板構件610係經由黏著構件621，固定於晶片銲墊255。此構造係與半導體裝置104E之時相同。然而，代替黏著構件621，使用半導體裝置105E之 黏著構件623亦可。
於圖120中，顯示半導體裝置106E之使用形態之一例。圖120所示之例中，擋接封閉樹脂10之背面10a及板構件610之背面610a地，連結散熱構件710。散熱構件710係例如經由未圖示之螺絲，固定於封閉樹脂10。於圖121中，顯示半導體裝置106E之主要部之擴大圖。然而，圖121中，顯示安裝圖120所示之散熱構件710之狀態。
圖121所示凹部614中，填充黏著構件625。黏著構件625係由銀糊所成，黏著散熱構件710與板構件610。黏著構件625係於半導體裝置106E，安裝散熱構件710時，於凹部614流入銀糊，經由硬化此而形成者。然而，做為黏著構件625，使用銀糊以外之物亦無妨。
散熱構件710之散熱效果充分為大之時，伴隨散熱構件710之使用形態，於半導體裝置106E與半導體裝置103E之間不會有大的差別。為此，半導體裝置106E係於使用時，可期待與半導體裝置103E相同之效果。
<7E實施形態>
圖122係顯示根據本發明之7E實施形態之半導體裝置。圖122所示半導體裝置107E係使用設置半導體裝置101E、102E所示貫通孔611之板構件610，實施半導體裝置106E之構成者。然而，圖122係相當於半導體裝置106E時之圖121之擴大圖。
於製造半導體裝置107E之時，無需黏著半導體裝置101E~105E之金屬構件70與板構件610之工程之故，進行介著黏著構件621，將板構件610，安裝於晶片銲墊255或晶片銲墊265之工程。此時，不將貫通孔611以黏著構件621補滿，填充貫通孔611之表面側之領域地，流入環氧樹脂。或，將貫通孔611以環氧樹脂充滿之後，進行從背面側除去環氧樹脂之一部分的工程。經由以上之任一方法，於貫通孔611之背面側，可製造產生空洞之狀態之間隔件6A、6B。
然而，半導體裝置101E之製造方法中，於上述空洞，置入封閉樹脂10。為此，製造半導體裝置107E時，半導體裝置101E之製造方法不適用，而半導體裝置102E之製造方法則適合。
於半導體裝置107E，安裝散熱構件710之時，於未設置貫通孔611之黏著構件621之部分，流入銀糊或環氧樹脂，介著流入之銀糊或環氧樹脂，將散熱構件710固定於板構件610。此時之銀糊或環氧樹脂則成為黏著構件625。以熱傳導性為優先之時，做為黏著構件625以銀糊為佳，以絕緣性為優先之時，做為黏著構件625，以環氧樹脂為佳。
根據上述製造方法，如圖122所示，於貫通孔611內，有產生中空之部分之情形。
然而，可實施代替黏著構件621，使用銀糊所成之黏著構件623之實施形態。於此時，為了防止透過貫通孔 611，導通晶片銲墊255與散熱構件710，做為黏著構件625，需採用環氧樹脂等之絕緣性素材。
然而，於半導體裝置106E、107E中，板構件610之背面610a係與封閉樹脂10之背面10a，在z方向為相同之位置，但此不過是一例而已。板構件610之背面610a突出於封閉樹脂10之外側亦無妨。此時，可更確實接觸板構件610之背面610a與散熱構件710。
又，於半導體裝置106E、107E，將散熱構件710經由封閉樹脂10更強力固定之時，無需使用黏著構件625，固定板構件610與散熱構件710。板構件610與散熱構件710單純只是擋接下，亦可得充分之散熱效果。
有關本變化發明之半導體裝置係非限定於上述之實施形態者。有關本變化發明之半導體裝置之具體構成係可做種種設計，變更自如。上述實施形態中，雖顯示將3個之半導體元件35、36、37，封入到1個之封閉樹脂10內的半導體裝置，但根據本變化發明之半導體裝置係可封入更多數之半導體元件。又，相反，封入單一之半導體元件亦可。更且，上述實施形態中，雖然半導體裝置35、36、37係功率晶片，本變化發明係非限定於功率晶片，可適用於將伴隨發熱之各種半導體元件，封入樹脂之情形。
又，上述實施形態中，貫通孔611、612及凹部613、614係z方向視之，配置於不與半導體元件35、36、37重疊之位置，但是此配置不過是較佳例子之一。貫通孔611、612及凹部613、614係z方向視之，可實施配置於 與半導體元件35、36、37重疊之位置之構成。
又，上述實施形態中，雖於板構件610分為形成貫通孔611之圖案、和形成凹部613、614之圖案加以顯示，但混合存在有貫通孔611與凹部613、614亦無妨。如上所述，板構件610係z方向視之，較晶片銲墊255為大，較金屬構件70為小。為此，板構件610係z方向視之，雖未與晶片銲墊255重疊，存在有與金屬構件70重疊之領域。於如此領域，雖然形成凹部613之意義不大，為了強力固定板構件610與金屬構件70，設置凹部614者為佳。因此，例如，經由併用貫通孔611與凹部614，仍可得期望之效果之情形。
又，上述實施形態中，雖然黏著構件620係設置於形成於板構件610之貫通孔611、612及凹部613、614內，此構成不過是為增大黏著構件620與板構件610之接觸面積而適用之一例。於板構件610，未設置貫通孔611、612或凹部613、614，黏著構件620形成呈包圍板構件610之框狀之時，亦為本變化發明之範圍內。
又，上述實施形態中，顯示導通晶片銲墊255與半導體元件35，晶片銲墊255與金屬構件70接觸時產生大的問題的情形者。本變化發明之構成係可對於如此之情形，產生莫大之效果。但是，本變化發明之構成係不限於可利用於如此之情形者。例如，本實施形態中，未導通晶片銲墊265與半導體元件37。如此未導通半導體元件與晶片銲墊之情形，亦存在半導體元件發熱之問題。將較封閉樹 脂在散熱性優異之材質所成板構件，安裝於晶片銲墊者，在冷卻半導體元件發出之熱上，是為有意義之構成。
上述實施形態中，金屬構件70係鋁製板，本變化發明之金屬構件係未限定於此。例如，可使用金製之膜。
總結本變化發明，於以下以付記加以列舉記載。
(付記1)
具備：半導體元件、和支持上述半導體元件之晶片銲墊、和導通上述半導體元件之複數之端子、和被覆上述半導體元件之封閉樹脂、的半導體裝置中，上述半導體元件係具備設置於上述晶片銲墊之厚度方向之一方側之面，接觸於上述晶片銲墊之厚度方向之另一方側之面的黏著構件，和與上述黏著構件接觸之絕緣性之板構件；上述板構件係較封閉樹脂為硬，且較上述封閉樹脂熱傳導率為高之材質所成為特徵之半導體裝置。
(付記2)
與上述厚度方向正交之方向視之，上述黏著構件係與上述板構件重疊的記載於付記1之半導體裝置。
(付記3)
上述板構件係陶瓷製的記載於付記1或2之半導體裝置。
(付記4)
上述板構件之上述厚度方向之一方側之面係擋接於上述晶片銲墊的記載於付記1乃至3之任一者之半導體裝置。
(付記5)
上述板構件係上述厚度方向視之，配置於與上述半導體元件重疊之位置， 上述黏著構件係於上述厚度方向視之，配置於不與上述半導體元件重疊之位置的記載於付記2乃至4之任一者之半導體裝置。
(付記6)
上述封閉樹脂係露出上述板構件之上述厚度方向之另一方側之面而形成的記載於付記1乃至5之任一者之半導體裝置。
(付記7)
於上述板構件，形成貫通於上述厚度方向之貫通孔，上述黏著構件係設置於上述貫通孔的記載於付記1乃 至6之任一者之半導體裝置。
(付記8)
於上述板構件，形成凹陷於上述厚度方向之凹部，上述黏著構件係設置於上述凹部的記載於付記1乃至6之任一者之半導體裝置。
(付記9)
上述板構件中，形成向與上述凹部相反方向凹陷追加之凹部的記載於付記8之半導體裝置。
(付記10)
上述黏著構件係上述厚度方向所視圓形或正六角形的記載於付記1乃至9之任一者之半導體裝置。
(付記11)
上述板構件及上述黏著構件係構成間隔件，至少一部分具備從上述封閉樹脂露出之金屬構件，上述間隔件係於上述厚度方向，挾於上述晶片銲墊與上述金屬構件間的記載於付記1乃至10之任一者之半導體裝置。
(付記12)
上述黏著構件係接觸於上述金屬構件之上述厚度方向 之一方側之面的記載於付記11之半導體裝置。
(付記13)
從上述黏著構件遠離，接觸於上述板構件，且具備接觸於上述金屬構件之上述厚度方向之一方側之面之追加之黏著構件的記載於付記11之半導體裝置。
(付記14)
與上述厚度方向正交之方向視之，上述追加之黏著構件係與上述板構件重疊的記載於付記13之半導體裝置。
(付記15)
上述板構件之上述厚度方向之另一方側之面係擋接於上述金屬構件之上述厚度方向之一方側之面的記載於付記11乃至14之任一者之半導體裝置。
(付記16)
上述封閉樹脂係露出上述金屬構件之上述厚度方向之另一方側之面而形成的記載於付記11乃至14之任一者之半導體裝置。
(付記17)
上述金屬構件之上述厚度方向之另一方側之面係較上述封閉樹脂之上述厚度方向之另一方側之面更位於另一方 側的記載於付記16之半導體裝置。
(付記18)
上述金屬構件之上述厚度方向之另一方側之面係與上述封閉樹脂之上述厚度方向之另一方側之面，在上述厚度方向，為同一之位置的記載於付記16之半導體裝置。
(付記19)
上述金屬構件係與上述厚度方向正交之方向之長度，較上述間隔件為長而形成的記載於付記11乃至18之任一者之半導體裝置。
(付記20)
上述金屬構件係於上述厚度方向，較上述間隔件為厚地加以形成的記載於付記11乃至19之任一者之半導體裝置。
(付記21)
上述黏著構件係樹脂製的記載於付記1乃至20之任一者之半導體裝置。
(付記22)
上述晶片銲墊係與上述複數之端子之任一者導通的記載於付記1乃至21之任一者之半導體裝置。
(付記23)
上述板構件之上述厚度方向之厚度為0.2~2mm的記載於付記1乃至22之任一者之半導體裝置。
(付記24)
具備形成複數之端子及晶片銲墊的工程、和於上述晶片銲墊之厚度方向之一方側之面，設置半導體元件的工程、和導通上述複數之端子之至少一個，與上述半導體元件的工程、和將上述半導體元件以封閉樹脂被覆的工程、的半導體裝置之製造方法中，具備：於較上述封閉樹脂為硬，且較上述封閉樹脂熱傳導率為高之材質所成板構件，安裝黏著構件的工程、於上述晶片銲墊之厚度方向之另一方側之面，介著上述黏著構件，安裝上述板構件的工程為特徵之半導體裝置之製造方法。
(付記25)
於上述板構件，安裝上述黏著構件之工程中，於與上述板構件之厚度方向正交之方向視之，於與上述板構件重疊之位置，安裝上述黏著構件的記載於付記24之半導體裝置之製造方法。
(付記26)
於上述板構件，安裝上述黏著構件之工程中，包含於上述板構件，形成貫通於厚度方向之貫通孔的工程、和於上述貫通孔，安裝上述黏著構件的工程之記載於付記25之半導體裝置之製造方法。
(付記27)
於上述板構件，安裝上述黏著構件之工程中，包含於上述板構件，形成凹陷於厚度方向之凹部的工程、和於上述凹部，安裝上述黏著構件的工程之記載於付記25之半導體裝置之製造方法。
(付記28)
將上述半導體元件以封閉樹脂被覆之工程中，露出上述晶片銲墊之厚度方向之另一方側之面，而形成上述封閉樹脂，於進行將上述半導體元件以封閉樹脂被覆之工程後，於上述晶片銲墊，進行安裝上述板構件之工程的記載於付記24乃至27之任一者之半導體裝置之製造方法。
(付記29)
上述晶片銲墊，安裝上述板構件之工程中，擋接上述板構件之厚度方向之一方側之面與上述晶片銲墊之厚度方 向之另一方側之面的記載於付記25乃至28之任一者之半導體裝置之製造方法。
(付記30)
更具備將上述板構件，設置於金屬構件的工程的記載於付記24乃至29之任一者之半導體裝置之製造方法。
1‧‧‧電極
2‧‧‧電極
3‧‧‧電極
5‧‧‧中間層
6‧‧‧散熱板
6A‧‧‧間隔件
6B‧‧‧間隔件
7‧‧‧封閉樹脂
8‧‧‧導線
11‧‧‧晶片銲墊部
12‧‧‧連接部
13‧‧‧打線部
14‧‧‧引線
14a‧‧‧第1端子
14b‧‧‧第2端子
21‧‧‧打線部
22‧‧‧引線
23‧‧‧打線部
24‧‧‧引線
25‧‧‧引線
26‧‧‧引線
27‧‧‧引線
28‧‧‧引線
31‧‧‧晶片銲墊部
32‧‧‧引線
35‧‧‧半導體元件
36‧‧‧半導體元件
37‧‧‧半導體元件
38‧‧‧IC晶片
41‧‧‧半導體晶片
42‧‧‧半導體晶片
43‧‧‧被動零件晶片
45‧‧‧固定構件
46‧‧‧固定構件
47‧‧‧固定構件
48‧‧‧固定構件
50‧‧‧導線
51‧‧‧第1部位
52‧‧‧第2部位
53‧‧‧絕緣部位
54‧‧‧第1部位
55‧‧‧絕緣部位
61‧‧‧第1面
62‧‧‧第2面
63‧‧‧側面
70‧‧‧金屬構件
71‧‧‧樹脂主面
72‧‧‧樹脂底面
73‧‧‧樹脂側面
75‧‧‧凹部
81‧‧‧導線
82‧‧‧導線
83‧‧‧導線
84‧‧‧導線
90‧‧‧半導體裝置
91‧‧‧引線
92‧‧‧引線
93‧‧‧半導體元件
94‧‧‧樹脂薄片
95‧‧‧金屬構件
96‧‧‧導線
97‧‧‧封閉樹脂
101A‧‧‧半導體裝置
101B‧‧‧半導體裝置
101C‧‧‧半導體裝置
101D‧‧‧半導體裝置
101E‧‧‧半導體裝置
102A‧‧‧半導體裝置
102E‧‧‧半導體裝置
103A‧‧‧半導體裝置
103E‧‧‧半導體裝置
104A‧‧‧半導體裝置
104E‧‧‧半導體裝置
105A‧‧‧半導體裝置
105E‧‧‧半導體裝置
111‧‧‧第1面
112‧‧‧第2面
141‧‧‧彎曲部
141a‧‧‧彎曲部
141b‧‧‧彎曲部
144a‧‧‧前端面
144b‧‧‧前端面
148a‧‧‧前端
148b‧‧‧前端
210‧‧‧引線框
211‧‧‧框架
212‧‧‧打線面
220‧‧‧引線框
221‧‧‧框架
231‧‧‧主銲墊
232‧‧‧主銲墊
241‧‧‧補助銲墊
242‧‧‧補助銲墊
251‧‧‧主引線
252‧‧‧主引線
253‧‧‧主引線
254‧‧‧主引線
255‧‧‧晶片銲墊
256‧‧‧端子
261‧‧‧補助引線
262‧‧‧補助引線
263‧‧‧補助引線
264‧‧‧補助引線
265‧‧‧晶片銲墊
266‧‧‧端子
271‧‧‧支持引線
272‧‧‧支持引線
275‧‧‧打線銲墊
276‧‧‧端子
280‧‧‧焊錫
285‧‧‧IC用晶片銲墊
286‧‧‧端子
300‧‧‧引線框
310‧‧‧控制元件
411‧‧‧機能元件部
412‧‧‧機能元件部
420‧‧‧驅動元件
460‧‧‧絕緣膜
460a‧‧‧第1絕緣膜
460b‧‧‧第2絕緣膜
461a‧‧‧第1包圍部
461b‧‧‧追加包圍部
462a‧‧‧第2包圍部
462b‧‧‧包圍部
463a‧‧‧前端被覆部
463b‧‧‧前端被覆部
470‧‧‧絕緣膜
470a‧‧‧絕緣膜
470b‧‧‧絕緣膜
479‧‧‧絕緣膜
479a‧‧‧絕緣膜
479b‧‧‧絕緣膜
501‧‧‧接合層
502‧‧‧接合層
503‧‧‧接合層
504‧‧‧接合層
511‧‧‧絕緣接合材
520‧‧‧接合散熱板
521‧‧‧絕緣接合材
600‧‧‧封閉樹脂
611‧‧‧貫通孔
610‧‧‧板構件
620‧‧‧黏著構件
711‧‧‧主面
712‧‧‧側面
713‧‧‧樹脂面
721‧‧‧主面
722‧‧‧側面
723‧‧‧樹脂面
731‧‧‧導線
741‧‧‧導線
742‧‧‧導線
751‧‧‧凹部底面
752‧‧‧凹部側面
771‧‧‧棒狀部
801A‧‧‧安裝構造
801B‧‧‧安裝構造
801C‧‧‧安裝構造
802A‧‧‧安裝構造
802B‧‧‧安裝構造
807‧‧‧基板
808‧‧‧散熱構件
809‧‧‧孔
810‧‧‧焊錫
811‧‧‧安裝基板
811a‧‧‧主面
811b‧‧‧背面
812‧‧‧基材
813‧‧‧貫通孔
814‧‧‧通孔電極
816‧‧‧主面電極
816a‧‧‧主面電極
816b‧‧‧主面電極
817‧‧‧背面電極
820‧‧‧焊錫層
840‧‧‧散熱構件
855‧‧‧填料
858‧‧‧第1作用構件
859‧‧‧第2作用構件
862‧‧‧樹脂薄片
863‧‧‧金屬糊
871‧‧‧板材
874‧‧‧基台
881‧‧‧模具
882‧‧‧模具
883‧‧‧模具
884‧‧‧模具
900‧‧‧半導體裝置
901‧‧‧銲墊
902‧‧‧引線
903‧‧‧引線
904‧‧‧半導體元件
905‧‧‧導線
991‧‧‧接合層
[圖1]有關本發明之1A實施形態之半導體裝置之安裝構造之剖面圖。
[圖2]為說明有關本發明之1A實施形態之半導體裝置之透過平面圖。
[圖3]彎折有關本發明之1A實施形態之半導體裝置之引線前之底面圖。
[圖4]沿圖2之IV-IV線的剖面圖。
[圖5]圖4之領域V之部分擴大圖。
[圖6]顯示有關本發明之1A實施形態之半導體裝置之製造方法之一工程的平面圖。
[圖7]顯示緊接圖6之工程之剖面圖。
[圖8]顯示緊接圖7之工程之剖面圖。
[圖9]顯示緊接圖8之工程之剖面圖。
[圖10]有關本發明之2A實施形態之半導體裝置之底面圖。
[圖11]沿圖10之XI-XI線的剖面圖。
[圖12]顯示有關本發明之2A實施形態之半導體裝置之製造工程之一工程的剖面圖。
[圖13]有關本發明之2A實施形態之變形例之半導體裝置之剖面圖。
[圖14]顯示有關本發明之2A實施形態之變形例之半導體裝置之製造工程之一工程的剖面圖。
[圖15]有關本發明之3A實施形態之半導體裝置之剖面圖。
[圖16]有關本發明之4A實施形態之半導體裝置之底面圖。
[圖17]沿圖16之XVII-XVII線的剖面圖。
[圖18]有關本發明之4A實施形態之變形例之半導體裝置之底面圖。
[圖19]有關本發明之5A實施形態之半導體裝置之剖面圖。
[圖20]有關1B實施形態之半導體裝置之平面圖(一部分省略、一部分透視化)。
[圖21]有關1B實施形態之半導體裝置之正面圖。
[圖22]有關1B實施形態之半導體裝置之底面圖。
[圖23]沿圖20之XXIII-XXXIII線的剖面圖。
[圖24]圖23之部分擴大圖。
[圖25]沿圖24之XXV-XXV線的剖面圖。
[圖26]沿圖25之XXVI-XXVI線的剖面圖。
[圖27]沿圖20之XXVII-XXVII線的剖面圖。
[圖28]圖27之領域XXVIII之部分擴大圖。
[圖29]構成有關1B實施形態之半導體裝置之半導體晶片中之一個之電路圖。
[圖30]顯示有關1B實施形態之半導體裝置之製造方法之一工程的平面圖。
[圖31]顯示有關1B實施形態之半導體裝置之製造方法之一工程的剖面圖。
[圖32]顯示緊接圖31之工程之剖面圖。
[圖33]顯示緊接圖32之工程之剖面圖。
[圖34]顯示緊接圖33之工程之平面圖。
[圖35]有關1B實施形態之半導體裝置之安裝構造之剖面圖。
[圖36]有關1B實施形態之半導體裝置之安裝構造之剖面圖。
[圖37]有關1B實施形態之半導體裝置之安裝構造之平面圖。
[圖38]有關1B實施形態之半導體裝置之安裝構造之部分擴大剖面圖。
[圖39]將有關1B實施形態之半導體裝置安裝於安裝基板一工程的剖面圖。
[圖40]顯示緊接圖39之工程之剖面圖。
[圖41]有關1B實施形態之變形例之半導體裝置之剖面圖。
[圖42]圖41之部分擴大剖面圖。
[圖43]有關1B實施形態之變形例之半導體裝置之部分擴大平面圖。
[圖44]有關1B實施形態之變形例之半導體裝置之安裝構造之剖面圖。
[圖45]有關1B實施形態之變形例之半導體裝置之安裝構造之部分擴大剖面圖。
[圖46]有關2B實施形態之半導體裝置之底面圖。
[圖47]沿圖46之XLVII-XLVII線的剖面圖。
[圖48]顯示有關2B實施形態之半導體裝置之一工程的剖面圖。
[圖49]有關2B實施形態之變形例之半導體裝置之剖面圖。
[圖50]顯示有關2B實施形態之變形例之半導體裝置之製造工程之一工程的剖面圖。
[圖51]有關3B實施形態之半導體裝置之剖面圖。
[圖52]有關4B實施形態之半導體裝置之底面圖。
[圖53]沿圖52之LIII-LIII線的剖面圖。
[圖54]有關4B實施形態之變形例之半導體裝置之底面圖。
[圖55]有關5B實施形態之半導體裝置之剖面圖。
[圖56]有關1C實施形態之半導體裝置之安裝構造之剖面圖。
[圖57]有關1C實施形態之半導體裝置之平面圖。
[圖58]有關1C實施形態之半導體裝置之平面圖(一 部分省略)。
[圖59]有關1C實施形態之半導體裝置之底面圖。
[圖60]有關1C實施形態之半導體裝置之底面圖(一部分省略)。
[圖61]沿圖58之LXI-LXI線的剖面圖。
[圖62]沿圖58之LXII-LXII線的剖面圖。
[圖63]顯示有關1C實施形態之半導體裝置之製造方法之一工程的平面圖。
[圖64]沿圖63之LXIV-LXIV線的剖面圖。
[圖65]顯示緊接圖64之工程之剖面圖。
[圖66]顯示緊接圖65之工程之剖面圖。
[圖67]顯示緊接圖66之一工程之剖面圖。
[圖68]顯示緊接圖67之一工程之剖面圖。
[圖69]顯示緊接圖68之一工程之剖面圖。
[圖70]有關2C實施形態之半導體裝置之剖面圖。
[圖71]有關2C實施形態之半導體裝置之剖面圖。
[圖72]顯示有關2C實施形態之半導體裝置之製造方法之一工程的剖面圖。
[圖73]顯示緊接圖72之一工程之剖面圖。
[圖74]顯示緊接圖73之一工程之剖面圖。
[圖75]顯示緊接圖74之一工程之剖面圖。
[圖76]顯示使用於有關1D實施形態之半導體裝置之製造方法之第1引線框的平面圖。
[圖77]顯示圖76之第1引線框的側面圖。
[圖78]顯示圖76之第1引線框的側面圖。
[圖79]顯示使用於有關1D實施形態之半導體裝置之製造方法之第2引線框的平面圖。
[圖80]顯示圖79之第2引線框的側面圖。
[圖81]顯示圖79之第2引線框的側面圖。
[圖82]顯示於有關1D實施形態之半導體裝置之製造方法中，於第1引線框接合第1散熱板之狀態的平面圖。
[圖83]顯示圖82之第1引線框及第1散熱板的側面圖。
[圖84]顯示圖82之第1引線框及第1散熱板的側面圖。
[圖85]顯示於有關1D實施形態之半導體裝置之製造方法中，於第2引線框接合第2散熱板之狀態的平面圖。
[圖86]顯示圖85之第2引線框及第2散熱板的側面圖。
[圖87]顯示圖85之第2引線框及第2散熱板的側面圖。
[圖88]顯示於有關1D實施形態之半導體裝置之製造方法中，於第1引線框搭載第1控制元件及第2驅動元件之狀態的平面圖。
[圖89]顯示於有關1D實施形態之半導體裝置之製造方法中，於第2引線框搭載第2控制元件及第1驅動元件之狀態的平面圖。
[圖90]顯示於有關1D實施形態之半導體裝置之製造 方法中，接合第1及第2引線框之工程的平面圖。
[圖91]顯示於有關1D實施形態之半導體裝置之製造方法中，接合第1及第2引線框之狀態的平面圖。
[圖92]顯示有關1D實施形態之半導體裝置之平面圖。
[圖93]沿圖92之XCIII-XCIII線的剖面圖。
[圖94]沿圖92之XCIV-XCIV線的剖面圖。
[圖95]顯示以往之半導體裝置之一例的剖面圖。
[圖96]顯示根據1E實施形態之半導體裝置之斜視圖。
[圖97]顯示圖96所示半導體裝置之內部構造的平面圖。
[圖98]沿圖97之XCVIII-XCVIII線的剖面圖。
[圖99]顯示圖97所示間隔件之一方的平面圖。
[圖100]顯示圖97所示間隔件之另一方的平面圖。
[圖101]顯示圖96所示半導體裝置之製造方法之一例中，形成引線之狀態的平面圖。
[圖102]顯示圖96所示半導體裝置之製造方法之一例中，設置半導體元件之工程的主要部剖面圖。
[圖103]顯示圖96所示半導體裝置之製造方法之一例中，形成導線之工程的主要部平面圖。
[圖104]顯示圖96所示半導體裝置之製造方法之一例中，製造間隔件之一方之工程圖。
[圖105]顯示圖96所示半導體裝置之製造方法之一例 中，於間隔件安裝金屬構件之狀態的平面圖。
[圖106]顯示圖96所示半導體裝置之製造方法之一例中，將間隔件安裝於晶片銲墊之狀態的主要部剖面圖。
[圖107]顯示圖96所示半導體裝置之製造方法之一例中，形成封閉樹脂之工程的主要部剖面圖。
[圖108]顯示圖96所示半導體裝置之使用例的剖面圖。
[圖109]顯示圖99所示間隔件之其他例的平面圖。
[圖110]顯示根據2E實施形態之半導體裝置之剖面圖。
[圖111]顯示圖110所示半導體裝置之製造方法之一例的主要部剖面圖。
[圖112]顯示圖111所示工程所製造之封閉樹脂之圖。
[圖113]顯示圖110所示半導體裝置之製造方法之一例中，於封閉樹脂嵌入金屬構件及間隔件之工程圖。
[圖114]顯示根據3E實施形態之半導體裝置之剖面圖。
[圖115]顯示圖114所示半導體裝置之使用例的剖面圖。
[圖116]顯示根據4E實施形態之半導體裝置之剖面圖。
[圖117]圖116所示半導體裝置之主要部擴大圖。
[圖118]顯示根據5E實施形態之半導體裝置之主要部 剖面圖。
[圖119]顯示根據6E實施形態之半導體裝置之剖面圖。
[圖120]顯示圖119所示半導體裝置之使用例的剖面圖。
[圖121]圖119所示半導體裝置之使用例之主要部擴大圖。
[圖122]顯示根據7E實施形態之半導體裝置之主要部剖面圖。
[圖123]顯示以往之半導體裝置之一例的剖面圖。
[圖124]顯示以往之半導體裝置之不妥之一例的剖面圖。
6‧‧‧散熱板
7‧‧‧封閉樹脂
41‧‧‧半導體晶片
61‧‧‧第1面
62‧‧‧第2面
63‧‧‧側面
71‧‧‧樹脂主面
72‧‧‧樹脂底面
73‧‧‧樹脂側面
75‧‧‧凹部
111‧‧‧第1面
112‧‧‧第2面
751‧‧‧凹部底面
752‧‧‧凹部側面
862‧‧‧樹脂薄片
871‧‧‧板材

Claims (20)

  1. 一種半導體裝置之製造方法，具備包含伴隨發熱之複數之第1之晶片與控制各第1之晶片之驅動的複數之第2之晶片的複數之半導體晶片、和為放出上述第1之晶片之發熱的散熱板、和被覆上述複數之半導體晶片與上述散熱板的封閉樹脂的半導體裝置之製造方法，其特徵係具備：準備包含複數之銲墊部之引線框、和上述複數之半導體晶片，將上述各第1之晶片，配置於上述複數之銲墊部之任一個的同時，將上述複數之第2之晶片，於上述複數之第1之晶片之單方側，令各晶片之長度方向與上述半導體裝置之長度方向成為一致加以配置的工程、和形成被覆上述複數之銲墊部及上述複數之半導體晶片的封閉樹脂的工程、和形成上述封閉樹脂之後，挾著黏著層，對於上述複數之銲墊部，經由壓制上述散熱板，於上述複數之銲墊部，接合上述散熱板的工程。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，於形成上述封閉樹脂之工程中，將露出上述複數之晶片銲墊部的凹部形成於上述封閉樹脂，於接合上述散熱板之工程中，將上述散熱板嵌入上述凹部。
  3. 如申請專利範圍第1項或第2項之半導體裝置之製造方法，其中，上述黏著層及上述散熱板之任一者，係 具有絕緣性。
  4. 如申請專利範圍第1項或第2項之半導體裝置之製造方法，其中，於形成上述封閉樹脂之工程後，且於接合上述散熱板之工程前，更具備對於上述複數之晶片銲墊部，施以噴砂處理之工程。
  5. 一種半導體裝置，具備包含伴隨發熱之複數之第1之晶片與控制各第1之晶片之驅動的複數之第2之晶片的複數之半導體晶片、和為放出上述第1之晶片之發熱的散熱板、和被覆上述複數之半導體晶片與上述散熱板的封閉樹脂的半導體裝置之製造方法，其特徵係具備：各別配置上述複數之第1之晶片的同時，上述複數之第2之晶片，於上述複數之第1之晶片之單方側，令各晶片之長度方向與上述半導體裝置之長度方向成為一致加以各別配置的複數之銲墊部、和形成露出上述複數之銲墊部之任一者之凹部，且，被覆上述複數之銲墊部及上述複數之半導體晶片的封閉樹脂、和配置於上述凹部之散熱板、和包含複數之第1部位的中間層；上述各第1部位係接合上述複數之晶片銲墊部中之任一者之晶片銲墊部與上述散熱板，且介入存在於該一個之晶片銲墊部與上述散熱板之間，上述凹部係具有從上述散熱板隔離的凹部側面。
  6. 如申請專利範圍第5項之半導體裝置，其中，上 述散熱板及上述第1部位之任一方係具有絕緣性。
  7. 如申請專利範圍第5項或第6項之半導體裝置，其中，上述各晶片銲墊部係具有接觸上述複數之第1部位之任一者之凹凸面。
  8. 如申請專利範圍第5項或第6項之半導體裝置，其中，上述凹部係具有凹部底面，上述複數之晶片銲墊部係從上述凹部底面露出。
  9. 如申請專利範圍第8項之半導體裝置，其中，上述凹部底面係凹凸面。
  10. 如申請專利範圍第5項或第6項之半導體裝置，其中，上述中間層係具有介入存在於上述凹部側面與上述散熱板之間的絕緣部位。
  11. 如申請專利範圍第5項或第6項之半導體裝置，其中，上述中間層係具有連接於上述複數之第1部位之第2部位，上述散熱板係經由導體所成，上述各第1部位及上述第2部位係皆為互為相同之絕緣材料所成。
  12. 如申請專利範圍第11項之半導體裝置，其中，更具備混入於上述各第1部位及上述第2部位之填料。
  13. 如申請專利範圍第11項之半導體裝置，其中，上述導體係鋁、銅或鐵。
  14. 如申請專利範圍第11項之半導體裝置，其中，上述絕緣材料係熱可塑性樹脂。
  15. 如申請專利範圍第5項或第6項之半導體裝置，其中，上述散熱板係由陶瓷所成，上述複數之第1部位係 相互隔離且由導體所成。
  16. 如申請專利範圍第15項之半導體裝置，其中，上述陶瓷係氧化鋁、氮化鋁、或氮化矽。
  17. 如申請專利範圍第15項之半導體裝置，其中，上述導體係銀、金或銅。
  18. 如申請專利範圍第5項或第6項之半導體裝置，其中，上述封閉樹脂係具有樹脂底面，上述凹部係由上述樹脂底面凹陷，上述散熱板係具有由上述樹脂底面突出之部位。
  19. 如申請專利範圍第8項之半導體裝置，其中，上述封閉樹脂係包含從上述凹部底面立起之複數之棒狀部，上述各棒狀部係位於上述散熱板與上述凹部側面之間。
  20. 如申請專利範圍第8項之半導體裝置，其中，上述封閉樹脂係包含從上述凹部底面隆起之隆起部，上述隆起部係擋接於上述散熱板。
TW101111874A 2011-04-04 2012-04-03 Semiconductor device and method for manufacturing semiconductor device TWI525767B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011082405 2011-04-04
JP2011082560 2011-04-04
JP2011104349 2011-05-09
JP2011105511 2011-05-10
JP2011105513 2011-05-10
JP2011105512 2011-05-10

Publications (2)

Publication Number Publication Date
TW201250962A TW201250962A (en) 2012-12-16
TWI525767B true TWI525767B (zh) 2016-03-11

Family

ID=46969157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111874A TWI525767B (zh) 2011-04-04 2012-04-03 Semiconductor device and method for manufacturing semiconductor device

Country Status (4)

Country Link
US (6) US9093434B2 (zh)
JP (4) JP6114184B2 (zh)
TW (1) TWI525767B (zh)
WO (1) WO2012137760A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP2015029055A (ja) * 2013-06-28 2015-02-12 株式会社デンソー 電子装置
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
JP6261309B2 (ja) 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
JP6228490B2 (ja) * 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
CN106165280B (zh) * 2014-04-08 2018-12-14 三菱电机株式会社 模压模块
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP6361448B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6361447B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
JP2017026505A (ja) * 2015-07-24 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20170047271A1 (en) * 2015-08-10 2017-02-16 Freescale Semiconductor, Inc. Method for making a semiconductor device having an interposer
DE102015118245A1 (de) * 2015-10-26 2017-04-27 Infineon Technologies Austria Ag Thermisches Schnittstellenmaterial mit definierten thermischen, mechanischen und elektrischen Eigenschaften
DE102016015883B3 (de) 2016-03-21 2022-07-14 Infineon Technologies Ag Räumlich selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu fördern
CN109314090B (zh) * 2016-06-14 2022-03-08 三菱电机株式会社 半导体装置
JP6685209B2 (ja) * 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置
CN109891575B (zh) * 2016-10-18 2023-07-14 株式会社电装 电子装置及其制造方法
DE102016220553A1 (de) * 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul
JP6867778B2 (ja) * 2016-10-27 2021-05-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP6849907B2 (ja) * 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US10373895B2 (en) 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
US10510636B2 (en) * 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module
EP3686925B1 (en) * 2017-09-21 2021-08-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device provided with same
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
EP3817014A4 (en) * 2018-06-29 2022-02-23 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
DE102019104010A1 (de) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
TWI682513B (zh) * 2019-02-27 2020-01-11 恆勁科技股份有限公司 半導體封裝結構及其製造方法
JP7154202B2 (ja) * 2019-10-21 2022-10-17 三菱電機株式会社 非絶縁型パワーモジュール
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11329025B2 (en) * 2020-03-24 2022-05-10 Texas Instruments Incorporated Multi-chip package with reinforced isolation
JP7463909B2 (ja) * 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法
JP2022046254A (ja) * 2020-09-10 2022-03-23 ローム株式会社 半導体装置
JP2022046252A (ja) * 2020-09-10 2022-03-23 ローム株式会社 半導体装置
US11439039B2 (en) 2020-12-07 2022-09-06 Hamilton Sundstrand Corporation Thermal management of electronic devices on a cold plate
US11626351B2 (en) 2021-01-26 2023-04-11 Infineon Technologies Ag Semiconductor package with barrier to contain thermal interface material
JP2022132808A (ja) * 2021-03-01 2022-09-13 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
US11658101B2 (en) * 2021-03-31 2023-05-23 Texas Instruments Incorporated Isolated temperature sensor device package
US11791238B2 (en) * 2021-06-23 2023-10-17 Infineon Technologies Austria Ag Semiconductor package with releasable isolation layer protection
CN117882201A (zh) * 2021-08-30 2024-04-12 罗姆股份有限公司 半导体装置和半导体装置的制造方法
US11621215B1 (en) * 2021-11-30 2023-04-04 Texas Instruments Incorporated Semiconductor device package with isolated semiconductor die and electric field curtailment
WO2024029235A1 (ja) * 2022-08-01 2024-02-08 ローム株式会社 半導体装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153626A (en) 1977-12-14 1979-05-08 Shell Oil Company Preparation of α-cyanobenzyl esters
JPS58100447A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JPS6125024A (ja) 1984-07-13 1986-02-03 Shimada Phys & Chem Ind Co Ltd 液体レベルの測定方法
JPH0339461A (ja) 1989-07-06 1991-02-20 Sumitomo Metal Ind Ltd 耐食性と伝熱効率に優れた表面処理鋼管及びその製造方法
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
JPH03278561A (ja) * 1990-03-28 1991-12-10 Nec Corp 混成集積回路装置
JPH04118952A (ja) * 1990-09-10 1992-04-20 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JPH04299848A (ja) * 1991-03-28 1992-10-23 Fujitsu Ltd 半導体装置とその製造方法
JP2616587B2 (ja) * 1991-01-25 1997-06-04 日本電気株式会社 半導体装置の樹脂ばり除去方法
JP2518994B2 (ja) * 1992-04-22 1996-07-31 富士通株式会社 半導体装置
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
JPH06112674A (ja) * 1992-09-29 1994-04-22 Ibiden Co Ltd 電子部品搭載装置用のヒートシンク
JPH06125024A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその冷却方法
JPH07106469A (ja) * 1993-09-30 1995-04-21 Toshiba Corp 半導体装置とその製造方法
JPH086469A (ja) 1994-06-21 1996-01-12 Tec Corp 画像形成装置
JPH08124952A (ja) 1994-10-24 1996-05-17 Mitsui High Tec Inc 両面実装型半導体装置の製造方法
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH09270435A (ja) * 1996-03-29 1997-10-14 Mitsui High Tec Inc 半導体装置の製造方法
JP3201277B2 (ja) 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10214934A (ja) * 1997-01-30 1998-08-11 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH1136959A (ja) 1997-07-24 1999-02-09 Mitsubishi Motors Corp 火花点火式筒内噴射型内燃機関
JP3390661B2 (ja) 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
CN1331227C (zh) * 2001-01-11 2007-08-08 松下电器产业株式会社 电路板及其制造方法
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6631078B2 (en) * 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP4110513B2 (ja) * 2002-05-01 2008-07-02 富士電機ホールディングス株式会社 半導体パワーモジュールの製造方法
TW546796B (en) * 2002-06-10 2003-08-11 Advanced Semiconductor Eng Multichip package
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
JP2008166621A (ja) 2006-12-29 2008-07-17 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008218616A (ja) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd 回路モジュール
JP5051441B2 (ja) * 2007-08-13 2012-10-17 住友電気工業株式会社 パワーモジュール及びパワードライブユニット
JP2009105389A (ja) 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP2009110981A (ja) * 2007-10-26 2009-05-21 Mitsubishi Electric Corp 半導体モジュール
JP5163055B2 (ja) * 2007-10-30 2013-03-13 三菱電機株式会社 電力半導体モジュール
JP2009218475A (ja) * 2008-03-12 2009-09-24 Sharp Corp 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
JP2009224534A (ja) * 2008-03-17 2009-10-01 Yaskawa Electric Corp パワーモジュール
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP5239736B2 (ja) * 2008-10-22 2013-07-17 株式会社デンソー 電子装置
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
WO2015040746A1 (ja) 2013-09-20 2015-03-26 三菱電機株式会社 熱交換器、その熱交換器を用いた空気調和装置、及びその熱交換器の製造方法

Also Published As

Publication number Publication date
TW201250962A (en) 2012-12-16
US10770380B2 (en) 2020-09-08
US9093434B2 (en) 2015-07-28
US10573584B2 (en) 2020-02-25
US20150294952A1 (en) 2015-10-15
JP2018191011A (ja) 2018-11-29
US20170162486A1 (en) 2017-06-08
JPWO2012137760A1 (ja) 2014-07-28
US20190229042A1 (en) 2019-07-25
JP2017126774A (ja) 2017-07-20
US20140027891A1 (en) 2014-01-30
WO2012137760A1 (ja) 2012-10-11
JP6114184B2 (ja) 2017-04-12
US20190157193A1 (en) 2019-05-23
US20200161228A1 (en) 2020-05-21
JP6652607B2 (ja) 2020-02-26
US9613927B2 (en) 2017-04-04
US10290565B2 (en) 2019-05-14
JP2020065086A (ja) 2020-04-23
JP6923685B2 (ja) 2021-08-25

Similar Documents

Publication Publication Date Title
TWI525767B (zh) Semiconductor device and method for manufacturing semiconductor device
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP4260263B2 (ja) 半導体装置
TWI446493B (zh) 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US20100059870A1 (en) Chip package structure
JP2019071412A (ja) チップパッケージ
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
CN110959191B (zh) 半导体装置
JP2015176871A (ja) 半導体装置及びその製造方法
JP2017123360A (ja) 半導体モジュール
JP2017092389A (ja) 半導体装置
US9721863B2 (en) Printed circuit board including a leadframe with inserted packaged semiconductor chips
JP5444299B2 (ja) 半導体装置
JP6472568B2 (ja) 半導体装置の製造方法
JP2018032881A (ja) ワイヤボンディング方法、および半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JP4357493B2 (ja) 半導体装置
JP4357492B2 (ja) 半導体装置
JP5017228B2 (ja) 半導体装置
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP2009259961A (ja) 半導体装置