TWI446493B - 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體 - Google Patents

包括堆疊晶粒及散熱件結構之半導體晶粒封裝體 Download PDF

Info

Publication number
TWI446493B
TWI446493B TW096130506A TW96130506A TWI446493B TW I446493 B TWI446493 B TW I446493B TW 096130506 A TW096130506 A TW 096130506A TW 96130506 A TW96130506 A TW 96130506A TW I446493 B TWI446493 B TW I446493B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
heat sink
intermediate conductive
attached
sink structure
Prior art date
Application number
TW096130506A
Other languages
English (en)
Other versions
TW200818418A (en
Inventor
Sangdo Lee
Tiburcio A Maldo
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200818418A publication Critical patent/TW200818418A/zh
Application granted granted Critical
Publication of TWI446493B publication Critical patent/TWI446493B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

包括堆疊晶粒及散熱件結構之半導體晶粒封裝體 發明領域
本發明係關於包括堆疊晶粒及散熱件結構之半導體晶粒封裝。
 發明背景
存在有許多種功率半導體晶粒封裝。在這樣的封裝中，持續地必須減少存在於輸入端及輸出端之間的電阻(例如：在一功率MOSFET封裝中的Rdson或源極到汲極的電阻)，而且，持續地需要增進這些封裝的散熱特性。最好能夠減少這類封裝的電阻且增加散熱特性，而不要增加這類封裝所佔據的空間。
本發明的幾個實施例係個別地或共同地解決了這些及其他問題。
 發明概要
本發明的實施例係關於半導體晶粒封裝以及用於製造半導體晶粒封裝的方法。
本發明的其中一實施例係關於一種半導體封裝，包含：第一散熱件結構；第一半導體晶粒，係被裝配於該第一散熱件結構且具有第一外部表面；一中間導電元件，係被裝配至該第一半導體晶粒；第二半導體晶粒；第二散熱件結構，係被裝配至該第二半導體晶粒且包含一第二外部表面；以及一模製材質，係被設置於該第一與第二半導體晶粒周圍，其中該模製材質暴露出該第一散熱件結構的第一外部表面，且其中該模製材質暴露出該第二散熱件結構的第二外部表面。
本發明的另外一實施例係關於一種用以形成半導體晶粒封裝的方法，此方法包含以下步驟：(a)將第一半導體晶粒裝配至具有第一外部表面的第一散熱件結構；(b)將第二半導體晶粒裝配至具有第二外部表面的第二散熱件結構；(c)將第一半導體晶粒裝配至一中間導電元件；(d)將第二半導體晶粒裝配至該中間導電元件；以及(e)在至少該第一與第二半導體晶粒周圍模製一模製材質，其中經模製好的模製材質暴露出該第一外部表面與第二外部表面。
以下，將進一步詳細說明本發明的上述與其他實施例。
圖式簡單說明
第1圖是依據本發明實施例的半導體晶粒封裝之零件的分解圖，顯示有金屬線凸塊。
第2圖顯示在上散熱件結構上具有金屬線凸塊的晶粒之底視圖。
第3圖顯示第一圖中的晶粒封裝處於組裝狀態之側視立體圖。
第4圖是另一晶粒封裝實施例的側視立體圖，此晶粒封裝具有類似於第一圖中的實施例之結構。然而，使用焊錫凸塊以取代金屬線凸塊。
第5圖及第6圖分別顯示第3圖與第4圖中所示的此種半導體晶粒封裝之底視圖與頂視圖。
第7圖顯示第5圖與第6圖中所顯示的此種晶粒封裝之半導體晶粒封裝總成。
第8圖顯示依據本發明實施例的另一半導體晶粒封裝之分解圖，顯示一個具有電路基底形式的中間導電元件。
第9圖顯示在上散熱件結構上具有金屬線凸塊的晶粒之底視圖。
第10圖顯示第8圖所示的封裝中之中間導電元件的立體底視圖。
第11圖是第8圖中所示的零件被組裝好時之側視立體圖。
第12圖是第11圖所示的此種半導體晶粒封裝之側視立體圖，然而，顯示焊錫凸塊以取代金屬線凸塊。
第13圖是絕緣金屬基底的頂視立體圖。
第14圖是第13圖所示的絕緣金屬基底之底視立體圖。
第15圖與第16圖分別為含有第8圖到第14圖所示的零件之半導體晶粒封裝的底視圖與頂視圖。
第17圖顯示含有第15到第16圖所示的此種晶粒封裝之半導體晶粒封裝總成。
 較佳實施例之詳細說明
本發明的實施例係關於半導體封裝，包含：第一散熱件結構；第一半導體晶粒，係被裝配於該第一散熱件結構且具有第一外部表面；一中間導電元件，係被裝配至該第一半導體晶粒；第二半導體晶粒，係被裝配至第二散熱件結構；第二散熱件結構，係被裝配至該第二半導體晶粒且包含一第二外部表面；以及一模製材質，係被設置於該第一與第二半導體晶粒周圍。該模製材質暴露出該第一散熱件結構的第一外部表面以及第二散熱件結構的第二外部表面。
較佳地，半導體晶粒封裝中的晶粒包括例如功率電晶體等的垂直半導體裝置(亦即：電流係從晶粒的一主要表面垂直地流到晶粒的另一主要表面)。垂直功率電晶體包括VDMOS電晶體以及垂直雙極型功率電晶體。VDMOS電晶體是一種具有由擴散所形成的兩個或多個半導體區域之MOSFET(金屬氧化物半導體場效電晶體)，其具有一源極區域、一汲極區域，以及一閘極。此裝置是垂直的，所以，源極區域與汲極區域是處於半導體晶粒的相反表面上。閘極可以是一種溝槽式閘極結構或者平面式閘極結構，且被形成在與源極區域相同的表面上。溝槽式閘極結構是比較好的，這是因為比起平面式閘極結構來說，溝槽式閘極結構較窄且佔據較少的空間。操作期間在VDMOS裝置中，從源極區域到汲極區域的電流大致上垂直於晶粒表面。在其他實施例中，半導體晶粒中的電晶體可以是例如IGBT(絕緣閘極雙極電晶體)等的雙極電晶體。在這樣的實施例中，半導體晶粒的一側具有一射極區域及一基極區域。晶粒的另一側具有一集極區域。在其他實施例中，半導體晶粒可以包括半導體二極體(例如：Schottky二極體)，其具有一個作為輸入端的陽極以及一個作為輸出端的陰極。
在第一與第二半導體晶粒中的晶粒，在一些實施例中也可以包括水平的裝置。例如LDMOS裝置的水平裝置可允許電流垂直流過晶粒，即使其源極與汲極係位於晶粒的相同側上。在其他實施例中，半導體晶粒可以在晶粒的同一側邊上具有輸入端與輸出端，而不會使電流垂直地流過晶粒。
相同或不同種類的裝置均可以任何適當的組合方式存在於晶粒封裝中。假如需要的話，任何上述的裝置均可以被組合於單一封裝內。例如，垂直二極體及垂直MOSFET可以存在於同一個封裝內。
依據本發明實施例的晶粒封裝中所使用之模製材質可包含任何適當的材質，且可以在晶粒封裝中被模製成任何適當的形式。適當的模製材質可以包含例如環氧樹脂的熱固性樹脂。
以下，將參考附圖詳細說明本發明實施例的其他特點，在這些圖形中，類似的元件符號係表示類似的元件。
以下的圖式顯示範例性的TO220型封裝，其具有延伸自封裝的一側之導線，且每個封裝具有兩個晶粒。然而，本發明的實施例並未侷限於這類封裝而已。例如，本發明的實施例可以包括更多半導體晶粒(例如：每個封裝以類似方式堆疊起來有三個以上或四個以上的晶粒)。此外，一般的封裝結構可被用於其他種類的封裝，包括TO251、TO262、TO3P、TO247、TO252及TO263型封裝。其他種類的封裝也可以包括SO8型封裝，其具有延伸自封裝兩側的導線。其他種類的封裝可以包括MLP(微導線封裝)型封裝。
第1圖顯示依據本發明實施例的半導體晶粒封裝中之零件的分解圖。以下將要敘述的此範例性半導體晶粒封裝包含有兩個功率MOSFET晶粒。如上所述，對於晶粒來說，可以具有其他半導體裝置以取代功率MOSFET。例如，功率MOSFET封裝可以包括源極導線與源極區域、閘極導線與閘極區域，以及汲極導線與汲極區域。在一半導體二極體封裝中，源極導線與源極區域可以替代地為陽極導線或陽極區域，而汲極導線與汲極區域可以替代地為陰極導線或陰極區域。在另一範例中，在雙極接面電晶體封裝中，源極導線及區域可以替代地為射極導線與射極區域，汲極導線與區域可以替代地為集極導線與區域，而且，閘極導線與區域可以替代地為基極導線與區域。
第1圖顯示一個中間導電元件127以及一個設置在第一散熱件結構7與第二散熱件結構1之間的第二半導體晶粒2－2。第二圖顯示第一散熱件結構7的底面，且第一半導體晶粒2－1亦位於第一散熱件結構7與第二散熱件結構1之間。可以將一模製材質(未顯示)設置於第一半導體晶粒2－1與第二半導體晶粒2－2的周圍，此模製材質可以暴露散熱件結構7的第一外部表面7(a)以及第二散熱件結構1的第二外部表面。
第一散熱件結構7可以為任何適當的形式且可以包括任何適當材質。例如，第一散熱件結構7可以包括一種例如鋁、銅或其合金等的導熱導電材質。如第1圖所示，第一散熱件結構7包括第一外部表面7(a)以及一個延伸自散熱件結構7的主要本體7(b)之腿部7(d)。此腿部7(d)可以被電氣連接(例如：使用焊接)至一個延伸自第二散熱件結構1的主要本體1(b)的汲極導線88(d)。
第一與第二散熱件結構7、1可以分別地將第一與第二半導體晶粒2－1、2－2的熱量散除掉，且亦可以作為用於MOSFET的汲極終端。
參考第2圖，可以使用銲錫、導電性環氧樹脂，或一些其他適當的導熱導電性材質，將第一半導體晶粒2－1裝配至第一散熱件結構7的底面。第二半導體晶粒2－2可以相同方式或不同方式裝配至第二散熱件結構1。
第一半導體晶粒2－1可以包括一個遠離第一散熱件結構7的第一表面2－1(a)。第一半導體晶粒2－1的第二表面(未顯示)則朝向第一散熱件結構7，且使用銲錫、導電性環氧樹脂等而機械式與電氣式地結合到第一散熱件結構。半導體晶粒2－1的第二表面可以包括一汲極區域，且汲極電流可以從半導體晶粒2－1流到第一散熱件結構7，流到腿部7(d)且流到延伸自第二散熱件結構1的主要本體1(b)之外部汲極導線88(d)。
多數電鍍金屬線凸塊3－1、4－1可以位於第一半導體晶粒2－1的第一表面2－1(a)上，在此範例中的電鍍金屬線凸塊3－1、4－1包括一閘極金屬線凸塊4－1，係在第一半導體晶粒2－1的第一表面2－1(a)而電氣式地連接到一閘極區域。閘極電流可以從閘極導線88(d)透過電鍍閘極金屬線凸塊4－1與閘極導電部5(例如：閘極夾)，而流到第一半導體晶粒2－1中的閘極區域。在此範例中的電鍍金屬線凸塊3－1、4－1亦包括多數源極金屬線凸塊3－1，這些凸塊係在第一半導體晶粒2－1的第一表面2－1(a)而連接到一或多個源極區域。源極電流可以從源極導線88(s)經由一源極導電部6(例如：源極夾)以及電鍍源極金屬線凸塊3－1，而流到第一半導體晶粒2－1中的源極區域。
電鍍金屬線凸塊3－1、4－1可以由任何適當材質形成，且可以使用任何適當的製程而形成。例如，它們可以包括鍍鎳的鋁金屬線，塗有貴重金屬的銅金屬線等。用於形成電鍍金屬線凸塊3－1、4－1的範例性製程可以包括使用2006年3月27日申請之美國專利申請案第60/786139號「具有可焊接迴路接點的半導體裝置」所揭示的技術，該專利申請案其內容在此併入作為參考。
第二半導體晶粒2－2也可以具有多數電鍍金屬線凸塊3－2、4－2，這些凸塊係被裝配至第二半導體晶粒2－2的第一表面2－2(a)。電鍍金屬線凸塊3－2、4－2包括源極金屬線凸塊3－2及一閘極金屬線凸塊4－2。第二半導體晶粒2－2以及對應的金屬線凸塊3－2、4－2可以具有與第一半導體晶粒2－1和金屬線凸塊3－1、4－1相同或不同的材質、特性或結構。例如，第二半導體晶粒2－2的第一表面2－2(a)可以具有電連接至源極金屬線凸塊3－2的源極區域以及一個電連接至閘極金屬線凸塊4－2的閘極區域。
一中間導電元件112係被設置於第一與第二半導體晶粒2－1、2－2之間，此中間導電元件112可以電氣式地/或物理式地連接至第一與第二半導體晶粒2－1、2－2。在第1圖所顯示的範例中，第一與第二半導體晶粒2－1、2－2兩者可透過中間導電元件112而電氣式及物理式地連接在一起，此中間導電元件是以單一不連續的金屬層之形式出現。中間導電元件112的源極導電部6可以電氣式連接源極金屬線凸塊3－1、3－2，這些源極金屬線凸塊係分別被裝配(例如：使用焊錫)至第一與第二半導體晶粒2－1、2－2的源極區域。同樣地，被裝配到第一與第二半導體晶粒2－1、2－2的閘極區域之閘極金屬線凸塊4－1、4－2，可以被電氣式地連接到(例如：使用銲錫)中間導電元件112的閘極導電部5。
中間導電元件112可以具有任何適當的形式中。如第1圖所示，在一實施例中，中間導電元件112可以包含至少一不連續層。在此範例中，不連續層可以包括一閘極導電部5以及一源極導電部6。如上所述，此中間導電元件可以電氣式及機械式地將第一與第二半導體晶粒2－1、2－2中的源極與閘極區域連接在一起(例如：藉由銲錫連接)。堆疊的第一與第二半導體晶粒2－1、2－2係使用中間導電元件112而電氣式地並聯在一起。稍後將詳細說明，在本發明的其他實施例中，此中間導電元件112可以機械式地連接，但並不需要電氣式地將第一與第二半導體晶粒2－1、2－2連接在一起。在這樣的實施例中，中間導電元件112可以包含在絕緣層的相反兩側上的至少一介電層及導電層。
第3圖顯示第1圖中的零件被組合在一起之情形。在第1、第2與第3圖中，類似的元件符號係標示類似的元件。第3圖額外地顯示一區域32，在此區域中，銲錫連接可以形成於閘極導電結構5及其對應的閘極導線88(g)之間。
第4圖顯示本發明另一封裝之實施例。在第1、第2與第4圖中，類似的元件符號係標示類似的元件。然而，相較於第3圖所示的實施例，在第4圖的實施例中，使用銲錫凸塊(例如：銲錫球)以取代金屬線凸塊。例如，取代使用源極金屬線凸塊，源極銲錫凸塊47、48可被用以將第一與第二半導體晶粒中的源極區域電氣式地連接到中間導電元件內的源極導電結構6。源極銲錫凸塊47、48以及在如此所形成的封裝中之任何其他銲錫，可以包含鉛(Pb-Sn)或無鉛銲錫。圖形中亦顯示一閘極銲錫凸塊43。
可包含第1圖到第4圖中的零件而形成的封裝之立體圖係顯示於第5圖與第6圖。第5圖顯示半導體晶粒封裝200的一頂視立體圖。如圖所示，第一散熱件結構的第一外部表面7(a)可以透過一模製材質11而暴露。此模製材質11可以將先前提到的第一與第二半導體晶粒包圍起來。第6圖顯示此半導體晶粒封裝200的底視立體圖。如圖所示，第二散熱件結構的第二外部表面1(a)係被此模製材質11所暴露。
在一些情形中(例如：在SO8型封裝)，第一或第二外部表面7(a)可以被銲錫或直接連接到電路板上，藉此提供一條連接到電路板(未顯示)的直接電氣與熱路徑。在此範例中，外部導線的表面可以與散熱件結構的底部暴露外表面共平面。
參考第7圖，假如需要的話，可以將一個選擇性額外的具有鰭片或不具有鰭片之外部散熱件208，其與封裝200中的暴露的散熱件結構表面1(a)、7(a)產生熱接觸或熱結合。當此封裝被連接到外部散熱件208或一些其他額外的結構時，可以形成一個半導體晶粒封裝總成。
第8圖顯示本發明的另一封裝之實施例。如同在先前的實施例中，在第8圖所示的實施例中，半導體晶粒可以被堆疊在半導體晶粒封裝內。然而，除了電氣式及機械式地連接半導體晶粒封裝內的第一與第二半導體晶粒之外，第一與第二半導體也可以機械式地連接在一起，但並未被電氣式地連接在封裝內。在第1到第8圖中，類似的元件符號係表示類似的元件，因此，不需要重複類似元件的說明。
第8圖顯示第一散熱件結構7及第二散熱件結構1。例如絕緣金屬基底的電路基底8可以被設置於第一與第二散熱件結構7、1之間以及第一半導體晶粒2－1(參考第9圖，此圖形顯示第一半導體晶粒2－1以及第一散熱件結構7的底面)與第二半導體晶粒2－2。
如第8圖所示，電路基底8包括在絕緣層一側上的第一不連續頂部導電層，此頂部導電層包括第一源極金屬層9－1以及第一閘極金屬層10－1。如圖所示，這幾層9－1、10－1的各層均包括至少一腿部，此腿部可以被結合至一個或多個外部導線58。由於半導體晶粒2－1、2－2係彼此被電氣式隔離開來，所以它們需要單獨的輸入端與輸出端，而且，這些輸入端與輸出端並非如同先前所述的實施例一樣共用。
如圖所示，在此範例中，設有六條外部導線，以取代在先前所述的半導體晶粒封裝中三條外部導線。此六條外部導線係對應於此封裝中用於第一半導體晶粒的閘極、源極與汲極連接，以及在半導體晶粒封裝中用於第二半導體晶粒的閘極、源極與汲極連接。
第10圖顯示第8圖中所示的電路基底8之底面。如圖所示，此電路基底8包括一底部不連續導電層，此導電層包含第二源極金屬層9－2及第二閘極金屬層10－2。
同時參考第8圖與第10圖，第一源極金屬層9－1與第二源極金屬層9－2，以及第一閘極金屬層10－1與第二閘極金屬層10－2係機械式地連接在一起，但在晶粒封裝內卻電氣式地彼此隔離，這是因為在兩者之間設有一絕緣層之緣故。在此範例中，電路基底8包括一絕緣層，而在此絕緣層的相反側上具有不連續的導電層。然而，在其他實施例中，也可以具有超過三個不同層。
第11圖顯示第8到第10圖中所示的組合零件之立體側視圖。第11圖中所顯示的許多零件均類似於第1圖到第3圖中所顯示的零件。然而，第11圖額外地顯示一銲錫互連區域59，此區域可含有銲錫，以便將一個對應於第一閘極層10－1的腿部結合到多數外部導線58中的對應外部閘極導線。而且，一銲錫晶粒裝配件60亦被顯示成用以將第二半導體晶粒連接到第二散熱件結構1。
第11圖亦顯示第8圖與第10圖中所示的電路基底8之絕緣層55，此絕緣層55可以由陶瓷或聚合體材質所製成，且可以電氣式地隔離絕緣層55相反兩側上的金屬層(例如：銅層)，致使第一與第二半導體晶粒2－1與2－2係電氣式地彼此隔離開來。
第12圖顯示類似於第11圖實施例中的實施例，除了顯示有銲錫凸塊以取代金屬線凸塊之外。第13圖與第14圖分別顯示第12圖中的電路基底8之頂視與底視立體圖。如同在先前的實施例一樣，第一與第二源極金屬層9－1與9－2係藉由一中間插入的絕緣層55而分開。第一與第二閘極金屬層10－1與10－2亦被此相同中間插入的絕緣層55所分開。
參考第12圖，閘極銲錫凸塊72可以電氣式地將第一半導體晶粒2－1中的閘極區域連接到電路基底8中的第一閘極金屬層10－1。源極銲錫凸塊74可以電氣式地將第一半導體晶粒中的源極區域連接到電路基底8中的第一源極金屬層9－1。對應的銲錫凸塊連接可以形成於第二半導體晶粒2－1中的源極與閘極區域以及第二源極金屬層與第二閘極金屬層之間。
第15到第16圖顯示包含第8到第14圖中的零件之封裝的各個立體圖。第15圖顯示半導體晶粒封裝202的頂視立體圖。如圖所示，第一散熱件結構的第一外部表面7(a)可以透過一模製材質11而暴露，此模製材質11可以將先前所提到的第一與第二半導體晶粒包圍起來。如第15圖所示，不像第6圖所示的實施例，第15圖中的實施例包括總共六條導線，其中一組三條導線係對應於第一半導體晶粒中的第一MOSFET之源極、閘極與汲極，而另一組三條導線則對應於第二半導體晶粒中的第二MOSFET中之源極、閘極與汲極。第16圖顯示透過模製材質11而暴露出來的散熱件結構之第二表面1(a)。
在一些情形中(例如：在SO8型封裝)，第一或第二外部表面7(a)可以被焊接或直接連接到一電路板上，以便對此電路板(未顯示)提供一條直接的電氣與熱路徑。在此範例中，外部導線的底部表面可以與散熱件結構的底部暴露表面共平面。
參考第17圖，假如需要的話，一個選擇性額外的具有鰭片或不具有鰭片之散熱件208可以與此封裝200中的暴露散熱件結構表面1(a)、7(a)產生熱接觸或熱結合。當此封裝被連接到額外散熱件208或一些其他額外結構時，可以形成一半導體晶粒封裝總成。第17圖亦顯示一片電氣絕緣Mylar膠帶216，係設置於第一散熱結構的暴露表面7(a)與額外散熱件208之間，此絕緣膠帶216(或其他層)可以阻止此額外的散熱件208免於在第一與第二散熱件結構7、1的暴露表面7(a)與1(a)之間形成導電路徑。
有許多種方式可使用上述的半導體晶粒封裝及封裝總成。例如，它們可以伴隨著電子系統中的其他零件(例如：電腦系統、伺服器、無線電話、電視、電源等)而安裝到電路板上。更明確地說，它們可以被運用於這類系統中的功率轉換電路。
可以使用任何適當的製程而形成本發明的實施例。例如，本發明的一些實施例可以由以下方式所形成：(a)將第一半導體晶粒裝配至具有第一外部表面的第一散熱件結構；(b)將第二半導體晶粒裝配至具有第二外部表面的第二散熱件結構；(c)將第一半導體晶粒裝配至一中間導電元件；(d)將第二半導體晶粒裝配至該中間導電元件；以及(e)在至少該第一與第二半導體晶粒周圍模製一模製材質，其中該模製好的模製材質暴露出該第一外部表面與第二外部表面。
以下，將提供可被用於本發明實施例中的範例性製程之其他細節。
上述的步驟可以任何適當的順序進行。例如，在上述用以製造封裝的範例方法中，半導體功率MOSFET晶粒可以為銲錫與金屬線凸塊。可以在功率MOSFET晶粒從其先前存在的晶圓上被切割(例如：藉由鋸片)之前或之後，而產生此銲錫與金屬線凸塊。也可以使用高溫銲錫或鍍有銲錫的銅球，而使此晶粒產生凸塊。
一旦獲得了具有銲錫或金屬線凸塊的晶粒之後，此具有凸塊的晶粒可以使用銲錫(中間熔化溫度的銲錫)而被裝配至底部的第二散熱件結構。可以替代地或額外地使用助熔劑點銲。
然後，可獲得中間導電元件。如上所述，此中間導電元件例如可以為單一不連續金屬層(例如：引線框)，或者可 以例如為DBC基底(直接黏接銅)的多層式電路基底。對於熟知此項技術者來說，這些很容易在市面上購得或輕易製造出來。
可以使用低熔化溫度銲錫而在中間導電元件上執行一網版印刷製程。可以使用夾板等將具有凸塊的晶粒裝配至中間導電元件上且執行一回流製程。然後，中間導電元件的另一側可以網版印刷方式印刷有銲錫膏。
在執行上述這些步驟之前或之後，可以使用銲錫將另一個具有金屬線或銲錫凸塊的晶粒裝配至頂部散熱件結構，此頂部散熱件結構以及具有凸塊的晶粒可以在含有先前裝配好的凸塊晶粒之該側的相反側上被裝配至中間導電元件，藉此形成一堆疊晶粒結構。
可以使用模製塑模或膠帶輔助模製製程而模製出上述結構。在一膠帶輔助模製製程中，散熱件結構的一個或兩個外部表面可以被膠帶所覆蓋，而執行一模製製程。對於熟知此項技術者來說，模製製程早為已知。在執行此模製製程之後，可移除膠帶，以暴露出先前覆蓋的散熱件結構外部表面。在模製之後，可以執行鍍敷(亦即：引線鍍敷)、修剪以及測試步驟。
本發明的實施例具有許多優點。首先，可以藉由增加晶粒裝配區域達成高功率產品，而不需要改變晶粒封裝的底面積或平台。其次，如第8圖及第17圖的實施例所示，可以藉由堆疊晶粒且使用例如DBC基底、IMS(絕緣金屬基底)或者在兩個導電層之間具有絕緣層的其他基底，而絕緣這些晶粒，因而在一封裝中產生雙重通道功能。而且，本發明的實施例具有兩條散熱路徑，分別通過晶粒封裝的頂部與底部，因而可增加散熱效果。藉由增加散熱路徑，可達到較佳的散熱效果。最後，在封裝中使用銲錫或金屬線凸塊，藉此可增加封裝中的Rdson。
說明書中所提到的任何位置關係，例如：「上」、「下」、「上方」、「下方」等係用以在圖形中解釋之用，並非用以表示實際實施例中的絕對位置。
說明書中所提到的「一」及「此」等用詞，除非另有額外說明，否則係用以表示一個或一個以上。而且，在說明書中，所提到「被裝配於」以及「被連接於」等用語，係用以表示在兩個元件之間的直接與間接連接關係(例如：藉由插入元件)。
說明書中所使用的用詞及用語係作為解釋之用，而非限定用語，因此，這些用語與措辭並未打算排除圖形所顯示的特色之等效置換。要知道的是，在本發明的範圍內，仍能夠產生出不同的變化。
而且，本發明實施例的一個或多個特色可以與本發明的其他實施例的一個或多個特色相結合，並不會違背本發明的範圍。
上述所有的專利文件、專利申請案、刊物及相關敘述，在此均併入作為參考。
1‧‧‧第二散熱件結構
1(a)‧‧‧第二外部表面
1(b)‧‧‧主要本體
2-1‧‧‧第一半導體晶粒
2-1(a)‧‧‧第一表面
2-2‧‧‧第二半導體晶粒
2-2(a)‧‧‧第一表面
3-1、4-1‧‧‧金屬線凸塊
3-2、4-2‧‧‧金屬線凸塊
5‧‧‧閘極導電部
6‧‧‧源極導電部
7‧‧‧第一散熱件結構
7(a)‧‧‧第一外部表面
7(b)‧‧‧主要本體
7(d)‧‧‧腿部
8‧‧‧電路基底
9-1‧‧‧第一源極金屬層
9-2‧‧‧第二源極金屬層
10-1‧‧‧第一閘極金屬層
10-2‧‧‧第二閘極金屬層
11‧‧‧模製材質
32‧‧‧區域
43‧‧‧閘極銲錫凸塊
47、48‧‧‧源極銲錫凸塊
55‧‧‧絕緣層
58‧‧‧導線
59‧‧‧銲錫互連區域
60‧‧‧銲錫晶粒裝配件
72‧‧‧閘極銲錫凸塊
74‧‧‧源極銲錫凸塊
88(d)‧‧‧汲極導線
88(g)‧‧‧閘極導線
88(s)‧‧‧源極導線
112‧‧‧中間導電元件
127．．．中間導電元件
200．．．半導體晶粒封裝
202．．．半導體晶粒封裝
208．．．散熱件
216．．．絕緣膠帶
第1圖是依據本發明實施例的半導體晶粒封裝之零件的分解圖，顯示有金屬線凸塊。
第2圖顯示在上散熱件結構上具有金屬線凸塊的晶粒之底視圖。
第3圖顯示第一圖中的晶粒封裝處於組裝狀態之側視立體圖。
第4圖是另一晶粒封裝實施例的側視立體圖，此晶粒封裝具有類似於第一圖中的實施例之結構。然而，使用焊錫凸塊以取代金屬線凸塊。
第5圖及第6圖分別顯示第3圖與第4圖中所示的此種半導體晶粒封裝之底視圖與頂視圖。
第7圖顯示第5圖與第6圖中所顯示的此種晶粒封裝之半導體晶粒封裝總成。
第8圖顯示依據本發明實施例的另一半導體晶粒封裝之分解圖，顯示一個具有電路基底形式的中間導電元件。
第9圖顯示在上散熱件結構上具有金屬線凸塊的晶粒之底視圖。
第10圖顯示第8圖所示的封裝中之中間導電元件的立體底視圖。
第11圖是第8圖中所示的零件被組裝好時之側視立體圖。
第12圖是第11圖所示的此種半導體晶粒封裝之側視立體圖，然而，顯示焊錫凸塊以取代金屬線凸塊。
第13圖是絕緣金屬基底的頂視立體圖。
第14圖是第13圖所示的絕緣金屬基底之底視立體圖。
第15圖與第16圖分別為含有第8圖到第14圖所示的零件之半導體晶粒封裝的底視圖與頂視圖。
第17圖顯示含有第15到第16圖所示的此種晶粒封裝之半導體晶粒封裝總成。
3-1‧‧‧金屬線凸塊
4-2‧‧‧金屬線凸塊
5‧‧‧閘極導電部
6‧‧‧源極導電部
7‧‧‧第一散熱件結構
32‧‧‧區域
88(g)‧‧‧閘極導線

Claims (24)

  1. 一種半導體封裝體，包含：一第一散熱件結構，係具有一第一外部表面及一第一底部表面；一第一半導體晶粒，係具有一第一表面及一第二表面，該第一表面具有一電接觸區域，該第二表面被附接於該第一散熱件結構的第一底部表面；一中間傳導元件，係被附接至該第一半導體晶粒的第一表面；一第二半導體晶粒，係具有一第一表面及一第二表面，該第一表面具有一電接觸區域並且被附接至該中間傳導元件；一第二散熱件結構，係具有一第二外部表面及一第二底部表面，該第二底部表面被附接至該第二半導體晶粒的第二表面；複數第一導線凸塊，係將該第一半導體晶粒電氣連接至該中間傳導元件，各個第一導線凸塊包含一導線，該導線具有一第一端被附接至該第一半導體晶粒的電接觸區域、一第二端被附接至該第一半導體晶粒的電接觸區域、及一凸塊部分，該凸塊部分配設在該第一端與第二端之間並且藉由一傳導黏合劑被附接至該中間傳導元件的一個部份上；複數第二導線凸塊，係將該第二半導體晶粒電氣連接至該中間傳導元件，各個第二導線凸塊包含一導線， 該導線具有一第一端被附接至該第一半導體晶粒的電接觸區域、一第二端被附接至該第一半導體晶粒的電接觸區域、及一凸塊部分，該凸塊部分配設在該第一端與第二端之間並且藉由一傳導黏合劑被附接至該中間傳導元件的一個部份上；一模製材質，係被設置於該第一半導體晶粒與該第二半導體晶粒周圍，其中該模製材質暴露出該第一散熱件結構的第一外部表面，且其中該模製材質暴露出該第二散熱件結構的第二外部表面。
  2. 如申請專利範圍第1項之半導體晶粒封裝體，其中，該第一散熱件結構包含銅。
  3. 如申請專利範圍第1項之半導體晶粒封裝體，其中，該第一半導體晶粒與該第二半導體晶粒包含垂直裝置。
  4. 如申請專利範圍第1項之半導體晶粒封裝體，其中，該第一半導體晶粒與第二半導體晶粒包含垂直MOSFET、IGBT電晶體、BJT電晶體及二極體的其中之一或多個。
  5. 如申請專利範圍第1項之半導體晶粒封裝體，其中，該中間傳導元件是呈現單一傳導層的形式。
  6. 如申請專利範圍第1項之半導體晶粒封裝體，其中，該中間傳導元件是呈現具有至少一絕緣層及至少一傳導層的多層電路基底之形式。
  7. 如申請專利範圍第1項之半導體晶粒封裝體，另外包含延伸自該模製材質的複數導線。
  8. 一種用以形成半導體晶粒封裝體的方法，該方法包含： (a)將一第一半導體晶粒附接至一第一散熱件結構，該第一散熱件結構具有一第一外部表面及一第一底部表面，該第一半導體晶粒具有一第一表面及一第二表面，該第一表面具有一電接觸區域，該第二表面被附接至該第一散熱件結構的第一底部表面；(b)將一第二半導體晶粒附接至一第二散熱件結構，該第二散熱件結構具有一第二外部表面及一第二底部表面，該第二半導體晶粒具有一第一表面及一第二表面，該第二半導體晶粒的第一表面具有一電接觸區域，該第二半導體晶粒的第二表面被附接至該第二底部表面；(c)使用複數第一導線凸塊將該第一半導體晶粒的第一表面附接至一中間傳導元件，該等複數第一導線凸塊係將該第一半導體晶粒電氣連接至該中間傳導元件，各個第一導線凸塊包含一導線，該導線具有一第一端被附接至該第一半導體晶粒的電接觸區域、一第二端被附接至該第一半導體晶粒的電接觸區域、及一凸塊部分，該凸塊部分配設在該第一端與第二端之間並且藉由一傳導黏合劑被附接至該中間傳導元件的一個部份上；(d)使用複數第二導線凸塊將該第二半導體晶粒附接至該中間傳導元件，該等複數第二導線凸塊係將該第二半導體晶粒電氣連接至該中間傳導元件，各個第二導線凸塊包含一導線，該導線具有一第一端被附接至該第一半導體晶粒的電接觸區域、一第二端被附接至該第一 半導體晶粒的電接觸區域、及一凸塊部分，該凸塊部分配設在該第一端與第二端之間並且藉由一傳導黏合劑被附接至該中間傳導元件的一個部份上；以及(e)在至少該第一半導體晶粒與第二半導體晶粒周圍模製一模製材質，其中經模製好的模製材質暴露出該第一外部表面與該第二外部表面。
  9. 如申請專利範圍第8項之方法，其中，該第一與第二半導體晶粒包含垂直裝置。
  10. 如申請專利範圍第8項之方法，其中，該第一與第二半導體晶粒包含垂直MOSFET。
  11. 如申請專利範圍第8項之方法，另外包含在將該第一半導體晶粒裝附於該中間傳導元件之前，在該第一半導體晶粒上形成該第一導線凸塊。
  12. 如申請專利範圍第8項之方法，其中，步驟(c)係在步驟(a)之前執行。
  13. 如申請專利範圍第8項之方法，其中，步驟(a)至(e)係依序執行。
  14. 如申請專利範圍第8項之方法，其中，該中間傳導元件係以單一傳導層的形式呈現。
  15. 如申請專利範圍第8項之方法，其中，該中間傳導元件包含一電路基底，該電路基底包括至少一絕緣層與至少一傳導層。
  16. 一種半導體封裝體，包含：一第一散熱件結構； 一第一半導體晶粒，係被附接於該第一散熱件結構，該第一散熱件結構具有一第一外部表面；一中間傳導元件，係被附接於該第一半導體晶粒，該中間傳導元件包含一多層電路基底，該多層電路基底具有至少一絕緣層與至少一傳導層；一第二半導體晶粒；一第二散熱件結構，係被附接於該第二半導體晶粒且包含一第二外部表面；以及一模製材質，係被設置於該第一半導體晶粒與該第二半導體晶粒周圍，其中該模製材質暴露出該第一散熱件結構的第一外部表面，且其中該模製材質暴露出該第二散熱件結構的第二外部表面。
  17. 如申請專利範圍第16項之半導體晶粒封裝體，其中該第一半導體晶粒與該第二半導體晶粒包含垂直MOSFET、IGBT電晶體、BJT電晶體及二極體的其中之一或多個。
  18. 如申請專利範圍第16項之半導體晶粒封裝體，另外包含延伸自該模製材質的複數導線。
  19. 如申請專利範圍第16項之半導體晶粒封裝體，其中該中間傳導元件具有一第一表面及一相對立於該第一表面的第二表面，其中該第一半導體晶粒係被附接至該中間傳導元件的第一表面，且其中該第二半導體晶粒係被附接至該中間傳導元件的第二表面。
  20. 一種用以形成半導體晶粒封裝體的方法，該方法包含 以下步驟：(a)將一第一半導體晶粒附接至具有一第一外部表面的一第一散熱件結構；(b)將一第二半導體晶粒附接至具有一第二外部表面的一第二散熱件結構；(c)將該第一半導體晶粒附接至一中間傳導元件，該中間傳導元件包含一電路基底，該電路基底包括至少一絕緣層與至少一傳導層；(d)將該第二半導體晶粒附接至該中間傳導元件；以及(e)在至少該第一半導體晶粒與第二半導體晶粒周圍模製一模製材質，其中經模製好的模製材質暴露出該第一外部表面與該第二外部表面。
  21. 如申請專利範圍第20項之方法，其中，步驟(c)係在步驟(a)之前執行。
  22. 如申請專利範圍第20項之方法，其中該第一和第二半導體晶粒包含垂直裝置。
  23. 如申請專利範圍第20項之方法，其中該第一和第二半導體晶粒包含垂直MOSFET。
  24. 如申請專利範圍第20項之方法，另外包含在將該第一半導體晶粒裝附於該中間傳導元件之前，在該第一半導體晶粒上形成線凸塊。
TW096130506A 2006-08-29 2007-08-17 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體 TWI446493B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/512,941 US7564124B2 (en) 2006-08-29 2006-08-29 Semiconductor die package including stacked dice and heat sink structures

Publications (2)

Publication Number Publication Date
TW200818418A TW200818418A (en) 2008-04-16
TWI446493B true TWI446493B (zh) 2014-07-21

Family

ID=39136702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096130506A TWI446493B (zh) 2006-08-29 2007-08-17 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體

Country Status (7)

Country Link
US (1) US7564124B2 (zh)
KR (1) KR20090046962A (zh)
CN (1) CN101512756B (zh)
DE (1) DE112007001992T5 (zh)
MY (1) MY146837A (zh)
TW (1) TWI446493B (zh)
WO (1) WO2008027708A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US7825502B2 (en) 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US7972906B2 (en) 2008-03-07 2011-07-05 Fairchild Semiconductor Corporation Semiconductor die package including exposed connections
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
US8502372B2 (en) * 2010-08-26 2013-08-06 Lsi Corporation Low-cost 3D face-to-face out assembly
CN102184907A (zh) * 2011-04-19 2011-09-14 无锡红光微电子有限公司 To3p防水密封引线框架
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
US8541875B2 (en) * 2011-09-30 2013-09-24 Alliance For Sustainable Energy, Llc Integrated three-dimensional module heat exchanger for power electronics cooling
ITMI20120712A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo elettronico a montaggio passante con doppio dissipatore di calore
ITMI20120711A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo di potenza
ITMI20120713A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Sistema elettronico a montaggio attraverso fori passanti con elementi di dissipazione serrati tra loro contro corpo isolante
US9443783B2 (en) * 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
DE102020102653A1 (de) 2020-02-03 2021-08-19 Infineon Technologies Ag Halbleitervorrichtung mit einem Erweiterungselement zur Luftkühlung

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956821A (en) * 1975-04-28 1976-05-18 Fairchild Camera And Instrument Corporation Method of attaching semiconductor die to package substrates
US4058899A (en) * 1976-08-23 1977-11-22 Fairchild Camera And Instrument Corporation Device for forming reference axes on an image sensor array package
US4191943A (en) * 1976-10-18 1980-03-04 Fairchild Camera And Instrument Corporation Filler-in-plastic light-scattering cover
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4890153A (en) * 1986-04-04 1989-12-26 Fairchild Semiconductor Corporation Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package
US4720396A (en) * 1986-06-25 1988-01-19 Fairchild Semiconductor Corporation Solder finishing integrated circuit package leads
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4839717A (en) * 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4796080A (en) * 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
US5327325A (en) * 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP2001166162A (ja) * 1999-12-09 2001-06-22 Hitachi Cable Ltd アレイ導波路型グレーティング
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6556750B2 (en) * 2000-05-26 2003-04-29 Fairchild Semiconductor Corporation Bi-directional optical coupler
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
KR100374629B1 (ko) * 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US20020124955A1 (en) * 2001-03-08 2002-09-12 I-Chung Tung Attachment of a heat spreader for fabricating a cavity down plastic chip carrier
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6449174B1 (en) * 2001-08-06 2002-09-10 Fairchild Semiconductor Corporation Current sharing in a multi-phase power supply by phase temperature control
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6642738B2 (en) * 2001-10-23 2003-11-04 Fairchild Semiconductor Corporation Method and apparatus for field-effect transistor current sensing using the voltage drop across drain to source resistance that eliminates dependencies on temperature of the field-effect transistor and/or statistical distribution of the initial value of drain to source resistance
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6867489B1 (en) * 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) * 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ

Also Published As

Publication number Publication date
US7564124B2 (en) 2009-07-21
US20080054417A1 (en) 2008-03-06
TW200818418A (en) 2008-04-16
KR20090046962A (ko) 2009-05-11
DE112007001992T5 (de) 2009-07-09
MY146837A (en) 2012-09-28
CN101512756B (zh) 2012-10-31
WO2008027708A2 (en) 2008-03-06
CN101512756A (zh) 2009-08-19
WO2008027708A3 (en) 2008-05-02

Similar Documents

Publication Publication Date Title
TWI446493B (zh) 包括堆疊晶粒及散熱件結構之半導體晶粒封裝體
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8212361B2 (en) Semiconductor die package including multiple dies and a common node structure
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
JP4438489B2 (ja) 半導体装置
US9530707B2 (en) Semiconductor module
US7800219B2 (en) High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US7737548B2 (en) Semiconductor die package including heat sinks
US9468087B1 (en) Power module with improved cooling and method for making
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
EP3157053B1 (en) Power module
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
US20090127676A1 (en) Back to Back Die Assembly For Semiconductor Devices
JP2020065017A (ja) 半導体サブアセンブリー及び半導体パワーモジュール
US10879155B2 (en) Electronic device with double-sided cooling
CN111244061B (zh) 氮化镓设备的封装结构
JP2007042738A (ja) 半導体装置
JP7294403B2 (ja) 半導体装置
JP7494613B2 (ja) 半導体装置
JP2016009819A (ja) パワー半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees