JP2008060531A - 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ - Google Patents

複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ Download PDF

Info

Publication number
JP2008060531A
JP2008060531A JP2007126042A JP2007126042A JP2008060531A JP 2008060531 A JP2008060531 A JP 2008060531A JP 2007126042 A JP2007126042 A JP 2007126042A JP 2007126042 A JP2007126042 A JP 2007126042A JP 2008060531 A JP2008060531 A JP 2008060531A
Authority
JP
Japan
Prior art keywords
thermal conductivity
high thermal
conductivity insulating
power electronic
electronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007126042A
Other languages
English (en)
Other versions
JP5374831B2 (ja
Inventor
Rajesh Kumar Malhan
ラジェシュ クマール 丸汎
Mark Johnson
マーク ジョンソン
Cyril Buttay
シリル ブタイ
Jeremy Rashid
ジェレミス ハイルラシッド
Florin Udrea
フローリン ウッドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Sheffield
Denso Corp
Original Assignee
University of Sheffield
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Sheffield, Denso Corp filed Critical University of Sheffield
Publication of JP2008060531A publication Critical patent/JP2008060531A/ja
Application granted granted Critical
Publication of JP5374831B2 publication Critical patent/JP5374831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】複数の半導体チップ及び電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージの熱放射性能を向上すること。
【解決手段】第１および第２の高熱伝導率絶縁非平面基板の間には、複数の半導体チップおよび電子部品が配設される。第１および第２の高熱伝導率絶縁非平面基板の各々の電気導体層は、機械的および電気的に半導体チップおよび電子部品と接続される。第１および第２の高熱伝導率絶縁非平面基板の各々は、相互に結合される複数の隆起領域、すなわちポストをさらに含む。隆起領域、すなわちポストの数、配置、および各々の隆起領域、すなわちポストの形状は、第１および第２の高熱伝導率絶縁非平面基板の間に機械的分離をもたらすように調整される。
【選択図】図１

Description

本発明は、複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージに関する。
高性能パワー電子デバイスは、電圧、電流および電力レベルに関し長足の進歩を遂げ続けている。しかし、性能が向上するほど、電力の消費レベルがより高くなるため、電気的相互接続、冷却および機械的保全性に関して負担が増す。
パワーエレクトロニクスデバイスのパッケージングに対する従来の手法は、基板や回路基板上に実装されたディスクリートなパッケージデバイス、またはベアチップが基板上に実装されワイヤボンドによって基板に接続されるハイブリッドモジュールを使用しており、このため、従来の手法は重大な性能限界を有する。
ディスクリートパッケージは、成形プラスチック、金属密封缶または密封セラミックキャリヤとすることができ、そのパッケージはプラスチックパッケージリードフレームにワイヤボンドされる１個のパワーチップを収容する。ベアパワーチップは基板上のパッドにはんだ接着されるので、熱の経路は、これらのインタフェース、基板を経て、接着剤またはサーマルグリースを通じて冷却構造物に至る。熱的インタフェースの数や、基板およびインタフェース材料の劣った熱伝導係数は、過度に高い接合部対周囲熱抵抗の原因となるので、この構成は、デバイス動作を制限し、限界を超えて接合温度を上昇させる。これらの熱的な影響は、また、設計者に、熱拡散を増大させるためにデバイス同士を引き離すようにさせ、それにより、より大きいモジュールサイズ、増加された電気的寄生およびより高コストな組み付けの代償を伴う。
パワーＪＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴおよびダイオードといったパワー半導体チップは、大電流を制御するためのデバイスであり、それらは大量の熱を生じる。従って、これらの半導体チップがパッケージに組み込まれる場合、十分な冷却（熱放射）を達成するように配置される。従来のパワーモジュール技術では、パッケージに組み込まれた複数の半導体チップから構成される場合、高熱伝導率セラミックで作られた絶縁基板が使用される。複数の半導体チップはこの絶縁基板に実装され、半導体チップの下側主表面に設けられた主電極が、絶縁基板上に設けられた銅厚膜とソフトソルダリングによって接続される。ＩＧＢＴチップの上側表面に設けられた主電極および制御電極は、絶縁基板に設けられた銅厚膜にワイヤボンディングによって接続される。絶縁基板は、銅で作られた熱放射ベースプレートにはんだ付けされる。このようにして、半導体チップによって発生された熱は、半導体チップの下側表面側に配設された絶縁基板を通じて放射される。
この従来の技術において、熱は半導体チップの各々の１表面から放射されるにすぎず、それゆえ熱放射性能を高めることができる程度には限界があり、さらに、パワーモジュールの構成物の大きさを縮小するには制限がある。
高い電気的性能の相互接続構造を備えつつ、熱的および機械的性能要求に取り組む先進パッケージング技術が、軍事、航空宇宙、医学および産業エレクトロニクスといった応用分野を目的としたパワーエレクトロニクスのために、将来的に必要とされている。これらの応用分野はすべて、より高い電圧、より高い電流、より大きいパワー消費およびより高速なスイッチング速度を備える半導体へ移行しつつあり、そのようなデバイスは従来のパッケージング手法による電気的、機械的および熱的能力を凌駕している。
先進パッケージング技術は、片面冷却経路を備える低性能セラミック基板上のワイヤボンドされる半導体チップ（ダイ）を、直接両面冷却金属ベース相互接続構造で取って替えるはずである。この構成の１例が電気的に絶縁された熱伝導性両面プレパッケージ構成である（特許文献１）。ハイブリッド技術は、半導体チップとの電気的接続を行なうために金属スペーサおよびワイヤボンディングを利用している。半導体チップ間の厚さの相違を吸収することができるスペーサの使用は、パワーモジュールの両面冷却のための熱伝導経路も提供する（特許文献２）。このプレパッケージ構成では、図５０に示すような、スタンプ加工リード部材、接点電極、半導体チップなどが、１対のセラミック基板部材の間に配置される。
この構成の別の例は、高信頼性銅黒鉛導体基板パワーデバイスパッケージである（非特許文献１）。このパッケージは、ＩＧＢＴおよびダイオードチップが、２枚の銅黒鉛導体基板、平坦化および相互接続のための金バンプおよびソルダバンプ、そして上面相互接続および両面熱除去のための第２の銅黒鉛層によって挟まれている構造を有する。
米国特許出願公報第２００３／０１３２５１１号 米国特許出願公報第２００３／００９０８７３号 ＩＥＥＥ第４４回年次国際信頼性物理学シンポジウム、サンホゼ、２００６、ｐ．６１３（IEEE 44th Annual international Reliability Physics Symposium, San Jose, 2006, page 613）
しかし、ワイヤボンドの固有の応力除去がなければ、両面接続構成は、電気的および熱的双方の伝導に高い伝導率を与えるものの、インタフェースにおける膨張の不一致を排除するために極めて慎重な材料選択を必要とする。伝熱層の熱膨張係数の低減は、信頼できるインタフェースを付与するだけでなく、電気絶縁層における応力の減少によって、極めて薄いＡｌＮ誘電体の使用を可能にし、熱伝達をさらに改善する。この構成において、ＩＧＢＴおよびダイオードチップの電極間の電気的接続を得るために、半導体チップは、２枚の銅黒鉛導体基板、平坦化のための金バンプおよびソルダバンプによって挟まれる。しかし、半導体チップの上側では、この上側の電極と上側絶縁基板に設けられた電極が金属バンプによって接続されるので、接続部の面積は小さい。従って、電気抵抗が大きくなり、大きい電流を得るには不利になるという問題、そして、半導体チップによって生じた熱が即座には絶縁基板に伝達されず、それゆえ熱放射性能が悪いという問題が存在する。また、このパッケージ設計は、半導体チップボンディングとともに外部接続バスボンディングを必要とする。この非対称設計レイアウトでは、全ての組付プロセスの後にパッケージにおいて均一な応力分布を達成するために制御することは困難であり、それは半導体チップへの大きな応力につながり得る。ＭＯＳゲート構造を有するＩＧＢＴおよびＭＯＳＦＥＴのような半導体チップは、それらが応力に弱いという特徴を有する。
上述の問題に鑑みて、本発明は、複数の半導体チップ及び電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージの熱放射性能を向上することを目的とする。さらに、複数の半導体チップ及び電子部品へ印加される応力を低減することをも目的とする。
本発明の第１の態様によれば、パワーエレクトロニックパッケージは、第１および第２の高熱伝導率絶縁非平面基板と、第１および第２の高熱伝導率絶縁非平面基板の間に配設された複数の半導体チップおよび電子部品を含む。第１および第２の高熱伝導率絶縁非平面基板の各々は、電気絶縁体層および複数のパターン形成された電気導体層を含み、それらは交互に積み重ねられている。電気導体層は、機械的および電気的に電子部品と接続されている。第１および第２の高熱伝導率絶縁非平面基板の各々は、複数の隆起領域、すなわちポストをさらに含む。隆起領域、すなわちポストは、第１および第２の高熱伝導率絶縁非平面基板が機械的および電気的に接続されるように相互に結合される。隆起領域、すなわちポストの数、配置、および各々の隆起領域、すなわちポストの形状は、第１および第２の高熱伝導率絶縁非平面基板の間に機械的分離をもたらすように調整される。電気導体層は、複数の電気回路が第１および第２の高熱伝導率絶縁非平面基板のうちの少なくとも一方に設けられるように、互いに分離絶縁される。
上記パッケージでは、均一な応力分布がパワーエレクトロニックパッケージにおいて得られ、従って熱放射性能が改善される。詳細には、半導体チップによって発生された熱は、半導体チップの２つの主表面から２枚の高熱伝導率絶縁非平面基板に円滑に伝達され、それによって迅速に放射される。直接両面冷却構成はさらに、パワーエレクトロニックパッケージの熱抵抗を低減する。
本発明の第２の態様によれば、パワーエレクトロニックパッケージは、第１および第２の高熱伝導率絶縁非平面基板と、第１および第２の高熱伝導率絶縁非平面基板の間に配設された複数の半導体チップおよび電子部品を含む。第１および第２の高熱伝導率絶縁非平面基板の各々は、電気絶縁体層および複数のパターン形成された電気導体層を含み、それらは交互に積み重ねられている。電気導体層は、機械的および電気的に電子部品に接続されている。第１および第２の高熱伝導率絶縁非平面基板の少なくとも一方は、複数の凹部、すなわち井戸状のくぼみをさらに含む。凹部、すなわち井戸状のくぼみは、第１および第２の高熱伝導率絶縁非平面基板のうちの少なくとも一方の所定の領域に配設されており、その所定の領域に電子部品が配置される。第１および第２の高熱伝導率絶縁非平面基板は、複数のボンディング領域で機械的および電気的に結合されている。電気導体層は、複数の電気回路が第１および第２の高熱伝導率絶縁非平面基板のうちの少なくとも一方に設けられるように、互いに分離絶縁される。
上記のパッケージでは、均一な応力分布が得られ、従って信頼性および熱放射性能が改善される。
本発明の上記および他の目的、特徴および利点は、添付図面に関してなされる以下の詳細な説明からより明らかになる。以下、同様の番号は同様の部品を示している図面を参照しつつ、両面冷却パワーエレクトロニックパッケージの好ましい実施形態について説明する。
まず、第１の実施形態によるパワーエレクトロニックパッケージ１００を図１〜図５（ｂ）を参照して説明する。パワーエレクトロニックパッケージ１００の断面が図１に示されている（図は、半ブリッジ整流器の半分だけ、すなわち１個のトランジスタ２０および１個のダイオード３０のみを示している）。パワーエレクトロニックパッケージ１００は、２枚の高熱伝導率絶縁非平面基板１、２の間に挟まれた、例えば２個のパワー半導体トランジスタチップ２０および例えば２個のパワー半導体ダイオードチップ３０から構成されている。それらの高熱伝導率絶縁非平面基板１，２上には、上側および下側の非平面基板１、２が接触させられた時、半導体チップと接触するように金属電極７〜１０がパターン形成されている。
図２は、パワーエレクトロニックパッケージ１００の側面分解図を示している。図３(ａ)，(ｂ)，および図４（ａ），（ｂ）は、上側および下側の非平面基板１，２のレイアウトを示している。つまり、これらの高熱伝導率絶縁非平面基板１、２の内側面および外側面が各図に示されている。パワー半導体トランジスタチップ２０は、２つの主表面として上側表面２１および下側表面２２を有する。各トランジスタチップ２０の下側主表面２２には、ドレインまたはコレクタ電極２５が表面全体にわたって形成されている。トランジスタチップ２０の他方の上側主表面２１には、小さな矩形のゲート電極２４が上側主表面の選定領域に形成されており、ソースまたはエミッタ電極２３が残りの上側主表面領域に形成されている。
パワー半導体ダイオードチップ３０もまた、２つの主表面として上側表面３１および下側表面３２を有する。パワー半導体ダイオードチップ３０の下側主表面３２には、カソード電極３４が表面全体にわたって形成されている。ダイオードチップ３０の下側主表面３２にカソード電極３４が形成されている一方、ダイオードチップ３０の上側主表面３１にはアノード電極３３が形成されている。
パワーエレクトロニックパッケージ１００は、図１〜図２８を参照して説明される。上側および下側の高熱伝導率絶縁基板１、２は、非導電性セラミック基板７７および、ダイレクトボンド銅、ダイレクトボンドアルミニウムまたは活性金属ブレージングはんだ材料のいずれかによって結合された高導電性金属７〜１０から構成される。セラミック基板７７は、アルミナ、窒化アルミニウム、窒化ケイ素、炭化ケイ素またはダイヤモンド、および銅またはアルミニウム金属よりなる群から得られる材料で構成されている。上側および下側の高熱伝導率絶縁基板１、２の各々はまた、２つの主表面として内側表面３、４および外側表面５、６を有する。上側高熱伝導率絶縁基板１の内側主表面３には、ゲート、ソースまたはエミッタ、およびアノード用の外部バス電極パターン７ａ、７ｂ、８ａ、８ｂ、９ａ、９ｂ、９ｃ、が、図３（ａ）の高熱伝導率絶縁基板１の平面図に示す通り配設されている。下側高熱伝導率絶縁基板２の内側主表面４には、図４（ａ）に示すように、ドレインまたはコレクタ、およびカソード用の外部バス電極パターン１０ａ、１０ｂが配設されている。なお、図３（ｂ）及び図４（ｂ）は、上側および下側の高熱伝導率絶縁基板１、２の外側主表面５，６のレイアウトを示しており、これら外側主表面５，６には、後述する熱交換機８０との結合のため、リッジ４３が形成されている。
高熱伝導率絶縁非平面基板１、２上のこれらの外部バス電極パターン７〜１０は、ダイレクトボンド銅、ダイレクトボンドアルミニウムまたは活性金属ブレージングはんだ材料のうちの銅またはアルミニウム材料の１ボンド・２ステップエッチングまたは２ボンド・２ステップエッチングのどちらか一方によって形成される。これらの外部バス電極パターン７〜１０に加えて、電気絶縁領域７０が上側および下側の高熱伝導率絶縁基板１、２の内側主表面３、４に配設されている。
これらの基板１、２は、電気絶縁体からなる層とパターン形成された電気導体からなる層とが交互に積層されることにより構成されており、電気導体が、機械的および電気的接続を行なうため構成部品に対して露呈されている。基板の導体領域の表面輪郭は、それらが、２枚の基板１、２間に機械的および電気的相互接続をもたらすべく、組付中に結合される多くの隆起領域、すなわちポストを有するように形作られている。例示の実施形態によっては、隆起領域はまた、構成部品と基板との間に電気的および／または機械的接続をもたらすために使用され得る。これらのボンド領域の数、配置およびジオメトリは、非平面基板１、２の機械的分離を制御する。導体層を多数の電気的に絶縁された領域に分離することにより、一方もしくは両方の基板において、電気回路が画成される。
電気的導電性を備えつつ、絶縁される領域の形状についてここで説明する。図３(ａ)〜図４（ｂ）に示す通り、上側および下側の高熱伝導率絶縁非平面基板１、２は、ほぼ矩形形状に構成されており、外部接続バスを含む。この実施形態において、例えば、半ブリッジ整流器が、２個のトランジスタ２０および２個のダイオード３０で動作するように設計されている。半導体チップ間の距離は、それがパワーエレクトロニックパッケージ１００の全体にわたる応力分布を決定するうえで大きな役割を果たす変数となる。
２個の半導体トランジスタ２０および２個の半導体ダイオードチップ３０は、下側高熱伝導率絶縁非平面基板２にはんだ４５を介してはんだ付けされている。非平面基板１、２上の半導体チップボンディング領域から遠ざかった位置に、ＤＣバスおよびフェーズアウトリードを画成する外部線接続端子（７Ａａ，７ｂ，８Ａａ，８ｂ，９Ａａ〜９ｃ、１０Ａａ，１０ｂの一部）が配置されている。パターン形成された接続バスは上側および下側の高熱伝導率絶縁非平面基板１、２上にあって、バス間の高さの違いを補償するためにいかなる外部装具も必要ないので、ゲートドライブユニット（ＧＤＵ）のような外部回路とのパワーエレクトロニックパッケージ１００の直接統合をもたらす。外部線接続端子金属７〜１０は、上側および下側の高熱伝導率絶縁非平面基板１、２のジオメトリに制限され、非平面基板１，２から突出していない。
パワーエレクトロニックパッケージ１００には、機械的安定性のために、そして半導体チップに対する応力を最小限にするために、電気的に不活性な支持ポストがモジュールの周辺に存在する。これは、特に、電気的に不活性な支持ポスト間、及び半導体チップでの圧縮結合形成の間に機械的な支持を助成するためのもので、それにより過剰な応力が高熱伝導率絶縁非平面基板１、２に蓄積するのを防ぐことができる。
図５（ａ）および図５（ｂ）に示す通り、中央のフェーズアウト位置に加えて、上側高熱伝導率絶縁基板１の領域４６および４７ならびに下側高熱伝導率絶縁基板２の領域４８および４９は、パワーエレクトロニックパッケージ１００において、機械的および電気的接続をもたらす。
図６（ａ）〜図６（ｃ）は、種々のステージにおけるパワーエレクトロニックパッケージの概略を示しており、図６（ａ）は組付前のパッケージを示し、図６（ｂ）はリフロープロセスの間のパッケージを示し、図６（ｃ）は組付後のパッケージを示している。パッケージ材料における示差熱膨張係数は、リフロープロセス後に応力を誘起する。存在する種々の応力の力は次の通りである。すなわち、組付プロセス前の弓なりとなるような出発高熱伝導性絶縁非平面基板における不均等な応力、半導体チップより大きい銅収縮のような、機械的強度のための銅−銅ボンディング領域における引張力、過剰応力が半導体チップにダメージを与えるような半導体チップへの圧縮力、そして絶縁ボンディング領域の数、位置およびそれらの距離に依存する半導体チップへの屈曲力である。パワーエレクトロニックパッケージ設計を最適化すべく、重要なパッケージパラメータを決定するために応力値が計算される。組付プロセスの熱−機械的解析を行う際に、ジオメトリの考慮は重要である。
セラミックタイル（セラミック基板）間内部の、エッチングによる輪郭形状を規定するパラメータを最適化することは、セラミックによって挟まれるように組付を行なった後に、結果として生じる残留応力を最小限にするうえで重要である。結果として生じる応力が高い場合に、影響されやすい領域は、主に半導体チップ（ダイ）側方の積層構造、相互接続ポストおよび支持ポストである。
結果として生じた応力の局所的な上昇は、検討されたモデルにおける鋭利な角部の兆候を示すものである。半導体チップの角部に沿って応力値のスパイク（急激な増大）をどの程度低減できるかを調査する試みにおいて、Ｘ−Ｙ平面で、例えば５ｍｍ角のダイについて、半径ｒｄによる曲率をダイの角部に導入する。半導体のレーザー切断は、たいてい互いに直角となる垂直エッジを残すので、Ｚ方向（半導体チップの厚さ方向）での曲率は考慮されない。このダイ曲率は、図７のメッシュ３次元モデルに示される。半導体チップを下側高熱伝導率絶縁非平面基板２に取り付けた場合の、ＡｕＧｅチップ接着はんだに隣接した材料層のvon Mises応力値（ＳＥＱＶ）が、各々の半径ｒｄについて抽出される。これらの結果が図８に示されている。予想通り、１５０μｍと２００μｍの曲率半径の間で観察されたＳＥＱＶの急激な減少により、指数関数的な減衰傾向が明確に見られる。
初期組付シミュレーションから分かる通り、ＡｕＧｅはんだの抗張力σＵＴＳを十分に超える大きい応力が、それを挟んでいる他の層に比べて、この層の厚さの結果として生じる。外側の基板のエッチングされた銅表面には、（銅）材料の抗張力σＵＴＳ近辺の応力値が生じ、ＳＥＱＶは最大値と最小値とで２７％変動する。ＳｉＣの底面は、曲率半径ｒｄの変化に応じて、応力値は１２％の分布範囲での変動を呈する。ＳｉＣ底面におけるＳＥＱＶ値はすべて、ＳｉＣ材料の抗張力（ultimate tensile strength:極限引張り強さ）よりも十分に低く、半導体ダイの角部の曲率がダイ接着プロセスの間にダイ内部の力に深刻な影響を及ぼさない。
曲率半径ｒｄ＝２５０μｍの場合、４ｍｍ角の相互接続ポストのボンディングのための第２のリフロープロセスの後に、その完全に弾性的な挙動に起因して大きい応力がＳｉＣダイ内部に見られ、ポスト曲率半径ｒｄを変化させた時、図９に見られる通り、抗張力σＵＴＳ（ＳｉＣ）の１８％だけ高い、６５３ＭＰａまで指数関数的に減衰することにより、ＳＥＱＶ値が２８％の分布範囲で変動する。これはＳｉＣの抗張力σＵＴＳをわずかに上回るが、これは実際の組付では、材料の降伏応力で飽和することが予想される。ＡｕＳｎはんだを囲む他の材料において見られる応力は各自の抗張力σＵＴＳの値よりもかなり高いが、それらは、すべて徐々に指数関数的に減衰しており、図１０（ａ）〜図１０（ｅ）に示すような円形の相互接続ポスト（ｒｄを無限大“∞”にする）が、上側高熱伝導率絶縁非平面基板１における残留応力を最善に最小限にするであろうことを示している。
ダイ近辺から離れて、発明者らはフェーズアウトポストのジオメトリを調べる。ここで、発明者らはＡｕＳｎ相互接続はんだ層について対称である構造を検討する。その際、フェーズアウトポストの曲率を、完全に方形の２ｍｍ角のポスト構造に始まり、ｒｏｕｔ＝１ｍｍの完全に円形のものまで変化させる。（第２のリフロープロセスと同様の）ＡｕＳｎはんだのリフロー後、モデルに結果的に生じた最大応力が各々のｒｏｕｔについて抽出され、図１１に示されている。
ＡｕＳｎはんだ層には、予想されたように、高い弾性応力値が生じている、銅ポストにおけるvon Mises応力は、正方形から円形のフェーズアウトポストに移行した場合に３７％の減少を示している。ポスト構造において見られる著しく低い応力値は、ＡｕＳｎリフロープロセスがフェーズアウトポスト近辺の両方の基板上のエッチングされた内側銅層に対してほとんど影響を及ぼさないということを示している。逆に、前節で見られたように、このはんだ付けプロセスは、半導体チップ近辺の相互接続ポストにおいて、結果的に生じる応力に対してはるかに深刻な影響を及ぼす。
モデルにおいて、Ｘ−Ｙ平面の曲率に加えて、Ｚ方向においても、曲率半径がフェーズアウトポスト構造に導入される（半径は、相互接続ポストの高さのおよそ半分）。このような曲率を付けることにより、エッチングされた非平面基板の実際の内側表面に最善に近似させることができる。完全な円形フェーズアウトポストの場合、はんだリフロー後の残留応力を抽出すると、図１２（ａ）〜図１２（ｄ）に示されるように、１１７ＭＰａから８４ＭＰａへと３０％の改善が見られた。図にも示されているが、メッシュモデルが解析において使用された。
このパワーエレクトロニックパッケージ設計において、フェーズアウトポストは、図１３（ａ）および１３（ｂ）に示されるように、それぞれの基板の内側の銅層上における、例えば３００μｍの銅ブロックから構成されるエッチングされた輪郭形状を有する。しかし、支持ポストを見ると、エッチングはセラミック層まで下方に進んでおり、それにより例えば高さ５００μｍの電気絶縁ポストを生成している。ポスト構造のジオメトリのこのわずかな変化は、組付後に残る残留応力と密接な関連がある。この解析において使用されたメッシュモデルもまた図１３（ａ）および図１３（ｂ）に示されている。このモデルは、Ｘ−Ｙ平面およびＺ方向での曲率をともに組み込んでいる。
発明者らは、図に示されたポスト凹部距離Ｘｒｅｃを変化させた場合の効果を調べた。全てのポスト凹部距離Ｘｒｅｃについて、ＡｕＳｎポスト接着はんだリフローから生じる銅層およびセラミック層におけるvon Mises応力が抽出され、それらのvon Mises応力が、図１４に示されている。グラフから、上記構造において得られた応力値がそれぞれの材料の極限引張り強さσＵＴＳを十分に下回っていることは明らかである。加えて、銅層およびアルミナ層に関して見られる傾向は互いに逆であり、ポスト凹部距離Ｘｒｅｃの増加に伴って、アルミナ層の最大von Mises応力σ（Ａｌ２Ｏ３）が減少するのに対し、銅層の最大von Mises応力σ（Ｃｕ）は増大している。過度に大きい凹部は、銅層の塑性変形をもたらし、それにより支持ポスト構造にジオメトリ上の制約を課す。抗張力σＵＴＳ（Ａｌ２Ｏ３）よりも十分に低い領域において、指数関数的な減少傾向がアルミナ層において見られるので、ポスト凹部距離Ｘｒｅｃをできる限り小さい設計値に保つことにより、組付後の層における残留応力の蓄積に起因する銅のいずれの塑性変形をも防ぐことができる。
基板１、２上のポスト構造の間隔は、解析されるべき、もう１つの重要な問題である。過剰なノード数のために、この解析では２次元モデルが使用され、その１例が図１５（ａ）および図１５（ｂ）に示されている。これらのモデルは、両方とも基板の内側にあるポスト（高さ３００μｍ）による構造物および、セラミック層まで５００μｍ分エッチングされた電気的に絶縁されたポストによる構造物を組み入れている。
ＡｕＳｎはんだリフロープロセスによる解析は、ポスト間隔Ｘｐ＝９．５ｍｍを有する最初の構造について図１６に示す通り、前述の解析のように、はんだ層に関して対称ではない応力分布を明らかにしている。
電気絶縁のための銅の完全なエッチダウンによる、上側基板１の内部銅層の分離は、その下にあるセラミックにおいて局所的な応力上昇につながる、９０°の角部を銅層に残す。これらの層の各々の最大von Mises応力値が、各々のポスト間隔Ｘｐについて抽出される。応力値が各材料の抗張力σＵＴＳを十分に下回っていることはグラフから明らかであるが、ほとんどの材料層について見られる指数関数的な増加傾向は、ポスト間の間隔が大きな値に増加するに従って、大きな応力を生じさせる結果をもたらす。しかし、上側および下側基板１、２におけるアルミナは、セラミックの表面での銅エッチングの性質ゆえにポスト間隔に対して異なる反応を示す。ポスト間隔を増大させることは上側基板のアルミナにおける圧縮応力を軽減し、それにより層において見られる応力を低減する。この傾向は図１６において見られる。
ダイ接着およびポスト接着はんだ付けプロセスが、周囲の層に生じる残留応力に関してどの程度の影響を有するかを判断するために、それぞれのはんだリフロープロセスの間におけるダイ接着およびポスト接着はんだの厚さｔｄ、ｔｐを変化させた。ダイ接着はんだの厚さｔｄについて調べる際に、組付プロセスはリフロープロセス後に停止され、ポスト接着はんだの厚さｔｐを変化させた場合における、両方のはんだリフロープロセスがシミュレートされた（この場合、ダイ接着はんだの厚さｔｄは１００μｍで一定に保たれた）。これらのパラメータは、図１７のセラミックサンドイッチ構造の断面略図に示されている。ダイ接着はんだの厚さｔｄを変化させた時に得られる、抽出された最大von Mises応力は、下側基板の銅層および半導体チップに関して図１８に示されている。両方の材料は、それぞれの抗張力σＵＴＳ値を十分に下回っており、ダイ接着はんだの厚さｔｄが増加するにつれて指数関数的に減少する力を受ける。はんだ厚さｔｄは、これらの周囲の層に影響を及ぼす一方で、はんだ材料自体において抽出された応力値は、それ自身の降伏応力を超えており、従って現実には塑性変形のために飽和するはずである。しかし、完全に弾性的な変形に特有な高応力が観察される。
ダイ接着はんだの厚さｔｄを一定に保ちつつ、ポスト接着はんだの厚さｔｐを変化させた場合、類似の指数関数的な減少傾向が、ｔｐが無限大“∞”に近づくにつれて、図１９の抽出された応力値のグラフにおいて見られる。２つのはんだ層が半導体チップの両側にあるので、半導体チップ（ダイ）において生じる応力は材料の降伏応力を超えて飽和するであろうと予想される。これは、調査したすべてのＡｕＳｎはんだ厚さｔｐで見られる、抽出された高いvon Mises応力において明らかである。上側基板１の銅層およびＡｕＳｎポスト相互接続はんだ層における応力は、それぞれの抗張力σＵＴＳ値の許容範囲内にあるが、より厚いはんだを使用することは、セラミックサンドイッチパッケージの種々の層において見られる残留応力を最小限にするであろう。
種々のセラミック厚さｔｃｅｒａで種々のタイプの基板から抽出されるアルミナセラミックにおける最大von Mises応力が、熱サイクルの２つの極限温度に関して、図２０のグラフに示されている。グラフによって強調された傾向から、より厚いセラミック層は、その両側の内部銅層の剪断力および圧縮力に耐えることができるはずであるので、アルミナ層において見られる応力を低減する。加えて、従来の凹部非形成構造における応力が厚い基板よりも低くなり、実験的に観察される寿命の延長の根拠となることがわかる。
前節において、半導体チップは十分に塑性変形範囲にある応力を受けるので、ここでの解析が完全に弾性材料モデルを含むことから、抽出されたvon Mises応力値が、図表に見られる通り抗張力σＵＴＳ（半導体材料）を十分に超えることが予想される。同様に、半導体チップの周囲のＡｕＧｅおよびＡｕＳｎはんだ層内部のＦＥＡ要素の高アスペクト比および、その要素およびそれらの定義ノード内部の集積点の結果的に得られる近接性のために、それぞれの材料の抗張力σＵＴＳ値を上回る応力が観察される。
電気的に不活性な支持ポストの数および形状もまた、それがパワーエレクトロニックパッケージ１００全体にわたる応力分布を決定するうえで役割を果たすパラメータとなる。考慮される支持ポストを伴うレイアウトの３つのバリエーションが考えられ、９本および５本の支持ポストの位置構成が提案される。中央ポストは、フェーズアウト端子に接続されており、同一寸法を有する。図１０（ａ）〜１０（ｃ）は、中央フェーズアウトポストを含む、採用可能な９本（Ｐ１）および５本（Ｐ２）、（Ｐ３）のポスト位置構成を示している。
これらの電気絶縁ポスト領域のボンディングには、完全なリフロープロセス後に短絡を生じる原因となり得るはんだ４５のオーバフローを防止するためにはんだストッパ層５０を用いることが考慮されている。例えば４００μｍ（平均位置Ｑｓ（ｘ，ｙ）±２００μｍ）の有限線厚さを有するソルダレジスト層が、ポスト上にスクリーン印刷される。ポスト上へのはんだ４５ペーストのスクリーン印刷は、図２１に図示の通り例えば２００μｍの許容差を有するステンシルを必要とする。ソルダレジストはまた、半導体チップとの電気接続に使用されるパターン形成電極にも適用することができる。半導体チップに関して、製造プロセスにより、デバイスパッドでの十分なポリアミドコーティングが保証され、それによりはんだストッパ層を冗長化することができる。
高熱伝導率絶縁非平面基板１、２の製造は、例えばダイレクトボンド銅のエッチングによって行われる。各ステップに必要とされる種々の層は、プロセスフローとともに示されている。シングルまたはダブルボンディングプロセスのどちらかを伴うダブルエッチング技法が、図２２（ａ）〜２２（ｇ）に示されるように、非平面基板１、２の製造に使用される。ダブルボンド・ダブルエッチングプロセスにおいて、出発材料は、例えば薄い銅（２００μｍ）がその両側に結合されている例えば３００μｍ厚のセラミックである（図２２（ａ）のステップ１）。まず、その薄い銅の、マスクによって特定される領域がエッチングされ（図２２（ｂ）のステップ２）、その後、３００μｍの厚い銅が、エッチングされた薄い銅の表面上に結合される（図２２（ｃ）のステップ３）。この厚い銅をエッチングすることにより、最終的なパターン形成されたダイレクトボンド銅基板を得ることができる（図２２（ｄ）のステップ４）。
シングルボンド技法では、５００μｍの厚い銅がまず最初にセラミック上に結合され（図２２（ｅ）のステップ１）、その後、２つのエッチングプロセスが実行されて、要求通りにエッチングされたダイレクトボンド銅基板が得られる（図２２（ｆ）及び図２２（ｇ）のステップ２および３）。
ダブルボンド・ダブルエッチングプロセスは、エッチングされた部分の横方向の広がりｌｓに関して良好に制御（例えば１００μｍないし２５０μｍの範囲内）することができるが、ダブルエッチングは最初の２００μｍ銅層のオーバエッチングをもたらす。シングルボンド・ダブルエッチングプロセスは、かなり平滑な銅表面を残す。
半導体チップおよび熱交換器ユニットのボンディングを伴うパワーエレクトロニックパッケージ１００の種々の組付段階もまた、図２３に示されている。２枚の高熱伝導性絶縁基板１、２は、２個の半導体トランジスタチップ２０および２個のダイオードチップ３０が２枚の高熱伝導率絶縁基板１、２の間に挟まれるように向かい合わせにされる。この結果、上側高熱伝導率絶縁基板１のパターン形成された電極パターン７ａ、７ｂ、８ａ、８ｂ、９ａ、９ｂ、９ｃと、トランジスタチップ２０の制御ゲート電極２４、ソースまたはエミッタ電極２３、および、ダイオードチップ３０のアノード電極３３とがはんだ材料４５および／またははんだストッパ層５０を介して積層配置され、また、下側高熱伝導率絶縁基板２側の電極パターン１０ａ，１０ｂと、トランジスタチップ２０のドレインまたはコレクタ電極２５及びダイオードチップ３０のカソード電極３４とがはんだ材料４５および／またははんだストッパ層５０を介して積層配置される。
その後、上述の接触部分を加熱板または加熱炉などで加熱することにより、リフローソルダリングを実行する。高熱伝導率絶縁基板１、２間の間隙は、電気的に不活性なボンディングポスト７０によって均一に制御され、例えば約０．３ｍｍ〜５ｍｍである出発銅金属の厚さの値のほぼ倍の値となる。このようなサンドイッチパッケージの間隙は、リフロープロセス後のはんだ４５の厚さも考慮している。
このパワーエレクトロニックパッケージ１００では、ボンド領域（支持ポスト７０など）が非平面基板１、２の機械的分離を制御するので、２枚の高熱伝導率絶縁非平面基板１、２の間にスペーサを挿入する必要はまったくない。高熱伝導率絶縁基板１、２の電極パターンに半導体チップをはんだ付けする際に、はんだ付け材料は電極パターンのボンディング部分にスクリーン印刷されるか、または、はんだ付け材料の箔を半導体チップの電極と電極パターンのボンディング部分との間に挟むようにしても良い。
この実施形態において、全ての半導体チップは、最初のはんだ付け作業において下側高熱伝導率絶縁基板２にはんだ付けされる（例えばＡｕＧｅなどの高融点はんだ４５）。その後、上側高熱伝導率絶縁基板１が一体に合わせられ、第２のはんだ付け作業が行われる（例えばＡｕＳｎなどの低融点はんだ４５）。あるいは、この組立プロセスは、例えばＡｇＳｎなどの同一融点はんだ４５による過渡液相（transient liquid phase）プロセスを用いて、半導体チップを高熱伝導率絶縁基板１、２間に挟んで単一のはんだ付け作業において実行することもできる。第２のはんだ付け作業では、はんだ付け作業において使用されるはんだ４５の量を制御することができるので、大形バンプのはんだ４５を使用することができる。
主要な電極パッドの場合、いくつかの大形はんだバンプを単一のバンプの代わりに、半導体チップ上に形成することができる。これらのバンプの材料としては、例えばＡｕＧｅおよびＡｕＳｎなどの金系はんだ４５が好ましい。高熱伝導性絶縁非平面基板１、２のパターン形成された電極上で、はんだ４５の厚さを制御するために、はんだストッパレジスト５０もまた、リフロープロセス後のはんだ４５の量を制御するために使用することができる。上述のボンディングが実行された後、例えばエポキシ樹脂やシリコーン樹脂などの絶縁樹脂が、２枚の高熱伝導率絶縁基板１、２の間に充填され、特定の温度まで低下されることによって硬化させられる。間隙を充填する封入材料は、強電界が作用した時に結果的に空気破壊につながる、構造物におけるエアポケットを除去するものである。代替として、ポリイミド絶縁シートを、図２４に示す通り組付プロセスにおいて２枚の高伝導性絶縁非平面基板１，２間に挿入することができる。
この実施形態によれば、半導体チップが２枚の高熱伝導率絶縁基板１、２によって挟まれ、半導体トランジスタチップ２０およびダイオードチップ３０の電極および高熱伝導率絶縁基板１、２の電極パターンがはんだ付け（例えばＡｕＳｎおよびＡｕＧｅはんだ付け）によって結合されてパワーエレクトロニックパッケージ１００を作る。半導体チップによって生じる熱は、半導体チップの上側表面および下側表面から高熱伝導率絶縁基板１、２に円滑に伝達され、それによって迅速に放射される。
２枚の高熱伝導性絶縁非平面基板１、２の外側表面は、熱交換器８０との結合を改善するために、リッジ４３を形成するように段階的にエッチングされている。熱交換器８０は、その底面に溝がフライス加工されている。露出した銅の外端付近で隆起した熱交換器８０の周辺部（リッジ構造物）をエッチングすることにより、熱交換器８０本体が適位置に確実に着座できる。熱交換器ユニットは、図２３に示す通り、同じ絶縁樹脂を用いて、または低温はんだ４５を用いてシールされる。
外部バス接続端子は、高熱伝導率絶縁基板１、２の電極パターンに設けられている。セラミック底部のレーザーセラミックアブレーションまたはセラミック切断により、完全な組付後に電気的接続バスを露出させることができる。従って、外部線との接続用の別個の端子を設け、これらの端子を電極パターンに接続する作業を不要とすることが可能である。詳細には、外部線接続端子のうち、主ＤＣバス端子（主電源端子）は同じ方向に延在して設けられ、ゲートドライバユニットのための制御電極端子は主電極端子と反対方向に延在して設けられる。この構成により、制御線および電力線を離しておくことが容易になるので、電磁気干渉ノイズに対して耐性の有る構造となる。加えて、そのような電極レイアウト設計は、パワーエレクトロニックパッケージ１００の浮遊インダクタンスを低減するうえで効果的である。
パワーエレクトロニックパッケージ１００は、ハーフブリッジの出力段を収容している。それは、各々が同じ定格の各自のリカバリダイオード３０を備える、直列に接続された２個の半導体トランジスタ２０から構成される。上述のようにして製造されたパワーエレクトロニックパッケージ１００の電気回路図が図２５に示されている。さらに、パワーエレクトロニックパッケージ１００における半導体チップのレイアウトが図に示されている。図２５に示す通り、第１のトランジスタ２０ａのドレインまたはコレクタ電極は正のＤＣバス端子に接続されており、第２のトランジスタ２０ｂのソースまたはエミッタ電極は負のＤＣバス端子に接続されており、そして第１及び第２のトランジスタ２０ａ，２０ｂのゲートは、ゲートドライブユニット端子ＳＤＡ，ＳＤＢに接続されている。同様に、第１のダイオード３０ａの端子は、それぞれの極性を備える第１のトランジスタ２０ａのドレインまたはコレクタおよびソースまたはエミッタと接続されている。第２のダイオード３０ｂの端子は、それぞれの極性を備える第２のトランジスタ２０ｂのドレインまたはコレクタおよびソースまたはエミッタと接続されている。第２のトランジスタ２０ｂのドレインまたはコレクタは第１のトランジスタ２０ａのソースまたはエミッタと接続されている。
中央ボンディング領域は、フェーズアウト信号を付与するために上側および下側のＤＣバス端子を接続している。そのような構成は、説明したハーフブリッジ回路から、複数の半導体チップをボンディングすることによって完全な三相インバータ回路に拡張することができる。
図２６、図２７および図２８を参照して、パワーモジュール、ＤＣリンクキャパシタボードおよびゲートドライバユニットを冷却するために、熱交換器ユニットの全ての側面を利用するパワーインバータシステムについて説明する。図２６はインバータシステムの分解図を示す。パワーエレクトロニックパッケージ１００は、図２５に示したハーフブリッジ回路を３個有し、それらが完全な三相インバータモジュールを構成する。このインバータシステムでは、下部熱交換器の第１の側面がパワーエレクトロニックパッケージ１００を挟みつけ、ハーフブリッジ回路のための個々のゲートドライバユニットが他方側を挟みつける。他方、上部熱交換器の第１の側面がパワーエレクトロニックパッケージ１００を挟みつけ、ハーフブリッジ回路のための個々のＤＣリンクキャパシタボードが他方側を挟みつけても良い。そのような構造が、高い動作温度でのインバータシステムの動作を可能にする。図２７および図２８は、上部側および底部側からのパワーインバータシステムの立体図を示す。
第２の実施形態によるパワーエレクトロニックパッケージが、図２９（ａ）〜図３０（ｂ）を参照して説明される。このパッケージと図１〜２８に示されたパッケージとの相違を、以下に説明する。
図２９（ｅ）及び２９（ｆ）、図３０（ａ）及び３０（ｂ）は、上側および下側の高熱伝導率絶縁基板１，２の平面図および底面図を示している。また、図２９（ａ）〜２９（ｄ）に示すように、同じチップ上の大小両方の半導体デバイスに対応するために、共通電極ポストレイアウトが考慮され（Ｄ１およびＤ２）、それによりそれらは両方のジオメトリの半導体トランジスタ２０のボンディング電極パッドと位置合わせされている。パターン形成された電極ボンディング領域の大きさは、半導体トランジスタ２０のボンディング電極パッドの大きさよりも実質的にわずかに小さく設定され、パターン形成された電極の突出高さは外部接続バスよりも高く設定される。薄いといった特徴を有するゲート電極の角部の曲率が、できる限り多くの９０°コーナを排除するために大きくされている。
これらの図に示す通り、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、全ての外部接続バスは上側高熱伝導率絶縁基板１にある。上側高熱伝導率絶縁基板１は、下側高熱伝導率絶縁基板２に比べてサイズが大きい。それぞれ２つの主表面を有する半導体トランジスタ２０およびダイオードチップ３０が、２枚の高熱伝導率絶縁基板１、２の間に挟まれている。第１の半導体トランジスタ２０ａおよび第１のダイオード３０ａならびに第２の半導体トランジスタ２０ｂおよび第２のダイオードチップ３０ｂは、下側高熱伝導率絶縁非平面基板２にはんだ付けされている。残りの構成は、第１の実施形態と同じである。この種の構成によっても、パワーエレクトロニックパッケージ１００内部での熱の発生および剪断応力分布を改善することが可能である。
第３の実施形態によるパワーエレクトロニックパッケージが、図３１〜図３３（ｂ）を参照して説明される。このパッケージと図１〜２８に図示されたパッケージとの相違を、以下に述べる。
図３１に示す通り、２枚の高熱伝導性絶縁非平面基板１、２の各外側表面は、熱交換器８０との改善された結合のためにエッチングされていない。この実施形態は、サンドイッチ構造の両面を冷却するために一体化された熱交換器８０を使用することはもちろん、一体化されない熱交換器８０を使用することができる自由も提供する。２枚の高熱伝導性絶縁非平面基板１、２の平坦な外側表面は、熱放射性能を改善するために、間に熱的構成部品を使用する閉鎖形マイクロチャネル熱交換器８０ユニットの使用に適している。しかし、これはパワーエレクトロニックパッケージ１００のより大きな熱抵抗につながるが、この構成は、熱交換器８０ユニットのダイレクトボンディングがないためにサンドイッチ構造における全体の応力を緩和できる。また、この構造は、空冷熱交換器８０ユニットに実装することもできる。残りの構成部分は、第１の実施形態と同じである。この種の構成によっても、パワーエレクトロニックパッケージ１００内部での熱の発生および剪断応力分布を改善することが可能である。
図３２（ａ）〜図３３（ｂ）は、上側および下側の高熱伝導率絶縁基板１，２の平面図および底面図を図示している。これらの図に示す通り、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、全ての外部接続バスは上側高熱伝導率絶縁基板１にある。上側高熱伝導率絶縁基板１は、下側高熱伝導率絶縁基板２に比べてサイズが大きい。第１の半導体トランジスタチップ２０ａおよび第１のダイオードチップ３０ａならびに第２の半導体トランジスタチップ２０ｂおよび第２のダイオードチップ３０ｂは、下側高熱伝導率絶縁非平面基板２にはんだ付けされている。
第４の実施形態によるパワーエレクトロニックパッケージを、図３４〜図３６（ｂ）を参照して説明する。このパッケージと図１〜２８に図示されたパッケージとの相違を、以下に述べる。
図３４に示す通り、半導体チップは、上下両方の高熱伝導性絶縁非平面基板１、２に対称的な様態で実装される。互いに上下逆にされたそれぞれの２つの主表面を有する半導体トランジスタチップ２０およびダイオードチップ３０が、２枚の高熱伝導率絶縁基板１、２の間に挟まれている。詳細には、第１のトランジスタチップ２０ａおよび第１のダイオードチップ３０ａは上側高熱伝導率絶縁基板１にはんだ付けされ、第２のトランジスタ２０ｂおよび第２のダイオードチップ３０ｂは下側高熱伝導率絶縁基板２にはんだ付けされ、それらは互いに上下逆の関係にある。その他の構成部分は、第１の実施形態と同じである。この種の構成によっても、パワーエレクトロニックパッケージ１００内部での熱の発生および剪断応力分布を改善することが可能である。
図３５（ａ）〜図３６（ｂ）は、上側および下側の高熱伝導率絶縁基板１，２の平面図および底面図を図示している。これらの図に示す通り、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、全ての外部接続バスは上側高熱伝導率絶縁基板１にある。上側高熱伝導率絶縁基板１は、下側高熱伝導率絶縁基板２に比べてサイズが大きい。第１の半導体トランジスタチップ２０ａおよび第１のダイオードチップ３０ａならびに第２の半導体トランジスタチップ２０ｂおよび第２のダイオードチップ３０ｂは、それぞれ、上側および下側の高熱伝導率絶縁非平面基板１、２にはんだ付けされている。
第５の実施形態によるパワーエレクトロニックパッケージを、図３７〜図３９（ｂ）を参照して説明する。このパッケージと図１〜２８に図示されたパッケージとの相違を、以下に述べる。
図３７に示す通り、２枚の高熱伝導性絶縁非平面基板１、２の各外側表面は、熱交換器８０との改善された結合のためにエッチングされていない。この実施形態は、サンドイッチ構造の両面を冷却するために、一体化された熱交換器８０を使用することはもちろん、一体化されない熱交換器８０を使用することができる自由も提供する。２枚の高熱伝導性絶縁非平面基板１、２の各々の平坦な外側表面は、熱放射性能を改善するために間に熱的構成部品を使用する閉鎖形マイクロチャネル熱交換器８０ユニットの使用に適している。これはパワーエレクトロニックパッケージ１００のより大きな熱抵抗につながるが、この構成は、熱交換器８０ユニットのダイレクトボンディングがないためにサンドイッチ構造における全体の応力を緩和できる。また、この構造は、空冷熱交換器８０ユニットに実装することもできる。残りの構成部分は、第４の実施形態と同じである。この種の構成によっても、パワーエレクトロニックパッケージ１００内部での熱の発生および剪断応力分布を改善することが可能である。
図３８（ａ）〜図３９（ｂ）は、上側および下側の高熱伝導率絶縁基板１，２の平面図および底面図を図示している。これらの図に示す通り、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、全ての外部接続バスは上側高熱伝導率絶縁基板１にある。上側高熱伝導率絶縁基板１は、下側高熱伝導率絶縁基板２に比べてサイズが大きい。第１の半導体トランジスタチップ２０ａおよび第１のダイオードチップ３０ａならびに第２の半導体トランジスタチップ２０ｂおよび第２のダイオードチップ３０ｂは、それぞれ、上側および下側の高熱伝導率絶縁非平面基板１、２にはんだ付けされている。
第６の実施形態によるパワーエレクトロニックパッケージを、図４０〜図４５（ｂ）を参照して説明する。このパッケージと図１〜２８に図示されたパッケージとの相違を、以下に述べる。
ハーフブリッジ整流器が動作する間、上側基板１の銅リードの電位は、下側基板２の銅リードの電位よりも低い。この結果、２枚のセラミックタイル（セラミック基板）間のキャビティに強い電界が発生する。そのキャビティでは、図４０に示すように、等しく間隔が空けられた電位線が基板と平行となる。半導体チップの端部において、これらの電位線は、（終端構造のために）空乏領域内から空気キャビティ内へと外方に曲がる。上側基板上のエッチングされた銅ポストの高さは、半導体チップの厚さと同様、例えば約３００μｍである。上側および下側の基板間の６００μｍの分離距離は結果として、電位線がエアキャビティにおいて再分布するので、半導体チップの端部からの電位線のさらなる屈曲をもたらす。この電界は、レーザー切断後の半導体チップ端部（ダイエッジ）の粗さによってさらに強められる。図らずもこれは、半導体の端部における電位集中につながり、それにより、その領域における強電界の印加のためにチップ端部での半導体の早期ブレークダウンをもたらし得る。
図４１に示すように、厚い銅板へのエッチングされたウインドウを導入することにより、端部でのブレークダウンを防止することで、この問題に対処すべく試みられている。この場合、エッチングされていない銅層は例えば厚さ５００μｍであるが、ウインドウのベース（底部）の銅の厚さは例えば２００μｍである。しかし、これらの井戸状のくぼみ（凹部）が半導体チップの周辺に沿って強電界を有効に防止するためには、半導体チップと井戸状くぼみの内側面との間隔が約１０μｍのオーダであることが求められる。しかし、これは、チップ接着プロセスのアラインメント精度に加え、エッチングプロセスの間に関与する公差のために、物理的に不可能である。実際には、井戸状のくぼみは、今日の技術のエッチングプロセスに起因して、使用されているチップよりも例えば４５０μｍ大きく設計されている。これはチップ端部での局所的な強電界を緩和する効果が乏しいかもしれないが、機械的な観点からは、井戸状くぼみの構造は、より厚いＣｕ層によりセラミックサンドイッチ構造により大きな安定性を付与することが期待できる。上下両方の基板上のより厚い銅層は、別のパッケージバリエーションも提供する。
さらに、前述のシミュレーション結果は、銅層の厚さが上側基板に極めて密接な関係を有することが明らかであることを示唆している。この場合、５００μｍの銅層を有する基板は、外側及び内側の銅層およびセラミック層において、非常に低い残留応力を示す。より厚い銅層は、上側基板上の内側銅層における残留応力をおよそ４０％低減し、その降伏応力点よりも低く弾性変形の領域に移す。上側基板におけるセラミック層応力もまた、応力値で３３％の減少を示す。下側基板の応力値は、それが半導体チップおよびチップ接着はんだの近傍の材料の応力値の飽和によってマスクされてしまうので、ほとんど改善を示さない。
図４２に示すように、下側高熱伝導性絶縁非平面基板２の内側表面はエッチングされ、その結果、内側表面には、１つ以上の凹部、すなわち井戸状くぼみが存在し、それらの内部に部品が配置される。そのような構成は、上側熱伝導性絶縁非平面基板１に比べて下側熱伝導性絶縁非平面基板２の厚さをより厚くさせる。図４３はパワーエレクトロニックパッケージの分解図を示し、図４４（ａ）〜図４５（ｂ）は上側および下側の高熱伝導率絶縁基板１，２の平面図および底面図を示している。これらの図に示すように、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、全ての外部接続バスは上側高熱伝導率絶縁基板１にある。上側高熱伝導率絶縁基板１は、下側高熱伝導率絶縁基板２に比べてサイズが大きい。２個の半導体トランジスタチップ２０および２個の半導体ダイオードチップ３０は、下側高熱伝導率絶縁非平面基板２にはんだ付けされている。残りの構成は、第１の実施形態と同じである。
第７の実施形態によるパワーエレクトロニックパッケージを、図４６〜図４８（ｂ）を参照して説明する。このパッケージと図４０〜４５（ｂ）に示されたパッケージとの相違を、以下に述べる。
この実施形態では、図４６に示すように、下側高熱伝導性絶縁非平面基板２の内側表面がエッチングされ、その結果、内側表面には、１つ以上の凹部、すなわち井戸状くぼみが存在し、それらの内部に部品が配置される。また、上側高熱伝導性絶縁非平面基板１の外側表面の銅層は、下側基板２の外側表面の銅層の厚さと一致している。これにより、上側および下側の熱伝導性絶縁非平面基板１、２、が第６の実施形態に比べてより厚い銅厚さを有する。図４７（ａ）〜図４８（ｂ）は、上側および下側の高熱伝導率絶縁基板１、２の平面図および底面図を図示している。これらの図に示すように、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、全ての外部接続バスは上側高熱伝導率絶縁基板１にある。上側高熱伝導率絶縁基板１は、下側高熱伝導率絶縁基板２に比べてサイズが大きい。２個の半導体トランジスタ２０および２個の半導体ダイオードチップ３０が下側高熱伝導率絶縁非平面基板２にはんだ付けされている。残りの構成部分は、第１の実施形態と同じである。
第８の実施形態によるパワーエレクトロニックパッケージを図４９（ａ）および図４９（ｂ）を参照して説明する。これらのパッケージと図１〜２８に図示されたパッケージとの相違を、以下に述べる。
図４９（ａ），（ｂ）に示すように、この実施形態では、半導体チップは、上側および下側の高熱伝導性絶縁非平面基板１、２に対称的な様態で実装される。互いに関して上下逆にされたそれぞれの２つの主表面を有する半導体トランジスタチップ２０およびダイオードチップ３０が、２枚の高熱伝導率絶縁基板１、２の間に挟まれる。詳細には、第１のトランジスタチップ２０ａおよび第１のダイオードチップ３０ａは上側高熱伝導率絶縁基板１にはんだ付けされ、第２のトランジスタチップ２０ｂおよび第２ダイオードチップ３０ｂは下側高熱伝導率絶縁基板２にはんだ付けされ、それらは互いに上下逆の関係にある。なお、第１のトランジスタチップ２０ａ及び第１のダイオードチップ３０ａ並びに第２のトランジスタチップ２０ｂ及び第２のダイオードチップ３０ｂは、それぞれ、上側および下側の高熱伝導性絶縁非平面基板１、２の銅層に形成された井戸状くぼみ内に配置されている。残りの構成部分は、第７の実施形態と同じである。この種の構成によっても、パワーエレクトロニックパッケージ１００内部での熱の発生および剪断応力分布を改善することが可能である。
図４９（ａ）および図４９（ｂ）は、第２のトランジスタチップ２０ｂ及び第２のダイオードチップ３０ｂが下側の高熱伝導性絶縁非平面基板２の銅層に配置された部位における断面図、および第１のトランジスタチップ２０ａ及び第１のダイオードチップ３０ａが上側の高熱伝導性絶縁非平面基板１の銅層に配置された部位における断面図をそれぞれ示している。これらの図に示されているように、上側および下側の高熱伝導率絶縁非平面基板１、２はほぼ矩形形状に構成されており、すべての外部接続バスは上側高熱伝導率絶縁基板１にある。
本開示は、概して、複数の電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージに関する。詳細には、パッケージは１つ以上の半導体チップ（ダイ）および他の同様に造形された電子部品を含み、それらは２枚の高熱伝導率絶縁非平面基板の間に実装される。独自の非平面基板が、大面積接続ポストとして機能し、従来の金属バンプに比べて低い電気的および熱的抵抗を実現する。これらの非平面基板は、電気絶縁体層およびパターン形成された電気導体層が交互に積みかさねられて構成され、電気導体層は機械的および電気的接続のため構成部品に露呈されている。基板の導体領域の表面輪郭は、それらが、２枚の基板間に機械的および電気的相互接続をもたらすべく、組付中に結合される多くの隆起領域、すなわちポストを有するように形作られている。これらのボンド領域の数、配置およびジオメトリは、非平面基板の機械的分離を制御する。導体層を多数の電気的に絶縁された領域に分離することにより、一方もしくは両方の基板において、電気回路が画成される。
詳細には、完全な組付プロセス後に、圧力型接点を備えるパワーエレクトロニックパッケージにおいて均一な応力分布が得られ、それは半導体チップの応力を低減し、また直接両面冷却構造において改善した熱放射性能を実現する。２枚の高熱伝導率絶縁非平面基板が、ワイヤボンドを排除するために使用される。半導体チップの有効表面上でのワイヤに代替される固体銅相互接続ポストは、優れた電気的経路だけでなく、半導体チップの２つの主表面からの優れた熱冷却経路も同様に付与する。そのようなパワーエレクトロニックパッケージは、熱が発生するチップの領域に熱冷却構造が接続されているので、著しく低い半導体チップ接合温度を実現することができる。
両面冷却パワーエレクトロニックパッケージは、特に、極端な高温熱サイクルのもとで延長した寿命が要求される電子モジュールにおいて、極めて有用であるとわかった。パワーエレクトロニックパッケージ構造は、デバイスから外部パッドにいずれのボンドワイヤも含まないので、接合部の数を劇的に低減し、より良好な信頼性につながるとともに構造内での寄生インダクタンスおよび抵抗を減少させることができる。
本開示のパワーエレクトロニックパッケージによれば、半導体チップが２枚の高熱伝導率絶縁非平面基板の間に挟まれ、半導体チップの電極および高熱伝導率絶縁非平面基板の電極パターンが直接結合され、それによってワイヤボンドの必要性を排除する。半導体チップによって生じた熱は、半導体チップの２つの主表面から２枚の高熱伝導率絶縁非平面基板に円滑に伝達され、それによって迅速に放射される。直接両面冷却構造はさらに、パワーエレクトロニックパッケージの熱抵抗を低減する。
本開示の別の態様によれば、互いに関して上下逆にされた２つの主表面を有する相対的に低い熱膨張係数を有する１つ以上の半導体ダイおよび他の同様に造形された電子部品が、２枚の高熱伝導率絶縁非平面基板の間に実装される。基板は、電気絶縁体層およびパターン形成された電気導体層が交互に積層されることによって構成され、電気導体層は機械的および電気的接続のため構成部品に露呈されている。基板の導体領域の表面輪郭に関して、一方または両方の基板の銅層に１つ以上の凹部、すなわち井戸状くぼみが存在し、それらの内部に部品が配置されるように形作られる。ボンド領域は、表面プロファイルによってか、または領域選択的ボンディングプロセスの適用によって定義され得る。これらのボンド領域の数、配置およびジオメトリは、非平面基板の機械的分離を制御する。ボンディングプロセスは２枚の基板間の機械的および電気的相互接続を可能にし、多くの電気絶縁領域への導体層の分離は、電気回路が一方または両方の基板上で画成されることを可能にする。また、サンドイッチ構造の組付温度は最大動作温度よりも高く、それにより、冷却時に、残留圧縮応力が構成部品に残されることになる。
本開示の別の態様によれば、互いに関して上下逆にされた２つの主表面を有する１つ以上の半導体ダイおよび他の同様に造形された電子部品が、２枚の高熱伝導率絶縁非平面基板の間に実装される。パワーエレクトロニックパッケージは、隆起した表面輪郭を備える第１の非平面基板を、本開示の前述の２つの態様と同様に凹部を有する第２の非平面基板と組み合わせる。ボンド領域（結合領域）は、表面プロファイリングによってか、または領域選択的ボンディングプロセスの適用によって画成され得る。これらのボンド領域の数、配置およびジオメトリは、非平面基板の機械的分離を制御する。ボンド領域のジオメトリは、ボンディング中に圧縮力を選択的に適用することにより、ボンディング後に構成部品に残留圧縮応力を残すように設定される。また、ボンディングプロセスは２枚の基板間の機械的および電気的相互接続を可能にし、多くの電気絶縁領域への導体層の分離は、電気回路が一方または両方の基板上で画成されることを可能にする。
本開示の別の態様によれば、２つの主表面を有する１つ以上の半導体ダイおよび他の同様に造形された電子部品が、２枚の高熱伝導率絶縁非平面基板の間に実装される。パワーエレクトロニックパッケージは、隆起または陥没したどちらかの表面輪郭を有する第１の基板を第２の基板と組み合わせており、第２の基板において、構成部品に露呈されるパターン形成された導体層は、隆起または陥没した表面輪郭を備えない平坦面となっている。ボンド領域は、表面プロファイリングによってか、または領域選択的ボンディングプロセスの適用によって定義され得る。これらのボン領域の数、配置およびジオメトリは、非平面基板の機械的分離を制御する。ボンド領域のジオメトリは、ボンディング中の圧縮力を選択的に適用することにより、ボンディング後の構成部品に残留圧縮応力を残すように設定される。また、ボンディングプロセスは２枚の基板間の機械的および電気的相互接続を可能にし、多くの電気絶縁領域への導体層の分離は、電気回路が一方または両方の基板上で画成されることを可能にする。
さらに、高熱伝導率絶縁非平面基板は、非導電性セラミック基板および、ダイレクトボンド銅、ダイレクトボンドアルミニウムまたは活性金属ブレージングはんだ材料のいずれかによって結合された高導電性金属から構成される。また、非導電性セラミック基板は、アルミナ、窒化アルミニウム、窒化ケイ素、炭化ケイ素またはダイヤモンド、および銅またはアルミニウム金属よりなる群から得られる材料より構成される。この場合、非導電性セラミック基板の熱膨張係数が半導体チップのそれに近いので、半導体チップと電極パターンとの間で作用する熱応力を低減することが可能である。さらに、高熱伝導率絶縁非平面基板の非ボンド領域の高さは、ボン領域のそれよりも小さく、２枚の高熱伝導率絶縁非平面基板の間に封入のための十分な間隙を与える。例えばシリコーンゴムよりなる封入材料が、強電界が関与した時に空気破壊につながる、構造物におけるエアポケットの数を最小限にするために、その間隙に注入される。代替として、ポリイミドシートが間隙に挿入されて電気的破壊を防ぐようにしても良い。さらに、代替として、パワーエレクトロニックパッケージは、高熱伝導率絶縁非平面基板の内側表面の間に配置された絶縁ポリアミド層を含み、当該ポリアミド層によって、半導体チップおよび他の同様に造形された電子部品を包み込んで、外部電気接続との間の電気絶縁を図るようにしても良い。
また、上述した各例において、パワー半導体トランジスタチップ２０には、接合形電界効果トランジスタ（ＪＦＥＴ）、ＭＯＳ形電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）、ワイドバンドギャップ半導体トランジスタ、ＳｉＣトランジスタなどのパワー半導体トランジスタを採用することができる。さらに、パワー半導体ダイオードチップ３０には、接合ダイオード、ショットキーバリヤダイオードなどのパワー半導体ダイオードを採用することができる。これらのパワー素子は、高密度かつ大電流を流すことが可能であり、その発熱量も大きいため、上記各例に示した構造により、放熱を図ることが好ましい。
本発明の好ましい実施形態に関して説明したが、本発明はそれらの好ましい実施形態および構成物に限定されるものではないことを理解すべきである。本発明は種々の修正および等価な構成を包括するように意図されている。加えて、種々の組合せおよび構成が好適であるが、より多数の、より少数のまたは単一の要素だけを含む他の組合せおよび構成もまた本発明の主旨および範囲の内にある。
パワーエレクトロニックパッケージを示す断面図である。 パワーエレクトロニックパッケージを示す分解図である。 （ａ）、（ｂ）は、それぞれ、パッケージにおける上側高熱伝導率絶縁非平面基板の平面図および底面図である。 （ａ）、（ｂ）は、それぞれ、パッケージにおける下側高熱伝導率絶縁非平面基板の平面図および底面図である。 （ａ）、（ｂ）は、それぞれ、機械的および電気的接続を示す上側および下側の高熱伝導率絶縁非平面基板の平面図である。 （ａ）〜（ｃ）は、種々のステージにおけるパワーエレクトロニックパッケージの概略を示す断面図であり、（ａ）は組付前のパッケージを示し、（ｂ）はリフロープロセスの間のパッケージを示し、（ｃ）は組付後のパッケージを示している。 パワーエレクトロニックパッケージにおける半導体チップおよび接続ポスト領域のメッシュ３次元画像の拡大図である。 半導体チップ（ダイ）のコーナ半径がリフロープロセス後の下側非平面基板の銅層およびはんだ材料（ＡｕＧｅ）の全応力値に及ぼす影響の計算結果を示すグラフである。 相互接続ポストの曲率の増加に伴う、リフロープロセス後の種々の材料層における応力変動の計算結果を示すグラフである。 （ａ）〜（ｃ）は、中央フェーズアウトポストを含む９本（Ｐ１）および５本（Ｐ２）、（Ｐ３）ポスト位置構成を示す平面図であり、（ｅ）、（ｄ）は、提案されたポスト曲率（Ｇ１）および（Ｇ２）を示す平面図である。 フェーズアウトポストの曲率の増加が、上側非平面基板の銅表面および相互接続はんだ材料層の残留応力に及ぼす影響の計算結果を示すグラフである。 Ｚ方向（半導体チップの厚さ方向）において、フェーズアウトポスト構造に曲率が導入された場合に、銅層における残留応力が３０％減少したことを示す、エッチングされた垂直方向の輪郭形状を有するものと有しないものとの、計算されたフェーズアウトポスト解析を示す図である。 （ａ）は、セラミックサンドイッチ構造におけるフェーズアウトポストおよび支持ポスト構造を示す断面略図であり、（ｂ）は、主凹部輪郭形状のメッシュ３次元モデルを示す図である。 組付られたセラミックサンドイッチ構造での、支持ポスト構造の銅層およびセラミック層において観察される計算された残留応力を示すグラフである。 （ａ）は、ポストとポストとの分離の概略を示す平面図であり、（ｂ）は、セラミックサンドイッチ構造内部の残留応力に対する支持ポスト間の間隔パラメータの影響を調べるために使用されるメッシュ２次元モデルを示す図である。 ポスト分離間隔を変化させた場合の、パッケージアセンブリのそれぞれの層において見られる最大応力値の計算結果を示すグラフである。 ＡｕＧｅダイ接着はんだおよびＡｕＳｎ相互接続ポスト接着はんだを示すセラミックサンドイッチアセンブリを示す略断面図である。 リフロープロセス後の、ダイ接着はんだの厚さを変化させることによって得られる、応力値の計算結果を示すグラフである。 リフロープロセス後の、ポスト相互接続はんだの厚さを変化させることによって得られる、応力値の計算結果を示すグラフである。 −６０および２００℃で使用される熱サイクル温度の極値で示されたパワーエレクトロニックパッケージの薄いおよび厚い銅層において得られた計算された最大応力を示すグラフである。 ソルダレジストのための提案されたレイアウトを示す断面略図である。 （ａ）〜（ｄ）は、非平面基板の製造に使用されるダブルボンディングプロセスを伴うダブルエッチング技法を示す断面図であり、（ｅ）〜（ｇ）は、非平面基板の製造に使用されるシングルボンディングプロセスを伴うダブルエッチング技法を示す断面図である。 熱交換器ユニットを含む組付プロセスにおけるパッケージの分解図である。 ポリイミド絶縁シートを用いた組立プロセスにおけるパワーエレクトロニックパッケージを示す分解図である。 パワーエレクトロニックパッケージの電気回路を示す回路図である。 サンドイッチパワーモジュール、ＤＣリンクキャパシタボードおよびドライバユニットから構成されるパワーインバータシステムの分解図であり、それらの全部は一体化された密封熱交換器ユニットによって冷却される。 上側からのパワーインバータシステムの斜視図である。 底側からのパワーインバータシステムの斜視図である。 （ａ）〜（ｄ）は、共通の電極ポストレイアウトによる同一チップ上の大小の半導体デバイスを示す平面図および底面図であり、（ｅ）及び（ｆ）は、異なるサイズの半導体デバイスに適応できる別の上側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、さらに別の上側高熱伝導率絶縁基板の平面図および底面図である。 別のパワーエレクトロニックパッケージを示す断面図である。 （ａ）、（ｂ）は、上側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、下側高熱伝導率絶縁基板の平面図および底面図である。 さらに別のパワーエレクトロニックパッケージを示す断面図である。 （ａ）、（ｂ）は、上側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、下側高熱伝導率絶縁基板の平面図および底面図である。 別のパワーエレクトロニックパッケージを示す断面図である。 （ａ）、（ｂ）は、上側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、下側高熱伝導率絶縁基板の平面図および底面図である。 半導体チップの端部における電位線の集中を示す断面図である。 半導体チップの端部における電位線の集中の低減を示す断面図である。 別のパワーエレクトロニックパッケージを示す断面図である。 パワーエレクトロニックパッケージを示す分解図である。 （ａ）、（ｂ）は、上側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、下側高熱伝導率絶縁基板の平面図および底面図である。 別のパワーエレクトロニックパッケージを示す断面図である。 （ａ）、（ｂ）は、上側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、下側高熱伝導率絶縁基板の平面図および底面図である。 （ａ）、（ｂ）は、パワーエレクトロニックパッケージを示す断面図である。 電気的絶縁・熱伝導性両面プレパッケージＩＣ構成部品を示す分解図であり、加工リード部材、接点電極、半導体チップなどが従来技術に従って１対のセラミック基板部材の間に配置されている。
符号の説明
１００ パワーエレクトロニックパッケージ
１ 上側高熱伝導率絶縁非平面基板
２ 下側高熱伝導率絶縁非平面基板
３、４ 内側表面
５、６ 外側表面
７〜１０ 金属電極
２０ 半導体トランジスタチップ（ダイ）
２３ ソースまたはコレクタ電極
２４ ゲート電極
２５ ドレインまたはエミッタ電極
３０ 半導体ダイオードチップ（ダイ）
３３ アノード電極
３４ カソード電極
４３ リッジ
４５ はんだ
７０ 電気絶縁領域
７７ 非伝導性セラミック基板
８０ 熱交換器

Claims (31)

  1. 第１および第２の高熱伝導率絶縁非平面基板と、
    前記第１および第２の高熱伝導率絶縁非平面基板の間に配置される、複数の半導体チップ及び電子部品とを備え、
    前記第１および第２の高熱伝導率絶縁非平面基板の各々は、電気絶縁体層および複数のパターン形成された電気導体層を含み、それらは交互に積み重ねられており、
    前記電気導体層は、機械的および電気的に前記半導体チップおよび前記電子部品と接続され、
    前記第１および第２の高熱伝導率絶縁非平面基板の各々は、さらに、複数の隆起領域、すなわちポストを含み、当該隆起領域、すなわちポストは、前記第１および第２の高熱伝導率絶縁非平面基板が機械的および電気的に接続されるように、相互に結合され、
    前記隆起領域、すなわちポストの数、配置、および各々の隆起領域、すなわちポストの形状は、前記第１および第２の高熱伝導率絶縁非平面基板の間に機械的分離をもたらすように調整され、
    前記電気導体層は、複数の電気回路が前記第１および第２の高熱伝導率絶縁非平面基板のうちの少なくとも一方に設けられるように、互いに分離絶縁されることを特徴とするパワーエレクトロニックパッケージ。
  2. 第１および第２の高熱伝導率絶縁非平面基板と、
    前記第１および第２の高熱伝導率絶縁非平面基板の間に配置される、複数の半導体チップ及び電子部品とを備え、
    前記第１および第２の高熱伝導率絶縁非平面基板の各々は、電気絶縁体層および複数のパターン形成された電気導体層を含み、それらは交互に積み重ねられており、
    前記電気導体層は、機械的および電気的に前記半導体チップおよび前記電子部品と接続され、
    前記第１および第２の高熱伝導率絶縁非平面基板の各々は、さらに、複数の凹部、すなわち井戸状くぼみを含み、当該凹部、すなわち井戸状くぼみは、前記第１および第２の高熱伝導率絶縁非平面基板の少なくとも一方の所定領域に配置され、その所定領域には、前記半導体チップまたは前記電子部品が搭載され、
    前記電気導体層は、複数の電気回路が前記第１および第２の高熱伝導率絶縁非平面基板のうちの少なくとも一方に設けられるように、互いに分離絶縁されることを特徴とするパワーエレクトロニックパッケージ。
  3. 前記第１および第２の高熱伝導率絶縁非平面基板の一方は、複数の凹部を含み、当該複数の凹部は、前記第１および第２の高熱伝導率絶縁非平面基板の一方の所定領域に配置され、その所定領域には、前記半導体チップまたは電子部品が搭載され、
    前記第１および第２の高熱伝導率絶縁非平面基板は、複数の結合領域によって、機械的および電気的に結合され、前記隆起領域、すなわちポストが、その結合領域を提供することを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  4. 前記第１の高熱伝導率絶縁非平面基板は、いずれの凹部も有していない平坦な表面を備えることを特徴とする請求項３に記載のパワーエレクトロニックパッケージ。
  5. 前記隆起領域、すなわちポストは、前記第１および第２の高熱伝導率絶縁非平面基板間において、複数の結合領域を提供し、それら複数の結合領域は、前記第１および第２の高熱伝導率絶縁非平面基板の少なくとも一方と、外部の電気回路とが結合可能な配列を有することを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  6. 前記第１および第２の高熱伝導率絶縁非平面基板間の機械的な分離が、前記隆起領域、すなわちポストの材料によって制御され、その隆起領域、すなわちポストの材料は、高い熱膨張係数を有することを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  7. 各々の半導体チップは、第１および第２の主電極を有し、
    前記第１の主電極は、前記半導体チップの第１の主表面に配置され、
    前記第２の主電極は、前記半導体チップの第２の主表面に配置され、
    前記第２の主表面は、前記第１の主表面と対向していることを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  8. 前記第１および第２の高熱伝導率絶縁非平面基板の各々は、第１及び第２の外部表面を有し、
    前記第１の外部表面は、前記半導体チップの一つの電極と、前記電子部品の一つの電極との接続に供され、前記第１の外部表面と前記第２の外部表面が、両サイドにおける電気的接続のための複数の外部バスを提供することを特徴とする請求項７に記載のパワーエレクトロニックパッケージ。
  9. 前記半導体チップは、半導体トランジスタチップを含み、
    前記電子部品は、ダイオードチップを含み、
    前記外部バスは、前記半導体トランジスタチップの第１の主電極と、前記ダイオードチップの第１の主電極との間の接続のための第１の外部バスを含むことを特徴とする請求こう８に記載のパワーエレクトロニックパッケージ。
  10. 前記外部バスは、前記トランジスタチップの第２の主電極と、前記ダイオードチップの第２の主電極との間の接続のための第２の外部バスをさらに含むことを特徴とする請求項９に記載のパワーエレクトロニックパッケージ。
  11. 前記半導体チップ及び前記電子部品は、前記第１および第２の高熱伝導率絶縁非平面基板の第１の外部表面の間に挟まれることを特徴とする請求項８に記載のパワーエレクトロニックパッケージ。
  12. 前記結合領域は、複数の電気的に不活性な結合領域を含み、前記電気的に不活性なボンド領域の数、前記電気的に不活性なボンド領域の配列、及び電気的に不活性なボンド領域の各々の形状が、前記第１および第２の高熱伝導率絶縁非平面基板の機械的分離をもたらすように調整されることを特徴とする請求項３に記載のパワーエレクトロニックパッケージ。
  13. 前記第１および第２の高熱伝導率絶縁非平面基板の各々は、非結合領域を含み、この非結合領域は、前記結合領域の高さよりも低い高さを有することを特徴とする請求項３に記載のパワーエレクトロニックパッケージ。
  14. 前記半導体チップの一つの電極、前記電子部品の一つの電極、及び前記外部バスは、はんだ付け可能な電気導通材料を用いて接合されることを特徴とする請求項８に記載のパワーエレクトロニックパッケージ。
  15. 前記第１および第２の高熱伝導率絶縁非平面基板は、挟持部分の絶縁樹脂を介して接続されており、当該絶縁樹脂は、エポキシ樹脂またはシリコーン樹脂であって、前記半導体チップを覆うとともに、前記第１および第２の高熱伝導率絶縁非平面基板の前記外部バス間を電気的に絶縁するものであることを特徴とする請求項８に記載のパワーエレクトロニックパッケージ。
  16. 前記第１および第２の高熱伝導率絶縁非平面基板は、挟持部分の絶縁ポリアミド層を介して接続されており、当該絶縁ポリアミド層は、前記半導体チップと前記電子部品を覆うとともに、前記第１および第２の高熱伝導率絶縁非平面基板の前記外部バス間を電気的に絶縁するものであることを特徴とする請求項８に記載のパワーエレクトロニックパッケージ。
  17. 前記第１および第２の高熱伝導率絶縁非平面基板の各々は、非導電性セラミック基板と、高導電性金属部材とを有し、前記第１および第２の高熱伝導率絶縁非平面基板の高導電性金属部材は、ダイレクトボンディング銅、ダイレクトボンディングアルミニウムまたは活性金属ブレージングはんだ材料によって前記基板に結合されたものであることを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  18. 非導電性セラミック基板は、２種の材料からなり、１つは、アルミナ、窒化アルミニウム、窒化ケイ素、炭化ケイ素及びダイヤモンドのいずれかであり、他の１つは、銅またはアルミニウムであることを特徴とする請求項１７に記載のパワーエレクトロニックパッケージ。
  19. 前記第１および第２の高熱伝導率絶縁非平面基板の各々は、銅またはアルミニウムを含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  20. 前記外部バスは、前記第１および第２の高熱伝導率絶縁非平面基板の各々に配設されるものであり、銅もしくはアルミニウムを使用した、１ボンド・２ステップエッチング法によって形成されえるものであることを特徴とする請求項８に記載のパワーエレクトロニックパッケージ。
  21. 前記外部バスは、前記第１および第２の高熱伝導率絶縁非平面基板の各々に配設されるものであり、銅もしくはアルミニウムを使用した、２ボンド・２ステップエッチング法によって形成されえるものであることを特徴とする請求項８に記載のパワーエレクトロニックパッケージ。
  22. 前記半導体チップは、縦型の接合形電界効果トランジスタ（ＪＦＥＴ）を含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  23. 前記半導体チップは、縦型のＭＯＳ形電界効果トランジスタ（ＭＯＳＦＥＴ）を含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  24. 前記半導体チップは、縦型の絶縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）を含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  25. 前記半導体チップは、縦型の接合ダイオードを含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  26. 前記半導体チップは、縦型のショットキーバリヤダイオードを含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  27. 前記半導体チップは、縦型のワイドバンドギャップ半導体トランジスタを含み、前記電子部品はダイオードチップを含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  28. 前記半導体チップは、縦型のＳｉＣトランジスタを含み、前記電子部品はダイオードチップを含むことを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  29. 最大動作温度よりも高いプロセス温度の下で形成されることにより、残留圧縮応力が前記電子部品において減少されることを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  30. 前記第１の高熱伝導率絶縁非平面基板に装着された第１の熱交換機と、
    前記第２の高熱伝導率絶縁非平面基板に装着された第２の熱交換機とをさらに備え、
    前記第１及び第２の熱交換器は、互いに並列に配置され、
    前記熱交換器の各々は、第１および第２表面を有し、前記第１の熱交換器の第１表面は、前記第１の高熱伝導率絶縁非平面基板に接触し、前記第２の熱交換器の第１表面は、前記第２の高熱伝導率絶縁非平面基板に接触することを特徴とする請求項１に記載のパワーエレクトロニックパッケージ。
  31. 前記第１の熱交換器の第２表面に取り付けられるＤＣリンクキャパシタボードと、
    前記第２の熱交換機の第２表面に取り付けられるゲートドライバユニットとを備え、
    前記ＤＣリンクキャパシタボードと前記ゲートドライバユニットとが、冷却インバーターシステムを提供し、各々の熱交換器のすべての表面が冷却のために利用されることを特徴とする請求項３０に記載のパワーエレクトロニックパッケージ。
JP2007126042A 2006-08-29 2007-05-10 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ Expired - Fee Related JP5374831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/511,516 US7999369B2 (en) 2006-08-29 2006-08-29 Power electronic package having two substrates with multiple semiconductor chips and electronic components
US11/511516 2006-08-29

Publications (2)

Publication Number Publication Date
JP2008060531A true JP2008060531A (ja) 2008-03-13
JP5374831B2 JP5374831B2 (ja) 2013-12-25

Family

ID=39150347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126042A Expired - Fee Related JP5374831B2 (ja) 2006-08-29 2007-05-10 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ

Country Status (2)

Country Link
US (2) US7999369B2 (ja)
JP (1) JP5374831B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108522A1 (ja) * 2012-01-18 2013-07-25 富士電機株式会社 半導体装置
JP2013168621A (ja) * 2012-01-16 2013-08-29 National Institute Of Advanced Industrial & Technology ３層構造積層ダイヤモンド系基板、パワー半導体モジュール用放熱実装基板およびそれらの製造方法
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2014130894A (ja) * 2012-12-28 2014-07-10 Toyota Motor Corp 半導体モジュール
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
US9905494B2 (en) 2015-04-27 2018-02-27 Fuji Electric Co., Ltd. Semiconductor device
KR20180069231A (ko) * 2016-12-15 2018-06-25 현대자동차주식회사 양면냉각형 파워모듈
JP2021510937A (ja) * 2018-03-30 2021-04-30 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． パワーモジュール及びパワーモジュールを製造する方法
US11373924B2 (en) 2018-10-04 2022-06-28 Hyundai Motor Company Power module having heat dissipation structure
KR20220141977A (ko) * 2021-04-14 2022-10-21 주식회사 아모센스 파워모듈 및 그 제조방법

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007002807B4 (de) * 2007-01-18 2014-08-14 Infineon Technologies Ag Chipanordnung
US8421214B2 (en) * 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8970031B2 (en) * 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
US8034666B2 (en) * 2009-11-15 2011-10-11 Microsemi Corporation Multi-layer thick-film RF package
US8410601B2 (en) * 2009-11-15 2013-04-02 Microsemi Corporation RF package
US8064202B2 (en) * 2010-02-24 2011-11-22 Monolithic Power Systems, Inc. Sandwich structure with double-sided cooling and EMI shielding
JP5921055B2 (ja) 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
US9761506B2 (en) * 2012-02-23 2017-09-12 Rohm Co., Ltd. Semiconductor device and fabrication method for the same
JP6104518B2 (ja) 2012-04-27 2017-03-29 日産自動車株式会社 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
CN102664177B (zh) * 2012-05-16 2014-10-29 中国科学院电工研究所 一种双面冷却的功率半导体模块
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US8941208B2 (en) 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
KR101482317B1 (ko) * 2012-10-30 2015-01-13 삼성전기주식회사 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
KR20140141281A (ko) * 2013-05-31 2014-12-10 삼성전자주식회사 반도체 패키지
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
JP6315650B2 (ja) * 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
EP2889903A1 (en) * 2013-12-24 2015-07-01 Nxp B.V. Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
US20170207193A1 (en) * 2014-07-20 2017-07-20 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
FR3025691B1 (fr) * 2014-09-08 2016-10-07 Schneider Electric Ind Sas Module electronique haute puissance et procede de fabrication d'un tel module
TWI539894B (zh) 2014-11-28 2016-06-21 財團法人工業技術研究院 功率模組
US10680518B2 (en) * 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
WO2017054855A1 (en) * 2015-09-30 2017-04-06 Agile Power Switch 3D - Integration Apsi3D A semiconductor power device comprising additional tracks and method of manufacturing the semiconductor power device
US9698076B1 (en) 2015-12-22 2017-07-04 Ksr Ip Holdings Llc. Metal slugs for double-sided cooling of power module
US10403601B2 (en) 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
KR20180038597A (ko) 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
DE102016121801B4 (de) 2016-11-14 2022-03-17 Infineon Technologies Ag Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
FR3062518B1 (fr) 2017-01-31 2019-04-19 Supergrid Institute Module electronique de puissance comportant un support dielectrique
US10249552B2 (en) * 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
DE102017208925A1 (de) 2017-05-29 2018-11-29 Zf Friedrichshafen Ag Power Electronic Packaging
US11495517B2 (en) 2017-09-15 2022-11-08 Finar Module Sagl Packaging method and joint technology for an electronic device
JP2019057576A (ja) * 2017-09-20 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置
CN111656519A (zh) * 2018-01-25 2020-09-11 三菱电机株式会社 电路装置以及电力变换装置
JP6999462B2 (ja) * 2018-03-26 2022-01-18 日立Astemo株式会社 パワー半導体装置
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
TWI716680B (zh) * 2018-04-16 2021-01-21 吳文湖 多段式雙串聯多晶組結構二極體元件
EP3557614A1 (de) * 2018-04-17 2019-10-23 Siemens Aktiengesellschaft Leistungsmodul mit einem leistungselektronischen bauelement auf einer substratplatte und leistungselektronische schaltung mit einem solchen leistungsmodul
US11075137B2 (en) * 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
EP3584833B1 (en) 2018-06-19 2021-09-01 Mitsubishi Electric R&D Centre Europe B.V. Power module with improved alignment
SG11202100905XA (en) * 2018-08-08 2021-02-25 Agency Science Tech & Res Semiconductor package and method of forming the same
KR102645198B1 (ko) * 2018-10-24 2024-03-06 현대자동차주식회사 양면 냉각형 파워모듈
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
FR3095778B1 (fr) 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
US11621211B2 (en) 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio
JP7268563B2 (ja) * 2019-09-30 2023-05-08 株式会社デンソー 半導体装置
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
CN115023791A (zh) 2020-01-28 2022-09-06 力特保险丝公司 半导体芯片封装件和组装方法
JP7306294B2 (ja) 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール
US12027975B2 (en) 2020-05-22 2024-07-02 Marel Power Solutions Packaged module with sintered switch
IT202000016840A1 (it) 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
EP3975225A1 (en) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module
CN113658871B (zh) * 2021-06-27 2024-08-02 厦门芯光润泽科技有限公司 一种功率模块的制造方法
CN116072630A (zh) * 2021-10-29 2023-05-05 意法半导体股份有限公司 半导体封装、封装形成方法和电子设备
WO2023132595A1 (ko) * 2022-01-04 2023-07-13 주식회사 아모센스 세라믹 기판 유닛 및 그 제조방법
CN114664758A (zh) * 2022-03-20 2022-06-24 上海沛塬电子有限公司 一种高频大功率封装模组及其制作方法
US20230326876A1 (en) * 2022-04-06 2023-10-12 Semiconductor Components Industries, Llc Thermal performance improvement and stress reduction in semiconductor device modules
US20240103559A1 (en) * 2022-09-28 2024-03-28 Delphi Technologies Ip Limited Systems and methods for oscillator calibrator for inverter for electric vehicle

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
WO2000019515A1 (fr) * 1998-09-30 2000-04-06 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2000174180A (ja) * 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
JP2003110222A (ja) * 2001-09-28 2003-04-11 Dowa Mining Co Ltd 金属−セラミックス接合回路基板の製造方法
JP2003289129A (ja) * 2002-03-28 2003-10-10 Denso Corp 半導体装置
JP2004303900A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2004356502A (ja) * 2003-05-30 2004-12-16 Dowa Mining Co Ltd 金属−セラミックス回路基板およびその製造方法
WO2005024941A1 (ja) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4317215A1 (de) 1993-05-24 1994-12-01 Abb Research Ltd Hochspannungsbauelement
DE59713027D1 (de) * 1996-09-30 2010-03-25 Infineon Technologies Ag Mikroelektronisches bauteil in sandwich-bauweise
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
FR2786657B1 (fr) 1998-11-27 2001-06-01 Alstom Technology Composant electronique de puissance comportant des moyens de refroidissement et procede de fabrication d'un tel composant
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
US7138708B2 (en) * 1999-09-24 2006-11-21 Robert Bosch Gmbh Electronic system for fixing power and signal semiconductor chips
EP1148547B8 (en) * 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP4168114B2 (ja) 2001-09-28 2008-10-22 Ｄｏｗａホールディングス株式会社 金属−セラミックス接合体
US6812553B2 (en) * 2002-01-16 2004-11-02 Delphi Technologies, Inc. Electrically isolated and thermally conductive double-sided pre-packaged component
US20040094828A1 (en) 2002-01-16 2004-05-20 Delphi Technologies, Inc. Double-sided multi-chip circuit component
DE10221082A1 (de) * 2002-05-11 2003-11-20 Bosch Gmbh Robert Halbleiterbauelement
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7009291B2 (en) * 2002-12-25 2006-03-07 Denso Corporation Semiconductor module and semiconductor device
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
JP4491244B2 (ja) * 2004-01-07 2010-06-30 三菱電機株式会社 電力半導体装置
DE102004050792A1 (de) 2004-10-19 2006-04-20 Robert Bosch Gmbh Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
US7521789B1 (en) * 2004-12-18 2009-04-21 Rinehart Motion Systems, Llc Electrical assembly having heat sink protrusions
US7331796B2 (en) * 2005-09-08 2008-02-19 International Business Machines Corporation Land grid array (LGA) interposer utilizing metal-on-elastomer hemi-torus and other multiple points of contact geometries
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
WO2000019515A1 (fr) * 1998-09-30 2000-04-06 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2000174180A (ja) * 1998-12-02 2000-06-23 Shibafu Engineering Kk 半導体装置
JP2003110222A (ja) * 2001-09-28 2003-04-11 Dowa Mining Co Ltd 金属−セラミックス接合回路基板の製造方法
JP2003289129A (ja) * 2002-03-28 2003-10-10 Denso Corp 半導体装置
JP2004303900A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置
JP2004356502A (ja) * 2003-05-30 2004-12-16 Dowa Mining Co Ltd 金属−セラミックス回路基板およびその製造方法
WO2005024941A1 (ja) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168621A (ja) * 2012-01-16 2013-08-29 National Institute Of Advanced Industrial & Technology ３層構造積層ダイヤモンド系基板、パワー半導体モジュール用放熱実装基板およびそれらの製造方法
WO2013108522A1 (ja) * 2012-01-18 2013-07-25 富士電機株式会社 半導体装置
JP2014032985A (ja) * 2012-08-01 2014-02-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2014130894A (ja) * 2012-12-28 2014-07-10 Toyota Motor Corp 半導体モジュール
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
US9905494B2 (en) 2015-04-27 2018-02-27 Fuji Electric Co., Ltd. Semiconductor device
KR20180069231A (ko) * 2016-12-15 2018-06-25 현대자동차주식회사 양면냉각형 파워모듈
US10147665B2 (en) 2016-12-15 2018-12-04 Hyundai Motor Company Power module having dual-sided cooling
KR101956996B1 (ko) * 2016-12-15 2019-06-24 현대자동차주식회사 양면냉각형 파워모듈
JP2021510937A (ja) * 2018-03-30 2021-04-30 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィＭｉｔｓｕｂｉｓｈｉ Ｅｌｅｃｔｒｉｃ Ｒ＆Ｄ Ｃｅｎｔｒｅ Ｅｕｒｏｐｅ Ｂ．Ｖ． パワーモジュール及びパワーモジュールを製造する方法
US11373924B2 (en) 2018-10-04 2022-06-28 Hyundai Motor Company Power module having heat dissipation structure
KR20220141977A (ko) * 2021-04-14 2022-10-21 주식회사 아모센스 파워모듈 및 그 제조방법
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법

Also Published As

Publication number Publication date
JP5374831B2 (ja) 2013-12-25
US20080054439A1 (en) 2008-03-06
US20110254177A1 (en) 2011-10-20
US8432030B2 (en) 2013-04-30
US7999369B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
US9691673B2 (en) Power module semiconductor device
KR100430772B1 (ko) 반도체장치
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
EP3107120B1 (en) Power semiconductor module
CN101136396B (zh) 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
US7232710B2 (en) Method of making cascaded die mountings with springs-loaded contact-bond options
US9385107B2 (en) Multichip device including a substrate
GB2485087A (en) Power electronic package
KR20200044635A (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
US10937767B2 (en) Chip packaging method and device with packaged chips
US20220115283A1 (en) Semiconductor package, electronic device, and method for manufacturing semiconductor package
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
GB2444978A (en) Interconnections between two substrates in power electronic package for chips and components.
CN111354710B (zh) 半导体装置及其制造方法
GB2444293A (en) Double substrate power electronics package
CN111584422B (zh) 半导体装置及其制造方法
JP6697547B2 (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
US20100078811A1 (en) Method of producing semiconductor devices
JP4992302B2 (ja) パワー半導体モジュール
US11450623B2 (en) Semiconductor device
US20240047433A1 (en) Semiconductor device
JP7298679B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5374831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees