JP6697547B2 - 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法 - Google Patents

Description

本発明は、半導体パワーデバイスと、そのようなデバイスを製造する方法とに関する。パワーデバイスは、比較的高い電流をスイッチングする、および／または、比較的高い電圧でスイッチングすることができる。そのような電流は、１から数百アンペアのオーダーにあり得るし、そのような電圧は、数百から数千ボルトのオーダーにあり得る。

発行された米国特許出願ＵＳ２００４／２０７９６８Ａ１号は、参照により本明細書に組み入れられるが、いくつかのパワースイッチを有するパワースイッチングモジュールを開示している。それぞれのパワースイッチは、共に、電流を導通させ信号をそれらの表面のうちの少なくとも１つにおいて提供するために複数の導電性領域を有する第１の基板と第２の基板とを備える。絶縁ゲートバイポーラトランジスタが、第１の基板の導電性領域の上に提供される。これらのトランジスタの一方の側は、トランジスタのコレクタであり、このコレクタは、第１の基板の導電性領域に直接的に結合されている。これらのトランジスタの反対側は、エミッタとゲートとを備える。導電性の円柱によって形成された相互接続構造が、エミッタおよびゲートと、第２の基板の特定の導電性領域との間に提供される。引用された特許出願の図３に示され、その明細書に記載されているように、第２の基板６０の導電性領域６４は、エミッタが結合されている導電性領域であるのだが、比較的大きな電流を導通させなければならないために、比較的大きい。しかし、ゲートも同様に信号を受け取らなければならないので、別個の導電性領域（引用されている特許出願の図３では参照番号が付されていない）が、導電性領域の内部に製造される。この別個の導電性領域は、導電性領域の間における比較的大きなギャップによって、導電性領域６４から絶縁されている。実際の実施形態では、製造上の特徴の結果として、ギャップは１ミリメートル幅であり、別個の導電性領域が存在する層は、高い電流を導通させることを可能にするために比較的厚く、結果的には、導電性領域６４と別個の導電性領域との間に製造されなければならないギャップは、同様に比較的幅が広くなる。これは、複数の短所をもたらす。たとえば、エミッタとゲートとの間の距離がギャップのサイズに適合しなければならないために、トランジスタは、比較的大きくならなくてはならない。あるいは、エミッタと、エミッタが接続されなければならない導電性領域６４との間で用いられることが可能な相互接続構造の量が小さすぎることになるのだが、その理由は、大きなギャップが、相互接続構造が提供されていないエミッタの部分によって補償されるからである。より小さな相互接続構造は、高すぎる抵抗値を生じさせることになり、また、第２の基板に向かう熱伝導が小さすぎることになってしまう場合があり得る。複数の寄生効果が、相対的に幅が広いギャップから得られるし、また、ゲートに接続された導電性領域６４が、エミッタに接続された導電性領域６４によって包囲されているという事実からも得られる。さらに、導電性領域６４の内部では、導電性領域６４が局所的にははるかに小さな断面積を有するために、電流密度の変動が大きすぎてしまう場合があり得る。少なくとも、ゲートに接続された別個の導電性領域が、パワースイッチの最大のパフォーマンスを制限してしまうのである。

米国特許出願公開第２００４／２０７９６８号明細書

Ｍａｎｆｒｅｄ Ｇｏｅｔｚ ｅｔ ａｌ、「Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ ＤＢＣ ａｎｄ ＡＭＢ Ｓｕｂｓｔｒａｔｅｓ ｆｏｒ ｄｉｆｆｅｒｅｎｔ ａｐｐｌｉｃａｔｉｏｎｓ ｉｎ ｐｏｗｅｒ ｅｌｅｃｔｒｏｎｉｃｓ」、第５７−６５頁、ＰＣＩＭ Ｅｕｒｏｐｅ ｃｏｎｆｅｒｅｎｃｅ、Ｎｕｒｅｍｂｅｒｇ、２０１３年５月１４−１６日（ベルリンのＶＤＥ Ｖｅｒｌａｇにより出版）

本発明の目的の１つは、よりよいパフォーマンスを有する半導体パワーデバイスを提供することである。この目的のため、本発明の一態様に従い、特許請求の範囲において定義される半導体パワーデバイスが、提供される。この目的のため、本発明の別の態様に従い、特許請求の範囲において定義される半導体パワーデバイスを製造する方法が、提供される。従属請求項では、実施形態が定義されている。

本発明の一態様は、半導体パワーデバイスを提供する。この半導体パワーデバイスは、第１の基板と、第２の基板と、積層と、相互接続構造とを備える。第１の基板は、スイッチング半導体素子と、第１のパターニングされた導電層とを備える。第１の基板は、第１のパターニングされた導電層がその上に提供されている第１の表面を有する。スイッチング半導体素子は、第１のパターニングされた導電層の上に提供される。第２の基板は、第２のパターニングされた導電層と、第１の表面に面した第２の表面とを備える。第２のパターニングされた導電層は、第２の表面の上に提供される。積層は、導電性トラックと誘電材料の層とを備える。誘電材料の層は、少なくとも部分的に、第１のパターニングされた導電層または第２のパターニングされた導電層の上に提供されており、導電性トラックを、積層がその上に提供されている前記パターニングされた導電層から絶縁する。相互接続構造は、少なくとも１つの電気的接続を、一方の側における、第１のパターニングされた導電層、スイッチング半導体素子の表面、または導電性トラックと、他方の側における、第２のパターニングされた導電層または導電性トラックとの間に、提供するためのものである。

導電性トラックは、その上にそれが提供されているパターニングされた導電層から絶縁された別個のトラックである。よって、低いまたは中程度の電流信号を搬送し得る完全に独立で追加的なトラック／ワイヤが提供され、それにより、パターニングされた導電層は、高電流を搬送するために最適化され得るのであって、低電流信号を搬送するためのトラック（および、トラックの間のギャップ）によって中断される必要がない。完全に独立とは、第１のパターニングされた導電層または第２のパターニングされた導電層の設計が、比較的低い電流信号を伝送するワイヤを有する必要性によってどのような影響も受けない、という意味である。この結果として、効果が得られるのであって、その理由は、高電流信号が、抵抗値が比較的低く維持され自己インダクタンスも比較的低いような最適な方法で、パターニングされた導電層によって導通され得るからである。さらに、基板と平行な方向においてみられるように、導電性トラックとその導電性トラックがその上に提供されているパターニングされた導電層との間には、ギャップが存在せず、したがって、比較的小さなトランジスタが用いられ得る、または、いずれかのトランジスタ端子（たとえば、ソース、ドレイン、エミッタ、またはコレクタ）を、直接的に、または、相互接続構造によって、パターニングされた導電層に接続するのにトランジスタの最大領域が用いられ得る。また、この結果として、抵抗値がより低くなり、自己インダクタンスも低下する。それはまた、熱がトランジスタから離れて第１の基板および第２の基板に最適な方法で輸送され得ることを意味する。換言すると、半導体パワーデバイスのパフォーマンスは向上し、より高い最高のパフォーマンスを有する。

誘電材料の層は、導電性トラックと第１のパターニングされた導電層または第２のパターニングされた導電層との間に十分な電気的絶縁を提供するのに十分な厚さを有していなければならないが、実際の実施形態では、誘電材料の層は、基板、パターニングされた導電層、および相互接続構造の厚さと比較すると、依然として比較的薄い、ということがわかる。また、導電性トラックは、比較的薄いのであるが、その理由は、その意図された使用は、低電流信号を搬送することであるからである。積層の追加的な高さは、たとえば、導電性トラックへの接続を生じさせるための、適合されたより小さなサイズを有する相互接続構造における相互接続要素を用いることによって、補償され得る。よって、半導体パワーデバイスの厚さは、導電性トラックと誘電材料の層との積層を導入することの結果として増加することはない。

第１のパターニングされた導電層は、特定の第１のパターンに配列された導電性領域を備える。これは、半導体パワーデバイスの全体的設計によって定義されたまたはその全体的設計と関係する形状と場所とを有する、１つまたは複数の電気的に分離された導電性領域が存在することを意味する。たとえば、スイッチング半導体素子に１つまたは複数の電流信号を提供するようにするために、スイッチング半導体素子の位置および構造はどこに導電性領域を設計されなければならないのか、を定義する。これは、また、導電性領域が特定の第２のパターンに従って配列されている第２のパターニングされた導電層にも適用される。導電性トラックと誘電材料の層との積層は、特定の第３のパターンに従って、配列される。特に、特定の第３のパターンは、トラックを定義する細長い領域のパターンを含み得る。一般に、特定の第１のパターンと、特定の第２のパターンと、特定の第３のパターンとは、異なったパターンであるが、相互に強い関係を有しているのであり、その理由は、これらは、スイッチング半導体素子および半導体パワーデバイスの電気回路と共に実装するからである。

一般に、導電性トラックは、比較的長い時間期間の間、比較的小さな電流信号を導通させるのに適しているのであるが、比較的より短い時間期間の間では、中程度のサイズの電流信号が導電性トラックによって導通され得る、ということに注意すべきである。たとえば、導電性トラックが、スイッチング半導体素子のスイッチングの瞬間に、スイッチング半導体素子のゲートとの間で電流を導通させる場合には、その電流は、数十分の１ナノ秒の間、２０アンペアであり得る。

任意選択であるが、誘電材料の層は、導電性トラックと、積層がその上に提供されている前記パターニングされた導電層との間で、少なくとも２０ボルトの絶縁破壊電圧を得るための厚さを有する。そのような絶縁破壊電圧は、導電性トラックによって導通される信号が、第１のパターニングされた導電層および／または第２のパターニングされた導電層の電圧／電流に直接的に関係しないときには、有用である。たとえば、導電性トラックがトランジスタのゲートを制御するための信号を搬送するときには、この信号は、第１のパターニングされた導電層および／または第２のパターニングされた導電層の電圧から２０ボルトよりも大きく逸脱し得るのであり、結果的に、信頼性の高い絶縁が提供されなければならない。

任意選択であるが、半導体パワーデバイスは、さらに、追加的な導電性トラックと誘電材料の追加的な層との追加的な積層を備える。誘電材料の追加的層は、第１のパターニングされた導電層または第２のパターニングされた導電層の上に提供されており、追加的導電性トラックを、追加的積層がその上に提供されている前記パターニングされた導電層から絶縁する。こうして、半導体パワーデバイスは、導電性トラックと誘電材料の層との１つまたは複数の積層を備え得る。また、積層は、第１のパターニングされた導電層もしくは第２のパターニングされた導電層の上に提供され得るか、または、両方のパターニングされた導電層の上に分布され得る。複数のスイッチング半導体素子が、半導体パワーデバイスのすべての実施形態において存在し得るということ、そして、これらのスイッチング半導体素子は、第１のパターニングされた導電層もしくは第２のパターニングされた導電層のいずれかに結合され得るのであって、または、第１の組が第１のパターニングされた導電層の上に提供され得るのであり、第２の組が第２のパターニングされた導電層の上に提供され得る、ということに注意すべきである。

任意選択であるが、誘電材料は、エポキシ樹脂、（シリコン酸化物などの）酸化物材料、またはソルダレジストを含む。エポキシ樹脂は、取り扱いが容易な材料であり、第１のパターニングされた導電層または第２のパターニングされた導電層に容易に適用されることが可能である。さらに、既に比較的薄い層のエポキシ樹脂が、十分に高い絶縁破壊電圧を提供するのであるが、これは、絶縁破壊電圧が適切に定義された（ｗｅｌｌ−ｄｅｆｉｎｅｄ）最小の絶縁破壊電圧よりも大きい必要がある場合に、特に有益である。たとえば、０．６マイクロメートルの厚さのエポキシ樹脂の層は、５０ボルトを超える電圧に耐えることが可能である。ソルダレジストは、第１のパターニングされた導電層または第２のパターニングされた導電層に、容易に適用されることが可能である。ソルダレジストは、ＳＡＣ３０５のソルダ層を停止させるのに用いられるのであるが、その理由は、このソルダレジストは、非常に悪いぬれ性を有しているために、ソルダ層が、逆によいぬれ性を有するメタライゼーションの上に閉じ込められるからである。電子素子および、または電子デバイスを製造する分野では、多くの経験と技術が、ソルダレジストのそのような層を第１のパターニングされた導電層または第２のパターニングされた導電層に適用するために利用可能である。また、これらの材料は、特定の時間期間の間は比較的高い温度に耐えることが可能であり、これは、半導体パワーデバイスの動作の間に有利であるが、その理由は、そのような動作の間は、半導体パワーデバイスは比較的熱くなる場合があり得るからである。また、半導体パワーデバイスの製造の間は、たとえば、焼結のためには比較的高い温度が用いられることがあり得るが、これらの材料は、また、短い時間期間の間はこのような温度に耐えることが可能である。

任意選択であるが、誘電材料の層は、エポキシ樹脂の２つの層を備える。エポキシ樹脂の１つの層には、いくつかのピンホールまたは他の脆弱な領域が存在し、２つの層を相互の上に提供することが、誘電材料のより信頼性できる層を生じさせるということがあり得る。

任意選択であるが、導電性トラックは、銀などの金属を含む。あるいは、導電性トラックは、導電性トラックを取得するためにある量の導電性粒子が提供されているエポキシ樹脂を備えており、任意選択であるが、この導電性粒子は銀粒子を含む。提示された材料は、比較的容易に、たとえば焼結技術により、誘電材料の層に適用されることが可能である。さらに、それらは、十分に高い導電率を有しており、したがって、半導体パワーデバイスを流れる低電流信号を運ぶのに適している。任意選択であるが、導電性トラックは、固体多孔性銀を含む。特に、銀が誘電材料の上に焼結されると、焼結プロセスの後に残される材料は固体であり、多孔性であり、銀を含む。

任意選択であるが、第１の基板と第２の基板との少なくとも一方は、セラミック支持層を備える。セラミック支持層は、基板に強度を提供し、スイッチング半導体素子から離れて半導体パワーデバイスの外側表面に向かって熱が移動されることが可能であるように、多くの場合に、熱伝導性を有する。任意選択であるが、セラミック支持層の第１の表面では、パターニングされた導電層が提供され、セラミック支持層の第２の対向する表面では、金属層が提供される。セラミック支持層の第２の対向する表面における金属層も、同様に、パターニングされていることがあり得る。

任意選択であるが、スイッチング半導体素子は、ワイドバンドギャップ半導体材料に基づくトランジスタを備える。歩留りの問題のために、トランジスタは、多くの場合に、比較的小さなサイズで製造されるが、これは、トランジスタのドレイン、エミッタ、ソース、またはコレクタがトランジスタのゲートと比較的小さな表面を共用しなければならず、したがって、ドレイン、エミッタ、ソース、またはコレクタもまた比較的小さいことを意味する。積層は、第１のパターニングされた導電層または第２のパターニングされた導電層に適用されるので、ゲートに、そして、ドレイン、エミッタ、ソース、またはコレクタの少なくとも１つに接続する接触領域または相互接続構造の間の距離が縮小される（第１の基板および／または第２の基板と平行な方向において見られるように）。よって、最大の数の相互接続構造が用いられることが可能である、または、最大の接触面積が得られる。したがって、最適な電気的および熱的接触が、これらのトランジスタに対して作られることが可能であり、それらのサイズが比較的小さいという事実は、もはや、そのようなトランジスタの格別な短所ではない。任意選択であるが、ワイドバンドギャップ半導体材料は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはダイヤモンドを含む。

任意選択であるが、導電性トラックは、ｉ）半導体スイッチングデバイスのゲートまたはベース、ｉｉ）半導体パワーデバイスに埋め込まれたセンサ素子、ｉｉｉ）半導体パワーデバイスに埋め込まれた埋込ドライバ素子、および／または、ｉｖ）パターニングされた導電層の電圧が感知されなければならない特定の感知位置における第１のパターニングされた導電層もしくは第２のパターニングされた導電層に電気的に結合されている。半導体スイッチングデバイスのゲートまたはベースに提供されなければならない信号は、一般的に、低電流信号である。導電性トラックは、そのような信号を提供するのに適している。上で論じられたように、導電性トラックは、また、第１のパターニングされた導電層および／または第２のパターニングされた導電層がゲートおよびベースへの信号を搬送する構造を備えていなくてはならないということを不要にするのであって、それにより、第１のパターニングされた導電層および／または第２のパターニングされた導電層は、その全体を、スイッチング半導体素子のドレイン、エミッタ、ソース、および／またはコレクタとの間で比較的高い電流信号を搬送するために用いられることが可能になる。センサ要素および／または埋込ドライバ要素への信号は、一般に、低いまたは中程度の電流信号である。そのような信号が第１のパターニングされた導電層または第２のパターニングされた導電層の一部を通過して搬送されない場合には、これらの第１のパターニングされた導電層または第２のパターニングされた導電層が、先に論じられたように、高電流のために最適に用いられることが可能である。この効果については、既に論じられている。

また、第１のパターニングされた導電層または第２のパターニングされた導電層の特定の感知位置／場所の電圧が知られていなければならない、ということもあり得る。この場合には、導電性トラックが、その特定の感知位置／場所において、第１のパターニングされた導電層または第２のパターニングされた導電層に結合され得る。これは、誘電材料の層を通過するスルーホールを提供して、そのスルーホールを導電性材料（任意選択であるが、導電性トラックの材料と同じ材料）を用いて充填することによって、なされ得る。これは、また、特定の感知位置／場所における導電性トラックと第１のパターニングされた導電層または第２のパターニングされた導電層との間に、相互接続構造の相互接続要素を提供することによっても、なされ得る。特に、第１のパターニングされた導電層または第２のパターニングされた導電層の一方の上に積層が提供され、第１のパターニングされた導電層または第２のパターニングされた導電層の他方の上に特定の感知位置／場所が提供されるときには、相互接続構造が、電気的接続を提供するための効果的で効率的な方法であり得る。また、特定の感知位置／場所では、導電層は、誘電材料の層を超えて延長し、誘電材料の層の側面にも提供され、それによって、第１のパターニングされた導電層または第２のパターニングされた導電層への電気的接続を提供するようなこともあり得る。導電性トラックが第１のパターニングされた導電層または第２のパターニングされた導電層の特定の感知位置／場所に電気的に結合されなければならない場合には、誘電材料の層の絶縁破壊電圧は、たとえば数ボルトなど、比較的低く保たれることが可能である、ということに注意すべきである。そのような状況では、導電性トラックの信号と第１のパターニングされた導電層または第２のパターニングされた導電層との間の電圧差は、第１のパターニングされた導電層または第２のパターニングされた導電層の内部において可能な電圧差より大きいことはない。

本発明の別の実施態様によると、半導体パワーデバイスを製造する方法が、提供される。この方法は、ｉ）スイッチング半導体素子と第１のパターニングされた導電層とを備えた第１の基板を取得するステップであって、第１の基板は、第１のパターニングされた導電層がその上に提供されている第１の表面を有しており、スイッチング半導体素子が、第１のパターニングされた導電層の上に提供されている、第１の基板を取得するステップと、ｉｉ）第２のパターニングされた導電層と第２の表面とを備えた第２の基板を取得するステップであって、第２のパターニングされた導電層は第２の表面の上に提供されている、第２の基板を取得するステップと、ｉｉｉ）導電性トラックと誘電材料の層との積層を、少なくとも部分的に、第１のパターニングされた導電層の上にまたは第２のパターニングされた導電層の上に製造するステップであって、誘電材料の層が、導電性トラックを、積層がその上に製造されパターニングされた導電層から絶縁する、積層を製造するステップと、ｉｖ）導電性材料の相互接続要素を取得するステップと、ｖ）第１のパターニングされた導電層、スイッチング半導体素子の表面、導電性トラック、または第２のパターニングされた導電層のうちの１つの上に、相互接続要素を提供するステップと、ｖｉ）第１の表面が第２の表面に面し、一方の側における第１のパターニングされた導電層、スイッチング半導体素子の表面または導電性トラックと、他方の側における第２のパターニングされた導電層または導電性トラックとの間に、少なくとも１つの電気的接続が取得されるように、第１の基板と対向するように第２の基板を組み立てるステップと、を備える。

上述の方法は、上で論じられた半導体パワーデバイスを製造するためのものである。この方法は、上で論じられた半導体パワーデバイスの実施形態と同じ利点と効果とを提供する。

任意選択であるが、導電性トラックと誘電材料の層との積層を製造するステップは：第１のパターニングされた導電層または第２のパターニングされた導電層の上に、誘電材料の（パターニングされた）層を提供するステップと、誘電材料の（パターニングされた）層の上に導電性トラックを提供するステップとを備える。

任意選択であるが、誘電材料の（パターニングされた）層を提供するステップは、導電性トラックと誘電材料の層との積層がその上に製造されなければならない前記基板の第１の表面または第２の表面の上に、誘電材料のパターニングされていない層を提供するステップと、誘電材料のパターニングされていない層の上にパターニングされたエッチング保護層を提供するステップと、パターニングされたエッチング保護層が存在しない場所の誘電材料のパターニングされていない層を、エッチングにより除去するステップと、パターニングされたエッチング保護層を取り除くステップとを備える。このエッチング技法は、誘電材料のパターニングされた層を製造する際に、コスト効率がよく、正確である。あるいは、スクリーン印刷または伝統的な印刷などの、印刷による方法が、用いられることもあり得る。

任意選択であるが、誘電材料の（パターニングされた）層の上に導電性トラックを提供するステップは、誘電材料の（パターニングされた）層の上に焼結される材料を提供するステップであって、任意選択で、焼結される材料の提供がスクリーン印刷技術を用いて提供される、焼結される材料を提供するステップと、導電性トラックを取得するために、誘電材料の（パターニングされた）層がその上に提供されている前記パターニングされた導電層を備えた前記基板を焼結するステップとを備える。そのような焼結の技法は、導電性トラックを製造するために効果的で正確である。焼結される材料は、金属粒子（たとえば、銀粒子）および何らかの有機材料（たとえば、接合剤、分散剤、コーティング材料、その他）など、導電性材料の粒子を含む。あるいは、焼結される材料を、誘電材料のパターニングされた層の上に提供するために、他の印刷技法が用いられる。

本発明のこれらのおよびそれ以外の態様は、以下に説明される実施形態を参照することから明らかであり、また、明瞭になるだろう。図面は、以下の通りである。

半導体パワーデバイスの一実施形態の概略的な分解図である。 図１の半導体パワーデバイスの実施形態の直線ＩＩ−ＩＩ’に沿った概略的な断面図である。 半導体パワーデバイスの別の実施形態の概略的な断面図である。 第１の基板の概略的な平面図である。 図４ａの第１の基板が取り付けられなければならない第２の基板の概略的な平面図である。 図４ａおよび４ｂそれぞれの第１の基板と第２の基板とを備えており組み立てられた半導体パワーデバイスの概略的な側方図である。 半導体パワーデバイスを製造する方法の実施形態の概略図である。

異なる図面において同じ参照番号を有する項目は、同じ構造的特徴および同じ機能を有する、または、同じ信号である、ということに注意すべきである。そのような項目の機能および／または構造が既に説明されている場合には、詳細な説明において、それらの説明を反復することは必要ない。

図１は、半導体パワーデバイス１００の一実施形態の分解図を、概略的に提示している。半導体パワーデバイス１００は、第１の基板１１０と、第２の基板１２０と、積層１３０と、相互接続構造１４０、１４１とを備える。

第１の基板１１０は、第１のパターニングされた導電層１１２、１１３がその上に提供されている第１の表面１１１を備える。第１の基板１１０は、また、第１のパターニングされた導電層１１２、１１３の表面の上に提供されたスイッチング半導体素子１１５を備える。特に、図１の例では、第１のパターニングされた導電層は、２つの別個の導電性領域１１２、１１３によって形成される。第１のパターニングされた導電層のパターンは、２つの別個の導電性領域１１２、１１３の形状と、これらの導電性領域１１２、１１３が第１の表面１１１の上に提供されている場所とによって、形成される。

図１の例では、スイッチング半導体素子１１５は、たとえば、トランジスタである。トランジスタの表面におけるドレイン、ソース、エミッタ、またはコレクタのうちの少なくとも１つは、第１のパターニングされた導電層１１２、１１３と接触している。スイッチング半導体素子１１５は、別の表面を有するが、この別の表面は、第１のパターニングされた導電層１１２、１１３に結合された表面と対向する。この別の表面は、トランジスタのゲートと、トランジスタのドレイン、ソース、エミッタ、またはコレクタのうちの別の１つとを有し得る。実際の実施形態では、ゲート電極とエミッタまたはソース電極とは、トランジスタの同じ側にあり、ドレインまたはコレクタは、トランジスタの反対側にあることに注意すべきである。しかし、実施形態は、このタイプのトランジスタに限定されない。論じられている実施形態において、すべての電極が同じ側にあるトランジスタが、用いられることもあり得る。論じられている実施形態では、ゲート電極がトランジスタの一方の側にあり他の電極がトランジスタの反対側にあるようなトランジスタが、用いられることもあり得る。

多くの場合、導電性領域１１２、１１３は、特定の電圧に結合されているか、または、それらの領域は、ある電流を導通させなければならない。しかし、すべての導電性領域１１２、１１３が、そのような電圧に結合されている、または、電流を導通させなければならない、ということは必要ない。第１のパターニングされた導電層の導電性領域１１２、１１３が、浮遊電圧を有するために接続されていないということもあり得る。

第２の基板１２０は、第１の表面１１１に向かう方向に面している第２の表面１２１を備える。第２の基板１２０は、第２の表面１２１の上に提供されている第２のパターニングされた導電層１２２を備える。以上の議論に応じて、第１のパターニングされた導電層の特徴は、第２のパターニングされた導電層にも適用され得るのであり、たとえば、第２のパターニングされた導電層１２２は、複数の導電性領域を備える。図２では、ただ１つの導電性領域１２２が、第２のパターニングされた導電層を形成している。第２のパターニングされた導電層のパターンは、この単独の導電性領域１２２の形状と第２の表面１２１におけるその位置とによって、形成される。

積層１３０は、導電性トラック１３２と、誘電材料の層１３１とを備える。誘電材料の層１３１は、少なくとも部分的には、第１のパターニングされた導電層１１２、１１３の上に、または、第２のパターニングされた導電層１２２の上に、提供されている。誘電材料の層１３１は、導電性トラック１３２を、積層１３０がその上に提供されているパターニングされた導電層１１２、１１３、１２２から絶縁する。

任意選択で、誘電材料の層１３１は、導電性トラック１３２と積層１３０がその上に提供されているパターニングされた導電層との間に少なくとも２０ボルトの絶縁破壊電圧を得るための最小の厚さを、少なくとも有する。任意選択で、誘電材料の層１３１は、導電性トラック１３２と積層１３０がその上に提供されているパターニングされた導電層との間に少なくとも３０ボルトの絶縁破壊電圧を得るための最小の厚さを、少なくとも有する。任意選択で、誘電材料の層１３１は、導電性トラック１３２と積層１３０がその上に提供されているパターニングされた導電層との間に少なくとも５０ボルトの絶縁破壊電圧を得るための最小の厚さを、少なくとも有する。

積層１３０は、部分的には、第２のパターニングされた導電層の導電性領域１２２の上に提供されており、第２の表面１２１と部分的に接している、ということに注意すべきである。導電性トラック１３２における「トラック」という用語は、この導電性トラックがワイヤまたは線路の特徴を有することを示唆している、ということにさらに注意すべきである。導電性トラック１３２は、その形状が第２の表面１２１の上に射影されるときには、細長い形状を有する。さらに、積層１３０の層１３１、１３２は、少なくとも一方の基板の上で特定の形状と特定の位置とを有し得る、ということに注意すべきである。よって、積層１３０の層１３１、１３２は、パターニングされた層を有し得る。

任意選択で、誘電材料の層１３１は、エポキシ樹脂もしくは酸化物材料（これは、多くの場合に、パッシベーション層として用いられる）を備えており、または、誘電材料１３１はソルダレジストである。酸化物材料の例は、これに限定されることはないが、酸化ケイ素などである。エポキシ樹脂は特定の場合に効果的であり得る比較的優れた誘電的挙動を有する、ということが知られている。たとえば、エポキシ樹脂のある製造業者によると、エポキシ樹脂の０．６マイクロメートルの厚さの層は、５０ボルトを超える電圧に耐え得る。別の任意選択の実施形態では、誘電材料の層１３１は、２層のエポキシ樹脂を備える。エポキシ樹脂の層は、絶縁破壊電圧という観点から見ると、いくつかの脆弱な領域を、または、ピンホールさえも有し得る。２つの層を上下に用いることにより、脆弱な領域の量が著しく減少され、残存している脆弱な領域の脆弱性も、より低下している。

任意選択で、導電性トラックは、これに限定されることはないが、銀などの金属を含む。あるいは、導電性トラックは、そのエポキシ樹脂の層が導電性を有するほど十分に導電性粒子が分散されているエポキシ樹脂の層で作られる。これらの導電性粒子は、銀粒子であり得る。特に、高い導電率を有する金属が好ましい。たとえば、導電性トラックは、銅または銀を含む。任意選択では、導電性トラックは、固体多孔性銀を含む。固体多孔性銀は、焼結プロセスの結果であり得る。焼結される材料が、誘電材料の層１３１の上に提供されることがあり得る。そのような焼結される材料は、銀粒子（たとえば、少なくとも８５％）と、接合剤、分散剤、コーティング材料として作用する他の有機化合物とを含む。その後で、誘電材料１３１と焼結される材料との層がその上に提供されている基板１１０、１２０が、比較的低温（たとえば、摂氏３００度未満）で、焼結される。その結果、他方の有機化合物がほとんど燃焼して失われるまたは蒸発し、銀粒子が局所的に融合することにより、固体多孔性銀が生じる。固体多孔性銀は、高い融点（理論的には、純粋の銀の場合には、摂氏９６１度）を有しており、よい導体である。

相互接続構造は、一方の側における第１のパターニングされた導電層１１２、１１３、スイッチング半導体素子１１５の表面、または導電性トラック１３２と、他方の側における第２のパターニングされた導電層１２２または導電性トラック１３２との間に、少なくとも１つの電気的接続を提供する。実際に、図１の半導体パワーデバイス１００では、相互接続構造は、２つの導電性相互接続要素１４０、１４１を備える。図１の特定の例では、相互接続要素１４０、１４１は、球の形状をしている。一実施形態では、他の形状もまた可能である。別の実施形態では、相互接続要素は、ハンダ接合によって、形成される。相互接続要素１４０は、スイッチング半導体素子１１５の表面と導電性トラック１３２との間に電気的接続を形成し、他方の相互接続要素１４１は、スイッチング半導体素子１１５の表面と第２のパターニングされた導電層１２２との間に電気的接続を形成する。

たとえば、図１に示されているように、相互接続要素１４０は、スイッチング半導体素子１１５のゲートに接続し、他方の相互接続要素１４１は、スイッチング半導体素子１１５のドレイン、ソース、エミッタ、またはコレクタのうちの少なくとも１つに接続する。こうして、導電性トラック１３２は、スイッチング半導体素子を制御するのに用いられる信号を導通させる。これらの信号は、一般に、低電力信号であり、スイッチング半導体素子１１５が別の導通状態に切り換わる時間的瞬間における数十ミリ秒の間に、数十アンペアという中程度のサイズの電流を導通させ得る。

実際の実施形態では、導電性トラック１３２は、半導体パワーデバイス１００の外部ピンに、直接にまたは間接に結合される。また、第１および第２の導電層１１２、１１３、１２２は、外部ピンまたは他のタイプの外部コネクタに、直接にまたは間接に結合される。

図２は、直線ＩＩ−ＩＩ’に沿った、図１の半導体パワー１００デバイスの実施形態の断面図を概略的に提示している。この断面図では、上で論じられたすべての要素を見ることが可能である。相互要素１４０、１４１は、これら２つの相互接続要素の間での短絡を防止するために、離隔されている様子が見られるが、その理由は、これらが異なる信号を導通させるからである。また、図２においては、２つの相互接続要素１４０、１４１が相互に対して比較的近接しており、相互接続要素１４０、１４１のサイズと、短絡を防止するためのそれらの間での安全な距離とを考慮すると、可能な限り近接している。従来技術による実施形態と比較すると、相互接続要素１４０、１４１の間に大きなギャップを有することは、もはや要求されない。第２の基板１２０と平行な方向で見ると、導電性トラック１３２と第２のパターニングされた導電層１２２との間には、ギャップが存在しない。したがって、比較的大きなスイッチング半導体素子１１５を有することは要求されず、または、ある場合には、スイッチング半導体素子１１５が比較的大きい場合には、たとえば、比較的大きな電流信号である信号を導通させるために、より多くの相互接続要素が提供されることがあり得る。

スイッチング半導体素子１１５は、トランジスタ、電界効果トランジスタ（ＦＥＴ）、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）、サイリスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ダイオード、または別の適切なスイッチング半導体素子であり得る。第１の基板１１０および／または第２の基板１２０は、これらに限定されることはないが、シリコン、シリコンカーバイト、ガリウムヒ素、窒化ガリウム、ダイヤモンドベースの半導体材料、またはそれ以外の適切な半導体材料などの半導体材料で作られた要素を含む他の電子素子を、さらに備える。他の適切な半導体材料の例としては、これらに限定されることはないが、抵抗、コンデンサ、インダクタ、センサ、集積回路（たとえば、駆動回路）、またはそれ以外の適切な電子素子が含まれる。

スイッチング半導体素子１１５がトランジスタであるときには、スイッチング半導体素子１１５は、ワイドバンドギャップ半導体材料を含む。任意選択では、このワイドバンドギャップ半導体材料は、これらに限定はされないが、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはダイヤモンドを含む。特に、これらの材料のトランジスタの製造プロセスは、トランジスタが比較的大きいときには、何らかの歩留り問題を生じるために、このような材料の場合には、比較的小さなトランジスタが、好まれる。既に論じられたように、積層１３０が、比較的小さなトランジスタの使用を可能にする。

基板１２０、１３０は、熱伝導性を有し電気的絶縁性を有する材料（たとえば、セラミックス）と、第１および第２のパターニングされた導電層と他のルーティングとのための導電率の高い材料（たとえば、金属）との複数の層から製造され得る。セラミックスの例には、これらに限定されることはないが、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化ケイ素（Ｓｉ_３Ｎ_４）が含まれる。基板の他の例は、Ｓｉ_３Ｎ_４であり、これは、たとえば、銅またはアルミニウムのパターニングされた層である、２つのパターニングされた金属層の間に挟まれている。典型的には、関連の分野では、このような基板は、ダイレクトボンド銅（ＤＢＣ）基板または活性金属接合／ろう付け（ＡＭＢ）基板と称される。さらに、適切な材料は、Ｍａｎｆｒｅｄ Ｇｏｅｔｚ他による論文である、「Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ ＤＢＣ ａｎｄ ＡＭＢ Ｓｕｂｓｔｒａｔｅｓ ｆｏｒ ｄｉｆｆｅｒｅｎｔ ａｐｐｌｉｃａｔｉｏｎｓ ｉｎ ｐｏｗｅｒ ｅｌｅｃｔｒｏｎｉｃｓ」、第５７−６５頁、ＰＣＩＭ Ｅｕｒｏｐｅ ｃｏｎｆｅｒｅｎｃｅ、Ｎｕｒｅｍｂｅｒｇ、２０１３年５月１４−１６日（ベルリンのＶＤＥ Ｖｅｒｌａｇにより出版）に記載がある。Ｇｏｅｔｚ他によるこの論文は、参照により本明細書に組み入れられる。

第１および第２の導電層１１２、１１３、１２２、および／または相互接続要素１４０、１４１は、これらに限定されないが、銅またはアルミニウムなどの金属で作られ得るが、それだけではなく、他の金属または他の導電性材料からも作られ得る。任意選択であるが、パターニングされた導電層１１２、１１３、１２２、および／または相互接続要素１４０、１４１が作られている材料は、前記層１１２、１１３、１２２と相互接続要素１４０、１４１とが、半導体パワーデバイス１００から離れる方向へ熱が伝導することができる場所（たとえば、ヒートシンクへのインタフェース）に向かう熱の分散および伝導に寄与するような、優れた熱伝導体である。

図１および図２の例では、積層１３０の導電性トラック１３２は、スイッチング半導体素子１１５のゲートに電気的に結合されている。本発明の実施形態は、導電性トラック１３２のそのような使用に限定されることはない。別の実施形態では、半導体パワーデバイスはセンサを備えており、導電性トラックは、そのセンサに直接的または間接的に結合される。別の実施形態では、半導体パワーデバイスは、埋込ドライバ要素（ドライバ回路）を備えており、導電性トラックは、その埋込ドライバ要素に結合される。積層１３０の別の使用が、図３のコンテキストで論じられる。

図１および図２の例では、積層１３０は、部分的に第２のパターニングされた導電層の上に、部分的に第２の表面の上に提供されている。他の実施形態では、積層１３０は、完全に第２のパターニングされた導電層の上に提供される。他の実施形態では、積層１３０は、部分的にまたは完全に第１のパターニングされた導電層の上に提供される。他の実施形態では、複数の積層が存在していて、それら複数の積層が、先に論じられた積層１３０と同じ性質を有する。これらの複数の積層は、相互から電気的に絶縁され得るのであって、たとえば、抵抗、コンデンサ、もしくはインダクタなどの電気素子を経由して、または、たとえば、相互接続構造の相互接続要素を経由して、相互に対して、直接的または間接的にも結合され得る。これら複数の積層のうちのいくつかは、部分的にまたは完全に第１のパターニングされた導電層１１２、１１３の上に提供され得るのであり、他の積層は、部分的にまたは完全に第２のパターニングされた導電層１２２の上に提供され得る。

図３は、半導体パワーデバイス３００の別の実施形態の断面図を概略的に提示している。半導体パワーデバイス３００は、図１および図２の半導体パワーデバイス１００と類似しており、誘電材料の追加的な層３３１と、追加的な導電性トラック３３２とを備える追加的な積層３３０を有する。半導体パワーデバイス３００の一実施形態では、追加的な導電性トラックが、第１のパターニングされた導電層の導電性領域１１３のうちの１つに電気的に結合される。導電性領域１１３の特定の感知位置Ｌにおいて、電圧が感知されなければならない。この目的のために、追加的な導電性トラックは、特定の感知位置Ｌに近い導電性領域１１３に結合される。電気的結合は、誘電材料の追加的層３３１におけるスルーホールにおいて提供される導電性材料３３２を経由して、得られる。導電性材料３３２は、金属であり得るし、追加的導電性トラック３３２の材料と同じ材料であり得る。そのような材料の実施形態と、誘電材料の追加的な層３３１と追加的な導電性トラックとの特徴の実施形態とは、図１および図２のコンテキストで既に論じられた。追加的な積層３３０は、導電性領域１１３における電圧を感知するのに用いられるが、そのような追加的な積層３３０の実施形態は、この例だけに限定されない、ということに注意すべきである。追加的な積層３３０は、また、ソースまたはエミッタ電圧を感知するために、導電性領域１１２の上に提供され得る。追加的な積層３３０は、また、ドレインまたはコレクタ電圧を感知するために、導電性領域１２２の上に提供され得る。

図４ａは、第１の基板４００の平面図を概略的に提示している。提示されている図は、見る者が第１のパターニングされた導電層４１２に向かう方向を見ているときの見る方向に従っている。第１の基板４００は、第１のパターニングされた導電層４１２がその上に提供されているセラミック支持層４１０を備える。第１のパターニングされた導電層４１２は、銅の層である。３つの電源コネクタ４０２が第１のパターニングされた導電層４１２の導電性領域に結合される。第１のパターニングされた導電層４１２の導電性領域では、８個のトランジスタ４１５が提供されており、それらのゲート電極４０４とエミッタ電極４０３とが図示されている。第１のパターニングされた導電層４１２の上には、また、導電性トラック（その表面が図４ａに示されている）の（パターニングされた）積層４３０と、導電性トラックと第１のパターニングされた導電層４１２との間に配置された誘電層とが提供されている。

図４ｂは、図４ａの第１の基板４００がそれに対して取り付けられなければならない第２の基板４５０の平面図を、概略的に提示している。提示されている図は、見る者が第２のパターニングされた導電層４２２に向かう方向を見ているときの、見る方向に従っている。第２の基板４５０は、銅である第２のパターニングされた導電層４２２がその上に提供されているセラミック支持層４２０を備える。第２の基板４５０は、また、３つの電源コネクタ４５２を備え得るか、または、別の実施形態では、電源コネクタ４５２は不在である。任意選択の電源コネクタ４５２は、第２のパターニングされた導電層４２２に結合される。また、８つのトランジスタ４６５が、第２のパターニングされた導電層４２２の上に提供される。第２の基板４５０は、また、導電性トラック（その表面が図４ｂに示されている）の（パターニングされた）積層４８０と、導電性トラックと第２のパターニングされた導電層４２２との間に配置された誘電層とを備える。図４ｂでは、第２の基板４５０には、たとえば、銅製ボール４４０、４４１および一群の銅製ボール４５４である相互接続要素が、既に提供されている。銅製ボール４４０は、積層４８０の導電性トラックに電気的に結合されており、ゲート信号を、第１の基板４００のトランジスタのうちの１つに提供するためのものである。他方で、銅製ボール４４１は、第２のパターニングされた導電層４２２のある領域に電気的に結合されており、第１の基板４００のトランジスタの１つゲート信号を、第１の基板４００のトランジスタのうちの１つのエミッタから電流を提供するまたは受け取るためのものである。第１の基板４００が第２の基板４５０の上で組み立てられるときには、図４ａに図示されている表面は、図４ｂに図示されている第２の基板４５０の表面に面する位置に、配置されなければならない。また、相互接続要素（たとえば、一群の銅製ボール４５４）のグループは、図４ａの８つのトランジスタ４１５に対して、直接的に対向するように配置される。

図４ｃは、図４ａおよび４ｂそれぞれの第１の基板４００と第２の基板４５０とを備えており組み立てられた半導体パワーデバイスの側面図を概略的に提示している。図４ａおよび４ｂでは、ＩＶを用いて指示されている矢印が、描かれている。この矢印は、第１の基板４００と第２の基板４５０とのどちらの側が図４ｃに示されているのかを指示している。図４ｃの底部では、組み立てられた半導体パワーデバイスの一部が、拡大されている。図４ｃでは、セラミック支持層４１０と、第１のパターニングされた導電層４１２と、電源コネクタ４０２と、第２のパターニングされた導電層４２２と、セラミック支持層４２０と、トランジスタ４６５’および４６５’’と、相互接続要素４４０’および４４１’と、積層４３０とが、示されている。トランジスタ４６５’および４６５’’と、相互接続要素４４０’と、相互接続要素４４１’とは、図４ｂの８つのトランジスタ４６５と、図４ｂの相互接続要素４４０、４４１とに、それぞれ、類似している。拡大部分には、積層４３０が、導電性トラック４３２と、導電性トラック４３２と第２のパターニングされた導電層４２２との間に配置された誘電層４３１とを有することが示されている。拡大部分には、トランジスタ４６５’’のゲート接点４０４’も、示されている。相互接続要素４４０’は、ゲート接点４０４’と積層４３０の導電性トラック４３２との間の電気的接続を、形成する。

図４ａから４ｃでは、相互接続要素４４０、４４０’は、相互接続要素４４１、４４１’の非常に近くに配置されることが可能であり、よって、トランジスタ４１５、４６５、４６５’、４６５’’のゲート電極４０４は、同じトランジスタ４１５、４６５、４６５’、４６５’’のエミッタ４０３の近くに位置決めされ得る、および／または、いくつかの相互接続要素４４１、４４１’は、トランジスタ４１５、４６５、４６５’、４６５’’のエミッタとの間で電流を導通させるのに用いられることが可能である、ということを見ることができる。さらに、図４ａから４ｃでは、積層４３０と積層４８０とは半導体パワーデバイスの全体的厚さを増加させることはない、ということを見ることができるが、その理由は、対向するスイッチング半導体素子（たとえば、トランジスタ４１５、４６５、４６５’、４６５’’）への接続を形成するのに、わずかにより小さな銅製のボールが用いられ得るからである。

図４ａ、４ｂ、４ｃ、および４ｃのコンテキストで論じられた要素の代替物とさらなる特徴の実施形態とは、図１から３の図の記載において見いだされることが可能である。これらの要素の効果および利点は、図１から３のコンテキストにおいても既に論じられてきた。図４ａから４ｃは、半導体パワーデバイスの一実施形態を提示するが、半導体パワーデバイスの実施形態は、図４ａから４ｃに提示されている詳細に限定されることはない。たとえば、トランジスタの個数は変動し得る。また、積層の第１のパターニングされた導電層と第２のパターニングされた導電層とのパターンは、異なり得る。また、半導体パワーデバイスは、低いおよび／もしくは中程度の電流信号を受け取るまたは提供するために、より少ないまたはより多い電源コネクタもしくは外部ピンを有することがあり得る。

半導体パワーデバイスの上述した実施形態は、パッケージの中に提供されることがあり得る。複数の半導体パワーデバイスが、たとえば非常に高い電流をスイッチングするために、単一のパッケージの中に含まれることがあり得る。そのようなパッケージは、たとえば、電力を電気モータに供給するための１相のまたは３相のパワーインバータを形成し得る。このパッケージは、受動的なまたは能動的な冷却を、提供し得る。米国特許出願ＵＳ２００４／０２０７９６８は、特定の回路における半導体パワーデバイスとこのパッケージとの使用とに関するいくつかの詳細を論じている。特に、このパワーインバータが電気モータを駆動するのに用いられるときには、このようなパワーインバータに対する別の用語は、モータドライバである。

図５は、半導体パワーデバイスを製造する方法５００の一実施形態を、概略的に提示している。方法５００は：ｉ）段階５０２において、スイッチング半導体素子と第１のパターニングされた導電層とを備えた第１の基板を取得するステップであって、第１の基板は、第１のパターニングされた導電層がその上に提供されている第１の表面を有しており、スイッチング半導体素子が、第１のパターニングされた導電層の上に提供されている、第１の基板を取得するステップと、ｉｉ）段階５０４において、第２のパターニングされた導電層と第２の表面とを備えた第２の基板を取得するステップであって、第２のパターニングされた導電層は第２の表面の上に提供されている、第２の基板を取得するステップと、ｉｉｉ）段階５０６において、導電性トラックと誘電材料の層との積層を、少なくとも部分的に、第１のパターニングされた導電層の上にまたは第２のパターニングされた導電層の上に製造するステップであって、誘電材料の層が、導電性トラックを、積層がその上に製造されている前記パターニングされた導電層から絶縁する、積層を製造するステップと、ｉｖ）段階５２０において、導電性材料の相互接続要素を取得するステップと、ｖ）段階５２２において、第１のパターニングされた導電層、スイッチング半導体素子の表面、導電性トラック、または第２のパターニングされた導電層のうちの１つの上に、相互接続要素を提供するステップと、ｖｉ）段階５２４において、第１の表面が第２の表面に面し、一方の側における第１のパターニングされた導電層、スイッチング半導体素子の表面または導電性トラックと、他方の側における第２のパターニングされた導電層または導電性トラックとの間に、少なくとも１つの電気的接続が取得されるように、第１の基板と対向するように第２の基板を組み立てるステップとのフローを備える。

図５には、複数の段階が直線的な順序で提示されているが、方法５００の実施形態は、そのような直線的な順序に制限されない。いくつかの段階が並列的に処理されることがあり得るし、または、それらが相互に依存しない限り、別の順序で処理されることがあり得る。たとえば、第２の基板が、第１の基板よりも前に取得される場合もあり得る。たとえば、積層が、少なくとも部分的には、第１のパターニングされた導電層の上に製造されなければならない場合には、第２の基板は、積層を製造した後にも、取得され得る。

取得され、製造され、提供され、または組み立てられる、上述の方法５００のいくつかの要素の実施形態が、上で論じられている。

第１のパターニングされた導電層、スイッチング半導体素子の表面、導電性トラック、または第２のパターニングされた導電層のうちの１つの上に相互接続要素を提供することは、その相互接続要素を、それぞれの層または表面にハンダ付けすることを含み得る。段階５２４において第２の基板を第１の基板と対向するように組み立てることは、また、相互接続要素を、第１のパターニングされた導電層、スイッチング半導体素子の表面、導電性トラック、または第２のパターニングされた導電層のうちの１つにハンダ付けすることを含み得るのであって、たとえば第１の基板を第２の基板に固定して、第１の基板と第２の基板との間に要求されるギャップを保持するための他の作用を含み得る。

任意選択であるが、段階５０６において導電性トラックと誘電材料の層との積層を製造するステップは：段階５０８において、第１のパターニングされた導電層または第２のパターニングされた導電層の上に、誘電材料のパターニングされた層を提供するステップと、段階５１４において、誘電材料のパターニングされた層の上に導電性トラックを提供するステップとを含む。任意選択であるが、提供された誘電材料の層は、導電性トラックと積層がその上に製造されているパターニングされた導電層との間で、２０ボルトの最小絶縁破壊電圧を得るための最小の厚さで製造される。

任意選択であるが、段階５０８において誘電材料のパターニングされた層を提供するステップは、段階５１０において、導電性トラックと誘電材料の層との積層がその上に製造されなければならない前記基板の第１の表面または第２の表面の上に、誘電材料のパターニングされていない層を提供するステップと、段階５１１において、誘電材料のパターニングされていない層の上にパターニングされたエッチング保護層を提供するステップと、段階５１２において、パターニングされたエッチング保護層が存在しない場所の誘電材料のパターニングされていない層をエッチングにより除去するステップと、段階５１３において、パターニングされたエッチング保護層を取り除くステップとを含む。このエッチングの技法は、誘電材料のパターニングされた層を製造する際に、コスト効率がよく、正確である。あるいは、印刷による方法が、用いられることもあり得る。

任意選択であるが、段階５１４において、誘電材料のパターニングされた層の上に導電性トラックを提供するステップは、段階５１６において、誘電材料のパターニングされた層の上に焼結される材料を提供するステップであって、任意選択で、焼結される材料の提供がスクリーン印刷技術を用いて提供される、焼結される材料を提供するステップと、段階５１８において、導電性トラックを取得するために、誘電材料のパターニングされた層がその上に提供されているパターニングされた導電層を備える基板を焼結するステップとを含む。このような焼結の技法は、導電性トラックを製造する際に、コスト効率がよく、正確である。焼結される材料は、金属粒子（たとえば、銀粒子）および何らかの有機材料（たとえば、接合剤、分散剤、コーティング材料、その他）など、導電性材料の粒子を含む。あるいは、焼結される材料を、誘電材料のパターニングされた層の上に提供するために、他の印刷技法が用いられる。

上述の実施形態は、本発明を限定するのではなく例証しており、当業者であれば多くの代替的な実施形態を設計することができるだろう、ということに注意すべきである。

特許請求の範囲では、括弧の間に配置されたどの参照符号も、特許請求の範囲を限定するものとして解釈されてはならない。動詞「ｃｏｍｐｒｉｓｅ（備える、含む）」とその変化形とは、ある請求項に記載されているもの以外の要素またはステップの存在を排除しない。要素に先立つ冠詞「ａ」または「ａｎ」は、そのような要素が複数個存在することを排除しない。本発明は、複数の別個の要素を備えたハードウェアによって、そして、適切にプログラムされたコンピュータによって、実装され得る。複数の手段を列挙しているデバイスの請求項では、これらの手段のうちのいくつかが、ハードウェアのうちの全く同一の項目によって具現化され得る。ある手段が相互に異なる従属請求項に記載されているという事実があるからと言って、それは、これらの手段の組合せを有利に用いることが不可能であることを意味しない。

Claims (17)

1. 半導体パワーデバイス（１００、３００）であって、
   − 第１のパターニングされた導電層（１１２、１１３、４１２）を備えた第１の基板（１１０、４００）であって、第１の基板（１１０、４００）が、第１のパターニングされた導電層（１１２、１１３、４１２）がその上に提供されている第１の表面（１１１）を有する、第１の基板（１１０、４００）と、
   − 第２のパターニングされた導電層（１２２、４２２）と第１の表面（１１１）に面した第２の表面（１２１）とを備えた第２の基板（１２０、４５０）であって、第２のパターニングされた導電層（１２２、４２２）が第２の表面（１２１）の上に提供されている、第２の基板（１２０、４５０）と、
   − 第１のパターニングされた導電層（１１２、１１３、４１２）と第２のパターニングされた導電層（１２２、４２２）との間に配置されたスイッチング半導体素子（１１５）であって、第１のパターニングされた導電層の上に提供されている、スイッチング半導体素子（１１５）と、
   − 導電性トラック（１３２、４３２）と誘電材料の層（１３１、４３１）との積層（１３０、４３０）であって、誘電材料の層（１３１、４３１）が、少なくとも部分的に、第１のパターニングされた導電層（１１２、１１３、４１２）または第２のパターニングされた導電層（１２２、４２２）の上に提供されており、導電性トラック（１３２、４３２）を、積層（１３０、４３０）がその上に提供されている前記パターニングされた導電層（１１２、１２２、１１３、４１２、４２２）から絶縁する、積層（１３０、４３０）と、
   − 相互接続構造（１４０、１４１、４４０、４４０’、４４１、４４１’）であって、
   − 一方の側におけるスイッチング半導体素子（１１５）のベースまたはゲートと、他方の側における導電性トラック（１３２、４３２）との間に電気的接続を提供する第１の銅製ボール（１４０、４４０）と、
   − 一方の側における、スイッチング半導体素子（１１５）のドレイン、ソース、エミッタまたはコレクタのうちの少なくとも１つと、他方の側における第２のパターニングされた導電層（１２２、４２２）との間に電気的接続を提供する第２の銅製ボール（１４１、４４１）とを備える相互接続構造（１４０、１４１、４４０、４４０’、４４１、４４１’）と、
   を備える、半導体パワーデバイス（１００、３００）。
2. 誘電材料の層（１３１、４３１）が、導電性トラック（１３２、４３２）と、積層がその上に提供されている前記パターニングされた導電層（１１２、１２２、１１３、４１２、４２２）との間で、少なくとも２０ボルトの絶縁破壊電圧を有する、請求項１に記載の半導体パワーデバイス（１００、３００）。
3. 追加的導電性トラック（３３３）と誘電材料の追加的層（３３１）との追加的積層（３３０）をさらに備えており、誘電材料の追加的層（３３１）が、第１のパターニングされた導電層（１１２、１１３、４１２）または第２のパターニングされた導電層（１２２、４２２）の上に提供されており、追加的導電性トラック（３３３）を、追加的積層（３３０）がその上に提供されている前記パターニングされた導電層（１１２、１２２、１１３、４１２、４２２）から絶縁する、請求項１または２に記載の半導体パワーデバイス（１００、３００）。
4. 誘電材料が、エポキシ樹脂、酸化物材料、またはソルダレジストを含む、請求項１から３のいずれか一項に記載の半導体パワーデバイス（１００、３００）。
5. 誘電材料の層（１３１、４３１）が、エポキシ樹脂の２つの層を備える、請求項４に記載の半導体パワーデバイス（１００、３００）。
6. 導電層トラック（１３２、４３２）が、金属、または、導電性であるトラックを取得するためにある量の導電性粒子がその中に提供されているエポキシ樹脂を備えている、請求項１から５のいずれか一項に記載の半導体パワーデバイス（１００、３００）。
7. 導電性トラック（１３２、４３２）が固体多孔性銀を含む、請求項１から６のいずれか一項に記載の半導体パワーデバイス（１００、３００）。
8. 第１の基板（１１０、４００）と第２の基板（１２０、４５０）との少なくとも一方がセラミック支持層を備える、請求項１から７のいずれか一項に記載の半導体パワーデバイス（１００、３００）。
9. スイッチング半導体素子（１１５、４１５、４６５、４６５’、４６５’’）が、ワイドバンドギャップ半導体材料に基づくトランジスタを備える、請求項１から８のいずれか一項に記載の半導体パワーデバイス（１００、３００）。
10. ワイドバンドギャップ半導体材料がＳｉＣ、ＧａＮまたはダイヤモンドを含む、請求項９に記載の半導体パワーデバイス（１００、３００）。
11. 導電性トラック（１３２、４３２）が、
    − 半導体パワーデバイス（１００、３００）に埋め込まれたセンサ素子と、
    − 半導体パワーデバイス（１００、３００）に埋め込まれた埋込ドライバ素子と、
    − 前記パターニングされた導電層（１１２、１２２、１１３、４１２、４２２）の電圧が感知されなければならない特定の感知位置（Ｌ）における第１のパターニングされた導電層（１１２、１１３、４１２）または第２のパターニングされた導電層（１２２、４２２）と、
    の少なくとも１つに電気的に結合されている、請求項１から１０のいずれか一項に記載の半導体パワーデバイス（１００、３００）。
12. 電力を電気モータに提供するためのモータドライバであって、電気モータに提供された電流をスイッチングするために、請求項１から１１のいずれか一項に記載の半導体パワーデバイス（１００、３００）を備える、モータドライバ。
13. 多相電気信号を電気モータに提供するように構成されており、多相電気信号の各位相のために、請求項１から１１のいずれか一項に記載の半導体パワーデバイス（１００、３００）の少なくとも１つを備える、請求項１２に記載のモータドライバ。
14. 半導体パワーデバイスを製造する方法（５００）であって、
    − スイッチング半導体素子と第１のパターニングされた導電層とを備えた第１の基板を取得するステップ（５０２）であって、第１の基板は、第１のパターニングされた導電層がその上に提供されている第１の表面を有している、第１の基板を取得するステップ（５０２）と、
    − 第２のパターニングされた導電層と第２の表面とを備えた第２の基板を取得するステップ（５０４）であって、第２のパターニングされた導電層は第２の表面の上に提供されており、スイッチング半導体素子が、第１のパターニングされた導電層と第２のパターニングされた導電層との間に配置され、第１のパターニングされた導電層の上に提供されている、第２の基板を取得するステップ（５０４）と、
    − 導電性トラックと誘電材料の層との積層を、少なくとも部分的に、第１のパターニングされた導電層の上にまたは第２のパターニングされた導電層の上に製造するステップ（５０６）であって、誘電材料の層が、導電性トラックを、積層がその上に製造されパターニングされた導電層から絶縁する、積層を製造するステップ（５０６）と、
    − 導電性材料の相互接続構造を取得するステップ（５２０）であって、相互接続構造は、第１の銅製ボールと、第２の銅製ボールとを備える、導電性材料の相互接続構造を取得するステップ（５２０）と、
    − 第１のパターニングされた導電性層、スイッチング半導体素子の表面、導電性トラック、または第２のパターニングされた導電層のうちの１つの上に、相互接続構造を提供するステップ（５２２）と、
    − 第１の表面が第２の表面に面し、少なくとも、
    − 第１の銅製ボールが、一方の側におけるスイッチング半導体素子のベースまたはゲートと、他方の側における導電性トラックとの間に電気的接続を提供し、
    − 第２の銅製ボールが、一方の側における、スイッチング半導体素子のドレイン、ソース、エミッタまたはコレクタのうちの少なくとも１つと、他方の側における第２のパターニングされた導電層との間に電気的接続を提供するように、
    第１の基板と対向するように第２の基板を組み立てるステップ（５２４）と、
    を備える、方法。
15. 導電性トラックと誘電材料の層との積層を製造するステップ（５０６）が、
    − 第１のパターニングされた導電層または第２のパターニングされた導電層の上に、誘電材料のパターニングされた層を提供するステップ（５０６）と、
    − 誘電材料のパターニングされた層の上に導電性トラックを提供する（５１４）ステップと、
    を備える、請求項１４に記載の半導体パワーデバイスを製造する方法（５００）。
16. 誘電材料のパターニングされた層を提供するステップ（５０６）が、
    − 導電性トラックと誘電材料の層との積層がその上に製造されなければならない前記基板の第１の表面または第２の表面の上に、誘電材料のパターニングされていない層を提供するステップ（５１０）と、
    − 誘電材料のパターニングされていない層の上にパターニングされたエッチング保護層を提供するステップ（５１１）と、
    − パターニングされたエッチング保護層が存在しない場所の誘電材料のパターニングされていない層をエッチングにより除去するステップ（５１２）と、
    − パターニングされたエッチング保護層を取り除くステップ（５１３）と、
    を備える、請求項１５に記載の半導体パワーデバイスを製造する方法（５００）。
17. 誘電材料のパターニングされた層の上に導電性トラックを提供する（５１４）ステップが、
    − 誘電材料のパターニングされた層の上に焼結される材料を提供するステップ（５１６）と、
    − 導電性トラックを取得するために、誘電材料のパターニングされた層が提供されている前記パターニングされた導電層を備える前記基板を焼結するステップ（５１８）と、
    を備える、請求項１５または１６に記載の半導体パワーデバイスを製造する方法（５００）。

Images