JP2014049593A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014049593A
JP2014049593A JP2012191066A JP2012191066A JP2014049593A JP 2014049593 A JP2014049593 A JP 2014049593A JP 2012191066 A JP2012191066 A JP 2012191066A JP 2012191066 A JP2012191066 A JP 2012191066A JP 2014049593 A JP2014049593 A JP 2014049593A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
wiring pattern
semiconductor
sintered metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012191066A
Other languages
English (en)
Inventor
Tetsutoyo Konno
哲豊 紺野
Toshiaki Morita
俊章 守田
Kazuhiro Suzuki
和弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2012191066A priority Critical patent/JP2014049593A/ja
Publication of JP2014049593A publication Critical patent/JP2014049593A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Powder Metallurgy (AREA)

Abstract

【課題】パワー半導体チップの放熱性を向上させると共に、パワー半導体チップの表面電極とリード電極との接合信頼性を向上させることができる半導体装置を提供すること。
【解決手段】 半導体装置１０を、複数の半導体チップ１０１，１０２と、上下面に配線パターン１１７ｅ，１１７ｃ，１１７ｇが形成され、当該上面に複数の半導体チップ１０１，１０２が実装された絶縁基板１０３と、焼結金属で一体に形成され、複数の半導体チップ１０１，１０２の上面の電極が電気的に接続されるように、当該電極に直接接合されたリード部材１０５とを備えて構成した。
【選択図】 図１

Description

本発明は、パワー半導体チップを備えた半導体装置に関する。
パワー半導体チップを備えた半導体装置は、直流電源から供給された直流電力をモータ等の誘導性負荷に供給するための交流電力に変換する機能、或いはモータにより発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。半導体装置は、その変換機能を果すため、スイッチング機能を有するパワー半導体チップを有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へ又は交流電力から直流電力へ電力変換を行うように、電力を制御している。
また、半導体装置は、放熱ベースの上に、配線パターンを形成した絶縁基板を半田等で接合し、絶縁基板の配線パターンの上に、パワー半導体チップを半田等で接合して実装する。絶縁基板上に実装されるパワー半導体チップには、スイッチング素子として例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)及び還流ダイオードが実装される。
パワー半導体チップには、表裏面に電極が備えられ、裏面電極は絶縁基板上の配線パターンと接続され、表面電極はワイヤを介して絶縁基板上の配線パターンに接続される。鉄道用等の大電力用の半導体装置では、絶縁基板を複数搭載することで、大電流に対応できるようになっている。
この種の半導体装置として、例えば特許文献1に記載のものがある。この半導体装置は、インバータ装置のブリッジ回路を構成するハイサイド側とローサイド側の半導体チップであって、同一平面上に並置した一対の半導体チップと、一方の半導体チップのコレクタ側の面に接合されると共に高圧端子を有する高圧バスバーと、他方の半導体チップのエミッタ側の面に接合されると共に低圧端子を有する低圧バスバーと、一方の半導体チップのエミッタ側の面に接合される第１金属配線板と、他方の半導体チップのコレクタ側の面に接合される第２金属配線板と、第１金属配線板と第２金属配線板のそれぞれの端部から延在する出力端子を有する出力バスバーとを備えて構成されている。
特開２００７−３２９４２８号公報
ところで、近年、パワー半導体チップの電流密度が上昇している。特にＳｉＣ（炭化ケイ素）を用いたパワー半導体チップは、その動作温度がＳｉ（シリコン）よりも高く、より大電流を流すことが可能となっている。特許文献１の半導体装置においても、電動車両の駆動用モータを動作させる場合等にスイッチング素子に大電流が流れるようになっている。
しかし、パワー半導体チップの電流密度が上昇すると、１つのパワー半導体チップに流れる電流量が増加するため、発熱量が増大し、この熱を適正に放熱できないという問題がある。
このように発熱を適正に放熱できない場合、発熱に伴う熱伸縮によりパワー半導体チップの裏面電極と絶縁基板の配線パターンとを接続する接合層が劣化し、パワー半導体チップの表面電極とワイヤとの接合信頼性が低下してしまうという問題がある。
また、半導体装置には小面積化が求められており、パワー半導体チップの表面電極と絶縁基板上の配線との接続にワイヤを適用する場合、絶縁基板上の配線パターンの領域が不足して充分な数のワイヤを接続できない。このため、パワー半導体チップの表面電極と絶縁基板上の配線パターンとを板状のリード電極で接続する必要がある。しかしながらパワー半導体チップの表面電極と板状のリード電極とを半田で接合した場合、熱膨張係数の差により、大きな応力が掛かって表面電極とリード電極との接合部分が離れてしまうケースがある。つまり、パワー半導体チップの表面電極と板状のリード電極との接合信頼性が低下するという問題があった。
本発明は、このような事情に鑑みてなされたものであり、パワー半導体チップの放熱性を向上させると共に、パワー半導体チップの表面電極とリード電極との接合信頼性を向上させることができる半導体装置を提供することを目的とする。
上記課題を解決するために、本発明は、半導体装置を、複数の半導体チップと、上下面に配線パターンが形成され、当該上面に複数の半導体チップが実装された絶縁基板と、焼結金属で一体に形成され、複数の半導体チップの上面の電極が電気的に接続されるように、当該電極に直接接合されたリード部材とを備えて構成した。
本発明によれば、パワー半導体チップの放熱性を向上させると共に、パワー半導体チップの表面電極とリード電極との接合信頼性を向上させることができる半導体装置を提供することができる。
本発明の第１実施形態に係る半導体装置のケース内を透視した際の構成を示す斜視図である。 図１に示す半導体装置を分解した際の斜視図である。 図１に示す半導体装置のＡ１−Ａ１断面図である。 半導体チップ上のガードリングの構成を示す平面図である。 （ａ）〜（ｅ）は、第１実施形態の半導体装置の焼結金属リード電極の形成工程を説明する工程図である。 本発明の第２実施形態に係る半導体装置を透視した際の構成を示す斜視図である。 図６に示す半導体装置を分解した際の斜視図である。 図６に示す半導体装置のＡ２−Ａ２断面図である。 本発明の第３実施形態に係る半導体装置を透視した際の構成を示す斜視図である。 図９に示す半導体装置を分解した際の斜視図である。 図９に示す半導体装置のＡ３−Ａ３断面図である。 図９に示す半導体装置のＡ４−Ａ４断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
＜第１実施形態の構成＞
図１は、本発明の第１実施形態に係る半導体装置１０のケース１１５内を透視した際の構成を示す斜視図である。図２は、図１に示す半導体装置１０を分解した際の斜視図である。図３は、図１に示す半導体装置１０のＡ１−Ａ１断面図である。
半導体装置１０は、パワー半導体チップであるＩＧＢＴ１０１と、同じくパワー半導体チップであるＳｉＣショットキーダイオード１０２と、絶縁基板１０３と、コレクタ配線パターン１１７ｃと、エミッタ配線パターン１１７ｅと、ゲート配線パターン１１７ｇと、絶縁基板下金属層１１７ｂと、ヒートシンク１０４ｂと、焼結金属リード電極（リード部材）１０５と、パワー半導体チップ下接合層１０６と、絶縁基板下接合層１０７と、ゲートワイヤ１０８と、バンク樹脂１０９と、コレクタ端子１１２と、エミッタ端子１１３と、ゲート端子１１４と、箱形のケース１１５とを備えて構成されている。
但し、バンク樹脂１０９は、図２や図３に示すように形成箇所に応じて１０９ａ，１０９ｂと符号を変えて付してある。また、焼結金属リード電極１０５を、単にリード電極１０５ともいう。更に、ＩＧＢＴ１０１及びＳｉＣショットキーダイオード１０２を、パワー半導体チップ、半導体チップ、チップという場合もある。また、パワー半導体チップのサイズは、耐圧仕様等により様々であるが、一般的に一辺の長さが５ｍｍから２０ｍｍ、厚さは０．３ｍｍから１．０ｍｍ程度のものが多い。
図３に示すように、ＩＧＢＴ１０１の裏面（絶縁基板１０３側）には図示せぬコレクタ電極１０１Ｃが備えられ、表面（焼結金属リード電極１０５側）には図示せぬエミッタ電極１０１Ｅ及びゲート電極１０１Ｇが備えられている。また、ＳｉＣショットキーダイオード１０２の裏面（絶縁基板１０３側）には図示せぬカソード電極１０２Ｋが備えられ、表面（焼結金属リード電極１０５側）には図示せぬアノード電極１０２Ａが備えられている。以降同様に、コレクタ電極にはＣ、エミッタ電極にはＥ、ゲート電極にはＧ、カソード電極にはＫ、アノード電極にはＡを付すが図示はしない。
絶縁基板１０３の裏面（ヒートシンク１０４ｂ側）と表面（ＩＧＢＴ１０１及びＳｉＣショットキーダイオード１０２側）には、後述の配線パターンが形成されている。絶縁基板１０３には、厚さ０．５ｍｍ程度の例えばＳｉＮ（窒化珪素）、ＡｌＮ（窒化アルミニウム）、ＡｌＯ（アルミナ）等のセラミック材料が用いられている。
更に、絶縁基板１０３の裏面には、配線パターンが、厚さ０．２ｍｍ程度のＡｌ（アルミニウム）又はＣｕ（銅）のベタパターンで、ろう付けされて形成されており、表面にはＮｉ（ニッケル）メッキが施されている。更に説明すると、絶縁基板１０３の表面には、厚さ０．３ｍｍ程度のＡｌ又はＣｕの配線パターンが、ろう付けされている。また表面がＮｉやＡｇ等でメッキされている場合もある。絶縁基板１０３の表面の配線パターンは、コレクタ配線パターン１１７ｃ、エミッタ配線パターン１１７ｅ、ゲート配線パターン１１７ｇに分かれている。
ＩＧＢＴ１０１のコレクタ電極１０１Ｃ及びＳｉＣショットキーダイオード１０２のカソード電極１０２Ｋは、絶縁基板１０３上のコレクタ配線パターン１１７ｃに、焼結金属によるパワー半導体チップ下接合層１０６を介して接続されている。
ＩＧＢＴ１０１のエミッタ電極１０１Ｅ及びＳｉＣショットキーダイオード１０２のアノード電極１０２Ａは、焼結金属リード電極１０５を介して絶縁基板１０３上のエミッタ配線パターン１１７ｅに接続されている。
また、ＩＧＢＴ１０１のゲート電極１０１Ｇは、絶縁基板１０３上のゲート配線パターン１１７ｇにゲートワイヤ１０８（図１，図２参照）で接続されている。ＩＧＢＴ１０１は、ゲート電極１０１Ｇとエミッタ電極１０１Ｅの電位差に応じて、コレクタ電極１０１Ｃとエミッタ電極１０１Ｅの間の抵抗を制御できるようになっている。
絶縁基板１０３は、絶縁基板下金属層１１７ｂ及び絶縁基板下接合層１０７を介してヒートシンク１０４ｂに接続されている。ヒートシンク１０４ｂは、平板形状の一面に凸状に突き出た多数の放熱フィンを備えており、ＩＧＢＴ１０１及びＳｉＣショットキーダイオード１０２から発せられた熱を効率よく外部の冷却器（図示せず）に伝える役目を担っている。絶縁基板１０３の材質としては、例えばＡｌやＣｕ等の高熱伝導材料が用いられる。
なお、半導体装置１０は、この他に、ケース１１５の上から上記構成を覆う図示せぬカバーが備えられる。また、放電防止のための内部充填剤等を必要とする場合もあるが、本実施形態で開示する技術内容と直接関係しないため省略してある。
本実施形態の半導体装置１０は、半導体チップ１０１，１０２を、バンク樹脂１０９を介して一体の焼結金属リード電極１０５で接合するようにした点を特徴としている。このように構成することで、次に述べる従来の問題点を解消するようにした。
従来の半導体装置では、エミッタ電極（１０１Ｅ）及びアノード電極（１０１Ａ）と、エミッタ配線パターン（１１７ｅ）との接続をワイヤボンディングで行っていた。しかしながら電流密度の上昇により、ワイヤのジュール熱による発熱の増大が問題となっていた。即ち、ワイヤでは熱伝導性能に限界があり、チップの放熱が十分に行えなかった。
ここで、従来のリード電極を用いる問題点について述べる。一般的なリード電極は、厚さ０．５ｍｍから１ｍｍ程度の銅やアルミウムの板材の曲げ加工により成形する。この曲げ加工したリード電極を、チップ上面の電極に半田や焼結金属で接合する。この際２つの問題がある。第１に、チップ上面とリード電極を半田で接合する場合、チップとリード電極の熱膨張係数差により生ずる熱応力により、接合層にクラックが入り、接合信頼性が悪化する。第２に、リード電極は、チップ上面に接合する面の平行度や寸法を厳密に保つ必要があり、加工コストが高くなる。複雑な曲げ加工をする場合、曲げにより生ずる寸法のばらつきが生じ、接合面の平行度が悪い場合、チップ上面電極との未接合部が生じる。例えば接合層の厚さは、半田は数十マイクロメールから２００マイクロメートル、焼結金属の場合は数十マイクロメートルである。寸法精度を数十マイクロメートルにするのは非常に困難である。一般にＩＧＢＴ等のスイッチング素子とダイオードの厚さは異なるため、一体の平板形状のリード電極でスイッチング素子とダイオードとを接合することはできなかった。
また、半導体チップの上面の周辺部には、一般的にガードリングＧＬが設けられている。図４は半導体チップ上のガードリングＧＬの構成を示す平面図である。ガードリングＧＬは、エミッタ電極又はアノード電極と半導体チップ側面やコレクタ配線パターンとの絶縁を保つ役割を持っている。大電圧をスイッチングする場合、リード電極はガードリングＧＬと距離を保つ必要があり、やはり平板形状のリード電極は使用できない。特にＳｉＣの場合はＳｉに比べて厚さが薄いため、コレクタ配線パターンとの絶縁を確保するためには、十分距離を離す必要がある。このような理由により、一体のリード電極で、種類の異なる複数の半導体チップを接合するのは非常に困難であった。
そこで、本実施形態の半導体装置１０においては、半導体チップ１０１，１０２を、バンク樹脂１０９を介して一体の焼結金属リード電極１０５で接合するようにした。
バンク樹脂１０９は、バンク樹脂（第１樹脂部）１０９ａがＩＧＢＴ１０１とＳｉＣショットキーダイオード１０２との絶縁を保つ役割等を果たし、バンク樹脂（第２樹脂部）１０９ｂが焼結金属リード電極１０５のパターン形成を行う役割等を果たす。バンク樹脂１０９ａは、図３に示すように独立した隣同士のチップ１０１，１０２間に、絶縁基板１０３上面から第１の高さｈ１で充填され、バンク樹脂１０９ｂは、絶縁基板１０３の周辺部に角型環状に絶縁基板１０３上面から第２の高さｈ２で充填されている。つまり、ＩＧＢＴ１０１の周辺部は、バンク樹脂１０９ａ及び１０９ｂ（図２参照）でガードリングＧＬ状に囲まれ、ＳｉＣショットキーダイオード１０２の周辺部も同様にバンク樹脂１０９ａ及び１０９ｂ（図２参照）でガードリングＧＬ状に囲まれる。更に、絶縁基板１０３の周辺部はバンク樹脂１０９ｂで環状に囲まれている。
この各高さｈ１，ｈ２を有するバンク樹脂１０９は、図２に示すような予め定められたバンク樹脂１０９の形状とするための型に、エポキシ樹脂等の絶縁樹脂材料を流し込んで形成する。この他に、バンク樹脂１０９は、第２の高さｈ２の長方形状を形成し、この所定部分をエッチングすることで第１の高さｈ１の部分を形成してもよい。更には、ポッティングで樹脂を所定部分に垂らして第１の高さｈ１と第２の高さｈ２としてもよい。
第１の高さｈ１は、焼結金属リード電極１０５とコレクタ配線パターン１１７ｃとの絶縁を確保するための必要最低限の高さである。第２の高さｈ２は、半導体チップ１０１，１０２のエミッタ電極やアノード電極と、半導体チップ１０１，１０２の側面やコレクタ配線パターン１１７ｃとの絶縁を確保するための必要最低限の高さである。ここでチップ１０１，１０２の高さをｈｃとすると、ｈｃ＜ｈ１＜ｈ２の関係を有する。
焼結金属リード電極１０５は、平板形状を成し、バンク樹脂１０９ｂの第２の高さｈ２までペースト状で充填され、加熱することにより焼結し、チップ１０１の上面電極と接合すると同時に、隣接のチップ１０２との上面電極同士を電気的に接続している。更に半導体装置１０では、エミッタ配線パターン１１７ｅとチップ１０１，１０２間のバンク樹脂１０９ａを第１の高さｈ１とすることにより、リード電極１０５でチップ１０１，１０２上面とエミッタ配線パターン１１７ｅとの電気的接続を行っている。
＜焼結金属リード電極１０５の形成工程＞
図５（ａ）〜（ｅ）は、第１実施形態の半導体装置１０の焼結金属リード電極１０５の形成工程を説明する工程図である。この図５を参照して焼結金属リード電極１０５の形成工程を説明する。
まず、（ａ）に示す絶縁基板１０３上のコレクタ配線パターン１１７ｃの上に、（ｂ）に示すように、ＩＧＢＴ１０１及びＳｉＣショットキーダイオード１０２のパワー半導体チップを接合する。この接合材には、例えば焼結銀を用いる。次に、（ｃ）に示すように、ＩＧＢＴ１０１のゲート電極と、ゲート配線パターン１１７ｇとをワイヤボンディングを用いてＡｌ製のゲートワイヤ１０８で接続する。
次に、（ｄ）に示すように、絶縁基板１０３に金型（図示せず）を装着し、バンク樹脂１０９の材料であるエポキシ樹脂や、繊維強化プラスチック等の有機無機複合材料を注入する。これを加熱により硬化させ、金型を抜き取ると、バンク樹脂１０９が形成される。ここで、バンク樹脂１０９の成型には金型を用いたが、ディスペンサーによる塗布でも可能である。バンク樹脂１０９の高さは、ＩＧＢＴ１０１とＳｉＣショットキーダイオード１０２間、並びにＳｉＣショットキーダイオード１０２とエミッタ配線パターン１１７ｅ間のバンク樹脂１０９ａにおいては第１の高さｈ１であり、絶縁基板１０３の周辺部のバンク樹脂１０９ｂにおいては第２の高さｈ２である。
次に、（ｅ）に示すように、酸化銅の微粒子を有機溶剤に混入した酸化銅微粒子ペースト（焼結金属ペースト）ＰＴを、絶縁基板１０３の周辺部のバンク樹脂１０９ｂの高さｈ２まで充填し、水素還元雰囲気にて加熱する。この加熱により、有機溶剤が蒸発するとともに、酸化銅微粒子が還元して銅焼結体となり、これが焼結金属リード電極１０５となる。
この時、バンク樹脂１０９は金属焼結温度に晒されるため、この温度に耐える材料である必要がある。焼結温度は２００℃から３００℃程度であり、エポキシ樹脂等が使用できる。より好ましくは高温の焼結温度に耐えるために、有機無機複合材料を適用する。ここで有機無機複合材料は例えば、有機ケイ素化合物のゾルゲル反応を用いて有機樹脂硬化物中に無機微粒子を導入して耐熱性を向上させた有機無機複合樹脂等が適用できる。
焼結金属は一般に多孔質であり、バルク（多孔質ではない高純度の金属）に比べて電気伝導度、熱伝導度、ヤング率が低くなる。電気伝導度及び熱伝導度が低下するとジュール熱の増加、放熱性の低下につながるが、ヤング率の低下は応力低減の効果がある。十分な電気伝導度と放熱性を得ながら、応力低減による接合信頼性を得るためには、焼結金属の空隙率は１０％以上２０％以下であることが望ましい。また、焼結金属は、銀、銅、アルミニウム等であるが、この他に、ナノサイズの銀粒子や銅粒子を用いてもよい。
このように、角型環状のバンク樹脂１０９ｂを高さｈ２とし、この中に酸化銅の微粒子を有機溶剤に混入した酸化銅微粒子ペーストＰＴを高さｈ２まで充填して、リード電極１０５を形成することにより、複数のチップ１０１，１０２の上面電極を一体のリード電極１０５で接続するとともに、エミッタ配線パターン１１７ｅとチップ１０１，１０２の上面電極も同時に接続することができる。
＜第１実施形態の効果＞
以上のように第１実施形態の半導体装置１０では、一体の焼結金属リード電極１０５で、ＩＧＢＴ１０１とＳｉＣショットキーダイオード１０２との上面電極を接合したので、次に説明するように放熱性を向上させることができる。
半導体装置１０は、動作上、ＩＧＢＴ１０１が発熱しているときは、ＳｉＣショットキーダイオード１０２は発熱しない、同様にＳｉＣショットキーダイオード１０２が発熱している時は、ＩＧＢＴ１０１は発熱しない。ここで、例えばＩＧＢＴ１０１とＳｉＣショットキーダイオード１０２とを、それぞれ別体のリード電極で接続した構成を想定する。この場合、リード電極が別体であるため、ＩＧＢＴ１０１で発生した熱を、リード電極からダイオード１０２を通してヒートシンク１０４ｂに伝導することはできない。また、ダイオード１０２で発生した熱を、リード電極からＩＧＢＴ１０１を通してヒートシンク１０４ｂに伝導することもできない。
これに対して本実施形態では、半導体装置１０を上記構成としたので、ＩＧＢＴ１０１で発生した熱を、一体の焼結金属リード電極１０５からＳｉＣショットキーダイオード１０２を通してヒートシンク１０４ｂに伝導することができる。また、ＳｉＣショットキーダイオード１０２で発熱した熱も同様に焼結金属リード電極１０５からＩＧＢＴ１０１を通してヒートシンク１０４ｂに伝導することができる。従って、放熱性を向上させることができる。
このように、異なる種類の半導体チップ１０１，１０２を一体のリード電極１０５で接続するのは、放熱性を向上させるのに非常に有利である。但し、放熱性をより向上させるためには、チップ（１０１，１０２）上面電極とリード電極１０５の接合面積（電極接合面積）を、チップ上面電極の面積に対して８０％以上とすることが望ましい。本実施形態では、チップ上面の電極接合面積は、バンク樹脂１０９の形状を小さくすることにより、簡単に８０％以上の接合面積を得ることが可能である。
また、半導体装置１０では、チップ上面の電極とリード電極１０５との間に接合材がなく直接接合されているので、接合信頼性が高い。
バンク樹脂１０９は、有機無機複合材料であることが好ましい。この有機無機複合材料の場合、バンク樹脂１０９がリード電極１０５形成時の２００℃から３００℃程度の焼結温度に耐えるので、リード電極１０５を適正に形成することができる。
焼結金属リード電極１０５は、一般に多孔質である焼結金属を用いて形成されているので、バルクに比べてヤング率が低くなり、応力低減効果を得ることができる。この結果、半導体チップ１０１，１０２の表面電極とリード電極１０５との双方を半田等で接合する際に、熱膨張係数の差による応力を低減することができるので、双方の接合信頼性を向上させることができる。
また、焼結金属リード電極１０５を形成する焼結金属の空隙率を１０％以上２０％以下とすることで、十分な電気伝導度と放熱性を得ながら、応力低減による接合信頼性を得ることができる。
また、半導体装置１０では、エミッタ配線パターン１１７ｅにエミッタ端子１１３が直接接続されている構成において、焼結金属ペーストの焼結時にリード電極１０５がエミッタ配線パターン１１７ｅに直接接合される。この際、リード電極１０５は半導体チップ１０１，１０２の上面電極とも接続されるので、その上面電極は、リード電極１０５及びエミッタ配線パターン１１７ｅを介してエミッタ端子１１３に接続されることになる。従って、焼結時に、リード電極１０５及びエミッタ配線パターン１１７ｅを介して、エミッタ端子１１３と半導体チップ１０１，１０２の上面電極とを接続することができる。
また、半導体チップ１０１，１０２が、焼結金属によるパワー半導体チップ下接合層１０６を介して絶縁基板１０３に実装されているので、その分、熱伝導率が向上し、ヒートシンク１０４ｂへ効率良く熱を伝導することができる。
また、絶縁基板１０３上における複数の半導体チップ１０１，１０２の間には、バンク樹脂１０９ａが設けられ、半導体チップ１０１，１０２の外周には環状にバンク樹脂１０９ｂが設けられており、そのバンク樹脂１０９ａの高さｈ１は、半導体チップ１０１，１０２の高さｈｃよりも高く、且つバンク樹脂１０９ｂの高さｈ２よりも低くされている。
従って、環状のバンク樹脂１０９ｂ内に、焼結金属ペーストを充填及び加熱して焼結金属リード電極１０５を形成すれば、半導体チップ１０１，１０２の上面電極と接合すると同時に、上面電極同士を電気的に接続することができる。これと同時に、エミッタ配線パターン１１７ｅとチップ１０１，１０２間のバンク樹脂１０９ａは高さｈ２よりも低いｈ１なので、リード電極１０５でチップ１０１，１０２上面電極とエミッタ配線パターン１１７ｅとの電気的接続を行うことができる。
また、バンク樹脂１０９ａの高さｈ１は、構成要素であるリード電極１０５と配線パターン１１７ｃ，１１７ｅ，１１７ｇとを絶縁する必要最低限の高さとし、バンク樹脂１０９ｂの高さｈ２は、少なくとも、構成要素である半導体チップ１０１，１０２の電極、側面及び配線パターン１１７ｃ，１１７ｅ，１１７ｇを絶縁する必要最低限の高さとした。従って、それら構成要素の絶縁を適正に行うことができる。
＜第１実施形態の変形例＞
また、本実施形態の半導体装置１０のパワー半導体チップであるスイッチング素子には、ＩＧＢＴ１０１を用いたがこれに限らず、電流のオン／オフを切替え可能な素子であれば他の素子を使用することが可能である。例えばパワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を用いることも可能である。
また、還流ダイオードとしてＳｉＣショットキーダイオード１０２を用いたが、これに限定されるものではなく、例えばＳｉダイオードを用いても、同様の効果を得ることができる。
＜第２実施形態の構成＞
図６は、本発明の第２実施形態に係る半導体装置２０を透視した際の構成を示す斜視図である。図７は、図６に示す半導体装置２０を分解した際の斜視図である。図８は、図６に示す半導体装置２０のＡ２−Ａ２断面図である。但し、図６〜図８において、図１〜図３に対応する部分には同一符号を付した。
半導体装置２０が、上述した半導体装置１０と異なる点は、モールド樹脂（第３樹脂）１１０と、熱伝導性接着層１１１と、上側ヒートシンク１０４ｕとを更に備えたことにある。
半導体装置２０の特徴は、図８に示すように、第２の高さｈ２を有するバンク樹脂１０９ｂの上面と、焼結金属リード電極１０５の上面との双方の高さを等しくして双方一体の平面状とし、この平面の上に平坦なモールド樹脂１１０を形成し、このモールド樹脂１１０の上に熱伝導性接着層１１１を介して上側ヒートシンク１０４ｕを接着した点にある。
モールド樹脂１１０は、バンク樹脂１０９と同材質又はエポキシ樹脂等の他の絶縁樹脂材料によるものであり、上側ヒートシンク１０４ｕとリード電極１０５とを絶縁する役割を担っている。また、モールド樹脂１１０は金属に比べて熱伝導率が低いため、ＩＧＢＴ１０１及びＳｉＣショットキーダイオード１０２で発生した熱を効率良く上側ヒートシンク１０４ｕから放熱するためには、モールド樹脂１１０を、上側ヒートシンク１０４ｕとリード電極１０５との絶縁性（これを絶縁性Ｉという）が損なわれない状態で、極力薄くして熱抵抗を下げる必要がある。
そこで、絶縁基板１０３の周辺部における第２の高さｈ２のバンク樹脂１０９ｂの上面と、リード電極１０５の上面との高さを等しくして平面状とし、この平面の上に均一な厚さの平板形状のモールド樹脂１１０を形成するようにした。つまり、バンク樹脂１０９ｂの上面とリード電極１０５の上面との高さを等しくして平面状とすることで、この上のモールド樹脂１１０の厚さを均一にすることができる。このように厚さを均一にできるので、モールド樹脂１１０を絶縁性Ｉが損なわれない状態で極力薄くすることを容易に行うことができる。
ここで、リード電極１０５が、例えば銅板の屈曲により加工され、上下に折れ曲がっている場合を想定する。この場合、リード電極（１０５）が上側ヒートシンク１０４ｕ側に突き出た凸状部分があるので、第２の高さｈ２のバンク樹脂１０９ｂとリード電極（１０５）との上面を平面状とすることはできない。このため、モールド樹脂１１０の上側ヒートシンク１０４ｕの載置面を平面状とするためには、その凸状部分の高さまでモールド樹脂１１０の厚みを増加させなければならない。この場合、リード電極（１０５）の凸状部分の上面では、モールド樹脂１１０の厚みが薄いので、その分、熱抵抗が小さくなる。しかし、凸状以外の部分では、モールド樹脂１１０の厚みが厚いので、その分、熱抵抗が大きくなってしまう。このため、モールド樹脂１１０全体として見ると熱抵抗が大きくなってしまい、放熱性が低下することになる。
＜第２実施形態の効果＞
本実施形態の半導体装置２０では、絶縁基板１０３の下側のヒートシンク１０４ｂに加え、上側ヒートシンク１０４ｕを配設したので、半導体チップ１０１，１０２の放熱効果をより向上させることができる。
また、絶縁基板１０３の周辺部に環状に配置されるバンク樹脂１０９ｂと、このバンク樹脂１０９ｂの環状内に配置されるリード電極１０５との上面の高さを等しくして平面状とし、この平面の上にモールド樹脂１１０を均一な厚みで絶縁性Ｉが損なわれない状態で極力薄く形成し、この上に上側ヒートシンク１０４ｕを配置した。つまり、極力薄くすることでモールド樹脂１１０の厚みの熱抵抗を低くすることができる。従って、半導体チップ１０１，１０２と上側ヒートシンク１０４ｕ間の熱抵抗が下がるので、半導体チップ１０１，１０２から発生する高い熱を上側ヒートシンク１０４ｕから効率良く放熱することができる。言い換えれば、半導体チップ１０１，１０２での高い発熱を上側ヒートシンク１０４ｕから放熱する場合に、その放熱性を向上させることができる。
また、絶縁基板１０３の周辺部における第２の高さｈ２のバンク樹脂１０９ｂの上面と、リード電極１０５の上面との高さを等しくして平面状とし、この平面の上に均一な厚さの平板形状のモールド樹脂１１０を形成した。従って、平面状の上のモールド樹脂１１０の厚さを均一にすることができ、この均一な厚さにより、モールド樹脂１１０を絶縁性Ｉが損なわれない状態で極力薄くすることができる。この薄さにより、モールド樹脂１１０の熱抵抗を下げて半導体チップ１０１，１０２での発熱を上側ヒートシンク１０４ｕへ効率良く伝達して放熱することができる。
＜第２実施形態の変形例＞
ヒートシンク１０４ｂ及び上側ヒートシンク１０４ｕは、次のような放熱効果のより高いものとするのが好ましい。ヒートシンク１０４ｂ，１０４ｕによる放熱効果を高めるためには、平板から凸状に突き出る放熱フィンを、より多数形成することが望ましい。また、多数の放熱フィンを形成する際に、半導体チップ１０１，１０２の直下又は直上に位置する放熱フィンの形成密度を他の部分に比べて高くすることで、半導体チップ１０１，１０２からの熱をより効率的に外部へ放熱することが可能となる。
＜第３実施形態の構成＞
図９は、本発明の第３実施形態に係る半導体装置３０を透視した際の構成を示す斜視図である。図１０は、図９に示す半導体装置３０を分解した際の斜視図である。図１１は、図９に示す半導体装置３０のＡ３−Ａ３断面図、図１２は、図９に示す半導体装置３０のＡ４−Ａ４断面図である。但し、図９〜図１２において、図１〜図３に対応する部分には同一符号を付した。
第３実施形態の半導体装置３０が、第１及び第２実施形態の半導体装置１０，２０と異なる点は、コレクタ端子１１２Ｔ、エミッタ端子１１３Ｔ、ゲート端子１１４Ｔの形状及び接合方法にある。また、図１１に示すように、絶縁基板１０３上にエミッタ配線パターン１１７ｅが無く、ＩＧＢＴ１０１のエミッタ電極１０１Ｅ及びＳｉＣショットキーダイオード１０２のアノード電極１０２Ａに、リード電極１０５を介してエミッタ端子１１３Ｔが接続されている構成にある。
但し、半導体装置１０，２０においては、例えば図３に示したように、ＩＧＢＴ１０１のエミッタ電極１０１Ｅ及びＳｉＣショットキーダイオード１０２のアノード電極１０２Ａが、リード電極１０５を介して絶縁基板１０３上のエミッタ配線パターン１１７ｅに接合され、このエミッタ配線パターン１１７ｅにエミッタ端子１１３がリード電極１０５を介して接続されていた。
即ち、エミッタ端子１１３Ｔは、図１０に示すように、平板形状で焼結金属リード電極１０５とほぼ同じ（又は同様な）平面形状を成す。このエミッタ端子１１３を、図１１に示すように、リード電極１０５の上に載置する。また、コレクタ配線パターン１１７ｃの周囲及びゲート配線パターン１１７ｇを、第２の高さｈ２（図１１参照）のバンク樹脂１０９ｂで角型環状に覆う。更に、図１０に示すように、そのバンク樹脂１０９ｂに、コレクタ配線パターン１１７ｃ及びゲート配線パターン１１７ｇの各々の上に貫通する貫通口１０９ｊ，１０９ｋを形成し、各貫通口１０９ｊ，１０９ｋに焼結金属ペースト１０５ｊ，１０５ｋを挿入し、焼結金属ペースト１０５ｊの上にコレクタ端子１１２Ｔ（図１２参照）を載置し、焼結金属ペースト１０５ｋの上にゲート端子１１４Ｔを載置する。
これらの載置後、コレクタ端子１１２Ｔ，エミッタ端子１１３Ｔ，ゲート端子１１４Ｔを、リード電極１０５の焼結と同時に焼結する。これにより、エミッタ端子１１３Ｔは、ＩＧＢＴ１０１のエミッタ電極１０１Ｅ及びＳｉＣショットキーダイオード１０２のアノード電極１０２Ａに、リード電極１０５を介して接続される。また、コレクタ端子１１２Ｔは焼結金属ペースト１０５ｊを介してコレクタ配線パターン１１７ｃに接続され、ゲート端子１１４Ｔは焼結金属ペースト１０５ｋを介してゲート配線パターン１１７ｇに接続される。
＜第３実施形態の効果＞
従って、半導体装置３０の全てのコレクタ端子１１２Ｔ，エミッタ端子１１３Ｔ，ゲート端子１１４Ｔの接合と、半導体チップ１０１，１０２の上面の電極の接合とを、焼結金属リード電極１０５の焼結時に同時に行うことができるので、その分、製造工程を簡略化することができる。
また、エミッタ端子１１３Ｔがリード電極１０５に直接接合されているので、絶縁基板１０３上にエミッタ配線パターン１１７ｅが不要になる。その分、絶縁基板１０３を小型化することができ、これにより半導体装置３０を小型化することができる。
また、エミッタ端子１１３Ｔを焼結金属リード電極１０５上に平板形状に配置することによって、インダクタンスを低減できる効果がある。この効果は、導体を平板形状とすると、往路と復路が作る磁束の変化が互いに相殺し、見かけ上、磁束の変化が殆どなくなるからである。
平板状のエミッタ端子１１３Ｔを、リード電極１０５と同様な平面形状とした。つまり、エミッタ端子１１３Ｔはリード電極１０５と略同様な平面形状で、これがリード電極１０５とモールド樹脂１１０との間に介在されるので、その分、モールド樹脂１１０の厚さが全体として薄くなり、熱抵抗が下がって上側ヒートシンク１０４ｕへ効率良く熱を伝導して放熱することができる。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることも可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１０，２０，３０ 半導体装置
１０１ ＩＧＢＴ
１０２ ＳｉＣショットキーダイオード
１０３ 絶縁基板
１０４ｂ ヒートシンク（下側ヒートシンク）
１０４ｕ 上側ヒートシンク
１０５ 焼結金属リード電極
１０６ パワー半導体チップ下接合層
１０７ 絶縁基板下接合層
１０８ ゲートワイヤ
１０９，１０９ａ，１０９ｂ バンク樹脂
１１０ モールド樹脂
１１１ 熱伝導性接着層
１１２ コレクタ端子
１１３ エミッタ端子
１１４ ゲート端子
１１５ ケース
１１７ｂ 絶縁基板下金属層
１１７ｃ コレクタ配線パターン
１１７ｅ エミッタ配線パターン
１１７ｇ ゲート配線パターン

Claims (15)

  1. 複数の半導体チップと、
    上下面に配線パターンが形成され、当該上面に前記複数の半導体チップが実装された絶縁基板と、
    焼結金属で一体に形成され、前記複数の半導体チップの上面の電極が電気的に接続されるように、当該電極に直接接合されたリード部材と
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記複数の半導体チップの実装は、前記絶縁基板との間に焼結金属を介して行われていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記絶縁基板上における前記複数の半導体チップの間には絶縁材料による第１樹脂部が設けられ、当該複数の半導体チップの外周には環状に同絶縁材料による第２樹脂部が設けられ、
    前記第１樹脂部の高さは、前記複数の半導体チップの高さよりも高く、且つ前記第２樹脂部の高さよりも低いことを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第１樹脂部の高さは、前記リード部材と前記配線パターンを絶縁する必要最低限の高さであり、前記第２樹脂部の高さは、少なくとも、前記半導体チップの電極、当該半導体チップの側面及び前記配線パターンを絶縁する必要最低限の高さであることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記リード部材と前記複数の半導体チップとの接合面積は、当該複数の半導体チップの面積の８０％以上であることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置であって、
    前記配線パターンの内のエミッタ配線パターンにエミッタ端子が直接接続されている場合、前記リード部材は前記エミッタ配線パターンに直接接合されていることを特徴とする半導体装置。
  7. 請求項１〜５のいずれか１項に記載の半導体装置であって、
    エミッタ端子を更に備え、
    前記エミッタ端子は、前記リード部材に直接接合されていることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置であって、
    前記エミッタ端子は、平板形状であることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置であって、
    前記平板形状は、前記リード部材と同様な平面形状であることを特徴とする半導体装置。
  10. 請求項４に記載の半導体装置であって、
    前記絶縁基板の下面に絶縁層を介して下側ヒートシンクを接着し、
    前記リード部材の上面と、前記第２樹脂部の上面との高さを等しくして平面状とし、この平面の上に、絶縁材料による第３樹脂を介して上側ヒートシンクが接着されていることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置であって、
    前記第３樹脂は、前記リード部材と前記上側ヒートシンクとを絶縁可能な最低限の厚さの平板形状を成すことを特徴とする半導体装置。
  12. 請求項１０に記載の半導体装置であって、
    前記第１〜第３樹脂は、有機無機複合材料であることを特徴とする半導体装置。
  13. 請求項１に記載の半導体装置であって、
    前記リード部材を形成する焼結金属の空隙率は、１０％以上２０％以下であることを特徴とする半導体装置。
  14. 請求項１２に記載の半導体装置であって、
    コレクタ端子及びゲート端子を更に備え、
    前記コレクタ端子は、前記第３樹脂を上下に貫通する第１貫通口に挿入された第１焼結金属を介して前記配線パターンの内のコレクタ配線パターンに接続され、前記ゲート端子は、前記第３樹脂を上下に貫通する第２貫通口に挿入された第２焼結金属を介して前記配線パターンの内のゲート配線パターンに接続されていることを特徴とする半導体装置。
  15. 請求項１３に記載の半導体装置であって、
    前記焼結金属は、銀、銅、アルミニウムの何れか１つであることを特徴とする半導体装置。
JP2012191066A 2012-08-31 2012-08-31 半導体装置 Pending JP2014049593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012191066A JP2014049593A (ja) 2012-08-31 2012-08-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012191066A JP2014049593A (ja) 2012-08-31 2012-08-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2014049593A true JP2014049593A (ja) 2014-03-17

Family

ID=50608965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012191066A Pending JP2014049593A (ja) 2012-08-31 2012-08-31 半導体装置

Country Status (1)

Country Link
JP (1) JP2014049593A (ja)

Similar Documents

Publication Publication Date Title
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US9171773B2 (en) Semiconductor device
CN105765716B (zh) 功率半导体模块和复合模块
US11011445B2 (en) Semiconductor package device
US8723304B2 (en) Semiconductor package and methods of fabricating the same
KR101519062B1 (ko) 반도체 소자 패키지
EP3157053B1 (en) Power module
US9385107B2 (en) Multichip device including a substrate
CN104637832B (zh) 半导体装置及其制造方法
JP2013069782A (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
JPWO2018194153A1 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP2017123360A (ja) 半導体モジュール
JPWO2008035614A1 (ja) 半導体モジュールと半導体モジュールの製造方法
JP6248803B2 (ja) パワー半導体モジュール
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP2013008748A (ja) 半導体装置
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
KR200483254Y1 (ko) 반도체 패키지
JP5682511B2 (ja) 半導体モジュール
JP2014049593A (ja) 半導体装置
KR101897304B1 (ko) 파워 모듈
KR102588851B1 (ko) 파워모듈 및 그 제조방법