JP6999462B2 - パワー半導体装置 - Google Patents

パワー半導体装置 Download PDF

Info

Publication number
JP6999462B2
JP6999462B2 JP2018058160A JP2018058160A JP6999462B2 JP 6999462 B2 JP6999462 B2 JP 6999462B2 JP 2018058160 A JP2018058160 A JP 2018058160A JP 2018058160 A JP2018058160 A JP 2018058160A JP 6999462 B2 JP6999462 B2 JP 6999462B2
Authority
JP
Japan
Prior art keywords
conductor
source
semiconductor device
power semiconductor
submodules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018058160A
Other languages
English (en)
Other versions
JP2019169666A (ja
Inventor
高志 平尾
悠佳 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Priority to JP2018058160A priority Critical patent/JP6999462B2/ja
Priority to PCT/JP2019/004342 priority patent/WO2019187679A1/ja
Priority to DE112019000469.7T priority patent/DE112019000469T5/de
Priority to CN201980019947.8A priority patent/CN111886694A/zh
Priority to US16/982,406 priority patent/US11233011B2/en
Publication of JP2019169666A publication Critical patent/JP2019169666A/ja
Application granted granted Critical
Publication of JP6999462B2 publication Critical patent/JP6999462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、パワー半導体装置に関する。
パワー半導体素子は、民生用、車載用、鉄道用、変電設備等に幅広く利用されている。パワー半導体装置は、利用の拡大とともに低コスト化、たとえば組み立て性の向上が求められる。特許文献１には、ゲート電極およびエミッタ電極が形成された第１電極面と、コレクタ電極が形成された第２電極面とを有するパワー半導体素子と、前記第１電極面と対向して配置され、前記エミッタ電極と電気的に接続される第１導体板と、前記第２電極面と対向して配置され、前記コレクタ電極と電気的に接続される第２導体板と、前記ゲート電極と電気的に接続され、前記ゲート電極への信号を伝送する第１信号導体と、前記信号の基準電位を測定するためのケルビンエミッタ電極と電気的に接続される第２信号導体と、を備え、前記第１導体板と前記第２信号導体とを電気的に接続することで、前記第１導体板の一部を前記ケルビンエミッタ電極として用いることを特徴とするパワー半導体モジュールが開示されている。
特開２０１４－０６７８９７号公報
特許文献１に記載されている発明では、パワー半導体装置の組み立て性に改善の余地がある。
本発明の第１の態様によるパワー半導体装置は、ソース導体とドレイン導体に挟まれる半導体素子と、当該半導体素子のセンス信号を伝達するセンス配線と、当該センス配線と前記ドレイン導体とを絶縁する絶縁部と、を備える複数のサブモジュールと、前記複数のサブモジュールのそれぞれにおいて、前記ソース導体を覆って形成されかつ当該ソース導体と接合されるソース外側導体と、を備え、前記複数のサブモジュールに含まれるそれぞれの前記ソース導体は、当該ソース導体から前記センス配線に向かって形成されかつ前記センス配線と接続されるとともに前記センス配線と前記ソース外側導体との距離を規定する突出部を有する。
本発明によれば、パワー半導体装置の組み立て性を向上できる。
パワー半導体装置１００の分解斜視図 サブモジュール９０の分解斜視図 ソース導体１０とドレイン導体２０とを組み合わせた状態を示す図 パワー半導体装置１００の正面図 サブモジュール９０の等価回路 サブモジュール９０からソース導体１０を除いた平面図 接触領域２３Ａが存在する領域を説明する図 本実施の形態におけるパワー半導体装置１００と、比較例によるパワー半導体装置１００Ｚとの比較を示す図 変形例１におけるサブモジュール９０Ａの平面図 変形例２におけるサブモジュール９０Ｂの平面図 変形例３におけるソース導体１０Ａを示す図
―実施の形態―
以下、図１～図８を参照して、パワー半導体装置の実施の形態を説明する。
図１は、本発明に係るパワー半導体装置１００の分解斜視図である。パワー半導体装置１００は、４つのサブモジュール９０と、ソース外側導体１１０と、ドレイン外側導体１２０とを備える。４つのサブモジュール９０は、上アーム回路を構成する２つのサブモジュール９０と、下アーム回路を構成する２つのサブモジュール９０に分類できる。ただしいずれのサブモジュール９０も構成は同一である。
図２は、サブモジュール９０の分解斜視図である。サブモジュール９０は、図示上部のソース導体１０と、図示下部のドレイン導体２０と、ドレイン導体２０に接続された４つの半導体素子３０とを備える。４つの半導体素子３０は同一の構成を有し、サブモジュール９０が大電流に対応可能なように４つの半導体素子３０が並列に接続される。ソース導体１０は、その４隅に突出部１１を備える。ソース導体１０は、銅やアルミなどの金属製であり、プレス加工や切削加工により突出部１１が形成される。
ソース導体１０に備えられる４つの突出部１１は、４つの半導体素子３０に１対１で対応する。突出部１１は、２つの理由からある程度の太さを確保している。第１にソース外側導体１１０とドレイン外側導体１２０との間隔を規定するための強度を確保するためである。第２にインダクタンスを小さくするためである。詳しくは後述する。
ドレイン導体２０は表面の全面に絶縁層２１を有し、絶縁層２１の上にゲート配線２２およびセンス配線２３を有する。ただしドレイン導体２０の表面であって半導体素子３０が配される領域には絶縁層２１を有しない。絶縁層２１には、たとえば樹脂やセラミックを使用できる。ゲート配線２２およびセンス配線２３のそれぞれは、不図示の配線をさらに経由して、半導体素子３０の動作を制御する不図示の駆動制御器に接続される。なお「センス」には様々な別名があり、たとえば「ソースセンス」、「ケルビンソース」、「ケルビンエミッタ」、「ケルビンセンス」はいずれも「センス」と同じ意味で用いられる。
不図示の駆動制御器は、センス配線２３を介した半導体素子３０のソース端子３１との接続をグランド、すなわち基準電位として、ゲート配線２２を介して半導体素子３０のゲート端子３２に電圧を印加する。以下では、センス配線２３を介した半導体素子３０のソース端子３１との接続におけるインダクタンス要素を「センス信号に関するインダクタンス」と呼ぶ。なお、突出部１１にある程度の太さが必要な理由を２つ説明したが、２つ目の理由は正確には、センス信号に関するインダクタンスを小さくするためである。
半導体素子３０は、たとえばＳｉ－ＩＧＢＴやＳｉＣ－ＭＯＳＦＥＴである。半導体素子３０は、ソース端子３１、ゲート端子３２、および不図示のドレイン端子を備える。図２に示すように、ソース端子３１は面積が大きくゲート端子３２は面積が小さい。ソース端子３１の面積が大きく設定されているのは大きく２つの理由があり、第１に大電流が流れやすくするためであり、第２にインダクタンスを小さくするためである。
図２に示す半導体素子３０の姿勢では、半導体素子３０のドレイン端子が図示下方向に存在しており、ドレイン端子とドレイン導体２０が電気的に接続している。ソース端子３１は、ソース導体１０がドレイン導体２０と接合されることで、ソース導体１０と電気的に接続される。ただしソース端子３１とソース導体１０との間には半田などの接合部が設けられてもよいし、金属ブロックなどがさらに設置されてもよい。半導体素子３０のゲート端子３２は、ボンディングワイヤ３３によりゲート配線２２と接続される。
センス配線２３の領域に含まれる４つの正方形は、突出部１１と接触する接触領域２３Ａである。接触領域２３Ａは、ドレイン導体２０のおおよそ四隅に存在しており、半導体素子３０よりも外側の領域に存在する。詳しくは後述する。ゲート配線２２は、ボンディングワイヤ３３が接続される領域が図示手前と図示奥に存在し、これらの領域が図２の幅方向中央で接続される。半導体素子３０は発熱が大きいためドレイン導体２０に密集して配置することは排熱の観点から問題があり、間隔を空けてドレイン導体２０に配置する。そのためこの空いたスペースにゲート配線２２を配置している。
図３は、ソース導体１０とドレイン導体２０とを組み合わせた状態を示す図である。ソース導体１０が半導体素子３０のソース端子３１と電気的に接続され、突出部１１がセンス配線２３と電気的に接続される。
図４は、パワー半導体装置１００の正面図である。ただし図４では２つのサブモジュール９０のみを示している。図４には図１～図３では図示を省略していた接合部５Ａ～５Ｅを示している。接合部は、たとえば半田や焼結金属である。
ソース外側導体１１０とドレイン外側導体１２０との間隔は、ドレイン導体２０の厚み、センス配線２３の厚み、および突出部１１の長さにより規定される。すなわち半導体素子３０に接する接合部５Ｂおよび接合部５Ｃの高さは、突出部１１の長さと半導体素子３０の厚みの差によって決まる。そのため、突出部１１の長さおよびドレイン導体２０の高さを高精度に管理することで、サブモジュール９０の高さを管理できる。そして全てのサブモジュール９０の高さを均一にすることで、サブモジュール９０とソース外側導体１１０の密着性、およびサブモジュール９０とドレイン外側導体１２０の密着性を高精度に管理できる。これらの密着性は、電気の伝達および放熱に重要である。
（インダクタンスの影響）
図５は、サブモジュール９０の等価回路である。ただし図５では簡単のために一アーム分のみを示している。図５（ａ）は図１～図４に示したような理想的なセンスの接続を示す図であり、図５（ｂ）は好ましくないセンスの接続を示す図である。図５（ｂ）に対応する構成は、たとえば突出部１１を細いワイヤに代替する構成や、突出部１１をソース導体１０の中央付近に設ける構成に相当する。図５に示すＬは電流の流路に存在するインダクタンスである。すなわち図５（ａ）ではセンス信号に関するインダクタンスは無視できるほど小さく、図５（ｂ）ではセンス信号に関するインダクタンスが無視できない大きさである。
ソース端子３１に大電流が流れる始める際、および電流の流れが止まる際に、インダクタンスＬの前後に次の式１に示す電位差Ｖが発生する。
Ｖ＝Ｌ ｄｉ／ｄｔ・・・（１）
センス信号は、ゲート信号のグランドとして機能するので、図５（ｂ）に示す状態では上記電位差により半導体素子３０が誤動作する恐れがある。また不図示の駆動制御器がゲート信号を出力した際にインダクタンスの存在により時間遅れが生じる。そしてこの時間遅れが半導体素子３０によって異なると、動作する半導体素子３０に負荷が集中するので故障の原因となる。そのため図５（ａ）に示すセンスの接続が望ましい。
（サブモジュール９０の平面図）
図６は、サブモジュール９０からソース導体１０を除いた平面図である。図６には大きく、ドレイン導体２０と、絶縁層２１と、ゲート配線２２と、センス配線２３とが示されている。ドレイン導体２０とセンス配線２３との間、およびセンス配線２３とゲート配線２２の間には、絶縁層２１が設けられる。図６の中心には略正方形の半導体素子３０が４つ、所定の間隔を空けて配置されている。半導体素子３０は発熱量が多く、密集して配置すると十分な排熱ができないからである。
図６の上下にはセンス配線２３が広がっており、図６の中央、すなわち半導体素子３０の間を通って図６上下のセンス配線２３の領域が接続される。ゲート配線２２もセンス配線２３と同様に図６の上下に領域を有し、図６の中央、すなわち半導体素子３０の間を通って図６上下のゲート配線２２の領域が接続される。このように、発熱の問題により生じた図６中央の領域を利用して、ゲート配線２２およびセンス配線２３が配されている。次に接触領域２３Ａが存在する領域を説明する。
図７は、接触領域２３Ａが存在する領域を説明する図である。図７は、図６と同じくサブモジュール９０の平面図である。図７では、半導体素子３０が配置される領域を第１領域Ｓ１とし、半導体素子３０の間の領域を第２領域Ｓ２としている。なお第２領域Ｓ２は、半導体素子３０により挟まれる領域とも言える。接触領域２３Ａは、第１領域Ｓ１および第２領域Ｓ２と重ならない領域でかつ第１領域Ｓ１の近傍に設けられる。前述のとおり、接触領域２３Ａは突出部１１と接触する領域なので、図７に示す平面視の視点、すなわちソース導体１０とドレイン導体２０の配列方向から見た場合に、突出部１１は、第１領域Ｓ１および第２領域Ｓ２と重ならない位置に設けられるとも言える。
上述した実施の形態によれば、次の作用効果が得られる。
（１）パワー半導体装置１００は、４つのサブモジュール９０と、ソース外側導体１１０とを備える。サブモジュール９０は、ソース導体１０とドレイン導体２０に挟まれる半導体素子３０と、半導体素子３０のセンス信号を伝達するセンス配線２３と、センス配線２３とソース導体１０を配置する絶縁層２１と、を備える。ソース外側導体１１０は、複数のサブモジュール９０のそれぞれのソース導体１０を覆って形成されかつ当該それぞれのソース導体１０と接合される。それぞれのソース導体１０は、ソース導体１０からセンス配線２３に向かって形成されかつ当該センス配線２３と接続されるとともにセンス配線２３とソース外側導体１１０の間の距離を規定する突出部１１を有する。そのため、突出部１１によりセンス信号に関するインダクタンスを小さくでき、かつ突出部１１が高さ方向を規定することによりサブモジュール９０の高さを均一化し、ソース導体１０とソース外側導体１１０との密着性を向上できる。すなわちパワー半導体装置１００の組み立て性を向上できる。
インダクタンスについてはすでに説明したとおりなので、ここではソース導体１０とソース外側導体１１０との密着性について説明する。図８は本実施の形態におけるパワー半導体装置１００と、比較例によるパワー半導体装置１００Ｚとの比較を示す図である。図８（ａ）に示すパワー半導体装置１００は、図４と同一である。図８（ｂ）に示すパワー半導体装置１００Ｚは、複数のサブモジュール９０Ｚを備え、各サブモジュール９０Ｚは、ソース導体１０Ｚを有する。比較例におけるソース導体１０Ｚは突出部１１を備えないので、ソース導体１０Ｚとドレイン導体２０Ｚの距離を規定値に設定することが困難であり、図８（ｂ）に示すように斜めになりやすい。そのためソース外側導体１１０Ｚとサブモジュール９０Ｚとを密着させることが困難である。
詳述すると、パワー半導体装置１００Ｚがサブモジュール９０Ｚを１つのみ備えるのであれば、ソース外側導体１１０Ｚとサブモジュール９０Ｚを密着させることは可能である。しかしパワー半導体装置１００Ｚはサブモジュール９０Ｚを複数備えるので、全てのサブモジュール９０Ｚの高さが均一かつ水平でなければ、ソース外側導体１１０Ｚとサブモジュール９０Ｚを密着させられない。以上、図８を参照して突出部１１を備えない比較例と比較したように、本実施の形態におけるパワー半導体装置１００は、突出部１１を備えることでソース導体１０とソース外側導体１１０との密着性を向上できる。
（２）複数のサブモジュール９０のそれぞれは、半導体素子３０を含む複数の半導体素子３０を備える。ソース導体１０とドレイン導体２０の配列方向から見た場合、突出部１１は、複数の半導体素子３０が配置される第１領域Ｓ１および当該複数の半導体素子３０の間の第２領域Ｓ２と重ならない位置に設けられる。そのため、センス信号に関するインダクタンスを小さくでき、誤動作や半導体素子３０の破損が防止できる。
（３）複数のサブモジュール９０のそれぞれは、半導体素子３０を含む複数の半導体素子３０を備える。突出部１１は、複数の半導体素子３０の数と同じである。そのためサブモジュール９０に含まれるそれぞれの半導体素子３０について、センス信号に関するインダクタンスを小さくでき、誤動作や半導体素子３０の破損が防止できる。前述のとおり、接触領域２３Ａは第１領域Ｓ１および第２領域Ｓ２の外側であり、かつ半導体素子３０の近傍が望ましい。そのため半導体素子３０よりも突出部１１の数が少ない場合にはすべての条件を同時に満たすことができない。しかし本実施の形態のように、半導体素子３０と同数の突出部１１を設ける場合には、半導体素子３０ごとに適する位置に突出部１１を設けることができる。
（４）ソース導体１０とドレイン導体２０の配列方向から見た場合、センス配線２３は、複数の半導体素子３０の間に設けられるように形成される。そのため、効率の良い排熱のために間隔を空けて配置された半導体素子３０の隙間を有効に利用してパワー半導体装置１００を小型化できる。
（変形例１）
上述した実施の形態では、サブモジュール９０は４つの半導体素子３０を備えた。しかしサブモジュール９０に備えられる半導体素子３０の数は４に限定されず、１以上であればよい。
図９は、変形例１における半導体素子３０を３つ備えるサブモジュール９０Ａの平面図である。ただし図９ではソース導体１０を除いて表示している。サブモジュール９０Ａは、３つの半導体素子３０のそれぞれに対応する接触領域２３Ａを備え、接触領域２３Ａ同士を接続するセンス配線２３は、上述した実施の形態と同様に半導体素子３０の間に設けられる。また図９においても突出部１１は、複数の半導体素子３０が配置される領域および半導体素子３０の間の領域と重ならない位置に設けられる。
（変形例２）
上述した実施の形態では、それぞれのサブモジュール９０に備えられる突出部１１の数は半導体素子３０の数と同一であった。しかしそれぞれのサブモジュール９０に備えられる突出部１１の数は、半導体素子３０の数よりも多くてもよいし、少なくてもよい。それぞれのサブモジュール９０には突出部１１が少なくとも２つ備えられればよい。
図１０は、変形例２におけるサブモジュール９０Ｂの平面図である。ただし図１０ではソース導体１０を除いて表示している。サブモジュール９０Ｂは、６つの半導体素子３０と、４つの突出部１１と、４つの接触領域２３Ａとを備える。また図１０においても突出部１１は、複数の半導体素子３０が配置される領域および半導体素子３０の間の領域と重ならない位置に設けられる。
（変形例３）
上述した実施の形態では、プレス加工や切削加工によりソース導体１０が突出部１１と一体に形成されるとした。しかし突出部１１はソース導体とは別部材により構成され、金属接合部により接続されてもよい。
図１１は、変形例３におけるソース導体１０Ａを示す図である。変形例３では、突出部１１は銅により構成され、突出部１１を除くソース導体１０Ｂはアルミにより構成される。突出部１１を除くソース導体１０Ｂは、たとえばプレス加工により図１１に示す形状に加工される。突出部１１はたとえば切削加工により図１１に示す形状に加工される。突出部１１を除くソース導体１０Ｂは、突出部１１と接続する金属接合部１０Ｃを形成することで、ソース導体１０Ａとなる。
金属接合部１０Ｃは、様々な方法で作成でき、たとえば加熱した金属に圧力を加えて接合する圧接法や、金属同士の接触部を熱により誘拐させて接合する融接法を用いることができる。
この変形例３によれば、次の作用効果が得られる。
（５）突出部１１は、突出部１１を除くソース導体１０Ｂとは別部材により構成されかつソース導体１０Ｂと金属接合部１０Ｃにより接続される。そのため突出部１１の素材をソース導体１０Ａの他の箇所と異ならせることができ、設計の自由度を向上できる。
上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１０、１０Ａ…ソース導体
１０Ｃ…金属接合部
１１…突出部
２０…ドレイン導体
２１…絶縁層
２２…ゲート配線
２３…センス配線
３０…半導体素子
３１…ソース端子
３２…ゲート端子
９０、９０Ａ、９０Ｂ…サブモジュール
１００…パワー半導体装置
１１０…ソース外側導体
１２０…ドレイン外側導体
Ｌ…インダクタンス
Ｓ１…第１領域
Ｓ２…第２領域

Claims (5)

  1. ソース導体とドレイン導体に挟まれる半導体素子と、当該半導体素子のセンス信号を伝達するセンス配線と、当該センス配線と前記ドレイン導体とを絶縁する絶縁部と、を備える複数のサブモジュールと、
    前記複数のサブモジュールのそれぞれにおいて、前記ソース導体を覆って形成されかつ当該ソース導体と接合されるソース外側導体と、を備え、
    前記複数のサブモジュールに含まれるそれぞれの前記ソース導体は、当該ソース導体から前記センス配線に向かって形成されかつ前記センス配線と接続されるとともに前記センス配線と前記ソース外側導体との距離を規定する突出部を有するパワー半導体装置。
  2. 請求項１に記載のパワー半導体装置において、
    前記突出部は、前記ソース導体とは別部材により構成されかつ当該ソース導体と金属接合部により接続されるパワー半導体装置。
  3. 請求項１または２に記載のパワー半導体装置において、
    前記複数のサブモジュールのそれぞれは、前記半導体素子を含む複数の半導体素子を有し、
    前記ソース導体と前記ドレイン導体の配列方向から見た場合に、
    前記突出部は、前記複数の半導体素子が配置される第１領域および当該複数の半導体素子の間の第２領域と重ならない位置に設けられるパワー半導体装置。
  4. 請求項１または２に記載のパワー半導体装置において、
    前記複数のサブモジュールのそれぞれは、前記半導体素子を含む複数の半導体素子を有し、
    前記突出部は、前記複数の半導体素子の数と同じまたは当該複数の半導体素子の数より多く設けられるパワー半導体装置。
  5. 請求項４に記載のパワー半導体装置において、
    前記ソース導体と前記ドレイン導体の配列方向から見た場合に、
    前記センス配線は、前記複数の半導体素子の間に設けられるように形成されるパワー半導体装置。
JP2018058160A 2018-03-26 2018-03-26 パワー半導体装置 Active JP6999462B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018058160A JP6999462B2 (ja) 2018-03-26 2018-03-26 パワー半導体装置
PCT/JP2019/004342 WO2019187679A1 (ja) 2018-03-26 2019-02-07 パワー半導体装置
DE112019000469.7T DE112019000469T5 (de) 2018-03-26 2019-02-07 Leistungshalbleitervorrichtung
CN201980019947.8A CN111886694A (zh) 2018-03-26 2019-02-07 功率半导体装置
US16/982,406 US11233011B2 (en) 2018-03-26 2019-02-07 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018058160A JP6999462B2 (ja) 2018-03-26 2018-03-26 パワー半導体装置

Publications (2)

Publication Number Publication Date
JP2019169666A JP2019169666A (ja) 2019-10-03
JP6999462B2 true JP6999462B2 (ja) 2022-01-18

Family

ID=68058759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018058160A Active JP6999462B2 (ja) 2018-03-26 2018-03-26 パワー半導体装置

Country Status (5)

Country Link
US (1) US11233011B2 (ja)
JP (1) JP6999462B2 (ja)
CN (1) CN111886694A (ja)
DE (1) DE112019000469T5 (ja)
WO (1) WO2019187679A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367506B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル 半導体モジュール
JP7367507B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル パワーモジュール
JP7308139B2 (ja) * 2019-12-25 2023-07-13 株式会社日立製作所 パワー半導体モジュール、および電力変換装置
JP7337034B2 (ja) 2020-09-15 2023-09-01 三菱電機株式会社 半導体パッケージおよび半導体装置
WO2023158823A1 (en) * 2022-02-18 2023-08-24 Murata Manufacturing Co., Ltd. Power supply module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021107A (ja) 2011-07-11 2013-01-31 Hitachi Ltd 半導体パワーモジュール
JP2014067897A (ja) 2012-09-26 2014-04-17 Hitachi Automotive Systems Ltd パワー半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
CN102460693A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
JP5427745B2 (ja) * 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
US8847384B2 (en) * 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
JP6338937B2 (ja) * 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
JP6254300B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
CN108475672B (zh) * 2016-01-31 2021-04-27 新电元工业株式会社 半导体模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021107A (ja) 2011-07-11 2013-01-31 Hitachi Ltd 半導体パワーモジュール
JP2014067897A (ja) 2012-09-26 2014-04-17 Hitachi Automotive Systems Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
JP2019169666A (ja) 2019-10-03
US11233011B2 (en) 2022-01-25
US20210074647A1 (en) 2021-03-11
DE112019000469T5 (de) 2020-10-01
WO2019187679A1 (ja) 2019-10-03
CN111886694A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
JP6999462B2 (ja) パワー半導体装置
KR100566046B1 (ko) 파워 반도체장치
JP5678884B2 (ja) 電力変換装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP5863602B2 (ja) 電力用半導体装置
JP6929813B2 (ja) パワー半導体装置
WO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
WO2020008874A1 (ja) パワーモジュール
JP4349364B2 (ja) 半導体装置
JP3958156B2 (ja) 電力用半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
WO2020208739A1 (ja) 半導体装置
JP7166471B2 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP2009164647A (ja) 半導体装置
JP2010287726A (ja) 半導体装置
JP7098953B2 (ja) 半導体装置
JP2018046164A (ja) 半導体装置および半導体装置の製造方法
JP5800716B2 (ja) 電力用半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2004048084A (ja) 半導体パワーモジュール
JP6220265B2 (ja) 半導体実装構造およびその実装方法
JP5482536B2 (ja) 半導体の製造方法
JP2004363225A (ja) 積層型半導体装置
JP2017005129A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 6999462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150